KR101768330B1

KR101768330B1 - 세라믹 회로기판 및 이의 제조방법

Info

Publication number: KR101768330B1
Application number: KR1020150144648A
Authority: KR
Inventors: 박미소; 곽만석; 이은복; 김동래
Original assignee: 주식회사 케이씨씨
Priority date: 2015-10-16
Filing date: 2015-10-16
Publication date: 2017-08-16
Also published as: WO2017065407A1; KR20170044929A

Abstract

본 발명은 세라믹 기판과; 상기 세라믹 기판 위에 형성되고 NiCr을 포함하는 베이스 금속층과; 상기 베이스 금속층 위에 형성되는 전도층을 포함하는 세라믹 회로기판으로서, 상기 베이스 금속층의 Ni:Cr의 중량비가 90:10 내지 75:25인 세라믹 회로기판 및 이의 제조방법에 관한 것이다.
본 발명의 세라믹 회로기판을 사용할 경우에는 밀착강도가 향상되어 있어 장기간 전류를 인가하여 반복 사용하여도 금속층이 세라믹 회로기판으로부터 이탈되지 않아 신뢰성을 향상시킬 수 있기 때문에, 고휘도 LED, 태양광 발전장치, 하이브리드 자동차용 전자부품 등의 발열량이 큰 전자부품 소자를 안전하게 탑재할 수 있다.

Description

세라믹 회로기판 및 이의 제조방법{CERAMIC CIRCUIT BOARD AND METHOD OF MANUFACTURING THE SAME}

본 발명은 고휘도 LED, 태양광 발전장치, 하이브리드 자동차용 전자부품 등에 사용되는 세라믹 회로기판 및 이의 제조방법에 관한 것이다.

세라믹은 내열성, 기계적 강도가 우수하고 절연저항이 높아 고전압이 인가되거나 고출력의 반도체 소자 기판 재료로 사용된다. 기판재료로 사용하기 위해서는 세라믹 표면에 도전층을 형성시켜야 하는데, 도전층을 형성하는 방법으로는 화학 도금법(무전해 도금), 전해 도금법, 전극 페이스트 인쇄법 등이 있다.

화학 도금법이란, 세라믹을 화학도금액에 침지시켜서 도전층을 세라믹 표면에 형성하는 방법을 말하며, 전해 도금법은 세라믹 표면에 통전이 가능한 금속층을 증착하고 난 후에 세라믹을 전해 도금액에 침지시킨 후 통전을 시켜 도전층을 도금하는 방법이고, 또한, 전극 페이스트 인쇄법은 기판에 직접 페이스트를 인쇄하고 소성하여 전극을 형성시키는 방법으로서 기판과 페이스트의 접합 강도가 우수한 방법이다.

상기 방법들 이외에 세라믹 표면에 금속을 증착시키는 또 다른 방법으로는 스퍼터링법이나 CVD법 등을 들 수 있는데, 스퍼터링은 진공의 플라즈마 상태에서 타겟물질을 이온화 시켜 세라믹 기판에 증착하는 방법이며, CVD법은 고진공상태에서 타겟물질을 가스 상태로 공급하여 가열된 세라믹기판에 증착시키는 방법이다.

고휘도 LED와 같이 소비전력의 상당한 부분을 열로 방출하는 소자는 효율적인 열 배출이 가능해야 되는데, 이를 위해서 세라믹 기판에 홀(hole)을 형성할 수 있다. 이 경우, 세라믹 기판에 형성된 홀에는 전극 재료를 충진하여 비아홀(via hole) 방식을 적용한 후 도전층을 형성하는데, 도전층 형성에는 상기 전해 도금법이나 페이스트 인쇄법이 적용될 수 있다. 세라믹 기판에 홀을 형성하고 비아홀 방식을 적용하여 도전층을 형성하는 경우에는, 이후에 세라믹 기판 상에 형성될 반도체 소자와 세라믹 기판과의 밀착성을 높일 수 있도록 홀을 형성하고 홀 내에 전극재료를 충진하여 도전층을 형성하는 다양한 방법들이 시도되고 있다.

한국특허공개공보 2014-0001735 일본특허공개공보 2013-143411 미국특허 제6,800,211호 일본특허 제3,570,407호

본 발명은 반도체 소자 실장용 세라믹 회로기판을 제조하는데 있어, 기판과 실장된 반도체 소자와의 밀착강도를 높일 수 있는 베이스 금속층을 구비한 세라믹 회로기판 및 이의 제조방법을 제공하고자 한다.

본 발명의 일측면에 따른 세라믹 회로기판은,

세라믹 기판;

상기 세라믹 기판 위에 형성되고 NiCr을 포함하는 베이스 금속층; 및

상기 베이스 금속층 위에 형성되는 전도층을 포함하고, 상기 제1 금속층의 Ni:Cr의 중량비는 90:10 내지 75:25이다.

본 발명의 일 실시태양에서 상기 베이스 금속층은 NiCr을 포함하는 제1 금속층과, 상기 전도층과 상기 세라믹 기판과의 접촉성을 향상하기 위해 상기 제1 금속층 위에 형성되는 제2 금속층을 포함할 수 있으며, 상기 제2 금속층은 Cu를 포함할 수 있다.

또한, 본 발명의 일 실시태양에서 상기 세라믹 기판은 알루미나(Al₂O₃), 질화알루미늄(AlN), 질화규소(Si₃N₄) 및 탄화규소(SiC)로 이루어진 군으로부터 선택되는 하나 이상의 화합물로 이루어질 수 있으며, 또한 상기 세라믹 기판은 비아홀이 복수개 구비되어 있어도 되는데 비아홀의 평균 직경은 대략 200㎛ 이하이어도 된다. 또한, 상기 제1 금속층의 두께는 0.015 내지 0.2㎛ 범위 내이고, 상기 제2 금속층의 두께는 0.05 내지 0.5㎛ 범위 내인데, 이로써 우수한 열적 특성을 가지며, 정밀한 회로패턴을 구현할 수 있다.

또한, 본 발명의 다른 일 실시태양에서 상기 전도층은 Cu, Au, Ni 및 Ag로 이루어진 군으로부터 선택되는 하나 이상의 금속을 포함한다.

또한, 본 발명의 세라믹 회로기판은 이 기판 상에 전자부품이 탑재될 수 있는데, 상기 전자부품은 특별히 이에 제한되지는 않지만, 발광 다이오드(LED)를 포함한다.

본 발명의 다른 일측면에 따라 하기와 같이, 세라믹 회로기판의 제조방법을 제공하는데, 이 제조방법은

(i) 세라믹 기판 위에 Ni:Cr의 중량비가 90:10 내지 75:25인 NiCr을 포함하는 제1 금속층을 형성하는 단계;

(ii) 상기 제1 금속층 위에 제2 금속층을 형성하는 단계; 및

(iii) 상기 제2 금속층 위에 전도층을 형성하는 단계를 포함하는 것이다.

여기에서, 상기 세라믹 기판은 펀칭, 드릴링 레이저 등으로 형성된 직경 약 200㎛ 이하의 복수개의 비아홀을 가질 수 있으며, 상기 제2 금속층은 Cu를 포함할 수 있고, 상기 전도층은 Cu, Au, Ni 및 Ag으로 이루어진 군으로부터 선택되는 하나 이상의 금속을 포함할 수 있다.

또한, 상기 제1 금속층 및 제2 금속층은 스퍼터링법, 인쇄법 또는 화학도금법으로 형성될 수 있으며, 그 중에서도 성막 속도의 개선 및 두께 조절의 용이성의 관점에서는 DC 스퍼터링법으로 형성될 수 있다.

아울러, 전술한 바와 같이, 상기 제1 금속층의 두께는 0.015 내지 0.2㎛ 범위 내이어도 되며, 상기 제2 금속층의 두께는 0.05 내지 0.5 ㎛ 범위 내이어도 된다.

본 발명의 세라믹 회로기판을 사용할 경우에는 밀착강도가 향상되어 있어 장기간 전류를 인가하여 반복 사용하여도 금속층이 세라믹 회로기판으로부터 이탈되지 않아 신뢰성을 향상시킬 수 있기 때문에, 고휘도 LED, 태양광 발전장치, 하이브리드 자동차용 전자부품 등의 발열량이 큰 전자부품 소자를 안전하게 탑재할 수 있다.

도 1의 (a) 및 (b)는 세라믹 기판 표면에 통전이 가능한 베이스 금속층을 증착하고 전해 도금액에 침전시킨 후 통전을 시켜 도전층을 도금하는 방법으로 얻어진 본 발명의 세라믹 회로기판의 단면을 나타내는 개념도이다.
도 2의 (a) 및 (b)는 본 발명의 세라믹 기판을 기준으로 베이스 금속층 및 전도층이 양면으로 형성된 기판의 단면을 나타내는 개념도이다.
도 3은 본 발명의 세라믹 회로기판의 밀착강도 테스트를 나타낸 도면이다.

본 발명의 세라믹 회로기판에 대해 보다 구체적으로 살펴보면 다음과 같다.

본 발명의 일 실시형태에 따른 세라믹 회로 기판(100)은 도 1(a)에서 나타내는 바와 같이 세라믹 기판(101)과 상기 세라믹 기판(101) 위에 형성되고 NiCr을 포함하는 베이스 금속층(102) 및 상기 베이스 금속층 위에 형성되는 전도층(103)을 포함하고, 상기 베이스 금속층의 Ni:Cr의 중량비는 90:10 내지 75:25인 것일 수 있다. 또한 본 발명의 다른 실시형태에 따른 세라믹 회로 기판은 도 1(b)에 나타낸 바와 같이 세라믹 기판(101)을 관통하는 비아홀(104)이 복수개 구비되어 있을 수도 있다.

본 발명의 또 다른 실시형태에 의하면 도 2(a)에 나타내는 바와 같이 세라믹 기판(201)을 기준으로 베이스 금속층(202) 및 전도층(203)이 양면으로 형성된 세라믹 회로 기판(200)일 수도 있고, 도 2(b)에 나타내는 바와 같이 복수의 비아홀(204)이 세라믹 회로 기판(200) 내에 형성되는 것일 수 도 있다. 상술한 도면의 설명에 있어서, 도면 내의 부호가 동일한 것은 동일 기능을 나타내는 동일 부재에 해당한다.

이하에서는 본 발명의 세라믹 회로 기판의 각 부재에 대하여, 편의를 위하여 도 1을 참조로 하여 설명한다.

상기 베이스 금속층(102)은 NiCr을 포함하는 제1 금속층과, 상기 전도층과 상기 세라믹 기판과의 접촉성을 향상하기 위해 상기 제1 금속층 위에 형성되는 제2 금속층을 포함하는 것일 수 있으며, 상기 제2 금속층 위에 전도층으로서 전도층이 형성되는 것일 수 있고, 상기 제2 금속층은 Cu를 포함할 수 있다.

본 명세서에서는 NiCr을 함유한 제1 금속층을 NiCr 베이스 금속층으로, Cu을 함유한 제2 금속층을 Cu 베이스 금속층으로, 상기 제1 및 제2 금속층을 합쳐서 NiCr/Cu 베이스 금속층으로 표기하기도 하였다.

본 발명의 세라믹 회로기판(100)을 구성하는 상기 요소들 각각에 대한 구체적인 내용을 살펴본다.

<세라믹 기판>

먼저 본 발명에 사용되는 세라믹 기판(101) 재료로는 특별히 이에 제한되지는 않지만, 알루미나(Al₂O₃), 질화알루미늄(AlN), 질화규소(Si₃N₄), 탄화규소(SiC) 등을 들 수 있는데, 이 중에서도 저렴하고 기계적 강도가 우수한 점에서는 알루미나 또는 열전도도가 우수한 질화알루미늄 기판이 사용될 수 있지만, 그 외에도 질화규소(Si₃N₄)나 탄화규소(SiC) 등도 사용될 수 있다.

<제1 및 제2 금속층 (베이스 금속층)>

상기 세라믹 기판(101)에 스퍼터링 방법으로 제1 및 제2 금속층의 적어도 어느 하나의 금속층을 형성한다. 스퍼터링으로 Cu를 세라믹 기판에 직접 증착한 후 전해도금을 실시하는 방법도 있지만, 이 경우 밀착강도가 낮아 기판과 전극이 쉽게 분리되는 문제가 발생하기 때문에 세라믹과 접착력이 좋은 금속을 먼저 증착한 후 Cu 금속을 증착한다.

접착력이 좋은 금속 타겟으로는 Ti, NiCr 등을 들 수 있는데, Ti, NiCr만 베이스 금속으로 각각 이용하면 대기 중에서 쉽게 산화되어 Cu 전해도금이 되지 않는 문제가 있다. 따라서, 본 발명의 일 실시형태에서는 베이스 금속으로 세라믹과의 접착력이 좋은 금속을 제1 금속층으로 사용하고 제1 금속층의 산화를 방지하면서 전해도금이 가능한 금속을 제2 금속층으로 사용하는 방법을 채용하였는데, 이에 따라 본 발명의 일 실시형태에서는 두 종류의 베이스 금속 중 세라믹 기판(101) 바로 위에 형성되는 베이스 금속층 (제1 금속층), 상기 제1 금속층 위에 형성되는 베이스 금속층 (제2 금속층)으로 이루어진 2층의 베이스 금속층(102)의 구조를 채용하였다.

또한, 본 발명의 일 실시형태에 따르면 상기 베이스 금속층(제1 금속층)의 Ni:Cr의 중량비를 90:10 내지 75:25로 함으로써, 기판에 대한 접착력이 좋은 NiCr의 Ni와 Cr의 비를 달리하여 밀착강도를 최적화 할 수 있으면서도 공정 진행 후의 발생할 수 있는 잔류물을 최소화 할 수 있으며, 이러한 수치범위의 중량비를 갖는 NiCr 베이스 금속층을 본 발명에서의 제1 금속층으로 사용하였다.

또한, 상기 제1 금속층인 NiCr 베이스 금속층의 두께는 0.015 내지 0.2㎛이며, 상기 제2 금속층인 Cu 베이스 금속층의 두께는 0.05 내지 0.5㎛이어도 된다.

상기 베이스 금속층(102)을 형성하기 위한 방법으로는 특별히 이에 제한되지는 않지만, 스퍼터링법, 인쇄법 또는 화학도금법 등을 들 수 있는데, 막 성장 속도가 높고 두께 조절이 용이하다는 점에서 DC 스퍼터링법을 사용할 수 있다.

상기 DC 스퍼터링 방법에서의 조건으로는, 전력은 1.0 내지 2.0kW, 전압은 400 내지 550V, 전류는 2.0 내지 4.0A이며, Ar량은 100 내지 300sccm, 압력은 3.0 내지 4.0mTorr을 사용할 수 있다.

<전도층>

본 발명의 일 실시형태에서는 상기 세라믹 기판에 스퍼터링 방법을 이용하여 제1 및 제2 금속층인 베이스 금속층(102)을 형성한 후, Cu 등이 포함된 전도층(103)을 상기 제2 금속층 위에 전해 도금법을 사용하여 형성시킨다. 본 발명의 일 실시형태에서는 상기 전도층(103)의 재료로 구리(Cu)를 이용했지만, 기타, 전기 저항이 낮은 물질, 예를 들면 금(Au)이나 은(Ag) 또는 니켈(Ni) 등을 전해 도금법으로 형성할 수도 있다.

상술한 바와 같이, 제1 및 제2 금속층인 NiCr/Cu 베이스 금속층(102)을 사용하여 세라믹 기판(101)과 전도층(103)의 밀착 강도를 향상시킨 본 발명의 일 실시형태에 따른 세라믹 회로기판(100)은 고휘도 LED, 태양광 발전장치, 하이브리드 자동차용 전자부품 등의 발열량이 많은 전자부품 소자를 탑재하기에 적합하다.

본 발명의 일 실시형태에 따른, 세라믹 회로기판(100)의 제조 방법은 하기 단계로 이루어진다.

(i) 세라믹 기판 위에 Ni:Cr의 중량비가 90:10 내지 75:25인 NiCr을 포함하는 제1 금속층을 두께 0.015 내지 0.05㎛의 범위 내로 형성하는 단계;

(ii) 상기 제1 금속층 위에 Cu를 포함하는 제2 금속층을 두께 0.05 내지 0.35㎛의 범위 내로 형성하는 단계; 및

(iii) 상기 제2 금속층 위에 전도층을 형성하는 단계.

상기 세라믹 기판(101)은 알루미나(Al₂O₃), 질화알루미늄(AlN), 질화규소(Si₃N₄) 및 탄화규소(SiC)으로 이루어진 군으로부터 선택되는 하나 이상의 화합물로 이루어질 수 있으며, 상기 전도층(103)은 Cu, Au, Ni 및 Ag로 이루어진 군으로부터 선택되는 하나 이상의 금속을 포함할 수 있다.

상기 방법으로 제조한 세라믹 회로기판과 종래 방법으로 제조한 세라믹 회로기판의 밀착 강도를 세라믹 기판의 종류에 따라 테스트해 보았는데, 밀착 강도 테스트 방법은 도 2와 같은 필 테스트(peel test) 방법을 사용하였다.

상기 방법은 도 3에서 나타내는 바와 같이, Cu 도금이 완료되고, 세라믹 기판(301), 베이스 금속층(302), 전도층(303)이 순차적으로 적층된 세라믹 시편(300)에, 300℃에서 용융되는 솔더(solder)를 녹여 Cu 도금 패턴과 매칭되는 Cu 와이어(금속박, 304)를 붙이고 도 3에서 나타내는 화살표 방향을 향하여 UTM 장비로 당겨서 밀착강도를 측정하는 방법이다.

또한, 본 발명에서 얻어지는 세라믹 회로기판에 대해서 에칭 가능성을 측정하였는데, 금속 에칭액을 히팅맨틀에서 50 내지 55℃ 사이로 온도를 유지시켜 증착된 금속층 세라믹 기판 시편을 에칭액에 3분동안 딥핑(dipping)한 후, 금속 잔존여부를 성분 분석기로 분석하는 방법에 의해 측정 및 확인하였다.

나아가, 본 발명에서 얻어지는 세라믹 회로기판에 대해서 TCT(열 싸이클 테스트: Thermal Cycle Test) 성능을 측정하였는데, 구체적으로 -55℃~150℃의 온도로 계속 싸이클을 돌려 박리현상(delamination)이 몇 싸이클째 나타나는지를 조사해 보는 방법에 의해 구하였다.

이하, 본 발명을 하기와 같은 실시예에 의거하여 더욱 상세하게 설명한다. 단, 하기 실시예들은 본 발명을 예시하기 위한 것일 뿐, 본 발명이 이들 실시예들에 의해 한정되는 것은 아니다.

실시예 1 및 비교예 1 내지 4: 알루미나(Al₂O₃) 기판에 대한 밀착강도 비교

상술한 본 발명의 일 실시형태에 따른 세라믹 회로기판 제조방법에 의해 제조하였는데, 세라믹 기판으로서는 비아홀을 구비한 알루미나 기판을 사용하였다.

베이스 금속층을 2개 사용하는 경우, 세라믹 기판에 인접한 베이스 금속층을 베이스 금속층 1로, 상기 베이스 금속층 1 위에 형성되는 베이스 금속층을 베이스 금속층 2로 명명하며, 편의를 위해 예를 들어 “NiCr/Cu”와 같이 베이스 금속층 1/베이스 금속층 2로 표기하였다.

상기 베이스 금속층 1의 두께는 0.2㎛로 하였고, 상기 베이스 금속층 2의 두께는 0.1㎛로 하였으며, 상기 베이스 금속층 2에 도금되는 Cu 전해 도금층의 두께는 50㎛로 실시예 및 비교예에서 동일하게 하였는데, 본 발명의 세라믹 회로기판을 나타내는 실시예 1에서는 Ni_xCr₁ _-x (x = 0.8)/Cu의 베이스 금속층을 사용하였으며, 비교예 1에서는 종래 사용되어 오는 Ti/Cu를, 비교예 2 및 3에서는 각각 Cu 및 NiCr만을 단독으로 베이스 금속층으로 사용하였고, 비교예 4에서는 NiCr/Ag를 베이스 금속층으로 사용하였다.

또한, 상기 베이스 금속층은 DC 스퍼터링 방법을 사용하였는데, 스퍼터링을 실시하기 전에 알루미나 기판의 표면으로부터 유기물 및 불순물을 제거하기 위하여 초음파 세정 공정을 진행하였다.

상기 DC 스퍼터링은, 전압 450V, 전류 3A, Ar량 200sccm 및 압력 3.5mTorr의 조건으로 스퍼터링을 하였으며, 이로써 상기와 같은 두께의 베이스 금속층을 형성하였다.

이와 같이 제조한 각각의 세라믹 회로기판을 상술한 필 테스트 방법으로 밀착강도를 측정하였는데, 그 결과를 하기 표 1에 나타내었다.

상기 표 1에서 보는 바와 같이, 본 발명에서와 같은 NiCr/Cu를 베이스 금속층으로 사용한 경우 평균 밀착강도가 21.4N/mm로, 종래 Ti/Cu를 베이스 금속층으로 사용한 경우의 10.3N/mm보다 크게 향상되었음을 알 수 있었다. 또한, Cu만을 베이스 금속층으로 증착한 경우에는 밀착강도가 매우 낮았으며, NiCr만을 베이스 금속만으로 증착한 경우에는 Cu가 도금되지 않는 문제가 발생하였다. 아울러, 본 발명에서와 같이 NiCr을 베이스 금속층 1로 사용하고, 베이스 금속층 2로 Cu 대신에 Ag를 사용한 비교예 4의 경우에는 밀착강도가 7.8N/mm로 본 발명에 비해 밀착강도가 1/3 정도밖에 되지 않았다.

실시예 2 및 비교예 5-6: 질화알루미늄(AlN) 기판에 대한 밀착강도 비교

사용한 세라믹 기판을 알루미나 대신 질화알루미늄으로 대체한 것 외에는 상기 실시예 1에서와 동일한 방법으로 제작한 세라믹 기판의 밀착강도를 측정하였다.

베이스 금속층을 상기 비교예 2 및 3에서와 같이 Cu 또는 NiCr의 한 종류로만 사용한 경우는 배제하였으며, Ni_xCr₁ _-x(x=0.8)/Cu를 사용한 경우(실시예 2), Ti/Cu를 사용한 경우(비교예 5) 및 NiCr/Ag를 사용한 경우(비교예 6)로 나누어 실험해보았다.

질화알루미늄 기판에 대한 각각의 밀착강도를 하기 표 2에 나타내었다.

상기 표 2에서 보는 바와 같이, 본 발명의 NiCr/Cu를 베이스 금속층으로 사용한 세라믹 기판은 질화알루미늄 기판에 대해서도 밀착강도가 우수함을 알 수 있었다. 한편, 종래의 Ti/Cu 베이스 금속층을 사용한 경우에는 밀착강도가 15.2N/mm로 알루미나 기판에서의 밀착강도보다는 좀 더 향상되었음을 알 수 있었지만, 여전히 불충분한 수준에 불과하였으며, NiCr/Ag 베이스 금속층을 사용한 경우에는 6.0N/mm로 알루미나 기판에 대한 밀착강도의 경우와 마찬가지로 불량하게 나타났다.

실시예 3-6 및 비교예 7-8: NiCr 베이스 금속층에서의 Ni 함량별 밀착강도 비교

실시예 1과 같은 알루미나 기판을 사용하는 경우에 있어서 NiCr 베이스 금속층의 Ni 함량이 변화함에 따라 밀착강도가 어떻게 달라지는지를 한번 실험해보았다.

Ni:Cr의 중량비(Ni:Cr)를 70:30 내지 95:5의 범위 내로 하여 각각의 경우에서의 상기 밀착강도 및 TCT와 에칭 가능성 정도를 측정하였는데, 그 결과를 하기 표 3에 나타내었다.

상기 표 3에서 보는 바와 같이 NiCr 베이스 금속층에서의 Ni의 함량이 75 내지 90중량%인 경우에서 밀착강도 및 TCT 결과도 우수하며 에칭도 가능함을 알 수 있었다. 밀착강도는 Cr의 함량에 비례하여 높아짐을 확인할 수 있었는데, 상기 비교예 8의 경우처럼 Cr 함량이 30중량%인 경우에는 패턴 형성 후 에칭 공정에서 잔류물이 남아있는 것을 확인하였다.

100, 200, 300 세라믹 회로 기판
101, 201, 301 세라믹 기판
102, 202, 302 베이스 금속층
103, 203, 303 전도층
304 Cu 와이어(금속박)

Claims

세라믹 기판;
상기 세라믹 기판 위에 형성되는 베이스 금속층; 및
상기 베이스 금속층 위에 형성되는 전도층을 포함하고,
상기 베이스 금속층은 NiCr을 포함하는 제1 금속층과, 상기 제1 금속층 위에 형성되는 제2 금속층을 포함하며,
상기 제1 금속층은, 상기 제1 금속층에서의 Ni 및 Cr의 함량이 각각 75 내지 90 중량% 및 10 내지 25 중량%인 세라믹 회로기판.
삭제
청구항 1에 있어서,
상기 제2 금속층은 Cu를 포함하는 것인 세라믹 회로기판.
청구항 1에 있어서,
상기 세라믹 기판은 알루미나(Al₂O₃), 질화알루미늄(AlN), 질화규소(Si₃N₄) 및 탄화규소(SiC)로 이루어진 군으로부터 선택되는 하나 이상의 화합물로 이루어진 것인 세라믹 회로기판.
청구항 1에 있어서,
상기 세라믹 기판은 비아홀이 복수개 구비되어 있는 세라믹 회로기판.
청구항 1에 있어서,
상기 제1 금속층의 두께는 0.015 내지 0.2㎛ 범위 내인 세라믹 회로기판.
청구항 1에 있어서,
상기 제2 금속층의 두께는 0.05 내지 0.5㎛ 범위 내인 세라믹 회로기판.
청구항 1에 있어서,
상기 전도층은 Cu, Au, Ni 또는 Ag인 세라믹 회로기판.
청구항 1 및 청구항 3 내지 청구항 8 중 어느 한 항에 있어서,
상기 세라믹 회로기판 상에 전자부품이 탑재되는 세라믹 회로기판.
청구항 9에 있어서,
상기 전자부품은 발광 다이오드(LED)인 세라믹 회로기판.
(i) 세라믹 기판 위에 NiCr을 포함하는 제1 금속층을 형성하는 단계;
(ii) 상기 제1 금속층 위에 제2 금속층을 형성하는 단계; 및
(iii) 상기 제2 금속층 위에 전도층을 형성하는 단계를 포함하고,
상기 제1 금속층은, 상기 제1 금속층에서의 Ni 및 Cr의 함량이 각각 75 내지 90 중량% 및 10 내지 25 중량%인 세라믹 회로기판의 제조방법.
청구항 11에 있어서,
상기 세라믹 기판은 알루미나(Al₂O₃), 질화알루미늄(AlN), 질화규소(Si₃N₄) 및 탄화규소(SiC)로 이루어진 군으로부터 선택되는 하나 이상의 화합물로 이루어진 것인 세라믹 회로기판의 제조방법.
청구항 11에 있어서,
상기 세라믹 기판은 복수개의 비아홀이 형성되어 있는 것인 세라믹 회로기판의 제조방법.
청구항 11에 있어서,
상기 제2 금속층은 Cu를 포함하는 것인 세라믹 회로기판의 제조방법.
청구항 11에 있어서,
상기 전도층은 Cu, Au, Ni 및 Ag로 이루어진 군으로부터 선택되는 하나 이상의 금속을 포함하는 것인 세라믹 회로기판의 제조방법.
청구항 11에 있어서,
상기 제1 금속층 및 제2 금속층 중 적어도 어느 하나는 스퍼터링법, 인쇄법 및 화학도금법으로 이루어진 군으로부터 선택되는 방법에 의해서 형성되는 것인 세라믹 회로기판의 제조방법.
청구항 13에 있어서,
상기 제1 금속층 및 제2 금속층 중 적어도 어느 하나는 DC 스퍼터링법으로 형성되는 세라믹 회로기판의 제조방법.
청구항 11에 있어서,
상기 제1 금속층의 두께는 0.015 내지 0.2㎛ 범위 내이며, 상기 제2 금속층의 두께는 0.05 내지 0.5㎛ 범위 내인 세라믹 회로기판의 제조방법.