KR20140071614A - 엘이디 및 솔라 셀 회로기판의 제조방법 - Google Patents

엘이디 및 솔라 셀 회로기판의 제조방법 Download PDF

Info

Publication number
KR20140071614A
KR20140071614A KR1020120139370A KR20120139370A KR20140071614A KR 20140071614 A KR20140071614 A KR 20140071614A KR 1020120139370 A KR1020120139370 A KR 1020120139370A KR 20120139370 A KR20120139370 A KR 20120139370A KR 20140071614 A KR20140071614 A KR 20140071614A
Authority
KR
South Korea
Prior art keywords
wiring pattern
pattern layer
green sheet
ceramic green
led
Prior art date
Application number
KR1020120139370A
Other languages
English (en)
Inventor
송해근
Original Assignee
송해근
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 송해근 filed Critical 송해근
Priority to KR1020120139370A priority Critical patent/KR20140071614A/ko
Publication of KR20140071614A publication Critical patent/KR20140071614A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04Mounting of components, e.g. of leadless components
    • H05K13/046Surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876Particular processes or apparatus for batch treatment of the devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Abstract

본 발명은 엘이디 및 솔라 셀 회로기판 제조방법관한 것으로, 방열용 세라믹 박판과 금속 페이스트 상호간의 접합 밀착력을 증대
시켜 와이어 본딩 및 솔더링 수행 시 쉽게 탈리되지 않도록 함과 동시에 방열효과를 증대시키고자 하는 것이다.
이를 위한 본 발명은 플랙시블한 세라믹 그린 쉬트 상부면에 텅스텐 페이스트로 회로 배선 패턴층을 형성한 다음 1600도에서 소성하고, 상기 형성된 회로 배선 패턴층 상부 각각의 면에 니켈 또는 금 또는 은 도금을 수행하되, 상기 세라믹 그린 쉬트의 회로 배선 패턴층을 제외한 세라믹 그린 쉬트에 다수의 구멍을 뚫어 텅스텐 페이스트를 함침 시켜 제조함을 특징으로 한다.

Description

엘이디 및 솔라 셀 회로기판의 제조방법{Manufacturing method of LED and solar cell circuit board }
본 발명은 방열용 세라믹 박판을 이용한 엘이디 및 솔라 셀 회로기판의 제조방법에 관한 것이다.
일반적으로 엘이디 및 솔라 셀 회로기판에 있어서는 엘이디 및 솔라 셀에서 발생되는 높은 온도를 신속하고도 수월하게 방열하기 위해서 선행기술인 국내 등록특허 10-1005054호 등과 같이, 열전도율이 우수한 알루미늄 방열판 상부면에 동으로 회로 배선 패턴층을 에칭 하여 전기회로를 형성하거나, 소성된 세라믹 박판에 금속 페이스트(Ag)를 프린팅 하여 전기회로를 형성하여 사용하고 있다.
이와 같은 구성의 회로기판에 있어서는 엘이디 또는 솔라 셀 등 부품 동작 시 발생되는 열의 온열 및 냉각 반복성에 의해 알루미늄에 동판 회로를 사용한 것이나 소성된 세라믹 박판에 금속 페이스트를 사용한 방법 모두 서로 다른 열팽창 계수 차이로 인하여 상호 쉽게 탈리되는 경우가 발생하여 회로기판의 내구성 저하를 가져올 뿐 아니라 엘이디 회로기판 인 경우 높은 열이 발생하는 고출력에서는 엘이디의 파손을 가져오는 등의 심각한 문제점이 있어왔다.
특히, 알루미늄에 동판 회로를 사용한 것이나 소성된 세라믹 박판에 금속 페이스트를 사용한 방법 모두 회로 배선 패턴층에 엘이디 또는 솔라 셀 부품을 높은 온도에서 와이어 본딩 또는 솔더링 할 시 상기 부품과 동판 사이의 밀착력이 와해 되어 부품이 수월하게 탈리되게 되므로 회로기판의 품질을 크게 저하시키는 문제점이 지적되고 있다.
국내 등록특허 10-1005054호
본 발명은 방열용 세라믹 박판과 금속 페이스트 상호간의 접합 밀착력을 증대 시켜 와이어 본딩 및 솔더링 수행 시 쉽게 탈리되지 않도록 함과 동시에 방열효과를 증대시키고자 하는 것이다.
본 발명은 플랙시블한 세라믹 그린 쉬트 상부면에 텅스텐 페이스트로 회로 배선 패턴층을 형성한 다음 1600도에서 소결하고, 상기 형성된 회로 배선 패턴층 상부 각각의 면에 니켈 또는 금 또는 은 도금을 수행하여 구성하되, 상기 세라믹 그린 쉬트의 회로 배선 패턴층을 제외한 세라믹 박판에 다수의 구멍를 뚫어 텅스텐 페이스트를 함침 시켜 제조함을 특징으로 한다.
본 발명은 세라믹 그린 쉬트와 금속 페이스트 상호간의 접합 밀착력을 증대 시켜 열발생 및 온/냉각이 반복되더라도 상호 쉽게 탈리 되지 않도록 하므로서, 회로기판의 불량률을 줄임과 동시에 품질향상을 도모하고, 더욱 신속하게 열을 방출시켜 방열효과를 증진시키는 효과를 가지므로 엘이디 부품이나 솔라 셀 부품의 파손을 방지하는 효과를 가진다.
도 1은 본 발명의 제조 공전 순서도로서, 1a ~ 1d는 각 순서에 따른 단면도
도 2는 본 발명을 설명하기 위한 회로기판의 평면도
본 발명은 플랙시블한 세라믹 그린 쉬트(20)(도 1a 참조) 상부면에 텅스텐 페이스트로 회로 배선 패턴층(30)을 형성한 다음 1600도에서 동시에 소성하여 상기 패턴층(30)이 세라믹 그린 쉬트(20)에 함침 되게 구성하고(도 1b 참조), 상기 형성된 회로 배선 패턴층(30) 상부 각각의 면에 니켈 또는 금 또는 은 도금층(40)을 도금처리(도 1d 참조) 하여 제조하는 것이다.
상기, 회로 배선 패턴층(30)을 제외한 세라믹 그린 쉬트(20)에 다수의 구멍(21)를 뚫어 금속 페이스트(예 : 텅스텐, 납, 알루미늄, 동 페이스트)(50)를 함침 시켜(도 1c 및 도 2 참조) 금속 페이스트(50)의 높은 열전도율을 활용하여 신속하게 열을 방출시키도록 할 수 있다.
상기에서, 금속 페이스트(50)중에서 텅스텐 페이스트를 사용할 경우에는 세라믹 그린 쉬트(20)를 소성하기 전에 다수의 구멍(21)에 함침 시키게 되며, 다른 납, 알루미늄, 동 페이스트인 경우에는 세라믹 그린 쉬트(20)를 소성한 후 함침 시켜 사용하게 한다.
이와 같이 제조되는 본 발명은 세라믹 그린 쉬트(20) 상부면에 텅스텐 페이스트로 회로 배선 패턴층(30)을 형성한 다음 1600도에서 동시에 소성 하게 되므로, 상기 텅스텐 페이스트로 이루어진 회로 배선 패턴층(30)이 도 1b와 같이 세라믹 그린 쉬트(20) 상부면 하부 내측으로 함침 되어 상호 접합 밀착력이 증대 되게 되므로, 엘이디 도는 솔라 셀의 작동에 따른 열 발생 및 온, 냉각이 반복되거나, 엘이디 또는 솔라 셀 부착을 위해 높은 온도에서 와이어 본딩 및 솔더링을 수행할 경우 세라믹 그린 쉬트(20)로부터 회로 배선 패턴층(30)이 쉽게 탈리되지 않게 된다.
특히, 본 발명은 회로 배선 패턴층(30)을 제외한 세라믹 그린 쉬트(20)에 다수의 구멍(21)를 뚫어 금속 페이스트(50)를 함침 시키고 있어, 엘이디 또는 솔라 셀에서 발갱된 높은 열을 소성된 세라믹 그린 쉬트(20)를 통해 외부로 쉽게 방출시킴과 동시에 구멍(21)에 함침 시킨 금속 페이스트(50)의 높은 열전도율을 이용하여 더욱 신속하게 외부로 열을 방출시킬 수 있게 되는 것이다. 그러나, 종전에 있어서는 알루미늄 등과 같은 금속제로 방열을 수행하고 있어 엘이디 또는 솔라 셀의 작동에 따라 발생되는 높은 열이 전부 알루미늄 방열판을 통해 방출되지 못하고 잔존해 있게 되므로 엘이디 또는 솔라 셀이 재 동작 시 다시 발생되는 높은 열과 잔존해 있는 열이 합해져 엘이디 또는 솔라 셀 작동에 악영향을 주게 되고, 이러한 방열 저하로 인해 엘이디 등의 파손 및 불량률 초래를 가져오는 심각한 문제가 발생되고, 엘이디 기판인 경우 높은 열이 발생하는 고출력에서는 사용 불능을 초래하는 문제점이 있다.
그리고, 본 발명에서는 세라믹 그린 쉬트(20)로부터 회로 배선 패턴층(30)이 쉽게 탈리되지 않도록 하는 장점이 있게 되는데, 상기 회로 배선 패턴층(30)에 사용되는 금속을 텅스텐 페이스트로 제시되고 있는바, 이 텅스텐 금속은 비저항 값이 커서 엘이디 등의 회로기판에 전기적 회로 패턴으로 사용하기에는 부적절하여 회로 배선 패턴층(30) 상부 각각의 면에 니켈 또는 금 또는 은 도금층(40)을 도금처리(도 1d) 하여 와이어 본딩 및 솔더링 수행이 수월하게 이루어지게 되는 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을
한정하는 것이 아니며, 본 발명이 속 하는 분야의 통상의 지식을 가진
자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에
예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다.
그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서
규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
20 : 세라믹 그린 쉬트 21 : 구멍
30 : 회로 배선 패턴층 40 : 도금층
50 : 금속 페이스트

Claims (1)

  1. 플랙시블한 세라믹 그린 쉬트(20) 상부면에 텅스텐 페이스트로 회로 배선 패턴층(30)을 형성한 다음 1600도에서 동시에 소성하여 상기 패턴층(30)이 세라믹 그린 쉬트(20)에 함침 되게 하고, 상기 형성된 회로 배선 패턴층(30) 상부 각각의 면에 니켈 또는 금 또는 은 도금층(40)을 도금처리 하여 제조하되, 상기 회로 배선 패턴층(30)을 제외한 세라믹 그린 쉬트(20)에 다수의 구멍(21)를 뚫어 금속 페이스트(50)를 함침 시켜 제조함을 특징으로 하는 엘이디 및 솔라 셀 회로기판 제조방법.

KR1020120139370A 2012-12-04 2012-12-04 엘이디 및 솔라 셀 회로기판의 제조방법 KR20140071614A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120139370A KR20140071614A (ko) 2012-12-04 2012-12-04 엘이디 및 솔라 셀 회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120139370A KR20140071614A (ko) 2012-12-04 2012-12-04 엘이디 및 솔라 셀 회로기판의 제조방법

Publications (1)

Publication Number Publication Date
KR20140071614A true KR20140071614A (ko) 2014-06-12

Family

ID=51125881

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120139370A KR20140071614A (ko) 2012-12-04 2012-12-04 엘이디 및 솔라 셀 회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR20140071614A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105042492A (zh) * 2015-08-10 2015-11-11 苏州晶雷光电照明科技有限公司 基于太阳能电池面板的不同噪声下变色的led灯带
CN105042482A (zh) * 2015-06-23 2015-11-11 苏州佳亿达电器有限公司 基于太阳能电池面板的柔性led灯带

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105042482A (zh) * 2015-06-23 2015-11-11 苏州佳亿达电器有限公司 基于太阳能电池面板的柔性led灯带
CN105042492A (zh) * 2015-08-10 2015-11-11 苏州晶雷光电照明科技有限公司 基于太阳能电池面板的不同噪声下变色的led灯带

Similar Documents

Publication Publication Date Title
JP5566383B2 (ja) 回路基板の製造方法、及び、これにより製造される回路基板、及び、これに用いられる回路基板用母基板
US9537074B2 (en) High heat-radiant optical device substrate
KR102563423B1 (ko) 세라믹 기판 제조 방법
JP6325424B2 (ja) 静電チャック
JP2013065793A (ja) 配線基板
WO2016017679A1 (ja) セラミックス回路基板及びその製造方法
KR20140071614A (ko) 엘이디 및 솔라 셀 회로기판의 제조방법
JP6713890B2 (ja) 配線基板およびその製造方法
JP2012146952A (ja) 発光装置及びその形成方法
TWI636716B (zh) 在陶瓷基材上製造多平面鍍金屬層的方法
US10330304B2 (en) Heatsink including thick film layer for UV LED arrays, and methods of forming UV LED arrays
TWI636719B (zh) 結合金屬與陶瓷基板的製造方法
JP2015130501A (ja) 印刷回路基板及びこれを含む発光装置
KR101125752B1 (ko) 인쇄 회로 기판 및 그 제조 방법
JP5039070B2 (ja) 半導体装置
KR101768330B1 (ko) 세라믹 회로기판 및 이의 제조방법
KR20090111071A (ko) 반도체 패키지용 기판 및 이를 이용한 반도체 패키지
KR101153720B1 (ko) 열전모듈 및 이의 제조방법
TWM502251U (zh) Led散熱基板
JP2010056498A (ja) 多数個取り配線基板
JP2010109068A (ja) 配線基板および配線基板の製造方法
KR20170040657A (ko) 전력 모듈용 세라믹 기판
JP2015176971A (ja) 半導体パッケージ、およびその製造方法
TW201345710A (zh) 一低應力厚銅陶瓷基板
TWI551818B (zh) 電子元件散熱模組的製造方法及電子元件散熱模組

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application