JP2015176971A

JP2015176971A - 半導体パッケージ、およびその製造方法

Info

Publication number: JP2015176971A
Application number: JP2014051437A
Authority: JP
Inventors: 祐子角田; Yuko Tsunoda
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2014-03-14
Filing date: 2014-03-14
Publication date: 2015-10-05

Abstract

【課題】ＢＧＡ実装を行うときの放熱効率の低下を抑制する半導体パッケージを得ることを目的とする。
【解決手段】半導体素子が接続されるセラミック多層基板と、上記セラミック多層基板の貫通穴に充填され、上記セラミック多層基板の底面から突出した突出部を有するとともに、上記半導体素子が上面に実装される放熱部と、上記セラミック多層基板の底面における上記放熱部の突出部の周囲に配置された複数のはんだボールとを備える。
【選択図】図１

Description

本発明は、半導体素子が実装される放熱部をセラミック多層基板に一体的に形成した半導体パッケージ、および半導体パッケージの製造方法に関する。

マイクロ波、ミリ波等の高周波用半導体素子を実装する高周波用半導体パッケージは、セラミック多層基板に放熱部を埋め込み、放熱部の上面に高周波用半導体素子を搭載している。

図４は、従来の半導体パッケージの放熱構造を例示する図であり、（ａ）は放熱部をキャリアに直接熱的に接続した構造を示し、（ｂ）はバンプを介して放熱部をキャリアに熱的に接続した構造を示している。図４（ａ）（ｂ）において、従来の半導体パッケージ２００は、セラミック多層基板２の基板主面に開口するキャビティ３を形成し、このキャビティ３の底面に放熱部４３を形成している。放熱部４３は、金属導体で形成された放熱ブロック４１およびサーマルビア４２からなり、放熱ブロック４１はサーマルビア４２の上端に接続されている。放熱ブロック４１は、上面に半導体素子１を実装している。また、サーマルビア４２の下端は、放熱ブロック４１の下面から、半導体パッケージ２００のセラミック多層基板主面の反対面となる基板裏面まで貫通している。

図４（ａ）において、半導体パッケージ２００のセラミック多層基板裏面およびサーマルビア４２の下端はキャリア５に接着される。半導体素子１で発生し放熱ブロック４１の上面に伝達した熱は、放熱ブロック４１の下面に導かれる。また、放熱ブロック４１に伝達した熱はサーマルビア４２を介してキャリア５に伝達する。これにより、半導体素子１の温度上昇を抑制し、半導体素子１の電気特性劣化、および熱的破壊を防ぐことができる。

また、近年、セラミック多層基板を使用した半導体パッケージは、小型化、低コスト化の要望が高まっている。セラミック多層基板の上面に導体端子を形成し、導体ワイヤを介して外部基板に接続するワイヤ接続構造を用いた場合、導体ワイヤの接続部を設ける必要上、基板外形寸法を小さくすることには限界がある。また、ワイヤボンディング工程を設ける必要上、製造コストが高く付く。このためバンプを介在して、リフローはんだ付けにより、セラミック多層基板と外部基板を接続するＢＧＡ（Ball Grid Array）実装方法が利用されている。図４（ｂ）は、バンプ６を介して半導体パッケージ２００をキャリア５に接続した構造である。

さらに放熱性能の向上が必要な場合、セラミック多層基板の上下を貫通する貫通キャビティを形成し、貫通キャビティを介してキャリア上に直接半導体素子を実装する構造がある。また、この貫通キャビティ内に金属導体を充填し、金属導体上面に半導体素子を実装する構造がある。この金属導体とセラミック多層基板を同時形成する方法として、基板製造時に、基板の回路形成用の導体ペーストを貫通キャビティ内に充填して、基板の焼結と同時に焼結形成する方法がある（例えば特許文献１参照）。

特開２０１２−１９５４６４号公報

図４（ａ）に示す従来の半導体パッケージ２００は、はんだもしくは接着剤によりキャリア５の実装面上に接合されていた。このため半導体パッケージ２００内の放熱部４３の熱抵抗を小さくすることにより、パッケージ全体の放熱性を向上することができる。しかしながら、上述したように図４（ｂ）のＢＧＡ実装方法に比べて、小型化、低コスト化を図る上で不利となる。

また、図４（ｂ）に示す従来のＢＧＡ実装方法を用いた場合、半導体パッケージ２００とキャリア５の実装面の間にはんだボール６が介在する。図４（ａ）のように放熱部４３からキャリア５へ直接放熱できる場合は放熱面積５０のように半導体パッケージ２００の放熱面積が拡がる。これに対して図４（ｂ）でははんだボール６が介在するため、その放熱面積５１は図４（ａ）の放熱面積５０に比べて小さくなり、その結果熱抵抗が高くなる。このため、図４（ｂ）のようにＢＧＡ実装方法を用いて半導体パッケージ２００をキャリアに接着すると、放熱効率が落ちるという問題があった。

この発明は係る課題を解決するためになされたものであり、ＢＧＡ実装を行うときの放熱効率の低下を抑制する半導体パッケージを得ることを目的とする。

この発明による半導体パッケージは、半導体素子が接続されるセラミック多層基板と、上記セラミック多層基板の貫通穴に充填され、上記セラミック多層基板の底面から突出した突出部を有するとともに、上記半導体素子が上面に実装される放熱部と、上記セラミック多層基板の底面における、上記放熱部の突出部の周囲に配置された複数のはんだボールとを備えたものである。

また、この発明による半導体パッケージの製造方法は、セラミック多層基板に貫通穴を形成する工程と、セラミック多層基板の底面に突出部が形成されるように、セラミック多層基板の貫通穴に導体ペーストを充填し、加圧する工程と、セラミック多層基板と導体ペーストを加圧しながら焼成し、セラミック多層基板の底面から突出するとともにセラミック多層基板の上面側で半導体素子が実装される放熱部を固化する工程と、を備えたものである。

この発明によれば、半導体パッケージを外部構造体にＢＧＡ接続する際の放熱性が向上する。

実施の形態１による半導体パッケージの構成を示す断面図である。実施の形態１による半導体パッケージの製造工程を示す断面図である。実施の形態２による半導体パッケージの構成を示す断面図である。従来の半導体パッケージの放熱構造を例示する断面図である。

実施の形態１．
以下、本発明に係る実施の形態１について図を用いて説明する。
図１は、実施の形態１による半導体パッケージの構成を示す図である。図１において、半導体パッケージ１００は、多層セラミック基板２と放熱部４とはんだボール６から構成される。多層セラミック基板２は、放熱部４、はんだ７および複数のはんだボール６を介して、キャリア５の上面に接合される。キャリア５は金属導体板から形成される、もしくはプリント基板から構成されてもよい。放熱部４は金属導体の塊から形成されている。

多層セラミック基板２は、セラミック層および導体層が多層に積層されて形成される。多層セラミック基板２は、低温焼成基板（ＬＴＣＣ）または高温焼成基板（ＨＴＣＣ）から形成される。多層セラミック基板２は、上面が凹んでキャビティ３を形成している。多層セラミック基板２は、上下を貫通する貫通穴９が形成されている。放熱部４は貫通穴９に埋め込まれている。放熱部４の上端面はキャビティ３の空間に面している。放熱部４の下端面は、多層セラミック基板２の下面から下側に突出して突出部３０を形成している。

多層セラミック基板２は、下面における放熱部４の突出部３０の周囲に、複数のはんだボール６が接合されている。多層セラミック基板２の下面（底面）から突出部３０の端面（下面）までの高さが、はんだボール６の直径よりも僅かに小さくなるように調整されている。

半導体パッケージ１００は、多層セラミック基板２のキャビティ３内に半導体素子１が収容される。半導体素子１は、放熱部４の上端面にはんだ接合される。半導体素子１は、導体ワイヤ、導体リボン等の接続導体１０により、多層セラミック基板２上面の導体端子（図示せず）に接続される。また、半導体パッケージ１００は、放熱部４における突出部３０の下面と複数のはんだボール６が、リフローはんだ付けにより、キャリア５の上面にはんだ接合される。このとき放熱部４の突出部３０は、はんだ７によりキャリア５の上面に接合される。

図２は、半導体パッケージ１００の製造プロセスを説明する図である。
図２（ａ）の工程において、はじめに複数の誘電体および導体を積層し、セラミック多層基板２を形成する。ここでは、半導体素子１を収容するキャビティ３が貫通穴９と連通しており、貫通穴３９となっている。また、この貫通穴３９は金属面が形成されていない状態となっている。

次に、図２（ｂ）の工程において、セラミック多層基板２を試料台１３に載せる。試料台１３は、上面に凹み３８が形成されている。凹み３８は、貫通穴３９と穴の中心が合致し、かつ連通している。

その後、図２（ｃ）の工程において、セラミック多層基板２の貫通穴３９および試料台１３の凹み３８内に、金属ペースト１４を充填する。

その後、図２（ｄ）の工程において、金属ペースト１４の充填されたセラミック多層基板２を加熱しながら加圧を行い、セラミック多層基板２を焼結する。焼結させた後、試料台１３からセラミック多層基板２を取り外す。

次に、図２（ｅ）の工程において、セラミック多層基板２に放熱部４が形成された結合体が生成される。この結合体にはんだボール６を接合することで、半導体パッケージ１００が生成される。

図２（ｃ）で用いる金属ペースト１４は、低温焼結金属を使用する。低温焼結金属はナノ、またはサブミクロン程度の粒径をもつ金属粒子で、表面を有機保護材で覆うことでペースト状態に加工できる性質をもつ。金属ペースト１４を使用する際は、有機保護膜を除去するために２００〜３５０℃程度の加熱が必要である。この加熱温度範囲は、有機保護材の材質によるため、ペースト毎に異なる。

また、この加熱では、有機保護材を除去した後に金属の拡散接合原理を利用するため、加熱と同時に加圧を行う。これにより低温焼結金属の粒子間の空隙を埋めることができるので、金属単体の物性に近くなることから、放熱性が高くなる。ただし、加圧せずに焼結して生成した放熱部４が所定の放熱性能を満たす用途に用いる場合は、加圧せずともよい。

なお、低温焼結金属を使用する利点は、低温（〜３５０℃程度）で焼結すると、金属単体の振る舞いに近くなり、融点が格段に高くなる点にある。セラミック多層基板２を製造した後、はんだ実装を行い、再度加熱する２次実装工程を繰り返すため、このようにはんだ融点よりも格段に高い融点を得ることは、２次実装工程を容易にする上で効果的である。少なくとも、セラミック多層基板２が高温に弱い場合は、はんだの実装温度と同等の温度で金属体の放熱部４を形成できるので、形成後の融点が実装温度よりも高くなる低温焼結金属の使用が必要となる。

また、低温焼結金属に関しては、使用用途によって自由に選択可能である。基本的な材質としては、熱伝導率が高いＡｇ、Ｃｕなどを用いるのがよい。

次に、試料台１３に関しては、上記で選定した金属ペースト１４の実装温度に耐えられ、且つ加熱の妨げにならない程度の熱伝導率を有する素材を選定する。放熱部４の実装後に試料台１３を取り外すことから、試料台１３は金属ペースト１４が固着しないような材質とする。例えばステンレスのような金属の表面に、フッ素系の離型処理を施した金型を、試料台１３に用いるとよい。

試料台１３の形状を変えることにより、放熱部４の突出部３０の形状を凹型やエンボス型など自由に変更できる。また、加圧治具１５の形状を変えることで、半導体素子１の部品実装面の形状も変更することができる。

実施の形態１による半導体パッケージ１００の製造方法において、半導体パッケージ１００のキャリア５への実装性、または半導体素子１の放熱部４への実装性をより向上させることができる。例えば、図２（ｅ）の工程でセラミック多層基板２と放熱部４の結合体を形成した後、放熱部４の金属表面にガラスペーストなどでパターニングしてもよい。また、図２（ｅ）の工程でセラミック多層基板２と放熱部４の結合体を形成した後、セラミック多層基板２と放熱部４を同時にめっきしてもよい。

なお、実施の形態１による半導体パッケージ１００は、ＢＧＡ実装時に放熱部４も同時加熱するために、低温焼結金属の使用が好ましいことを説明した。しかしながら後工程でのはんだ実装温度が放熱部４に作用しないのであれば、セラミック多層基板２への放熱部４の接着に導電性樹脂を用いてもよい。

以上説明したとおり、実施の形態１による半導体パッケージ１００は、半導体素子１が接続されるセラミック多層基板２と、上記セラミック多層基板２の貫通穴９に充填され、上記セラミック多層基板２の底面から突出した突出部３０を有するとともに、上記半導体素子１が上面に実装される放熱部４と、上記セラミック多層基板２の底面における、上記放熱部４の突出部３０の周囲に配置された複数のはんだボール６とを備えたことを特徴とする。

また、実施の形態１による半導体パッケージ１００の製造方法は、セラミック多層基板に貫通穴を形成する工程と、セラミック多層基板の底面に突出部が形成されるように、セラミック多層基板の貫通穴に導体ペーストを充填し、加圧する工程と、セラミック多層基板と導体ペーストを加圧しながら焼成し、セラミック多層基板の底面から突出するとともにセラミック多層基板の上面側で半導体素子が実装される放熱部を固化する工程と、を備えている。また、セラミック多層基板における突出部の周囲に複数のはんだボールを接合する工程を備えている。さらに、導体ペーストは、低温焼結金属の金属粒子と、金属粒子表面を覆う有機保護材を備えている。

このように、多層セラミック基板２の下部に突出部３０を形成する放熱部４を設けることで、半導体パッケージ１００をキャリア５（プリント基板を含む）のような外部構造体にＢＧＡ接続する際の放熱性が向上する。また、セラミック多層基板２とキャリア５の接合は、はんだボール６を用いて行うので、セラミック多層基板２および放熱部４の裏面の形状、もしくは裏面に付加する部品配置を、基板裏面、はんだボール６および放熱部４の寸法制約範囲内で自由に変更することができる。例えば放熱部４の突出部３０の下面を平坦にしてもよいし、凹凸のある形状にしてもよい。これによって、半導体パッケージ１００の設計自由度が上がり、半導体パッケージ１００を用いたより高機能な半導体装置を製造することができる。

また、セラミック多層基板２を形成した後に、放熱部４の形成のために任意の金属を充填することによって、欲しい特性に合わせたセラミック多層基板２を形成することが可能となる。このためより高機能な半導体パッケージ１００を製造することができる。

また、図４に示すサーマルビアを用いた従来の半導体パッケージ２００よりも、熱伝導性を高めることができるため、放熱効果をより大きく向上することができる。さらに、はんだボール６の配置、ボール径等を任意に変更することで、半導体パッケージ１００をキャリア５および外部基板に接続する構造を、比較的自由に変更することができる。これにより従来よりも高放熱な構成を得ることができる。

加えて、半導体素子１としてより発熱量の高いチップを使用できるので、セラミック多層基板２を使用した半導体パッケージ１００をより高機能化することができる。

実施の形態２．
実施の形態１の半導体パッケージ１００は、貫通穴９の上下断面形状を直線形状としている。しかしながら、特許文献１に示されるように、貫通穴９の上下断面形状を凹凸形状にしてもよい。図３は、実施の形態２による半導体パッケージ１００の放熱部１４０を挿入した貫通穴４５の上下断面形状を示す図である。ここで、多層セラミック基板２の底面における放熱部１４０の周囲にはんだフィレッと１６を形成してもよい。

図３に示すように、キャビティ３下部の貫通穴４５は、その上下断面に凹凸形状２０が設けられている。その他の構成および製造方法は、実施の形態１で説明したとおりである。これによって、放熱部１４０と多層セラミック基板２との密着性をより高めることができる。

１半導体素子、２セラミック多層基板、３キャビティ、４放熱部、５キャリア、６はんだボール、７はんだ、９貫通穴、１０導体接続部、１３試料台、１４金属ペースト、１５加圧治具、３０突出部、３９貫通穴、１００半導体パッケージ。

Claims

半導体素子が接続されるセラミック多層基板と、
上記セラミック多層基板の貫通穴に充填され、上記セラミック多層基板の底面から突出した突出部を有するとともに、上記半導体素子が上面に実装される放熱部と、
上記セラミック多層基板の底面における、上記放熱部の突出部の周囲に配置された複数のはんだボールと、
を備えた半導体パッケージ。
放熱部は、樹脂の含有された金属からなることを特徴とする請求項１記載の半導体パッケージ。
セラミック多層基板に貫通穴を形成する工程と、
セラミック多層基板の底面に突出部が形成されるように、セラミック多層基板の貫通穴に導体ペーストを充填し、加圧する工程と、
セラミック多層基板と導体ペーストを加圧しながら焼成し、セラミック多層基板の底面から突出するとともにセラミック多層基板の上面側で半導体素子が実装される放熱部を固化する工程と、
を備えた半導体パッケージの製造方法。
セラミック多層基板における突出部の周囲に複数のはんだボールを接合する工程を備えた請求項３記載の半導体パッケージの製造方法。
導体ペーストは、低温焼結金属の金属粒子と、金属粒子表面を覆う有機保護材を備えたことを特徴とする請求項３または請求項４記載の半導体パッケージの製造方法。