WO2023233591A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
WO2023233591A1
WO2023233591A1 PCT/JP2022/022338 JP2022022338W WO2023233591A1 WO 2023233591 A1 WO2023233591 A1 WO 2023233591A1 JP 2022022338 W JP2022022338 W JP 2022022338W WO 2023233591 A1 WO2023233591 A1 WO 2023233591A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
semiconductor chip
opening
circuit board
sintered material
Prior art date
Application number
PCT/JP2022/022338
Other languages
English (en)
French (fr)
Inventor
達人 西原
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2022/022338 priority Critical patent/WO2023233591A1/ja
Priority to JP2022556093A priority patent/JP7184230B1/ja
Publication of WO2023233591A1 publication Critical patent/WO2023233591A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks

Definitions

  • the present disclosure relates to a semiconductor device and a method for manufacturing a semiconductor device.
  • Patent Document 1 discloses a semiconductor device package.
  • the first material portion of the semiconductor device package includes one of a ceramic or an organic material.
  • a second material portion of the semiconductor device package includes a metallic material.
  • a sintered silver region is disposed to join the first material portion and the second material portion.
  • Patent Document 1 holes are provided in the substrate, and sintered silver is formed in the holes. In this case, heat from the semiconductor chip is exhausted through the sintered silver.
  • Patent Document 1 does not disclose a specific method for forming sintered silver in the holes of the substrate.
  • a paste-like material is used, which is a mixture of fine silver particles and a solvent. This paste is applied into the holes of the substrate, heated to volatilize the solvent contained in the paste, and further heated to sinter the fine silver particles.
  • a sintered silver metal body is obtained.
  • An object of the present disclosure is to obtain a semiconductor device that can be easily manufactured and a method for manufacturing the semiconductor device.
  • a semiconductor device includes a first conductor layer and an insulating layer laminated on the first conductor layer, and a circuit in which an opening is formed in the top surface so that the bottom surface becomes the first conductor layer.
  • a circuit in which an opening is formed in the top surface so that the bottom surface becomes the first conductor layer.
  • a method for manufacturing a semiconductor device includes a first conductor layer and an insulating layer laminated on the first conductor layer, and an opening is formed in the top surface so that the bottom surface is the first conductor layer.
  • a sintering material paste is filled into the opening of the sintered circuit board, a semiconductor chip is mounted on the liquid surface of the sintering material paste, and after the semiconductor chip is mounted, the circuit board is heated to sinter the circuit board.
  • the material paste is sintered to form a sintered material, the first conductor layer and the semiconductor chip are electrically connected via the sintered material, and the width of the opening is larger than the width of the semiconductor chip.
  • an opening is formed on the top surface of the circuit board so that the bottom surface becomes the first conductor layer.
  • a semiconductor device can be easily manufactured by filling this opening with a sintered material.
  • FIG. 1 is a cross-sectional view of a semiconductor device according to Embodiment 1.
  • FIG. 1 is a diagram showing a method for manufacturing a semiconductor device according to a first embodiment
  • FIG. 1 is a diagram showing a method for manufacturing a semiconductor device according to a first embodiment
  • FIG. 1 is a diagram showing a method for manufacturing a semiconductor device according to a first embodiment
  • FIG. 1 is a diagram showing a method for manufacturing a semiconductor device according to a first embodiment
  • FIG. 1 is a diagram showing a method for manufacturing a semiconductor device according to a first embodiment
  • FIG. FIG. 2 is a cross-sectional view of a semiconductor device according to a first comparative example
  • FIG. 3 is a cross-sectional view of a semiconductor device according to a second comparative example.
  • FIG. 1 is a diagram showing a method for manufacturing a semiconductor device according to a first embodiment
  • FIG. 1 is a diagram showing a method for manufacturing a semiconductor device according to a first embodiment
  • FIG. 7 is a cross-sectional view of a semiconductor device according to a third comparative example.
  • FIG. 7 is a cross-sectional view of a circuit board according to a fourth comparative example.
  • FIG. 7 is a cross-sectional view of a semiconductor device according to a fifth comparative example.
  • FIG. 2 is a cross-sectional view of a semiconductor device according to a second embodiment.
  • FIG. 3 is a cross-sectional view of a semiconductor device according to a third embodiment.
  • FIG. 4 is a cross-sectional view of a semiconductor device according to a fourth embodiment.
  • FIG. 1 is a cross-sectional view of a semiconductor device 100 according to the first embodiment.
  • the semiconductor device 100 includes a circuit board 10 with multilayer wiring.
  • a plurality of conductor layers 14 and a plurality of insulating layers 12 are alternately laminated.
  • the bottom layer of the circuit board 10 is a conductor layer 14a, and the top layer is a conductor layer 14b.
  • the structure of the circuit board 10 is not limited to that shown in FIG. 1, and may include at least a conductor layer 14a and an insulating layer 12 laminated on the conductor layer 14a.
  • An opening 16 is formed on the top surface of the circuit board 10 so that the bottom surface becomes the conductor layer 14a.
  • the opening 16 is filled with a sintered material 18.
  • the sintered material 18 contains, for example, silver.
  • the sintered material 18 is, for example, sintered silver.
  • a semiconductor chip 20 is provided on the sintered material 18 .
  • the semiconductor chip 20 is electrically connected to the conductor layer 14a via the sintered material 18.
  • the conductor layer 14a forming the bottom surface of the opening 16 thus becomes a die pad portion.
  • the width of the opening 16 is larger than the width of the semiconductor chip 20.
  • the semiconductor chip 20 fits within the opening 16 in plan view.
  • the dimensions of the opening 16 may be the same as the external dimensions of the semiconductor chip 20.
  • a part of the side surface of the semiconductor chip 20 may be covered with the sintered material 18.
  • the semiconductor chip 20 is connected to the conductor layer 14b with wires 22.
  • the upper surface of the circuit board 10 and the semiconductor chip 20 are sealed with a mold 24.
  • FIG. 2 to 5 are diagrams illustrating a method of manufacturing semiconductor device 100 according to the first embodiment.
  • an opening 16 is formed on the upper surface of the circuit board 10.
  • the opening 16 is filled with a sintering material paste 18a.
  • a dispensing method or a printing method can be used to fill the sintering material paste 18a.
  • the sintering material paste 18a is filled to a height that is the same as or lower than the upper surface of the circuit board 10.
  • the sintering material paste 18a is a material made by mixing fine silver particles and a solvent to form a paste.
  • the sintering material paste 18a may be a mixture of fine silver particles, a solvent, and a resin such as epoxy. In place of fine silver particles, fine gold particles, fine copper particles, or the like may be used. In this way, the material of the sintered material 18 is not limited to silver.
  • the semiconductor chip 20 is mounted on the liquid surface of the sintering material paste 18a. At this time, a portion of the semiconductor chip 20 may sink into the sintering material paste 18a, and a portion of the side surface of the semiconductor chip 20 may be covered with the sintering material paste 18a.
  • the circuit board 10 After mounting the semiconductor chip 20, the circuit board 10 is heated to sinter the sintered material paste 18a to form the sintered material 18. Thereby, the conductor layer 14a and the semiconductor chip 20 are electrically connected via the sintered material 18. Heating is performed at a temperature of 250° C. or lower using a heating means (not shown). The solvent evaporates by heating. By further continuing the heating, the fine silver particles are sintered and a sintered silver metal body is formed.
  • the temperature at which the sintered material paste 18a is heated is preferably 210°C or lower, more preferably 190°C or lower.
  • the fine silver particles are sintered and bonded to a metal layer such as a gold plating film formed on the surface of the conductor layer 14a. Further, the fine silver particles are also sintered and bonded to a metal layer such as a sputtered gold film formed on the lower surface of the semiconductor chip 20. Thereby, the semiconductor chip 20 is fixed to the conductor layer 14a via the sintered material 18, which is a metal body of sintered silver, and is electrically and thermally connected.
  • the electrodes arranged on the upper surface of the semiconductor chip 20 and the pattern of the circuit board 10 are connected by wires 22.
  • the pattern of the circuit board 10 corresponds to the conductor layer 14b.
  • the electric circuit of the semiconductor device 100 is configured.
  • a mold 24 made of epoxy resin or the like is formed to protect the semiconductor chip 20 and wires 22 from external forces.
  • a comparative example of this embodiment will be described.
  • components such as semiconductor chips are mounted on a component mounting board using a die attach material such as a conductive epoxy resin.
  • Organic substrates such as glass epoxy as substrates for mounting components have lower thermal conductivity and inferior heat dissipation properties than metals such as iron or copper.
  • the thermal conductivity of ceramic substrates such as alumina is generally not sufficient to exhaust heat from high-output semiconductor chips.
  • FIG. 6 is a cross-sectional view of a semiconductor device 800 according to the first comparative example.
  • a die pad 831 on which the semiconductor chip 20 is mounted is provided on the upper surface of the circuit board 10.
  • a plurality of through holes are formed in the circuit board 10, penetrating from the top surface to the bottom surface.
  • the side wall of this through hole is plated with copper and filled with a highly thermally conductive paste 830. Thereby, the heat generated by the semiconductor chip 20 is exhausted to the motherboard through the through hole.
  • FIG. 7 is a cross-sectional view of a semiconductor device 801 according to a second comparative example.
  • the semiconductor device 801 is assumed to have a higher output than the semiconductor device 800.
  • an opening 16 is formed in the substrate.
  • a semiconductor chip 20 is mounted on the conductor exposed through the opening 16.
  • thick copper plating 834 is provided on the lower surface of the circuit board 10. Copper plating 834 functions as a heat sink. Thereby, the heat generated by the semiconductor chip 20 can be exhausted to the motherboard without going through the through hole.
  • FIG. 8 is a cross-sectional view of a semiconductor device 802 according to a third comparative example.
  • FIG. 8 shows an example in which semiconductor devices 800 and 801 are further improved.
  • a hole is provided in a circuit board 810, and a sintered material 18 made of sintered silver is formed in the hole.
  • FIG. 9 is a cross-sectional view of a circuit board 810 according to a fourth comparative example.
  • the sintered material 18 and the copper slag 836 are housed in the hole of the circuit board 810.
  • the heat generated by the semiconductor chip 20 is exhausted through the die attach material 832 and the sintered material 18 in the third comparative example, and through the die attach material 832, the copper slag 836, and the sintered material 18 in the fourth comparative example. It will be done.
  • FIG. 10 is a cross-sectional view of a semiconductor device 803 according to a fifth comparative example.
  • FIG. 10 shows an example in which the semiconductor device 802 is further improved.
  • a circuit board 10 having thin film multilayer wiring is provided on a base substrate 840.
  • a mounting area for the semiconductor chip 20 is provided on the upper surface of the circuit board 10.
  • a through hole reaching the base substrate 840 is formed in the mounting area of the circuit board 10 .
  • the through hole is filled with a high thermal conductor 838 such as silver paste that can be fired at 600° C. or lower.
  • the width of the through hole is smaller than the width of the semiconductor chip 20, preferably 1/3 or less.
  • heat generated by the semiconductor chip 20 is exhausted to the base substrate 840 via the die attach material 832 and the high thermal conductor 838.
  • the high thermal conductor 838 is fired at 600° C. or lower, organic materials such as glass epoxy whose thermal decomposition temperature is about 350° C. to 450° C. cannot be used for the insulating layer 12 of the circuit board 10. Therefore, the material of the insulating layer 12 is limited to polyimide resin or the like. Furthermore, when transistors are arranged widely in a plane direction, such as in a high-output field effect transistor (FET) chip, the region that generates heat also becomes large. In the semiconductor device 803, heat is exhausted from a portion of the semiconductor chip 20 other than directly above the through hole through the insulating layer of the circuit board 10. For this reason, there is a possibility that sufficient heat cannot be exhausted.
  • FET field effect transistor
  • an opening 16 is formed on the top surface of the circuit board 10 so that the bottom surface thereof becomes the conductor layer 14a.
  • This opening 16 is filled with a sintered material 18 . Therefore, there is no need for the step of closing the holes as in the third and fourth comparative examples. Therefore, the semiconductor device 100 can be easily manufactured.
  • the sintered material 18 is sintered after the semiconductor chip 20 is mounted, instead of mounting the semiconductor chip 20 on the sintered silver after heat treatment. Thereby, formation of the sintered material 18 and connection of the semiconductor chip 20 to the conductor layer 14b can be performed in one heat treatment. Therefore, the semiconductor device 100 can be manufactured more easily.
  • the sintered material 18, which is a metal body of sintered silver has high thermal conductivity, it also functions as a heat sink. Therefore, heat from the semiconductor chip 20 can be efficiently exhausted.
  • the external dimensions of the opening 16 in the planar direction are the same or larger than the external dimensions of the semiconductor chip 20 in the planar direction. As a result, almost all of the lower surface of the semiconductor chip 20 comes into contact with the sintered material 18. Therefore, heat generated from any location on the bottom surface of the semiconductor chip 20 can be efficiently and sufficiently exhausted. Therefore, stable characteristics and reliability can be obtained.
  • a heat sink can be selectively built into any part of the circuit board 10 that requires exhaust heat by using the sintered material 18. Thereby, a heat sink like the second comparative example can be omitted. Therefore, the semiconductor device 100 can be manufactured at low cost. Furthermore, the semiconductor device 100 can be made thinner and lighter.
  • the die pad 831 shown in the comparative example is not provided. Further, a portion of the semiconductor chip 20 is sunk into the sintered material 18. Furthermore, the sintered material 18 contracts toward the conductor layer 14a. Therefore, compared to the first to fifth comparative examples, the height difference between the upper surface of the semiconductor chip 20 and the conductor layer 14b can be reduced. Therefore, the height and length of the wire 22 can be suppressed. Thereby, variations in the height and length of the wires 22 can be suppressed. Therefore, variations in high frequency characteristics that are sensitive to changes in the height and length of the wire 22 can be suppressed.
  • the height of the mold 24 can be suppressed, and air bubbles can be suppressed from being included when the mold 24 is injected. . Further, since the wire 22 is formed low and short, deformation of the wire 22 when forming the mold 24 can be suppressed.
  • the thickness of the conductor layer 14a serving as the die pad portion is, for example, 50 ⁇ m or less, preferably 35 ⁇ m, and more preferably 18 ⁇ m.
  • the thickness of the conductor layer 14a influences the arrangement pitch of the input/output terminals of the semiconductor device 100, and the thinner the conductor layer 14a, the narrower the arrangement pitch of the input/output terminals.
  • a plurality of semiconductor chips 20 may be mounted on the circuit board 10. In this case, it is preferable that the opening 16 and the sintered material 18 of this embodiment be provided under each semiconductor chip 20.
  • FIG. 11 is a cross-sectional view of a semiconductor device 200 according to the second embodiment.
  • the side surface of the circuit board 10 where the opening 16 is formed is covered with the metal film 34.
  • a portion of the conductor layer 14a that forms the bottom surface of the opening 16 is also covered with the metal film 34.
  • the other configurations are similar to those of the first embodiment.
  • the metal film 34 is, for example, a copper plating layer.
  • the width of the sintered material 18 is preferably larger than the width of the semiconductor chip 20.
  • the sintering material paste 18a When the sintering material paste 18a is sintered by heating, it is sintered and bonded to a metal layer such as a gold plating film formed on the surface of the metal film 34. Thereby, sintered bonding is obtained not only on the bottom surface of the opening 16 but also on the side surface of the opening 16. Thereby, it is possible to suppress the generation of a gap between the side surface of the opening 16 and the sintered material 18. Therefore, durability against expansion and contraction due to temperature changes such as reflow and mechanical bending can be improved.
  • This embodiment is particularly effective when the sintering material paste 18a is composed of fine silver particles and a solvent.
  • FIG. 12 is a cross-sectional view of a semiconductor device 300 according to the third embodiment.
  • the metal body 36 is housed in the opening 16.
  • the metal body 36 is preferably made of copper, which is cheaper than silver, has a higher elastic modulus, and has higher thermal conductivity than silver, for example.
  • the space between the metal body 36, the side surface of the circuit board 10, the conductor layer 14a, and the semiconductor chip 20 is filled with a sintered material 18.
  • Other configurations are similar to those of the first embodiment.
  • any means may be used to realize the structure shown in FIG. 12.
  • the metal body 36 may be immersed in the sintered material paste 18a.
  • the sintered material paste 18a is applied to the conductor layer 14a on the bottom surface of the opening 16, the metal body 36 is placed on the applied sintered material paste 18a, and then the sintered material is placed so as to cover the metal body 36. It may also be filled with paste 18a.
  • the filling amount of the sintering material paste 18a is smaller than in the first embodiment. That is, the shrinkage when the sintering material paste 18a is heated to volatilize the solvent and sinter the fine silver particles is reduced. Thereby, variations in height of the upper surface of the semiconductor chip 20 fixed to the sintered material 18 can be suppressed. Further, if the number of openings 16 in the circuit board 10 is large, or if the area of the openings 16 is large, the mechanical strength of the circuit board 10 may be reduced. By accommodating the metal body 36 having high thermal conductivity in the opening 16, reduction in mechanical strength can be suppressed.
  • FIG. 13 is a cross-sectional view of a semiconductor device 400 according to the fourth embodiment.
  • the side surface of the circuit board 10 where the opening 16 is formed is covered with the metal film 34. Further, a metal body 36 is housed in the opening 16 .
  • the other configurations are similar to those of the first embodiment. As a result, the effects of the second and third embodiments can be obtained.
  • circuit board 10 circuit board, 12 insulating layer, 14, 14a, 14b conductor layer, 16 opening, 18 sintered material, 18a sintered material paste, 20 semiconductor chip, 22 wire, 24 mold, 34 metal film, 36 metal body, 100, 200, 300, 400 semiconductor devices

Abstract

本開示に係る半導体装置は、第１導体層と、前記第１導体層の上に積層した絶縁層とを有し、底面が前記第１導体層となるように上面に開口が形成された回路基板と、前記開口に充填された焼結材と、前記焼結材の上に設けられ、前記焼結材を介して前記第１導体層と電気的に接続された半導体チップと、を備え、前記開口の幅は、前記半導体チップの幅より大きい。

Description

半導体装置および半導体装置の製造方法
　本開示は、半導体装置および半導体装置の製造方法に関する。
　特許文献１には、半導体デバイスパッケージが開示されている。半導体デバイスパッケージの第１の材料部分はセラミック又は有機材料のうちの一方を含む。半導体デバイスパッケージの第２の材料部分は金属材料を含む。第１の材料部分及び第２の材料部分を結合するように焼結銀領域が配置されている。
特開２０１５－８８７５７号公報
　ＧａＡｓ基板からＧａＮ基板への移行により、より出力の高い半導体装置が提供されている。これに伴い、半導体チップの動作による発熱の排熱が問題となっている。排熱が十分に行われなければ、半導体チップの誤動作または破損を招く可能性がある。所望の特性を安定して得るため、また信頼性向上のために、半導体チップの排熱は重要な課題である。
　特許文献１では、基板に孔部を設け、孔内に焼結銀を形成している。この場合、半導体チップからの熱は焼結銀を介して排熱される。しかし特許文献１では、基板の孔内に焼結銀を形成する具体的な方法は示されていない。一般に金属体である焼結銀を得るには、微粒子銀と溶媒とを混合したペースト状の材料が使用される。このペーストを基板の孔内に塗布し、加熱してペーストに含まれる溶媒を揮発させ、さらに加熱することで微粒子銀を焼結させる。これにより、金属体の焼結銀が得られる。基板の孔内に焼結銀を形成するには、少なくとも孔部の一方の側を塞ぎ、ペーストを塗布した際の孔部からのペーストの流出を防ぐ必要がある。このため、製造工程が複雑化するおそれがある。
　本開示は、容易に製造できる半導体装置および半導体装置の製造方法を得ることを目的とする。
　本開示に係る半導体装置は、第１導体層と、前記第１導体層の上に積層した絶縁層とを有し、底面が前記第１導体層となるように上面に開口が形成された回路基板と、前記開口に充填された焼結材と、前記焼結材の上に設けられ、前記焼結材を介して前記第１導体層と電気的に接続された半導体チップと、を備え、前記開口の幅は、前記半導体チップの幅より大きい。
　本開示に係る半導体装置の製造方法は、第１導体層と、前記第１導体層の上に積層した絶縁層とを有し、底面が前記第１導体層となるように上面に開口が形成された回路基板の前記開口に、焼結材ペーストを充填し、前記焼結材ペーストの液面に半導体チップを搭載し、前記半導体チップを搭載した後に、前記回路基板を加熱して前記焼結材ペーストを焼結させて焼結材とし、前記焼結材を介して前記第１導体層と前記半導体チップを電気的に接続し、前記開口の幅は、前記半導体チップの幅より大きい。
　本開示に係る半導体装置および半導体装置の製造方法では、回路基板の上面に、底面が第１導体層となるように開口が形成される。この開口に焼結材を充填することで半導体装置を容易に製造できる。
実施の形態１に係る半導体装置の断面図である。 実施の形態１に係る半導体装置の製造方法を示す図である。 実施の形態１に係る半導体装置の製造方法を示す図である。 実施の形態１に係る半導体装置の製造方法を示す図である。 実施の形態１に係る半導体装置の製造方法を示す図である。 第１の比較例に係る半導体装置の断面図である。 第２の比較例に係る半導体装置の断面図である。 第３の比較例に係る半導体装置の断面図である。 第４の比較例に係る回路基板の断面図である。 第５の比較例に係る半導体装置の断面図である。 実施の形態２に係る半導体装置の断面図である。 実施の形態３に係る半導体装置の断面図である。 実施の形態４に係る半導体装置の断面図である。
　各実施の形態に係る半導体装置および半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
　図１は、実施の形態１に係る半導体装置１００の断面図である。半導体装置１００は多層配線の回路基板１０を備える。回路基板１０では複数の導体層１４と複数の絶縁層１２が交互に積層している。回路基板１０のうち最下層が導体層１４ａであり、最上層が導体層１４ｂである。回路基板１０の構造は図１に示されるものに限定されず、少なくとも導体層１４ａと、導体層１４ａの上に積層した絶縁層１２を含めば良い。
　回路基板１０の上面には、底面が導体層１４ａとなるように開口１６が形成されている。開口１６には焼結材１８が充填されている。焼結材１８は例えば銀を含む。焼結材１８は例えば焼結銀である。焼結材１８の上には半導体チップ２０が設けられる。半導体チップ２０は、焼結材１８を介して導体層１４ａと電気的に接続されている。このように開口１６の底面を形成する導体層１４ａは、ダイパッド部となる。
　開口１６の幅は、半導体チップ２０の幅より大きい。つまり、半導体チップ２０は平面視で開口１６内に収まる。平面方向において、開口１６の寸法は半導体チップ２０の外形寸法と同じであっても良い。また、図１に示されるように、半導体チップ２０の側面の一部は、焼結材１８に覆われていても良い。
　半導体チップ２０は、導体層１４ｂとワイヤ２２で接続される。回路基板１０の上面と半導体チップ２０は、モールド２４で封止される。
　次に、本実施の形態の半導体装置１００の製造方法について説明する。図２から図５は、実施の形態１に係る半導体装置１００の製造方法を示す図である。まず、図２に示されるように、回路基板１０の上面に開口１６を形成する。次に、図３に示されるように、開口１６に、焼結材ペースト１８ａを充填する。焼結材ペースト１８ａの充填には、ディスペンス法または印刷法を用いることができる。焼結材ペースト１８ａは回路基板１０の上面と同一または上面よりも下の高さまで充填される。
　焼結材ペースト１８ａは、微粒子銀と溶媒とを混合し、ペースト状にした材料である。焼結材ペースト１８ａは、微粒子銀と溶媒にエポキシなどの樹脂を添加して混合した材料であっても良い。微粒子銀に代えて、微粒子金または微粒子銅などを用いても良い。このように焼結材１８の材料は銀に限定されない。
　次に、図４に示されるように、焼結材ペースト１８ａの液面に半導体チップ２０を搭載する。このとき、半導体チップ２０の一部が焼結材ペースト１８ａに沈み、半導体チップ２０の側面の一部が焼結材ペースト１８ａに覆われても良い。
　半導体チップ２０を搭載した後に、回路基板１０を加熱して焼結材ペースト１８ａを焼結させて焼結材１８とする。これにより、焼結材１８を介して導体層１４ａと半導体チップ２０を電気的に接続する。加熱は、図示しない加熱手段を用いて２５０℃以下の温度で行う。加熱により溶媒が揮発する。さらに加熱を継続することで、微粒子銀が焼結して金属体の焼結銀が形成される。焼結材ペースト１８ａを加熱する温度は、２１０℃以下が好ましく、１９０℃以下がさらに好ましい。
　焼結材ペースト１８ａを加熱して溶媒を揮発させると、微粒子銀は導体層１４ａの表面に成膜された金めっき膜などの金属層と焼結接合する。さらに微粒子銀は、半導体チップ２０の下面に成膜された金スパッタ膜などの金属層とも焼結接合する。これにより、半導体チップ２０は、金属体の焼結銀となった焼結材１８を介して導体層１４ａに固着され、電気的および熱的に接続される。
　次に、図５に示されるように、ワイヤ２２によって半導体チップ２０の上面に配置された電極と回路基板１０のパターンとを結線する。回路基板１０のパターンは導体層１４ｂに該当する。これにより、半導体装置１００の電気回路が構成される。さらに、半導体チップ２０およびワイヤ２２を外力などから保護するために、エポキシ樹脂等のモールド２４を形成する。
　次に、本実施の形態の比較例について説明する。一般に半導体装置では、半導体チップなどの部品を導電性エポキシ樹脂などのダイアタッチ材を用いて部品搭載用基板に搭載する。部品搭載用基板としてガラスエポキシなどの有機系基板は、鉄または銅などの金属と比較して熱伝導率が小さく、排熱性が劣る。また、アルミナなどのセラミックス基板の熱伝導率も、一般に出力の高い半導体チップの排熱を行うには十分でない。
　図６は、第１の比較例に係る半導体装置８００の断面図である。半導体装置８００では、回路基板１０の上面に半導体チップ２０を搭載するダイパッド８３１を設ける。ダイパッド８３１の下において、回路基板１０には上面から下面まで貫通する複数の貫通孔が形成される。この貫通孔の側壁には銅めっきが施され、高熱伝導性のペースト８３０が充填される。これにより、半導体チップ２０の発熱は貫通孔を介してマザーボードに排熱される。
　図７は、第２の比較例に係る半導体装置８０１の断面図である。半導体装置８０１は、半導体装置８００よりも出力の高い半導体装置を想定している。半導体装置８０１には基板に開口１６が形成される。開口１６から露出した導体に半導体チップ２０を搭載する。さらに、回路基板１０の下面に厚い銅めっき８３４を設ける。銅めっき８３４はヒートシンクとして機能する。これにより、半導体チップ２０の発熱を、貫通孔を介さずにマザーボードに排熱できる。
　図８は、第３の比較例に係る半導体装置８０２の断面図である。図８には、半導体装置８００、８０１をさらに改良した例が示されている。半導体装置８０２では、回路基板８１０に孔部を設け、孔部に焼結銀である焼結材１８を形成している。図９は、第４の比較例に係る回路基板８１０の断面図である。第４の比較例では、回路基板８１０の孔部に焼結材１８と銅スラグ８３６が収納されている。半導体チップ２０の発熱は、第３の比較例ではダイアタッチ材８３２と焼結材１８を介して、第４の比較例ではダイアタッチ材８３２、銅スラグ８３６および焼結材１８を介して排熱される。
　しかし、一般に基板の孔内に焼結銀を形成するには、微粒子銀を含むペーストを孔内に塗布して焼結させる。このとき、ペーストの流出および銅スラグの飛び出しまたは落下を防ぐ必要がある。このため、少なくとも孔部の一方の側を塞ぐ必要があり、製造工程が複雑化するおそれがある。また、加熱することでペーストに含まれる溶媒は揮発する。このため、加熱後の焼結銀は、収縮によって回路基板８１０よりも薄くなる可能性がある。すなわち、回路基板８１０と焼結材１８との間に段差が生じるおそれがある。このため、半導体チップ２０と焼結材１８との間の良好な接触を保つことが困難となるおそれがある。
　図１０は、第５の比較例に係る半導体装置８０３の断面図である。図１０には半導体装置８０２をさらに改良した例が示されている。半導体装置８０３では、ベース基板８４０の上に薄膜多層配線を有する回路基板１０が設けられている。回路基板１０の上面に半導体チップ２０のマウント領域が設けられる。回路基板１０のマウント領域には、ベース基板８４０に到達する貫通孔が形成される。貫通孔には６００℃以下で焼成可能な銀ペーストなどの高熱伝導体８３８で充填される。貫通孔の幅は、半導体チップ２０の幅よりも小さく、１／３以下が好ましい。半導体装置８０３では、半導体チップ２０の発熱は、ダイアタッチ材８３２と高熱伝導体８３８とを介してベース基板８４０に排熱される。
　しかしながら、高熱伝導体８３８は６００℃以下で焼成されるため、熱分解温度が３５０℃から４５０℃程度のガラスエポキシなどの有機系材料は、回路基板１０の絶縁層１２に使用できない。このため、絶縁層１２の材料はポリイミド系樹脂などに限定される。また、例えば高出力ＦＥＴ（Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）チップのように平面方向に広くトランジスタが配置される場合、発熱する領域も広くなる。半導体装置８０３において、半導体チップ２０のうち貫通孔の直上以外の部分は、回路基板１０の絶縁層を介して排熱される。このため、十分に排熱ができないおそれがある。
　次に、本実施の形態の効果について説明する。本実施の形態では、回路基板１０の上面に、底面が導体層１４ａとなるように開口１６が形成される。この開口１６に焼結材１８が充填される。このため、第３、第４の比較例のように孔部を塞ぐ工程が必要ない。従って、半導体装置１００を容易に製造できる。また、本実施の形態では、加熱処理後の焼結銀に半導体チップ２０を搭載するのではなく、半導体チップ２０を搭載した後に焼結材１８を焼結させる。これにより、一回の加熱処理で、焼結材１８の形成と半導体チップ２０の導体層１４ｂへの接続を行うことができる。従って、さらに半導体装置１００を容易に製造できる。
　また、金属体の焼結銀となった焼結材１８は高熱伝導性を有するため、ヒートシンクとしても機能する。このため、半導体チップ２０からの熱を効率よく排熱することができる。また、開口１６の平面方向の外形寸法は、半導体チップ２０の平面方向の外形寸法と比較して、同一または大きい。これにより、半導体チップ２０の下面のほぼ全ての部分が焼結材１８と接する。このため、半導体チップ２０の下面のいずれの箇所からの発熱も、効率よく十分に排熱することができる。従って、安定した特性と信頼性を得ることができる。
　また、回路基板１０のうち排熱を必要とする任意の箇所に、焼結材１８により選択的にヒートシンクを内蔵することができる。これにより、第２の比較例のようなヒートシンクを省略することもできる。従って、半導体装置１００を安価に製造できる。また、半導体装置１００の薄型化および軽量化が可能となる。
　本実施の形態では、比較例に示されるダイパッド８３１が設けられない。また、半導体チップ２０の一部が焼結材１８に沈み込んでいる。さらに焼結材１８は導体層１４ａに向かって収縮する。このため、第１～第５の比較例と比較して、半導体チップ２０の上面と導体層１４ｂの高低差を縮小できる。従って、ワイヤ２２の高さおよび長さを抑制できる。これにより、ワイヤ２２の高さのばらつきおよび長さのばらつきを抑制できる。従って、ワイヤ２２の高さおよび長さの変化に敏感な高周波特性のばらつきを抑制できる。
　また、半導体チップ２０の上面と回路基板１０のパターン面との高低差が抑制されることで、モールド２４の高さを抑制でき、モールド２４を注入する際に気泡が内包されることを抑制できる。また、ワイヤ２２が低く、短く形成されることで、モールド２４形成時のワイヤ２２の変形を抑制できる。
　ダイパッド部となる導体層１４ａの厚さは、例えば５０μｍ以下であり、３５μｍが好ましく、１８μｍがさらに好ましい。導体層１４ａの厚さは、半導体装置１００の入出力端子の配置ピッチに影響し、導体層１４ａが薄いほど入出力端子を狭ピッチで配置することができる。
　回路基板１０には複数の半導体チップ２０が搭載されても良い。この場合、各半導体チップ２０の下に本実施の形態の開口１６および焼結材１８が設けられると良い。
　上述した変形は、以下の実施の形態に係る半導体装置および半導体装置の製造方法について適宜応用することができる。なお、以下の実施の形態に係る半導体装置および半導体装置の製造方法については実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。
実施の形態２．
　図１１は、実施の形態２に係る半導体装置２００の断面図である。本実施の形態の半導体装置２００では、開口１６を形成する回路基板１０の側面は、金属膜３４に覆われる。また、導体層１４ａのうち開口１６の底面を形成する部分も、金属膜３４で覆われる。他の構成は実施の形態１の構成と同様である。金属膜３４は、例えば銅めっき層である。なお実施の形態２では、焼結材１８の幅が半導体チップ２０の幅より大きいことが好ましい。
　焼結材ペースト１８ａは、加熱によって焼結すると、金属膜３４の表面に成膜された金めっき膜などの金属層と焼結接合する。これにより、開口１６の底面に加えて、開口１６の側面でも焼結接合が得られる。これにより、開口１６の側面と焼結材１８との間に隙間が生じることを抑制できる。よって、リフローなどの温度変化による伸縮、および、機械的な曲がりに対する耐久性を向上させることができる。本実施の形態は、焼結材ペースト１８ａが微粒子銀と溶媒とで構成される場合に、特に有効である。
実施の形態３．
　図１２は、実施の形態３に係る半導体装置３００の断面図である。半導体装置３００では、開口１６に金属体３６が収容される。金属体３６は、例えば、銀よりも安価で、銀よりも高い弾性率を有し、高熱伝導性を有する銅で形成されると良い。金属体３６と、回路基板１０の側面、導体層１４ａおよび半導体チップ２０との間は、焼結材１８で充填される。他の構成は実施の形態１の構成と同様である。
　図１２に示される構造を実現するための手段は問わない。例えば開口１６に焼結材ペースト１８ａを充填した後に、金属体３６を焼結材ペースト１８ａに浸漬させても良い。または、開口１６の底面の導体層１４ａに焼結材ペースト１８ａを塗布し、塗布した焼結材ペースト１８ａの上に金属体３６を載置し、その後、金属体３６を覆うように焼結材ペースト１８ａを充填しても良い。
　開口１６に金属体３６を収容することで、実施の形態１よりも焼結材ペースト１８ａの充填量は少なくなる。すなわち、焼結材ペースト１８ａを加熱して溶媒を揮発させ、微粒子銀を焼結させた際の収縮が小さくなる。これにより、焼結材１８に固着される半導体チップ２０の上面の高さばらつきを抑制できる。また、回路基板１０の開口１６の数が多い場合、または、開口１６の面積が大きい場合、回路基板１０の機械的強度が低下するおそれがある。開口１６に高熱伝導性を有する金属体３６を収容することで、機械的強度の低下を抑制できる。
実施の形態４．
　図１３は、実施の形態４に係る半導体装置４００の断面図である。半導体装置４００では、開口１６を形成する回路基板１０の側面は、金属膜３４に覆われる。さらに、開口１６には金属体３６が収容される。他の構成は実施の形態１の構成と同様である。これにより、実施の形態２、３による効果が得られる。
　各実施の形態で説明した技術的特徴は適宜に組み合わせて用いても良い。
　１０　回路基板、１２　絶縁層、１４、１４ａ、１４ｂ　導体層、１６　開口、１８　焼結材、１８ａ　焼結材ペースト、２０　半導体チップ、２２　ワイヤ、２４　モールド、３４　金属膜、３６　金属体、１００、２００、３００、４００　半導体装置

Claims (10)

  1. 　第１導体層と、前記第１導体層の上に積層した絶縁層とを有し、底面が前記第１導体層となるように上面に開口が形成された回路基板と、
    　前記開口に充填された焼結材と、
    　前記焼結材の上に設けられ、前記焼結材を介して前記第１導体層と電気的に接続された半導体チップと、
    　を備え、
    　前記開口の幅は、前記半導体チップの幅より大きいことを特徴とする半導体装置。
  2. 　前記半導体チップの側面の一部は、前記焼結材に覆われていることを特徴とする請求項１に記載の半導体装置。
  3. 　前記焼結材は銀を含むことを特徴とする請求項１または２に記載の半導体装置。
  4. 　前記半導体チップは、前記回路基板の最上層に設けられた第２導体層とワイヤで接続されることを特徴とする請求項１から３の何れか１項に記載の半導体装置。
  5. 　前記回路基板の上面と前記半導体チップを封止するモールドを備えることを特徴とする請求項１から４の何れか１項に記載の半導体装置。
  6. 　前記開口を形成する前記回路基板の側面は、金属膜に覆われることを特徴とする請求項１から５の何れか１項に記載の半導体装置。
  7. 　前記開口には金属体が収容されることを特徴とする請求項１から６の何れか１項に記載の半導体装置。
  8. 　前記金属体は銅で形成されることを特徴とする請求項７に記載の半導体装置。
  9. 　前記開口を形成する前記回路基板の側面は、金属膜に覆われ、
    　前記開口には金属体が収容されることを特徴とする請求項１から５の何れか１項に記載の半導体装置。
  10. 　第１導体層と、前記第１導体層の上に積層した絶縁層とを有し、底面が前記第１導体層となるように上面に開口が形成された回路基板の前記開口に、焼結材ペーストを充填し、
    　前記焼結材ペーストの液面に半導体チップを搭載し、
    　前記半導体チップを搭載した後に、前記回路基板を加熱して前記焼結材ペーストを焼結させて焼結材とし、前記焼結材を介して前記第１導体層と前記半導体チップを電気的に接続し、
    　前記開口の幅は、前記半導体チップの幅より大きいことを特徴とする半導体装置の製造方法。
PCT/JP2022/022338 2022-06-01 2022-06-01 半導体装置および半導体装置の製造方法 WO2023233591A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2022/022338 WO2023233591A1 (ja) 2022-06-01 2022-06-01 半導体装置および半導体装置の製造方法
JP2022556093A JP7184230B1 (ja) 2022-06-01 2022-06-01 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/022338 WO2023233591A1 (ja) 2022-06-01 2022-06-01 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2023233591A1 true WO2023233591A1 (ja) 2023-12-07

Family

ID=84327887

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/022338 WO2023233591A1 (ja) 2022-06-01 2022-06-01 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JP7184230B1 (ja)
WO (1) WO2023233591A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119343A (ja) * 2009-12-01 2011-06-16 Mitsuboshi Belting Ltd 素子搭載基板及び発光装置
JP2015176971A (ja) * 2014-03-14 2015-10-05 三菱電機株式会社 半導体パッケージ、およびその製造方法
US20180153030A1 (en) * 2016-11-29 2018-05-31 Nxp Usa, Inc. Microelectronic modules with sinter-bonded heat dissipation structures and methods for the fabrication thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114846598A (zh) * 2019-12-26 2022-08-02 三菱电机株式会社 功率模块和电力变换装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119343A (ja) * 2009-12-01 2011-06-16 Mitsuboshi Belting Ltd 素子搭載基板及び発光装置
JP2015176971A (ja) * 2014-03-14 2015-10-05 三菱電機株式会社 半導体パッケージ、およびその製造方法
US20180153030A1 (en) * 2016-11-29 2018-05-31 Nxp Usa, Inc. Microelectronic modules with sinter-bonded heat dissipation structures and methods for the fabrication thereof

Also Published As

Publication number Publication date
JP7184230B1 (ja) 2022-12-06
JPWO2023233591A1 (ja) 2023-12-07

Similar Documents

Publication Publication Date Title
US8890310B2 (en) Power module package having excellent heat sink emission capability and method for manufacturing the same
US5504372A (en) Adhesively sealed metal electronic package incorporating a multi-chip module
JP4610414B2 (ja) 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
US6972479B2 (en) Package with stacked substrates
US10490473B2 (en) Chip package module and circuit board structure comprising the same
JP2014199829A (ja) 半導体モジュール及びそれを搭載したインバータ
KR100606295B1 (ko) 회로 모듈
JP2018120902A (ja) 電力用電子回路パッケージおよびその製造方法
KR100838352B1 (ko) 전자 부품 수용 구조물
JP2008187146A (ja) 回路装置
US8450842B2 (en) Structure and electronics device using the structure
KR20060105403A (ko) 혼성회로와 복합기판을 가지는 패키지 구조물
WO2023233591A1 (ja) 半導体装置および半導体装置の製造方法
JP2017028174A (ja) 半導体装置
JP2005129752A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2019106422A (ja) パワーモジュール用基板およびパワーモジュール
JP2006013420A (ja) 電子部品収納用パッケージおよび電子装置
JP2612468B2 (ja) 電子部品搭載用基板
KR102552424B1 (ko) 반도체 패키지
JP2005228811A (ja) 半導体装置
US20220377901A1 (en) Electronic device with castellated board
JPH04144162A (ja) 半導体装置
JP2649251B2 (ja) 電子部品搭載用基板
JP2017168486A (ja) 電子装置およびその製造方法
JP6818457B2 (ja) 配線基板、電子装置および電子モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22944875

Country of ref document: EP

Kind code of ref document: A1