JP2012215527A - セラミック基板及びその製造方法 - Google Patents

セラミック基板及びその製造方法 Download PDF

Info

Publication number
JP2012215527A
JP2012215527A JP2011082161A JP2011082161A JP2012215527A JP 2012215527 A JP2012215527 A JP 2012215527A JP 2011082161 A JP2011082161 A JP 2011082161A JP 2011082161 A JP2011082161 A JP 2011082161A JP 2012215527 A JP2012215527 A JP 2012215527A
Authority
JP
Japan
Prior art keywords
ceramic substrate
substrate
pad
green sheet
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011082161A
Other languages
English (en)
Other versions
JP2012215527A5 (ja
JP5670806B2 (ja
Inventor
Yoshitoshi Nomura
俊寿 野村
Kenji Suzuki
健司 鈴木
Kazue Akita
和重 秋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2011082161A priority Critical patent/JP5670806B2/ja
Priority to US13/436,005 priority patent/US9049786B2/en
Priority to KR1020120033148A priority patent/KR101555405B1/ko
Priority to CN201210094793.9A priority patent/CN102740590B/zh
Publication of JP2012215527A publication Critical patent/JP2012215527A/ja
Publication of JP2012215527A5 publication Critical patent/JP2012215527A5/ja
Application granted granted Critical
Publication of JP5670806B2 publication Critical patent/JP5670806B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0286Programmable, customizable or modifiable circuits
    • H05K1/0287Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/0949Pad close to a hole, not surrounding the hole
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09609Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979Redundant conductors or connections, i.e. more than one current path between two points
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/005Punching of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11Methods of delaminating, per se; i.e., separating at bonding face

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】製造コストを低減できるとともに製造時間を短縮できるセラミック基板及びその製造方法を提供すること。
【解決手段】大版のグリーンシート33の所定箇所(各母セラミック基板47に対応する箇所)に、単一の金型を用いて、表側パッドより多い(即ち予想されるビア11の数より多い所定数の)スルーホール35を形成し、母セラミック基板47のグリーンシート31に対応した第1ラインL1で切断する。次に、そのグリーンシート31を焼成して母セラミック基板47を製造する。その後、仕様に応じて、表側パッド19及び表面導電層21を形成するとともに、裏側パッド25を形成し、その後、第3ラインL3で切断して、IC検査装置用基板1を完成する。
【選択図】図4

Description

本発明は、例えばプローブカードなどの電子部品を検査する装置に用いられるセラミック基板及びその製造方法に関するものである。
従来、例えば電子部品検査装置の一種であるプローブカードの基板として、複数のセラミック層からなる多層構造のセラミック基板が用いられている。
このセラミック基板は、内部に、多数の(導電材料を充填した)ビアとそのビアに接続された内部配線層を備えており、また、表面には、各ビアに接続された多数のパッドが形成されている(特許文献1参照)。
そして、プローブカードとしては、セラミック基板のパッド上に微細なプローブが接続されており、このプローブを、例えばSiウェハに多数形成された半導体チップ(ICチップ)の電極に接触させて、半導体チップ等の電気的な検査を行っている。
また、上述したセラミック基板を製造する場合は、通常、(未焼成の)ビアや内部配線層を形成した複数枚の(セラミック層に対応した)セラミックグリーンシートを作製し、このセラミックグリーンシートを積層して積層体を形成し、その積層体を焼成し、その後切断して所定の形状のセラミック基板としている。
特開2009−74823号公報
しかしながら、上述した従来技術では、下記の様な問題があり、一層の改善が望まれていた。
具体的には、各セラミック層に対応する各セラミックグリーンシートにビアを形成するためには、セラミックグリーンシートに(ビアに対応した)ホールを形成するための金型が必要になる。ところが、目的とするセラミック基板のサイズが異なったり、ホールの位置が異なる場合には、それぞれに専用の金型が必要になる。
そのため、多くの金型を作製するためにコストがかかり、また、金型の作製のために時間がかかるので、結果としてセラミック基板を製造する期間が長くなるという問題があった。
特に、セラミック層が多い場合には、必要とする金型も多くなり、その点からも、コストの低減及び短納期の妨げになっていた。
本発明は、上述した課題を解決するためになされたものであり、その目的は、製造コストを低減できるとともに製造時間を短縮できるセラミック基板及びその製造方法を提供することである。
(1)本発明は、第1態様として、電子部品の検査用のプローブが接続されるセラミック基板において、前記セラミック基板の平面方向における中央の領域に配置されて、該セラミック基板を厚み方向に貫く複数のビアと、前記ビアが形成された中央の領域の外側に形成されて、前記プローブが接続されるパッドと、前記セラミック基板の表面のみに形成されて、前記ビアと前記パッドとを接続する導電層と、を備えたことを特徴とする。
本発明は、プローブが接続される前のセラミック基板に関するものである。このセラミック基板の中央の領域には複数のビアが形成されるとともに、ビアが形成された中央の領域の外側(縁部側)にはプローブが接続されるパッドが形成され、更に、ビアとパッドとを接続する導電層が、セラミック基板の表面のみに形成されている。
従って、この構造のセラミック基板の場合には、ビアの形成と基板表面のパッドや導電層の形成とを別工程で製造することができる。そのため、予め予想されるビアの数より多めのビアを形成したセラミック基板を製造しておき、仕様が確定した後、所定の配置のパッドを形成するとともに、中央部の多くのビアのうちのいずれかのビアと外側のパッドとを接続する導電層を別途形成することができる。
つまり、従来の様に、ビア同士をセラミック基板内部で接続する内部配線層を形成する場合には、仕様が確定した後に、仕様に応じて内部配線層を形成する必要があるが、本発明による構造では、予めビアを設けておき、仕様が確定した後セラミック基板の表面のみに導電層を形成することが可能である。
従って、従来の様に、各種のサイズやパターンに応じた金型を用意する必要が無く、単一の金型で(例えば予め多めに設定された)ビアに対応する貫通孔を形成することができるので、セラミック基板の製造コスト及び製造時間を大きく低減することができる。
(2)本発明は、第2態様として、前記パッドよりも前記ビアの数が多いことを特徴とする。
本発明の第2態様では、パッドよりもビアの数が多いので、あるパッドから特定の位置のビアに対して容易に導電層を配置することができる。
また、予想されるパッドの数よりも多めのパッドを形成することにより、単一のセラミック基板を製造しておけば、各種のセラミック基板の仕様に対応できるという利点がある。
(3)本発明は、第3形態として、電子部品の検査用のプローブが接続されるパッドを備えたセラミック基板の製造方法において、セラミックグリーンシートに、前記パッドより多いビア材料を充填したビア充填部を形成する第1工程と、前記ビア充填部を形成したセラミックグリーンシートを焼成して、ビアを備えた母セラミック基板を形成する第2工程と、前記母セラミック基板の表面に、前記パッドと、該パッドと前記ビアとを接続する導電層とを形成する第3工程と、前記母セラミック基板の外形サイズを整えて、セラミック基板を製造する第4工程と、を有することを特徴とする。
本発明の第3態様では、まず、セラミックグリーンシートにパッドより多い(ビア材料を充填した)ビア充填部を形成し、次に、このビア充填部を形成したセラミックグリーンシートを焼成して、ビアを備えた母セラミック基板を形成し、次に、母セラミック基板の表面に、パッドと(パッドとビアとを接続する)導電層と形成し、次に、母セラミック基板の外形サイズを整えて(即ち所定の外形寸法として)、セラミック基板を製造する。
従って、このような(最終的なサイズの)セラミック基板より大版の(ビアを備えた)母セラミック基板を作製しておいて、例えば仕様に応じて、母セラミック基板にパッドや導電層を形成し、外形サイズを整えてセラミック基板を製造することにより、従来と比べて、製造コスト及び製造時間を短縮することができる。
つまり、予め通常利用されるパッドより多くのビアを備えた大版の母セラミック基板を作製してストックしておくことにより、従来の様に、個々のサイズや異なるビア配置に対応した複数の金型を作製する必要が無いので、金型に関する製造コストや製造時間、ひいては、セラミック基板の製造コストや製造時間を少なくすることができる。
この様に、本製造方法では、目的とするセラミック基板のサイズが異なったり、ホール(従ってビア)の位置が異なる場合でも、単一の金型で済むという効果がある。そのため、金型を作製するためのコストや時間が少なくて済むという利点がある。
(4)本発明は、第4態様として、前記第1工程の前に、大版のセラミックグリーンシートから1枚又は複数枚の前記母セラミック基板に対応するセラミックグリーンシートを切断するとともに、該切断の際には、前記セラミック基板よりも外形サイズの大きな母セラミック基板の外形に対応するサイズに前記セラミックグリーンシートを切断することを特徴とする。
これにより、1枚の大版のセラミックグリーンシートから、(セラミック基板より大きなサイズの)母セラミック基板に対応したセラミックグリーンシートを作製することができる。
以下に、本発明の各構成について説明する。
・前記セラミック基板としては、その平面形状が例えば縦5mm×横11mm〜縦10mm×横15mmの範囲を採用できる。また、セラミック基板の厚みは、例えば0.13〜0.50mmの範囲を採用できる。
・前記ビアの配置される領域としては、セラミック基板の大きさやビアの個数にもよるが、縦3mm×横6mm〜縦6mm×横8mmの範囲を採用できる。
・前記ビアの配置される個数としては、仕様によるが、例えば21〜70個の範囲を採用できる。
・前記プローブが接続可能なパッドの個数としては、仕様によるが、例えば21〜70個の範囲を採用できる。
・前記セラミック基板を構成するセラミック材料の具体例としては、アルミナ、窒化アルミニウム、窒化ホウ素、炭化珪素、窒化珪素などといった高温焼成セラミックの焼結体が挙げられる。このほか、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成セラミックの焼結体が挙げられる。
・前記パッドを形成する材料としては特に限定されないが、モリブデン、タングステン、銅、銀等のようにセラミックと同時に焼結しうる金属を用いて同時焼成により形成されることが好ましい。低温焼成セラミックの焼結体を選択した場合には、パッドの材料として、銅や銀などを使用できる。なお、パッドは、セラミックの焼成後に各種方法(例えばスパッタ、めっき、CVD、印刷等)により別個に形成されてもよい。
・前記ビアを構成するビア導体の材料としては特に限定されないが、セラミックと同時に焼結しうる金属、例えば、モリブデン、タングステン等の使用が好適である。なお、低温焼成セラミックの焼結体を選択した場合、ビア導体の形成用材料として、さらに銅や銀などの使用が可能となる。
実施形態のIC検査装置用基板の使用状態を示す説明図である。 (a)はIC検査装置用基板の平面図、(b)はIC検査装置用基板の底面図である。 IC検査装置用基板の平面図の図2(a)におけるA−A断面を示す断面図である。 大版のグリーンシートと各グリーンシートの配置等を示す説明図である。 スルーホールを開ける金型を示す説明図である。 IC検査装置用基板の製造手順を示す説明図である。 IC検査装置用基板の製造手順を示す説明図である。
以下、本発明の実施形態について説明する。
[実施形態]
ここでは、セラミック基板としてIC検査装置用基板を例に挙げて説明する。
このIC検査装置用基板は、複数箇所にICが形成されたシリコンウェハの電気検査を行うための装置(IC検査用装置)の装着されるものである。
a)まず、本実施形態のIC検査装置用基板の構成を説明する。
図1に模式的に示す様に、本実施形態のIC検査装置用基板1は、複数箇所にICが形成されたシリコンウェハ3の電気検査を行うIC検査用装置5に装着されて使用されるものであり、その表面には、ICの端子7に接触する細経のプローブ9が複数配置されている。
図2及び図3に示す様に、前記IC検査装置用基板1は、例えば縦15mm×横10mm×厚み1.5mmの長方形の板状のセラミック基板である。
このIC検査装置用基板1の中央部分には、IC検査装置用基板1を厚み方向に貫く複数のビア11が形成されている。詳しくは、IC検査装置用基板1には、絶縁性のアルミナからなる基板本体13の中央部分に、例えば縦11mm×横5mmのビア配置領域(破線で囲まれた領域)Vが設定され、このビア配置領域V内に、直径φ0.1mmのビア11が例えばピッチ1.0mmで縦4列×横6行に配列されている。
また、IC検査装置用基板1の検査対象側である表側の第1主面15には、ビア配置領域Vの外側の周囲を囲む様に、四角枠状の外周部17が設定され、この外周部17には、複数の表側パッド19が形成されている。この表側パッド19は、導電性金属からなる前記プローブ9が接続されるものであり、平面形状が縦0.15mm×横0.3mmの長方形である。ここでは、表側パッド19は、例えば図1(a)の右側に1列に6個、左側に1列に6個配置されている。
この表側パッド19は、図示しないが、周知の様に、例えば3層の下地金属層、銅めっき層(銅層)、ニッケルめっき層(ニッケル層)及び金めっき層(金層)によって構成されている。
ここで、下地金属層は、異なる種類の金属層であるチタンスパッタ層及び銅スパッタ層を積層することにより構成されている。銅めっき層は、電解銅めっきによって銅スパッタ層の上面を被覆するように形成されためっき層である。ニッケルめっき層は、電解ニッケルめっきによって銅めっき層の上面を被覆するように形成されためっき層である。金めっき層は、電解金めっきによってニッケルめっき層の上面を被覆するように形成されためっき層である。
更に、IC検査装置用基板1の第1主面15には、所定のビア11と所定の表側パッド19を1対1に接続する様に、(表側パッド19と同様な材料からなる)表面導電層21が形成されている。この表面導電層21は、予め設定された仕様により、どのビア11とどの表面パッド19とを接続するかが決められている。
一方、図2(b)に示す様に、IC検査装置用基板1の裏側の第2主面23には、各ビア11の端面を覆う様に、(表側パッド19と同様な材料からなる)裏側パッド25が形成されている。この裏側パッド25は、前記IC検査用装置5に接続されるものである。
b)次に、本実施形態のIC検査装置用基板1の製造方法について説明する。
<セラミックグリーンシート(以下単にグリーンシートと記す)準備工程>
図4に示す様に、このグリーンシート準備工程では、複数のIC検査装置用基板1を一度に作製するために、即ち、IC検査装置用基板1に対応する大きさのグリーンシート31を複数切り出すことができるように、そのグリーンシート31より大版のグリーンシート33を作製する。
・ここでは、まず、セラミック原料であるアルミナ粉末、有機溶剤、有機バインダ等をポットで湿式混合することにより、大版のグリーンシート33の形成に用いるスラリーを得る。
・次に、このグリーンシート形成用スラリーを原料とし、従来周知のキャスティング装置を用いて、所定のシートの上に同スラリーを薄く均一な厚さでキャスティングする。
・その後、シート状にキャスティングされたスラリーを加熱乾燥し、グリーンシート33を形成する。なお、このようなシート成形法に代えて、プレス成形法により同様のグリーンシートを作製することもできる。
<母セラミック基板作製工程>
・次に、このようにして得られたグリーンシート33に対し、パンチング加工による穴明けを行って、所定の位置(ビア形成位置)に、複数の貫通孔(スルーホール)35を多数形成する。
具体的には、グリーンシート33中の各グリーンシート31の中央部分に、図5に示す様な(スルーホール35)に対応するピン37を複数備えた上金型39と、ピン37が貫通する貫通孔41を備えた下金型43とを用いてスルーホール35を形成する。
・次に、穴明け後のグリーンシート33に対し、予め用意しておいたビア形成用のタングステンペーストを、従来周知のペースト圧入充填装置を用いて、スルーホール35内に圧入充填してビア充填部36とし、その後ペーストを乾燥する。
・その後、前記図4に示す第1ラインL1に沿って、グリーンシート31を切り出す。これによって、図6(a)に示す様な(1個のIC検査装置用基板1に対応した)グリーンシート31が得られる。
ここで、前記図4の第1〜第3ラインL1〜L3について説明する。第3ラインL3は、IC検査装置用基板1の平面形状に対応した寸法を示すラインである。第2ラインL2は、後述するIC検査装置用基板1が切り出される母セラミック基板の平面形状に対応した寸法を示すラインである。第1ラインL1は、最初にグリーンシート31を切り出すために設定されたラインである。つまり、第1〜第3ラインL1〜L3は、その寸法が順次小さくなるように設定されている。
・次に、図6(a)に示す様に、第1ラインL1にて切断後のグリーンシート31を、大気中にて200〜300℃で20〜60時間加熱することで脱脂を行い、グリーンシート31中に含まれるバインダを分解除去する。
・脱脂後、グリーンシート31を焼成装置に移し、アルミナが焼結しうる温度(約1600℃)で約24時間加熱して焼成を行う。その結果、アルミナ及びペースト中のタングステンが同時焼結する。
この焼成により、ビア充填部36がビア11となる。また、グリーンシート31は収縮して、図6(b)に示す様に、第2ラインL2に対応したサイズの焼結基板(母セラミック基板)47となる。
なお、この母セラミック基板47の寸法は、通常用いられる各種のサイズのIC検査装置用基板1より大きく設定されている。
・そして、この母セラミック基板47は、IC検査装置用基板1の仕様が確定するまで、ストックしておく。つまり、母セラミック基板47の作製の工程までで製造作業を中止し、この単一サイズの母セラミック基板47を作り置きする。
<IC検査装置用基板作製工程>
・次に、仕様の確定によって、IC検査装置用基板1の製造に着手する場合には、前記母セラミック基板47の第1主面15及び第2主面23を、従来周知の表面研磨装置を用いて研磨し、第1主面15及び第2主面23の平坦度を高くする。
なお、母セラミック基板47をストックする前に、この表面研磨を行っておいてもよい。
・次に、図7(a)に示す様に、母セラミック基板47(詳しくはその基板本体13)の第1主面15に、ビア11に接続するように、(薄膜である)表面導電層21及び表側パッド19を、例えば一体に(或いは順次)形成する。それとともに、図7(b)に示す様に、基板本体13の第2主面23に、ビア11の端面を覆う様に、裏側パッド25を形成する。
なお、どのビア11と表面パッド19とを接続するかは、仕様によって決定されるので、その仕様に沿って表面導電層21を形成する。
以下に、その具体的な手順を詳細に説明する。
まず、基板本体13の第1主面13と第2主面23の表面に、2層の金属層からなる下地金属層となる金属層を形成する。詳述すると、図示しないが、最初に、チタンからなるスパッタ層(チタンスパッタ層となるスパッタ層)をスパッタで形成する。次に、チタンからなるスパッタ層上に、銅からなるスパッタ層(銅スパッタ層となるスパッタ層)をスパッタで形成する。
次いで、基板本体13の第1主面13と第2主面23の表面に、感光性を付与しためっきレジスト材を設ける。更に、めっきレジスト材上に、所定のマスクパターンが形成された露光用マスクを配置する。なお、このマスクパターンは、形成する表面導電層21及び表側パッド19及び裏側パッド25の形状のパターンに設定されている。そして、露光用マスクを介してめっきレジスト材を露光し、露光しためっきレジスト材を現像してめっきレジストを形成する。従って、このめっきレジストは、表面導電層21及び表側パッド19及び裏側パッド25の形状となっている。
次いで、電解銅めっきによって銅めっき層を形成し、その上に、電解ニッケルめっきによってニッケルめっき層を形成し、その上に、電解金めっきによって金めっき層を形成する。
その後、めっきレジストを除去した後、エッチングを行う。その結果、チタンスパッタ層、銅スパッタ層、銅めっき層、ニッケルめっき層、及び金めっき層からなる積層体が形成される。
これによって、基板本体13の第1主面15側に複数の表側パッド19及び表面導電層21が形成されるとともに、第2主面23側に複数の裏側パッド25が形成される。
・その後、仕様に沿ったサイズとなるように、第3ラインL3に沿って、母セラミック基板47を切断し、図7(c)に示す様に、第1主面15側に複数の表側パッド19及び表面導電層21を備えるとともに、第2主面23側に複数の裏側パッド25を備えたIC検査装置用基板1が完成する。
なお、このIC検査装置用基板1の表側パッド19には、(検査対象に応じて)それぞれプローブが接合されて、使用に供される。
c)従って、本実施形態によれば以下の効果を得ることができる。
本実施形態では、まず、大版のグリーンシート33の所定箇所(各母セラミック基板47に対応する箇所)に、単一の金型を用いて、表側パッド19より多い(即ち予想されるビア11の数より多い所定数の)スルーホール35を形成し、母セラミック基板47のグリーンシート31に対応した第1ラインL1で切断する。次に、その切断されたグリーンシート31を焼成して母セラミック基板47を製造し、ストックする。その後、仕様に応じて、母セラミック基板47に表側パッド19及び表面導電層21を形成するとともに、裏側パッド25を形成し、その後、第3ラインL3で切断して、IC検査装置用基板1を完成する。
従って、この様に、IC検査装置用基板1の作製に先だって、IC検査装置用基板1より大版の(多数のビア11を備えた)母セラミック基板47を作製しておいて、仕様に応じて、母セラミック基板47に表側パッド19や表面導電層21を形成し、外形サイズを整えてIC検査装置用基板1を製造することにより、従来と比べて、製造コスト及び製造時間を短縮することができる。
つまり、予め通常利用される表側パッド19より多くのビア11を備えた大版の母セラミック基板47を作製してストックしておくことにより、従来の様に、個々のサイズや異なるビア配置に対応した複数の金型を作製する必要が無いので、金型に関する製造コストや製造時間、ひいては、IC検査装置用基板1の製造コストや製造時間を少なくすることができる。
従って、目的とするIC検査装置用基板1のサイズが異なったり、スルーホール35(従ってビア11)の位置が異なる場合でも、単一の金型で済むという効果がある。そのため、金型を作製するためのコストや時間が少なくて済むという利点がある。
また、(予想される)表側パッド19より多数のビア11を予め形成することにより、表側パッド19とビア11とを容易に表面導電層21で接続することができるという効果もある。つまり、ビア11の数が多数であるので、表側パッド19の位置や数が異なっていても、十分に対応できるという利点がある。
尚、本発明は前記実施形態になんら限定されるものではなく、本発明を逸脱しない範囲において種々の態様で実施しうることはいうまでもない。
(1)例えば、前記実施形態では、大版のグリーンシートから、各IC検査装置用基板に対応した複数のグリーンシートを切り分けたが、1個のIC検査装置用基板に対応した単一のグリーンシートを用いてもよい。
なお、大版のグリーンシートに対して、単一の(パッドの)パターンのIC検査装置用基板のためのグリーンシートの領域を設定したり、異なった(パッドの)パターンのIC検査用基板のためのグリーンシートの領域を設定してもよい。
(2)前記実施形態では、ビア形成領域の左右に表側パッドを設けたが、ビア形成領域の全周(四方)又は3方を囲む様に配置してよい。
(3)前記実施形態では、表面パッドと表面導電層とを同時に形成したが、それらの形成を別工程で行ってもよい。例えば表側パッドを形成した後に、ビアと表側パッドとを接続する様に表面導電層を形成してもよい。
(4)前記実施形態では、母セラミック基板にパッドや表面導電層を形成した後に、外形サイズを整えて、IC検査装置用基板を作製したが、母セラミック基板の外形サイズを整えてからパッドや表面導電層を形成してもよい。
1…IC検査装置用基板
9…プローブ
11…ビア
13…基板本体
15…第1主面
19…表側パッド
21…表面導電層
23…第2主面
25…裏側パッド
35…スルーホール(貫通孔)
47…母セラミック基板

Claims (4)

  1. 電子部品の検査用のプローブが接続されるセラミック基板において、
    前記セラミック基板の平面方向における中央の領域に配置されて、該セラミック基板を厚み方向に貫く複数のビアと、
    前記ビアが形成された中央の領域の外側に形成されて、前記プローブが接続されるパッドと、
    前記セラミック基板の表面のみに形成されて、前記ビアと前記パッドとを接続する導電層と、
    を備えたことを特徴とするセラミック基板。
  2. 前記パッドよりも前記ビアの数が多いことを特徴とする請求項1に記載のセラミック基板。
  3. 電子部品の検査用のプローブが接続されるパッドを備えたセラミック基板の製造方法において、
    セラミックグリーンシートに、前記パッドより多いビア材料を充填したビア充填部を形成する第1工程と、
    前記ビア充填部を形成したセラミックグリーンシートを焼成して、ビアを備えた母セラミック基板を形成する第2工程と、
    前記母セラミック基板の表面に、前記パッドと、該パッドと前記ビアを接続する導電層とを形成する第3工程と、
    前記母セラミック基板の外形サイズを整えて、セラミック基板を製造する第4工程と、
    を有することを特徴とするセラミック基板の製造方法。
  4. 前記第1工程の前に、大版のセラミックグリーンシートから1枚又は複数枚の前記母セラミック基板に対応するセラミックグリーンシートを切断するとともに、
    該切断の際には、前記セラミック基板よりも外形サイズの大きな母セラミック基板の外形に対応するサイズに前記セラミックグリーンシートを切断することを特徴とする請求項3に記載のセラミック基板の製造方法。
JP2011082161A 2011-04-01 2011-04-01 セラミック基板及びその製造方法 Active JP5670806B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011082161A JP5670806B2 (ja) 2011-04-01 2011-04-01 セラミック基板及びその製造方法
US13/436,005 US9049786B2 (en) 2011-04-01 2012-03-30 Ceramic substrate and method for manufacturing the same
KR1020120033148A KR101555405B1 (ko) 2011-04-01 2012-03-30 세라믹 기판 및 그 제조방법
CN201210094793.9A CN102740590B (zh) 2011-04-01 2012-04-01 陶瓷基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011082161A JP5670806B2 (ja) 2011-04-01 2011-04-01 セラミック基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2012215527A true JP2012215527A (ja) 2012-11-08
JP2012215527A5 JP2012215527A5 (ja) 2013-07-25
JP5670806B2 JP5670806B2 (ja) 2015-02-18

Family

ID=46925759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011082161A Active JP5670806B2 (ja) 2011-04-01 2011-04-01 セラミック基板及びその製造方法

Country Status (4)

Country Link
US (1) US9049786B2 (ja)
JP (1) JP5670806B2 (ja)
KR (1) KR101555405B1 (ja)
CN (1) CN102740590B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019078364A1 (ja) * 2017-10-20 2019-04-25 株式会社フェローテックセラミックス セラミックス、プローブ案内部品、プローブカードおよびパッケージ検査用ソケット
JP2020030127A (ja) * 2018-08-23 2020-02-27 日本特殊陶業株式会社 電気検査用基板およびその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5798435B2 (ja) 2011-03-07 2015-10-21 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法
JP5777997B2 (ja) * 2011-03-07 2015-09-16 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法
KR101961101B1 (ko) * 2017-12-07 2019-03-22 (주)티에스이 무프레임 구조를 갖는 테스트용 러버 소켓 및 그의 제작 방법
US11264251B2 (en) * 2018-11-29 2022-03-01 Wavepia Co., Ltd. Method of manufacturing power amplifier package embedded with input-output circuit
CN115291340A (zh) * 2022-07-13 2022-11-04 广州奥鑫通讯设备有限公司 一种用于光纤陀螺仪的光器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065345A (ja) * 1996-08-20 1998-03-06 Hitachi Ltd 多層セラミック基板とその製造方法及びパターン検査装置
JP2002257858A (ja) * 2001-02-28 2002-09-11 Ibiden Co Ltd プローブカード
JP2003060358A (ja) * 2001-08-10 2003-02-28 Ngk Spark Plug Co Ltd セラミック配線基板の製造方法
JP2009188009A (ja) * 2008-02-04 2009-08-20 Ngk Spark Plug Co Ltd 電子部品検査装置用配線基板
JP2010043898A (ja) * 2008-08-11 2010-02-25 Ngk Spark Plug Co Ltd 配線基板、ic電気特性検査用配線基板、及び配線基板の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060086703A1 (en) 2004-08-18 2006-04-27 Ling Liu System and method for singulating a substrate
JP2009074823A (ja) 2007-09-19 2009-04-09 Ngk Spark Plug Co Ltd 電子部品検査装置用配線基板およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065345A (ja) * 1996-08-20 1998-03-06 Hitachi Ltd 多層セラミック基板とその製造方法及びパターン検査装置
JP2002257858A (ja) * 2001-02-28 2002-09-11 Ibiden Co Ltd プローブカード
JP2003060358A (ja) * 2001-08-10 2003-02-28 Ngk Spark Plug Co Ltd セラミック配線基板の製造方法
JP2009188009A (ja) * 2008-02-04 2009-08-20 Ngk Spark Plug Co Ltd 電子部品検査装置用配線基板
JP2010043898A (ja) * 2008-08-11 2010-02-25 Ngk Spark Plug Co Ltd 配線基板、ic電気特性検査用配線基板、及び配線基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019078364A1 (ja) * 2017-10-20 2019-04-25 株式会社フェローテックセラミックス セラミックス、プローブ案内部品、プローブカードおよびパッケージ検査用ソケット
JPWO2019078364A1 (ja) * 2017-10-20 2020-11-19 株式会社フェローテックマテリアルテクノロジーズ セラミックス、プローブ案内部品、プローブカードおよびパッケージ検査用ソケット
US11940466B2 (en) 2017-10-20 2024-03-26 Ferrotec Material Technologies Corporation Ceramic, probe guiding member, probe card, and socket for package inspection
JP2020030127A (ja) * 2018-08-23 2020-02-27 日本特殊陶業株式会社 電気検査用基板およびその製造方法

Also Published As

Publication number Publication date
US9049786B2 (en) 2015-06-02
CN102740590A (zh) 2012-10-17
JP5670806B2 (ja) 2015-02-18
KR20120112222A (ko) 2012-10-11
US20120247821A1 (en) 2012-10-04
CN102740590B (zh) 2015-10-21
KR101555405B1 (ko) 2015-09-23

Similar Documents

Publication Publication Date Title
JP5670806B2 (ja) セラミック基板及びその製造方法
JP7008369B2 (ja) 多層セラミック基板及びその製造方法
JP5550280B2 (ja) 多層配線基板
KR101441632B1 (ko) 글라스 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 글라스 기반 프로브 카드용 스페이스 트랜스포머
JP5445985B2 (ja) プローブカード及びその製造方法
JP4939630B2 (ja) 電子部品検査用配線基板およびその製造方法
JP2010271296A (ja) 電気検査用基板及びその製造方法
CN104589738A (zh) 多层陶瓷基板及其制造方法
KR20090027353A (ko) 프로브카드용 기판 및 이의 제조방법
JP6151572B2 (ja) 電子素子搭載用基板および電子装置
KR100748238B1 (ko) 무수축 세라믹 기판 및 그 제조방법
JP2010258189A (ja) 電子部品搭載用基板の製造方法および電子部品搭載用母基板の製造方法
KR20120092915A (ko) 프로브 카드용 세라믹 기판 제조 방법
JP2009218240A (ja) 多数個取り基板
JP5671237B2 (ja) 半導体素子検査用基板
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
KR101415635B1 (ko) 폴리머 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 폴리머 기반 프로브 카드용 스페이스 트랜스포머
JP6420088B2 (ja) セラミック多層配線基板の製造方法
JP6030373B2 (ja) 多層セラミック基板及びその製造方法
JP4774063B2 (ja) 電子部品検査用配線基板およびその製造方法
JP2004165291A (ja) ビアホール付きセラミック基板及びその製造方法
JP4616230B2 (ja) Ic検査装置用基板
JP2023151388A (ja) 多数個取りセラミック基板、及びその製造方法
JP2012039028A (ja) 配線基板および連結基板
JP2016103585A (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130607

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141218

R150 Certificate of patent or registration of utility model

Ref document number: 5670806

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250