JP2018511178A - 半導体素子用の受動冷却機能を備えた担体 - Google Patents

Abstract

本発明は、半導体素子（３）用の受動冷却機能を備えた担体（２）であって、上面（７）および下面（８）を備えた基体（６）と、基体（６）中に埋め込まれた少なくとも１つの電気素子（１３、１３ａ、１３ｂ）とを有し、この担体（２）は、基体（６）の上面（７）から上述の少なくとも１つの電気素子（１３、１３ａ、１３ｂ）へと伸張する第１サーマルヴィア（１４）を有し、担体（２）は、上述の少なくとも１つの電気素子（１３、１３ａ、１３ｂ）から基体（６）の下面（８）へと伸張する第２サーマルヴィア（１５）を有し、上述の少なくとも１つの埋め込まれた電気素子（１３、１３ａ、１３ｂ）は、第１および第２サーマルヴィア（１４、１５）により電気的に接触されている、担体に関する。

Description

本発明は、半導体素子用の担体、および、担体とこの担体上に配置された半導体素子とを有する装置に関する。

この場合、半導体素子は、とりわけ発光ダイオードでありうる。

発光ダイオード用の担体の設計においては、発光効率、寿命および温度管理などの様々な観点が重要な役割を果たす。機能的および熱機械的な要件以外に、幾何学的な問題も解決されるべき問題として存在する。特に携帯型応用においては、例えば携帯電話のカメラフラッシュ中に統合される発光ダイオードにおいては、担体およびさらなる素子（例えば、離散型保護素子およびセンサなど）は、可能な限り必要な設置場所が小さく、可能な限り全高が小さくあるべきである。

発光ダイオード用の担体についてのさらなる重要な要件は、発光ダイオードの光放射を可能な限り妨げることなく可能にし、その際とりわけ遮断を回避するという点である。

本発明の目的は、半導体素子用の改良した担体であって、例えば良好な温度管理が可能である担体を提供することである。

この目的は、本願請求項１に記載の対象物により達成される。
提案するのは、半導体素子用の受動冷却機能を備えた担体であって、これは、上面および下面を備えた基体と、この基体中に埋め込まれた少なくとも１つの電気素子とを有する担体である。この担体は、さらに、基体の上面から少なくとも１つの電気素子へと伸張する第１サーマルヴィアを有する。担体は、少なくとも１つの電気素子から基体の下面へと伸張する第２サーマルヴィアを有する。この少なくとも１つの埋め込まれた電気素子は、第１および第２サーマルヴィアにより電気的に接触されている。

したがって、第１および第２サーマルヴィアは、担体中で２つの機能を満たす。これらにより、少なくとも１つの埋め込まれた素子の電気接触も、基体の熱抵抗の低減も可能になるが、この理由は、これらのサーマルヴィアが、その高い熱伝導性に基づいて、担体上に載置された半導体素子から放射された熱を迅速にかつ効果的に基体の上面から反らすのに適しているからである。

したがって、これらのサーマルヴィアは、担体および／または半導体素子の受動冷却用に役立つ。受動冷却とは、この場合、「自由」対流のみに基づく電気または電子機器の冷却のことを称する。この際、廃熱は周囲の空気中に排出されうる。

少なくとも１つの電気素子が担体中に埋め込まれていることにより、担体は、素子を上面上に載置しないことが可能で、その結果、全体として担体の高さを低く実現可能である。これにより、とりわけ携帯型の応用において必須となる全高の明らかな低減が可能になる。

この担体は、半導体素子例えば発光ダイオードチップを、担体上に直接実装しうるのに適しうる。これは、例えばＡｕＳｎ共晶接合またはＡｕＳｎリフロー法により行われうる。この際、半導体素子例えば発光ダイオードを基体の上面上に配置可能なように、この担体は構成されている。この担体は、１つまたは複数の半導体素子を収容可能である。

「埋め込まれた」との概念は、この場合、この埋め込まれた電気素子が、全ての側で、基体の層ないしサーマルヴィアにより閉じ込められていることであると理解されるべきである。基体中には開口が形成されていて、この開口中で電気素子が閉じ込められている。この電気素子は、その上面で、その下面でおよびその側面で、基体の材料およびサーマルヴィアにより完全に閉じ込められている。

ヴィアとは、貫通接触部（英語で、Ｖｅｒｔｉｃａｌ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ａｃｃｅｓｓ、Ｖｉａ）のことを称するが、これにより、基体の様々な面間での垂直方向での電気連結が可能になる。ここで、「垂直」とは、基体の下面から基体の上面への方向を称する。ここでサーマルヴィアとは、熱伝導性が少なくとも２５０Ｗ／（ｍ・Ｋ）と高く傑出している貫通接触部のことを称する。サーマルヴィアは、基体の上面から熱を反らすために機能する。サーマルヴィアは、銅もしくは銀を有しえ、または銅もしくは銀からなりうる。

上述の担体は、半導体素子から放射された熱を効率的に反らすことに傑出しているが、これは、サーマルヴィアの熱抵抗が低いことによりもたらされる。これにより、半導体素子の寿命も改良可能である。代替としてまたはこれに補足して、サーマルヴィアを持たない比肩しうる担体についての半導体素子で可能であるよりも大きな電力で、半導体素子を作動させることが可能となるが、この理由は、より高い電力に基づいて追加的に発生させられる熱は、サーマルヴィアによってのみ反らしうるからである。

さらに、担体は、基体の上面から基体の下面へと伸張する少なくとも１つのさらなるサーマルヴィアを有しうる。このさらなるサーマルヴィアは、埋め込まれた素子の接触には機能しない純粋なサーマルヴィアでありえる。この少なくとも１つのさらなるサーマルヴィアにより、基体の熱伝導性をさらに改良しうる。

担体は、さらに、基体中に埋め込まれていてかつ基体の上面に平行な方向に伸びている金属構造部を有しうるが、この金属構造部は、さらなるサーマルヴィアに直接当接する。とりわけこの金属構造部は、さらなるサーマルヴィアと接しうる。この金属構造部は、複数のさらなるサーマルヴィアにも直接当接可能である。この金属構造部により、高い熱伝導性を備えたさらなる材料を基体中に入れ、その結果、基体全体の熱伝導性を高めることが可能である。とりわけ金属構造部は、基体の上面から熱を迅速に反らすのに寄与する。この金属構造部は、例えばブロックとしてまたは帯として形成可能である。

基体は多層構造を有しえ、金属構造部と埋め込まれた電気素子とは、同じ層中に配置されている。

埋め込まれた電気素子は、バリスタ、ダイオード、ＮＴＣサーミスタ、ＰＴＣサーミスタ、セラミック製多層チップコンデンサ、多層インダクタンスまたは少なくとも１つの半導体素子用の駆動回路でありえる。

素子を埋め込むことは、高すぎる電圧を印加した場合に生じる損傷から半導体素子を保護するのに適しうる。この種のＥＳＤ保護素子は、例えばバリスタまたはダイオードでありえる。

素子を埋め込むことにより、半導体素子の規定の熱的結合が可能になりうる。とりわけＮＴＣサーミスタおよびＰＴＣサーミスタはこれに適している。これらは、半導体素子との相互接続をする際に、温度が高すぎることにより生じる半導体素子の損傷を防ぐことができる。

埋め込まれた素子が、半導体素子を駆動するための駆動回路または制御回路であることも可能である。

埋め込まれた電気素子は、とりわけ能動電子部品（例えば、電子チップとりわけ半導体チップ）、または、あらゆる任意の受動電子部品（例えば、コンデンサ、抵抗、バリスタ、ＮＴＣ、ＰＴＣもしくはインダクタンス）でありうる。埋め込まれたモジュールないし部品の例は、例えばＤＲＡＭ（または任意のこれ以外のあらゆるメモリ）などのデータメモリ、フィルタ（例えば、高域フィルタ、低域フィルタまたは帯域通過フィルタとして構成可能であり、かつ例えば周波数フィルタリングのために機能可能である）、集積回路（例えば、論理集積回路）、信号処理部品（例えば、マイクロプロセッサ）、電力管理部品、光電インタフェース素子（例えば、光電子素子）、電圧変換器（例えば、ＤＣ／ＤＣコンバータまたはＡＣ／ＤＣコンバータ）、電気機械変換器（例えば、ＰＺＴ（チタン酸ジルコン酸鉛）センサおよび／またはアクチュエータ）、電磁波用の送信および／または受信ユニット（例えば、ＲＦＩＤチップまたはトランスポンダ）、暗号化部品、容量部、インダクタンス、スイッチ（例えば、トランジスタベースのスイッチ）、ならびに、これらの部品とこれ以外の機能電子構成部品との組み合わせでありえる。この部品は、微小電気機械システム（ＭＥＭＳ）、バッテリ、カメラまたはアンテナをも有しうる。

基体は、樹脂、とりわけビスマレイミドトリアジン樹脂、ガラス、とりわけガラス繊維、プリプレグ材料、ポリイミド、液晶ポリマー、シアン酸エステル、エポキシドベースのビルドアップフィルム、ＦＲ４材料、セラミックおよび金属酸化物からなる群からの少なくとも１つの材料を有しうる。ＦＲ４とは、エポキシド樹脂とガラス繊維織物とからなる複合材料のある分類のことを称する。樹脂・ガラス繊維ラミネートは、電圧耐性が高くかつ機械耐性が高い点が傑出している。さらに、これらの材料は、半導体素子の熱膨張係数に良好に適合された熱膨張係数を有し、その結果、熱機械的干渉を小さく保つことができる。

担体の高さは５００μｍ未満、好ましくはこの高さは３５０μｍ未満でありえ、とりわけこの担体の高さは２００〜５００μｍ、好ましくは２００〜３５０μｍでありえる。このように高さを低くすることは、電気素子を担体中に集積することにより可能になる。このようにして、担体上面上に配置されない素子を有する担体を構築可能である。しかし、さらなる電気素子がＳＭＤ素子（ＳＭＤ＝Ｓｕｒｆａｃｅ Ｍｏｕｎｔｅｄ Ｄｅｖｉｃｅ（表面実装型デバイス））として表面上に配置されているように、担体を構成することも可能である。

担体は、さらに基体の上面から電気素子へと伸張する第３サーマルヴィアを、かつ、電気素子から基体の下面へと伸張する第４サーマルヴィアを有しえる。この場合、この埋め込まれた電気素子は、第３および第４サーマルヴィアによっても電気的に接触されていることができる。

さらに、第２電気素子は、基体中に埋め込まれていることができ、かつ、担体は、基体の上面から第２電気素子へと伸張する第５サーマルヴィアを有し、かつ、担体は、この電気素子から基体の下面へと伸張する第６サーマルヴィアを有し、かつ、この埋め込まれた電気素子は、第５および第６サーマルヴィアにより電気的に接触されている。したがって、担体は、複数の埋め込まれた電気素子を有しうる。例えば埋め込まれた第１素子は、ＥＳＤ保護素子（例えば、バリスタまたはダイオード）でありえ、かつ、埋め込まれた第２素子は、温度センサまたは半導体素子の熱結合を制御するための素子、例えばＰＴＣサーミスタまたはＮＴＣサーミスタでありえ、この際、双方の素子が同じ半導体素子と相互接続可能である。半導体素子をＰＴＣサーミスタと相互接続することにょり、半導体素子を過電流から保護することができる。半導体素子をＮＴＣサーミスタと相互接続することにより、半導体素子を過熱から保護することができる。

さらなる態様によれば、上述の担体と、担体の上面上に配置された半導体素子とを有する装置が提案される。

半導体素子は、発光ダイオードでありえる。
以下に、本発明を図面に基づいてより詳細に説明する。

装置の第１実施形態を示す図である。 装置の第２実施形態を示す図である。 装置の第２実施形態を示す図である。 半導体素子用の担体の第３実施形態の透視図である。 半導体素子用の担体の第３実施形態の透視図である。

図１は、装置１の第１実施形態を示す図である。装置１は、複数の半導体素子３用の担体２を有する。半導体素子３は、この場合それぞれ発光ダイオードである。担体２上に、３つの半導体素子３が配置されている。各半導体素子３上に、レンズとして形成された保護層４が配置されている。保護層４はシリコンを有する。さらに、保護層４はさらなるリン層５で被覆されている。

担体２は、上面７と下面８とを備えた基体６を有する。半導体素子３を基体６の上面７上に固定可能、例えばはんだ付け可能なように、この担体２は構成されている。このために、基体６は、その上面７上に接触面９を有する。

基体６は、多層構造を有する。この際、基体６は、少なくとも１つの下方層１０と、少なくとも１つの中央層１１と、少なくとも１つの上方層１２とを有する。下方層１０は、基体６の下面８を有する。上方層１２は基体６の上面７を有する。中央層１１は、下方層１０と上方層１２との間に配置されている。これらの層１０、１１、１２のそれぞれは、ガラス繊維・樹脂混合物を有する。基体６の層１０、１１、１２は、ガラス繊維の樹脂に対する混合割合がそれぞれ異なる。これらの層はＦＲ４を有する。

基体６の中央層１１中には、電気素子１３が埋め込まれている。この中央層１１はガラス繊維・樹脂層中に開口を有し、この開口中に埋め込まれた電気素子１３が配置されている。素子１３は、側方で中央層１１により限定されている。素子１３の上方に上方層１２が配置されていて、かつ、素子１３の下方に下方層１０が配置されている。したがって、素子１３は、全ての側で、基体６の層１０、１１、１２に取り囲まれている。

素子１３は、バリスタ、ダイオード、ＮＴＣサーミスタ、ＰＴＣサーミスタ、セラミック製多層チップコンデンサ（英語では、Ｍｕｌｔｉ Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ、ＭＬＣＣ）、多層インダクタンス（英語では、：Ｍｕｌｔｉ Ｌａｙｅｒ Ｉｎｄｕｋｔｏｒ、ＭＬ−Ｉｎｄｕｃｔｏｒ）または半導体素子３用の駆動回路でありえる。

担体２は、さらに第１サーマルヴィア１４を有するが、これが、基体６の上面７から電気素子１３へと伸張している。この際、第１サーマルヴィア１４は、電気素子１３を、上面７上に配置されている接触面９と接触させる。

さらに、担体２は第２サーマルヴィア１５を有し、これが、電気素子１３から基体６の下面８へと伸張している。この際、第２サーマルヴィア１５は、素子１３を、基体６の下面８上に配置されている電気接点１６と接触させる。したがって、第１および第２サーマルヴィア１４、１５は、素子１３の電気接触のために役立つ。

さらに、担体２は、上面７から素子１３へと伸張する第３サーマルヴィア１７と、埋め込まれた電気素子１３から下面８へと伸張する第４サーマルヴィア１８とを有する。第３および第４サーマルヴィア１７、１８を介しても、埋め込まれた素子１３は電気的に接触されている。

第１〜第４サーマルヴィア１４、１５、１７、１８は、この担体２中で２つの機能を果たす。一方では、サーマルヴィアは埋め込まれた素子１３の電気接触のために役立つ。他方、これらのサーマルヴィアは担体２の熱抵抗を低減させる。したがって、第１〜第４サーマルヴィア１４、１５、１７、１８は、半導体素子３で発生した熱を、迅速かつ効果的に基体６の上面７から反らすことができる。このようにしてサーマルヴィア１４、１５、１７、１８は、担体２および半導体素子３の受動冷却に役立つ。サーマルヴィア１４、１５、１７、１８は、このために、熱伝導性が高い材料を有する。サーマルヴィア１４、１５、１７、１８は、例えば銅または銀を有する。これらは、銅または銀からなることも可能である。双方の材料は、非常に高い熱伝導性により傑出している。純粋な銅の熱伝導性は、４０１Ｗ／（ｍ・Ｋ）である。純粋な銀の熱伝導性は、４２９Ｗ／（ｍ・Ｋ）である。

さらに、担体２はさらなるサーマルヴィア１９を有するが、このサーマルヴィアは、上面７から下面８へと伸張する。このさらなるサーマルヴィア１９は、担体２の熱抵抗を低減するという目的にのみ機能し、すなわち、担体２および半導体素子３の受動冷却にのみ役立つ。このさらなるサーマルヴィア１９は、これも同様に銅または銀を有する。さらなるサーマルヴィア１９は、埋め込まれた素子１３とは接触しない。

さらなるサーマルヴィア１９は、電気素子１３と接触している第１〜第４サーマルヴィア１４、１５、１７、１８よりも直径が大きい。とりわけさらなるサーマルヴィア１９の直径は、１００〜２００μｍであり、好ましくは１３０〜１７０μｍである。第１〜第４サーマルヴィア１４、１５、１７、１８の直径は、４０〜１００μｍ、好ましくは４０〜７０μｍである。

基体６の上面７は反射層２０で被覆されている。この反射層は、半導体素子３から放射された光を反射し、これにより担体２の反射率を改良するのに適している。この反射層２０には、ポリマーまたはガラスが充填されている。

さらに担体２の上面７には、基体６中に埋め込まれていないＳＭＤ素子２１（ＳＭＤ＝表面実装型デバイス）が配置されている。

基体６中には、第２電気素子１３ａおよび第３電気素子１３ｂが埋め込まれている。これらは、それぞれ基体の上面７上に配置された接触面９とサーマルヴィアを介して電気的に連結されている。例えば第２電気素子１３ａは、第５サーマルヴィア２２を介して上面７と連結されている。

さらに、第２および第３素子１３ａ、１３ｂは、サーマルヴィアを介して基体６の下面８上の電気接点１６と電気的に連結されている。例えば第２素子１３ａは、第６サーマルヴィア２３を介して下面８と連結されている。

埋め込まれた第２および第３素子１３ａ、１３ｂは、埋め込まれた第１素子１３と同様に構成可能で、相互接続可能である。第１素子１３に関連して説明した特徴は、埋め込まれた第２および第３素子１３ａ、１３ｂにも当てはまる。

図２および図３は、半導体素子３と半導体素子３用の担体２とからなる装置１の第２実施形態を示すが、この場合、半導体素子３は発光ダイオードである。図２は、装置１の垂直面に沿った断面を示し、かつ、図３は水平方向の断面を示す。

第２実施形態による装置１は、第１実施形態により説明をした装置１に実質的に相当する。しかし、この場合、担体２上には、唯一の半導体素子３用の接触面９のみが設けられている。さらにまさに１つの素子１３が基体６中に埋め込まれている。

埋め込まれた素子１３は、熱伝導性が４０Ｗ／（ｍ・Ｋ）であるＺｎＯＰｒを有しうる。基体６は、熱伝導性が０．６２Ｗ／（ｍ・Ｋ）であるＦＲ４を有しうる。上述のように、逆にサーマルヴィア１４、１５、１７、１８、１９の熱伝導性は、実質的により高くありえる。

担体２の高さは、５００μｍ未満であり、好ましくはこの高さは２００〜３５０μｍである。この種の担体２は、実質的に上面７上にＳＭＤ素子２１が配置されている担体２よりも高さが低い。したがって、電気素子１３を担体２中に埋め込むことにより、システムの全高を実質的に低減することが可能である。複数の素子１３、１３ａ、１３ｂを、高さが５００μｍ未満である担体中に埋め込むことも可能である。

図３中では、さらなるサーマルヴィア１９ならびに第１および第３サーマルヴィア１４、１７の配置を認識可能である。さらなるヴィア１９は、埋め込まれた素子１３の周りに配置されている。図３は、これらのさらなるヴィア１９が、熱伝導性を改良するように比較的大きな断面を有することを示す。第１および第３ヴィア１４、１７は、縦長の断面を有する。第２および第４ヴィア１５、１８も、この種の縦長の断面を有しうる。

さらなるサーマルヴィア１９の直径は１５０μｍで、互いに対する最低間隔は、少なくとも２００μｍである。埋め込まれた素子１３に対するさらなるヴィア１９の最低間隔は、２００μｍである。さらなるヴィア１９は、担体２の縁部からの間隔が、少なくとも１２５μｍである。埋め込まれた素子１３は、縁からの間隔が少なくとも３８０μｍである。埋め込まれた素子１３の高さは８０〜２００μｍであり、基体６の全高は３００μｍである。第１〜第４ヴィア１４、１５、１７、１８は、それぞれ第１方向での広がりが６０μｍで、第１方向に対して垂直である第２方向での広がりが１００μｍである。基体６の下方層１０および上方層１２の厚さは、少なくとも５０μｍである。基体６の上面７および下面８上に配置された接触面９、１６は、銅からなり、厚さは３０＋／−１０μｍである。これらは、基体６の側方の縁部から、少なくとも７５μｍの間隔をとっている。ここで挙げたサイズにより、とりわけ全高が小さくかつ熱伝導性が高いことで傑出している安定した担体２が可能になり、これにより、半導体素子３を高い電力で作動することが可能になる。

図４および図５は、半導体素子３用の担体２の第３実施形態の透視図である。より明瞭に図示するために、図４中では、基体６および基体の上面７上に配置されている接触面９は図に記入されていない。図５中では、基体６のみ記入されていない。

第３実施形態による担体２は、金属構造部２４を有し、この金属構造部は基体６中に埋め込まれている。この金属構造部２４は、基体６の中央層１１中に配置されていて、この中央層中に、埋め込まれた電気素子１３も配置されている。金属構造部２４は、それぞれ３つのさらなるサーマルヴィア１９と連結されている。とりわけ、これらの金属構造部はさらなるサーマルヴィア１９を直接取り囲み、これらに当接している。金属構造部２４により、これらが接しているサーマルヴィア１９の熱伝導性が改良する。

図４および図５は、それぞれブロックとして形成された金属構造部２４を示す。金属構造部２４が別の形状を有することも可能であり、例えば帯または窓であることも可能である。枠形状の窓の配置は、この場合、例えばその中央に開口を有し、かつ、基体６中に埋め込まれた金属素子１３を取り囲みこの素子を開口中に配置するようにすることもできる。帯では、高さが非常に低く、例えば１０μｍよりも小さいことが可能である。高さとは、この場合、下面８から上面７への方向での広がりのことを称する。

１ 装置
２ 担体
３ 半導体素子
４ 保護層
５ リン層
６ 基体
７ 上面
８ 下面
９ 接触面
１０ 下方層
１１ 中央層
１２ 上方層
１３ 電気素子
１３ａ 電気素子
１３ｂ 電気素子
１４ 第１サーマルヴィア
１５ 第２サーマルヴィア
１６ 電気接点
１７ 第３サーマルヴィア
１８ 第４サーマルヴィア
１９ さらなるサーマルヴィア
２０ 反射層
２１ ＳＭＤ素子
２２ 第５サーマルヴィア
２３ 第６サーマルヴィア
２４ 金属構造部

素子１３は、バリスタ、ダイオード、ＮＴＣサーミスタ、ＰＴＣサーミスタ、セラミック製多層チップコンデンサ（英語では、Ｍｕｌｔｉ Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ、ＭＬＣＣ）、多層インダクタンス（英語では、：Ｍｕｌｔｉ Ｌａｙｅｒ Ｉｎｄｕｃｔｏｒ、ＭＬ−Ｉｎｄｕｃｔｏｒ）または半導体素子３用の駆動回路でありえる。

Claims (12)

1. 半導体素子（３）用の受動冷却機能を備えた担体（２）であって、
   上面（７）および下面（８）を備えた基体（６）と、前記基体（６）中に埋め込まれた少なくとも１つの電気素子（１３、１３ａ、１３ｂ）とを有し、
   前記担体（２）は、前記基体（６）の前記上面（７）から前記少なくとも１つの電気素子（１３、１３ａ、１３ｂ）へと伸張する第１サーマルヴィア（１４）を有し、
   前記担体（２）は、前記少なくとも１つの電気素子（１３、１３ａ、１３ｂ）から前記基体（６）の前記下面（８）へと伸張する第２サーマルヴィア（１５）を有し、
   前記少なくとも１つの埋め込まれた電気素子（１３、１３ａ、１３ｂ）は、前記第１および前記第２サーマルヴィア（１４、１５）により電気的に接触されている、担体。
2. 前記担体（２）は、前記基体（６）の前記上面（７）から前記基体（６）の前記下面（８）へと伸張する少なくとも１つのさらなるサーマルヴィア（１９）を有する、請求項１に記載の担体（２）。
3. 前記さらなるサーマルヴィア（１９）の直径は、前記第１サーマルヴィア（１４）の直径よりも、かつ、前記第２サーマルヴィア（１５）の直径よりも大きい、請求項２に記載の担体（２）。
4. 前記担体は、さらに、前記基体（６）中に埋め込まれていて、かつ前記基体（６）の前記上面（７）に平行な方向に伸びている金属構造部（２４）を有し、
   前記金属構造部（２４）は、前記さらなるサーマルヴィア（１９）に直接当接する、請求項２または３のいずれか１項に記載の担体（２）。
5. 前記基体（６）は多層構造を有し、かつ、
   前記金属構造部（２４）と前記少なくとも１つの埋め込まれた電気素子（１３、１３ａ、１３ｂ）とは、同じ層（１１）中に配置されている、請求項４に記載の担体（２）。
6. 前記少なくとも１つの埋め込まれた電気素子（１３、１３ａ、１３ｂ）は、バリスタ、ダイオード、ＮＴＣサーミスタ、ＰＴＣサーミスタ、セラミック製多層チップコンデンサ、多層インダクタンスまたは前記半導体素子（３）用の駆動回路である、請求項１から５のいずれか１項に記載の担体（２）。
7. 前記少なくとも１つの埋め込まれた電気素子（１３、１３ａ、１３ｂ）は、能動電子部品例えば電子チップとりわけ半導体チップ、または受動電子部品例えばコンデンサ、抵抗、バリスタ、ＮＴＣ、ＰＴＣもしくはインダクタンス、または埋め込まれたモジュールであり、
   前記埋め込まれたモジュールとは、例えばＤＲＡＭもしくは任意のこれ以外のあらゆるメモリなどのデータメモリ、例えば高域フィルタ、低域フィルタもしくは帯域通過フィルタとして構成可能でありかつ例えば周波数フィルタとして機能可能であるフィルタ、例えば論理集積回路などの集積回路、例えばマイクロプロセッサなどの信号処理部品、電力管理部品、例えば光電子素子などの光電インタフェース素子、例えばＤＣ／ＤＣコンバータもしくはＡＣ／ＤＣコンバータなどの電圧変換器、例えばＰＺＴセンサおよび／もしくはアクチュエータなどの電気機械変換器、例えばＲＦＩＤチップもしくはトランスポンダなどの電磁波用の送信および／もしくは受信ユニット、暗号化部品、容量部、インダクタンス、例えばトランジスタベースのスイッチなどのスイッチ、ならびに、これらおよび別の機能電子構成部品の組み合わせであり、
   ならびに／または
   前記埋め込まれた電気素子（１３、１３ａ、１３ｂ）は、微小電気機械システム（ＭＥＭＳ）、バッテリ、カメラもしくはアンテナを有する、請求項１から６のいずれか１項に記載の担体（２）。
8. 前記基体（６）は、樹脂、とりわけビスマレイミドトリアジン樹脂、ガラス、とりわけガラス繊維、プリプレグ材料、ポリイミド、液晶ポリマー、シアン酸エステル、エポキシドベースのビルドアップフィルム、ＦＲ４材料、セラミックおよび金属酸化物からなる群からの少なくとも１つの材料を有する、請求項１から７のいずれか１項に記載の担体（２）。
9. 前記担体（２）の高さは５００μｍ未満である、請求項１から８のいずれか１項に記載の担体（２）。
10. 前記担体（２）は、前記基体（６）の前記上面（７）から前記少なくとも１つの電気素子（１３、１３ａ、１３ｂ）へと伸張する第３サーマルヴィア（１７）を有し、
    前記担体（２）は、前記少なくとも１つの電気素子（１３、１３ａ、１３ｂ）から前記基体（６）の前記下面（８）へと伸張する第４サーマルヴィア（１８）を有し、かつ、
    前記少なくとも１つの埋め込まれた電気素子（１３、１３ａ、１３ｂ）は、前記第３および第４サーマルヴィア（１７、１８）によっても電気的に接触されている、請求項１から９のいずれか１項に記載の担体（２）。
11. 少なくとも１つの第２電気素子（１３ａ）は、前記基体中（６）に埋め込まれていて、
    前記担体（２）は、前記基体（６）の前記上面（７）から前記第２電気素子（１３ｂ）へと伸張する第５サーマルヴィア（２２）を有し、
    前記担体（２）は、前記第２電気素子（１３ｂ）から前記基体（６）の前記下面（８）へと伸張する第６サーマルヴィア（２３）を有し、かつ、
    前記埋め込まれた第２電気素子（１３ｂ）は、前記第５および前記第６サーマルヴィア（２２、２３）により電気的に接触されている、請求項１から１０のいずれか１項に記載の担体（２）。
12. 請求項１から１１のいずれか１項に記載の担体（２）と、前記担体（２）の前記上面（７）上に配置された半導体素子（３）とを有する装置。

Images