CN112908978A - 半导体装置封装及其制造方法 - Google Patents

半导体装置封装及其制造方法 Download PDF

Info

Publication number
CN112908978A
CN112908978A CN202010064830.6A CN202010064830A CN112908978A CN 112908978 A CN112908978 A CN 112908978A CN 202010064830 A CN202010064830 A CN 202010064830A CN 112908978 A CN112908978 A CN 112908978A
Authority
CN
China
Prior art keywords
semiconductor device
rdl
disposed
transceiver
device package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010064830.6A
Other languages
English (en)
Inventor
孔政渊
林弘毅
林长佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN112908978A publication Critical patent/CN112908978A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Semiconductor Lasers (AREA)

Abstract

一种半导体装置封装包含再分布层RDL、半导体装置、收发器，以及电容器。所述RDL具有第一表面和与所述第一表面相对的第二表面。所述半导体装置安置在所述RDL的所述第一表面上。所述收发器安置在所述RDL的所述第二表面上。所述电容器安置在所述RDL的所述第二表面上。所述半导体装置具有第一投影面积并且所述电容具有第二投影面积。所述第一投影面积与所述第二投影面积重叠。

Description

半导体装置封装及其制造方法
技术领域
本发明涉及半导体装置封装及其制造方法。
背景技术
由于对光学通信的高传输速率以及降低的功率消耗要求，有必要减少处理器、功率装置与收发器之间的电气传输路径。常规地，包含具有安置在衬底的相同侧面上的处理器和收发器的衬底的半导体装置封装可以缩短电气传输路径。然而，在处理器和收发器在衬底的相同侧面或相同表面上并列的条件下，处理器与收发器之间的距离容限将在接合过程中保留。因此，无法有效地减少处理器与收发器之间的电气传输路径。
发明内容
根据本发明的一些实施例，半导体装置封装包含再分布层(RDL)、半导体装置、收发器，以及电容器。RDL具有第一表面和与第一表面相对的第二表面。半导体装置安置在RDL的第一表面上。收发器安置在RDL的第二表面上。电容器安置在RDL的第二表面上。半导体装置具有第一投影面积并且电容具有第二投影面积。第一投影面积与第二投影面积重叠。
根据本发明的一些实施例，半导体装置封装包含衬底、再分布层(RDL)、半导体装置、收发器和电源。衬底具有第一表面和与第一表面相对的第二表面。RDL安置在衬底的第一表面上。半导体装置安置在RDL上。收发器安置在衬底的第二表面上。安置在衬底的第二表面上的电源通过衬底电连接到半导体装置和收发器。
根据本发明的一些实施例，制造半导体装置封装的方法包含：提供再分布层(RDL)，所述RDL具有第一表面和与第一表面相对的第二表面；将半导体装置安置在RDL的第一表面上，所述半导体装置在RDL上投影第一面积；形成囊封半导体装置的囊封物；将收发器安置在RDL的第二表面上；以及在RDL的第二表面上方并且邻近于收发器安置电容器，所述电容器在RDL上投影第二面积，其中第一面积与第二面积重叠。
附图说明
当结合附图阅读时，从以下详细描述容易理解本发明的方面。应注意，各种特征可能并不按比例绘制。实际上，为了论述清楚起见，可任意增大或减小各种特征的尺寸。
图1说明根据本发明的一些实施例的半导体装置封装的截面图。
图2说明根据本发明的一些实施例的另一半导体装置封装的截面图。
图3说明根据本发明的一些实施例的另一半导体装置封装的俯视图。
图4说明根据本发明的一些实施例的另一半导体装置封装的仰视图。
图5A到图5E说明根据本发明的一些实施例用于制造半导体装置封装的方法的各个阶段。
图6A和图6B说明根据本发明的一些实施例用于制造半导体装置封装的另一方法的各个阶段。
贯穿图式和详细描述使用共同参考标号来指示相同或相似组件。根据以下结合附图作出的详细描述，本发明将将更显而易见。
具体实施方式
以下公开内容提供用于实施所提供的标的物的不同特征的许多不同实施例或实例。下文描述组件和布置的特定实例。当然，这些仅是实例且并不意图是限制性的。在本发明中，在以下描述中，参考第一特征在第二特征上方或上的形成或安置可以包含第一特征和第二特征直接接触地形成或安置的实施例，且还可包含额外特征可形成或安置在第一特征与第二特征之间使得第一特征和第二特征可不直接接触的实施例。另外，本发明可能在各种实例中重复参考标号和/或字母。此重复是出于简单和清晰的目的，且本身并不规定所论述的各种实施例和/或配置之间的关系。
下文详细论述本发明的实施例。然而，应了解，本发明提供了可在多种多样的特定情境中实施的许多适用的概念。所论述的特定实施例仅仅是说明性的且并不限制本发明的范围。
在布线配置中的电气传输路径显著影响电连通系统的传输速率和功率消耗。举例来说，长电气传输路径减小传输速率且增大功率消耗。减少光学通信系统中的电气传输路径可增大传输速率并且减小功率消耗。光学通信系统可包含提供光学传输路径以用于携带光学信号的光纤。在光子集成系统中，收发器被用作接口以将光学信号转换成电信号以用于经由电气传输路径进入电子装置。类似地，收发器还可将电信号转换成光学信号以用于经由光学传输路径进入光学装置。由于前述光子集成系统中的传输速率和功率消耗的限制因素是电气传输路径的总长度，所以减少电子装置与收发器之间的电气传输路径变为此技术领域中的主要焦点。
在一些比较性实施例中，半导体装置安置在系统印刷电路板(PCB)的核心部分上并且收发器安置在系统PCB的外围部分上以缩短电气传输路径。在一些比较性实施例中，收发器可以安置在系统PCB的核心部分上，例如，与处理器共享同一衬底，以进一步缩短电气传输路径。然而，在半导体装置和收发器并列到系统PCB的相同表面或相同侧面的条件下，用于附接过程的半导体装置与收发器之间的距离容限将被保留，因此半导体装置与收发器之间的电气传输路径仍然相对较长。举例来说，电气传输路径可以大于3cm、大于10cm，或大于30cm。
本发明提供了包含再分布层(RDL)的半导体装置封装、安置在RDL的第一表面上的半导体装置，以及安置在RDL的第二表面上的收发器和电容器以改进传输速率和功率消耗。半导体装置和收发器具有经由RDL在其之间的电气传输路径，所述电气传输路径短于如所论述的比较性实施例中的电气传输路径。经由RDL的电气传输路径小于例如1cm。因此，可以改进半导体装置封装的传输速率和功率消耗。此外，在RDL的第二表面上的电容器的安置实现了经由RDL在半导体装置与电容器之间的较短的解耦路径。解耦路径可以小于例如1cm。相对短的解耦路径改进了电容器的解耦效率和电荷存储效率。在其它实施例中，半导体装置封装进一步包含支撑RDL的衬底(例如，载体)。电源可以进一步安置在与接纳半导体装置的表面相对的衬底的表面上。半导体装置和电源具有经由衬底和RDL在其之间的功率传输路径。功率传输路径小于例如1cm，使得通过功率传输路径的功率消耗显著减少。
图1是根据本发明的一些实施例的半导体装置封装1的截面图。参考图1，半导体装置封装1包含再分布层(RDL)10、半导体装置11、第一多路复用器121、第二多路复用器122、第一收发器141、第二收发器142、第一光纤151和第二光纤152、解耦电容器结构16，以及散热结构17。
RDL 10可包含一或多个再分布层和囊封一或多个再分布层的绝缘材料或介电材料(未在图1中表示)。RDL 10可包含扇出层。RDL结构10可包含导电迹线、衬垫、接触件和通孔(在下文中统称为导电元件)以电连接一或多个再分布层，或将RDL结构电连接到直接或间接地安置在其上的一或多个半导体装置或电子组件。
半导体装置11安置在RDL 10的第一表面10s1上。半导体装置11经由导电端子111与RDL 10电连接。半导体装置11可以是例如，处理器(例如，开关处理器)、控制器(例如，存储器控制器)、微控制器(MCU)、存储器裸片、高速输入/输出装置或其它电子组件。在一些实施例中，第一多路复用器121和第二多路复用器122安置在RDL 10的第一表面10s1上。第一多路复用器121与半导体装置11和第一收发器141电连接。第二多路复用器122与半导体装置11和第二收发器142电连接。第一多路复用器121和第二多路复用器122可以是例如，模/数转换器、数/模转换器，或串行器/并行器(串行并行器)。在一些实施例中，半导体装置11可以与多路复用器集成并且在RDL 10的第一表面10s1上方形成单个组件。
一或多个第一收发器141可以安置在与第一表面10s1相对的RDL 10的第二表面10s2上。第一收发器141经由RDL 10中的电气传输路径与多路复用器121电连接。电气传输路径可以由导电元件和RDL 10中的再分布层组成。第一多路复用器121具有投影面积A4并且第一收发器141具有投影面积A3。投影面积A3至少部分与投影面积A4重叠。第一多路复用器121和第一收发器141的部分地重叠的布置缩短了连接在其间的电气传输路径。由于第一多路复用器121安置在RDL 10的第一表面10s1上并且第一收发器141安置在与第一表面10s1相对的RDL 10的第二表面10s2上，所以在第一多路复用器121与第一收发器141之间不需要距离容限，因为它们可以垂直地堆叠且至少部分地重叠。另外，第一多路复用器121与第一收发器141之间的电气传输路径短于比较性实施例的电气传输路径。举例来说，电气传输路径可以小于1cm。因此，改进了半导体装置封装1的传输速率和功率消耗。
第一收发器141接收来自光纤151的第一光学信号。第一光纤151与第一收发器141啮合。在一些实施例中，第一收发器141包含耦合到第一光纤151的光子集成电路(PIC)以将光学信号转换成第一电信号(例如，模拟信号)。第一收发器141还可包含电子集成电路(EIC)以经由RDL 10中的电气传输路径将第一电信号驱动到第一多路复用器121。在一些实施例中，第一电信号可以被直接地发射到半导体装置11，这是由于在RDL 10中的电气布线可将第一多路复用器121电连接到半导体装置11。
以类似且顺序上相反的方式，第二收发器142经由RDL 10中的电气传输路径接收来自第二多路复用器122的第二电信号。第二收发器142的EIC将第二电信号驱动到第二收发器142的PIC。第二收发器142的PIC继而基于第二电信号将起始信号提供到第二收发器142的激光源。随后，激光源将与第二电信号相关联的第二光学信号输出到第二光纤152中。第二光纤152与第二收发器142啮合。
第一收发器141和第二收发器142可各自具有约1mm的高度，或在从约600μm到约700μm的范围内的高度。在一些实施例中，第一收发器141可具有与第二收发器142类似的功能。
靠近RDL 10的第一表面10s1的第一导电端子1211将第一多路复用器121连接到RDL 10。靠近RDL 10的第二表面10s2的第二导电端子1411将第一收发器141连接到RDL 10。第一导电端子1211与第二导电端子1411相比在尺寸上更精细。靠近RDL 10的第一表面10s1的第三导电端子1221将第二多路复用器122连接到RDL 10。靠近RDL10的第二表面10s2的第四导电端子1421将第二收发器142连接到RDL 10。第三导电端子1221与第四导电端子1421相比在尺寸上更精细。
解耦电容器结构16安置在第二表面10s2上并且包含嵌入其中的至少一个电容器16c。电容器16c可经由RDL 10中的解耦路径从外围电路(未示出)将半导体装置11解耦。由外围电路所引起的噪声可以通过电容器16c分流以避免干扰。举例来说，电容器16c可防止半导体装置11受到外围电路中的尖峰电流影响，并且另外，电容器16c可存储电荷并且充当备用电源。半导体装置11具有第一投影面积A1并且电容器16c具有第二投影面积A2。第一投影面积A1与第二投影面积A2重叠。电容器16c与半导体器件10之间的解耦路径相对较短，例如，短于1cm。在一些比较性实施例中，半导体装置11通过外部电容器解耦，所述外部电容器集成在载体的相同表面上并且并不具有与半导体装置11的投影面积重叠的投影面积。比较性实施例的解耦路径相对较长，例如，大于10cm。相比之下，图1中所公开的重叠布置提供相对较短的解耦路径，因此改进了电容器16c的解耦效率和电荷存储效率。
半导体装置11安置在第一多路复用器121与第二多路复用器122之间。同时，解耦电容器结构16安置在第一收发器141与第二收发器142之间。在一些实施例中，半导体装置11、第一多路复用器121和第二多路复用器122相应地与解耦电容器结构16以及第一多路复用器141和第二多路复用器142基本上对齐。此重叠布置实现了第一表面10s1上的元件与第二表面10s2上的元件之间的相对较短的距离，因此可以进一步减少电气传输路径或解耦路径。
参考图1，解耦电容器结构16进一步包含介电层161、第一导电元件162、第二导电元件163和第三导电元件164。第一导电元件162接触电容器16c的第一表面。第二导电元件163接触电容器16c的第二表面。导电元件163包含靠近RDL 10的第二表面10s2的第五导电端子1631。第五导电端子1631将RDL 10连接到解耦电容器结构16。第三导电元件164从介电层161的第一表面延伸到介电层161的第二表面。第三导电元件164包含靠近RDL 10的第二表面10s2的第六导电端子1641。第六导电端子1641将RDL 10连接到解耦电容器结构16。靠近RDL 10的第一表面10s1的第七导电端子111将半导体装置11连接到RDL 10。第七导电端子111与第五导电端子1631或第六导电端子1641相比在尺寸上更精细。在一些实施例中，第七导电端子111可具有130μm的节距并且第五和第六导电端子可各自具有300μm的节距。在一些实施例中，解耦电容器结构可具有约50μm或100μm的高度。在一些实施例中，如所论述的导电端子可包含焊料。
底部填充物131围绕半导体装置11以及第一多路复用器121和第二多路复用器122。在一些实施例中，底部填充物131包含环氧树脂、模制化合物、聚酰亚胺，或其组合。囊封物132囊封半导体装置11、第一多路复用器121和第二多路复用器122，以及底部填充物131。囊封物132可包含绝缘或介电材料。在一些实施例中，囊封物13是可包含例如环氧树脂或其它合适的囊封物的模制材料。
散热结构17安置在半导体装置11上，并且包括平坦的底部轮廓。从半导体装置产生的热量可以通过散热结构17耗散。散热结构17可直接地接触半导体装置11的第一表面11s1，使得改进散热效率。散热结构17可以是例如，管道、翅片型散热器、平坦的散热器、热界面材料、液体冷却管，或热蒸气压缩机(TVC)。
虽然图1说明半导体装置，但是预期如图1中所示的半导体装置封装1可包含多于一个如先前所论述的半导体装置。
图2是根据本发明的一些实施例的另一半导体装置封装2的截面图。参考图2，半导体装置封装2可以类似于如通过与图1相同的参考标号所描述和说明的半导体装置封装1，不同之处在于RDL 10附接在衬底18(载体)的第一表面18s1上。功率管理电路19进一步安置在与第一表面18s1相对的衬底18的第二表面18s2上。第一收发器141和第二收发器142安置在衬底18的第二表面18s2上。功率管理电路19安置在第一收发器141与第二收发器142之间。
衬底18可包含例如印刷电路板，例如，纸基铜箔层合物、复合铜箔层合物，或聚合物浸渍的玻璃纤维基铜箔层合物。衬底18可包含硅穿孔(TSV)结构或其它连接结构以电连接第一表面18s1上的电子组件与第二表面18s2上的另一电子组件。
功率管理电路19包含电源191以及围绕电源191的多个电容器192和多个电感器193。多个电感器193中的一个与多个电容器192中的一个电耦合。多个电容器192和多个电感器193调节电源191的输出电压，例如，通过减小输出电压的纹波。电源191通过衬底18和RDL 10电耦合到半导体装置11以及第一收发器141和第二收发器142。电源191经由衬底18和RDL 10将功率提供到半导体装置11。电源191具有与半导体装置11的第一投影面积A1重叠的第五投影面积A5。此重叠布置实现了半导体装置11与电源191之间的相对较短的距离，因此电源191与半导体装置10之间的功率传输路径相对较短，例如，小于1cm。较短的功率传输路径改进了功率传输效率并且降低了功率消耗。在一些比较性实施例中，半导体装置11由外部电源供电，所述外部电源安置在载体或衬底的相同侧面上并且并不具有与半导体装置11的投影面积重叠的投影面积。比较性实施例的功率传输路径相对较长，例如，大于10cm。相比之下，图2中所公开的布置提供了相对较短的功率传输路径(例如，小于1cm)，因此可以减少功率消耗或功率损耗。
在一些实施例中，多个电容器192可以是表面安装装置(SMD)电容器。在一些实施例中，多个电感器193可以是SMD电感器。电源191、多个电容器192和多个电感器193可各自具有约600μm或大于1.2mm的高度。
在一些实施例中，衬底18可对RDL 10、半导体装置11、第一收发器141和第二收发器142、电源191和/或多个电容器192提供足够的机械支撑。
参考图2，第一多路复用器121和第二多路复用器122安置在衬底18上方并且在与衬底18的第一表面18s1垂直的方向上相应地至少部分重叠第一收发器141和第二收发器142。因此，第一多路复用器121和第一收发器141具有相对较短的电气传输路径，如图1中所类似地描绘。
仍然参考图2，电容器192具有与半导体装置11的第一投影面积A1重叠的第六投影面积A6。因此，电容器192可具有到半导体装置11的相对较短的解耦路径，如图1中所描绘。
散热结构17将从半导体装置11以及功率管理电路19产生的热量耗散到外部环境(例如，框架或空气)。
在一些实施例中，本发明提供了一种半导体装置封装，所述半导体装置封装包含衬底18、RDL 10、半导体装置11、第一收发器141和电源191，如图2中所说明。衬底18具有第一表面18s1以及与其相对的第二表面18s2。RDL 10安置在衬底18的第一表面18s1上。半导体装置11安置在RDL 10上。第一收发器141安置在衬底18的第二表面18s2上。电源191安置在衬底18的第二表面18s2上。电源191通过衬底18电连接到半导体装置11和第一收发器141。半导体装置封装进一步包含解耦电容器结构16，如图1中所说明安置在衬底18的第二表面18s2上。解耦电容器结构16包括与半导体装置11电连接的电容器16c。
在一些实施例中，本发明提供了类似于半导体装置封装2的另一半导体装置封装，不同之处在于省略了衬底18。第一收发器141和第二收发器142直接地安置在RDL 10上。功率管理电路19的电源191、多个电容器192和多个电感器193直接地安置在RDL10的第二表面10s2上。
图3说明根据本发明的一些实施例的另一半导体装置封装3的俯视图。参考图3，半导体装置封装3包含半导体装置11以及安置在RDL 10上并且邻近于半导体装置11的半导体装置11'。安置在RDL 10上的多个多路复用器12围绕半导体装置11和11'。在一些实施例中，多个多路复用器12包含第一多路复用器121和第二多路复用器122，如图1中所说明。RDL 10安置在系统衬底28(未在图1中说明)上。解耦电容器结构16可连接RDL 10和系统衬底28。系统衬底28由框架结构20支撑。多个光纤连接器21安置在框架结构的一侧上。光纤连接器21可以是用于第一光纤151和第二光纤152的接口以连接在外部装置(例如，便携式装置)与在RDL 10的第二表面10s2上的多个收发器14中的一个之间。
图4说明根据本发明的一些实施例的另一半导体装置封装4的仰视图。参考图4，半导体装置封装4包含电源191和电源191'。电源191和191'各自由多个电容器192和多个电感器193围绕。多个收发器14围绕由虚线包围的功率管理电路19。多个收发器14包含第一收发器141和第二收发器142，如图2中所说明。衬底18由框架结构20支撑。多个光纤连接器21将第一光纤151和第二光纤152连接到外部装置(例如，便携式装置)。第一光纤151和第二光纤152连接在外部装置与安置在衬底18的第二表面18s2上的收发器14之间。此外，与多个收发器14啮合的更多光纤可以经由多个光纤连接器21连接到外部装置。
图5A到图5E说明根据本发明的一些实施例用于制造半导体装置封装的方法的各个阶段。
参考图5A，提供载体22(例如，玻璃载体)。载体22可包含释放层。再分布层(RDL)10形成在载体22上。参考图5B，半导体装置11经由第七导电端子111接合到RDL 10的第一表面10s1。第一多路复用器121和第二多路复用器122经由第一导电端子1211和第三导电端子1221相应地附接到RDL 10。在一些实施例中，半导体装置11安置在第一多路复用器121与第二多路复用器122之间。
参考图5C，任选地，底部填充物131经形成为围绕半导体装置11以及第一多路复用器121和第二多路复用器122。随后，囊封物132囊封半导体装置11、第一多路复用器121和第二多路复用器122，以及底部填充物131。囊封物13经研磨以暴露半导体装置11的第一表面11s1，或者在一些实施例中，暴露半导体装置11的后表面或无源表面。参考图5D，载体22脱离。RDL 10的第二表面10s2暴露。
参考图5E，解耦电容器结构16接合到RDL 10的第二表面10s2。第一收发器141和第二收发器142经由第二导电端子1411和第四导电端子1421相应地附接到RDL 10。第一光纤和第二光纤相应地各自与第一收发器141和第二收发器142啮合。在一些实施例中，解耦电容器结构16安置在第一收发器141与第二收发器142之间。解耦电容器结构16包含在RDL 10的第二表面10s2上方且邻近于第二收发器142的电容器16c。之后，散热结构17形成在半导体装置11的第一表面11s1上以形成半导体装置封装1，如图1中所说明。
图6A和图6B说明根据本发明的一些实施例用于制造半导体装置封装的另一方法的各个阶段。
参考6A，在如图5C和图5D中所说明的阶段中形成囊封物132且移除载体22之后，RDL 10安置在衬底18的第一表面18s1上方。半导体装置10通过第七导电端子111安置在RDL10的第一表面10s1上。RDL 10通过第八导电端子101安置在衬底18的第一表面18s1上方。第七导电端子111与第八导电端子101相比更精细。在一些实施例中，第七导电端子111可具有130μm的节距并且第八导电端子可具有300μm的节距。
参考6B，功率管理电路19安置在衬底18的第二表面18s2上。功率管理电路19包含电源191，所述电源向半导体装置11、第一多路复用器121和第二多路复用器122、第一收发器141和第二收发器142提供功率。之后，散热结构(未在图6B中说明)形成在半导体装置11的第一表面11s1上以形成半导体装置封装2，如图2中所说明。
除非另外规定，否则例如“上面”、“下面”、“向上”、“左侧”、“右侧”、“向下”、“顶部”、“底部”、“垂直”、“水平”、“侧面”、“高于”、“下部”、“上部”、“上方”、“下方”等空间描述是相对于图式中所示的取向指示的。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施方案可以任何取向或方式在空间上布置，其前提是本发明的实施例的优点是不会因此类布置而有偏差。
如本文中所使用，术语“近似地”、“基本上”、“基本”和“约”用于描述和解释小的变化。当与事件或情况结合使用时，所述术语可指事件或情况精确地发生的例子以及事件或情况极近似地发生的例子。举例来说，当与数值结合使用时，术语可指小于或等于所述数值的±10％的变化范围，例如，小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％，或小于或等于±0.05％。举例来说，如果第一数值在第二数值的小于或等于±10％的变化范围内，例如小于或等于±5％，小于或等于±4％，小于或等于±3％，小于或等于±2％，小于或等于±1％，小于或等于±0.5％，小于或等于±0.1％，或小于或等于±0.05％，那么第一数值可被认为“基本上”相同于或等于第二数值。举例来说，“基本上”垂直可以指相对于90°的小于或等于±10°的角度变化范围，例如，小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°，或小于或等于±0.05°。
如本文中所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含复数指示物。
如本文中所使用，术语“导电(conductive)”、“导电(electrically conductive)”和“导电率”指代输送电流的能力。导电材料通常指示呈现对于电流流动的极少或零对抗的那些材料。导电率的一个量度是西门子/米(S/m)。通常，导电材料是电导率大于近似地104S/m(例如，至少105S/m或至少106S/m)的一种材料。材料的导电率有时可随温度而变化。除非另外规定，否则材料的导电率是在室温下测量的。
另外，有时在本文中以范围格式呈现量、比率和其它数值。应理解，此范围格式是为了便利和简洁而使用，且应灵活地理解，不仅包含明确地规定为范围限制的数值，而且还包含涵盖于那个范围内的所有个体数值或子范围，如同明确地规定每个数值和子范围一般。
虽然已参考本发明的特定实施例描述并说明本发明，但是这些描述及说明并非限制性的。所属领域的技术人员应理解，在不脱离如由所附权利要求书定义的本发明的真实精神和范围的情况下，可作出各种改变并且可取代等效物。图示可能未必按比例绘制。归因于制造过程和公差，本发明中的艺术再现与实际设备之间可能存在区别。可能存在未特别说明的本发明的其它实施例。应将本说明书和图式视为说明性而非限制性的。可进行修改，以使特定情形、材料、物质组成、方法或过程适应于本发明的目标、精神和范围。所有此类修改都意图在所附权利要求书的范围内。虽然本文中所公开的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本发明的教示的情况下组合、细分或重新排序这些操作以形成等效方法。相应地，除非本文中特别指示，否则操作的次序和分组并非本发明的限制。

Claims (20)

1.一种半导体装置封装，其包括：
再分布层RDL，其具有第一表面以及与所述第一表面相对的第二表面；
半导体装置，其安置在所述RDL的所述第一表面上；
收发器，其安置在所述RDL的所述第二表面上；
电容器，其安置在所述RDL的所述第二表面上；
其中所述半导体装置具有第一投影面积并且所述电容器具有第二投影面积，所述第一投影面积与所述第二投影面积重叠。
2.根据权利要求1所述的半导体装置封装，其进一步包括安置在所述RDL的所述第二表面上的解耦电容器结构，其中所述电容器嵌入在所述解耦电容器结构中。
3.根据权利要求1所述的半导体装置封装，其进一步包括与所述收发器啮合的光纤。
4.根据权利要求1所述的半导体装置封装，其进一步包括支撑所述RDL、所述半导体装置、所述收发器以及所述电容器的载体，电源安置在所述载体上并且电耦合到所述半导体装置。
5.根据权利要求1所述的半导体装置封装，其进一步包括安置在所述RDL的所述第二表面上的电源。
6.根据权利要求1所述的半导体装置封装，其进一步包括安置在所述RDL的所述第一表面上并且与所述半导体装置以及所述收发器电连接的多路复用器。
7.根据权利要求1所述的半导体装置封装，其进一步包括安置在所述半导体装置上的散热结构，其中所述散热结构包括平坦的底部轮廓。
8.根据权利要求1所述的半导体装置封装，其进一步包括安置在所述RDL的所述第二表面上的电感器，其中所述电感器与所述电容器电耦合。
9.根据权利要求1所述的半导体装置封装，其中靠近所述RDL的所述第一表面的导电端子与靠近所述RDL的所述第二表面的导电端子相比更精细。
10.根据权利要求3所述的半导体装置封装，其中所述收发器包括电子集成电路EIC以及光子集成电路PIC，以及激光二极管LD，其中所述光纤耦合到所述PIC。
11.一种半导体装置封装，其包括：
衬底，其具有第一表面以及与所述第一表面相对的第二表面；
再分布层RDL，其安置在所述衬底的所述第一表面上；
半导体装置，其安置在所述RDL上；
收发器，其安置在所述衬底的所述第二表面上；以及
电源，其安置在所述衬底的所述第二表面上；以及
其中所述电源通过所述衬底电连接到所述半导体装置以及所述收发器。
12.根据权利要求11所述的半导体装置封装，其中所述半导体装置具有第一投影面积，并且所述电源具有第二投影面积，所述第一投影面积与所述第二投影面积重叠。
13.根据权利要求11所述的半导体装置封装，其进一步包括安置在所述衬底的所述第二表面上并且被所述电源围绕的多个电容器以及多个电感器。
14.根据权利要求11所述的半导体装置封装，其进一步包括与所述收发器啮合的光纤。
15.根据权利要求11所述的半导体装置封装，其中所述电源经由所述衬底以及所述RDL将功率提供到所述半导体装置。
16.根据权利要求11所述的半导体装置封装，其中所述半导体装置包括安置在所述衬底上方并且在垂直方向上至少部分与所述收发器重叠的多路复用器。
17.根据权利要求11所述的半导体装置封装，其进一步包含安置在所述衬底的所述第二表面上的解耦电容器结构，其中所述解耦电容器结构包括与所述半导体装置电连接的电容器。
18.一种制造半导体装置封装的方法，其包括：
提供再分布层RDL，所述RDL具有第一表面以及与所述第一表面相对的第二表面；
将半导体装置安置在所述RDL的所述第一表面上，所述半导体装置在所述RDL上投影第一面积；
形成囊封所述半导体装置的囊封物；
将收发器安置在所述RDL的所述第二表面上；
将电容器安置在所述RDL的所述第二表面上方并且邻近于所述收发器，所述电容器在所述RDL上投影第二面积，所述第一面积与所述第二面积重叠。
19.根据权利要求18所述的方法，其进一步包括∶
在安置所述半导体装置之前在临时载体上提供所述RDL；
移除所述临时载体；以及
在形成所述囊封物之后将所述RDL安置在衬底的第一表面上方。
20.根据权利要求19所述的方法，其进一步包括：
将电源安置在所述衬底的第二表面上，所述电源在所述RDL上投影第五面积，所述第一面积与所述第五面积重叠。
CN202010064830.6A 2019-12-04 2020-01-20 半导体装置封装及其制造方法 Pending CN112908978A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/703,409 2019-12-04
US16/703,409 US11296043B2 (en) 2019-12-04 2019-12-04 Semiconductor device packages and methods of manufacturing the same

Publications (1)

Publication Number Publication Date
CN112908978A true CN112908978A (zh) 2021-06-04

Family

ID=76110859

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010064830.6A Pending CN112908978A (zh) 2019-12-04 2020-01-20 半导体装置封装及其制造方法

Country Status (2)

Country Link
US (1) US11296043B2 (zh)
CN (1) CN112908978A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230089433A1 (en) * 2021-09-22 2023-03-23 Intel Corporation Photonic integrated circuit packaging architectures

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9461001B1 (en) * 2015-07-22 2016-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device package integrated with coil for wireless charging and electromagnetic interference shielding, and method of manufacturing the same
CN107534029B (zh) * 2015-07-31 2021-11-26 慧与发展有限责任合伙企业 多芯片模块
US10629551B2 (en) * 2015-12-22 2020-04-21 Intel Corporation Microelectronic devices with high frequency communication modules having compound semiconductor devices integrated on a package fabric
US20170288780A1 (en) 2016-03-31 2017-10-05 Intel Corporation Optoelectronic transceiver assemblies
US10553548B2 (en) * 2017-06-28 2020-02-04 Intel Corporation Methods of forming multi-chip package structures

Also Published As

Publication number Publication date
US20210175189A1 (en) 2021-06-10
US11296043B2 (en) 2022-04-05

Similar Documents

Publication Publication Date Title
US11605609B2 (en) Ultra-thin embedded semiconductor device package and method of manufacturing thereof
US8704101B2 (en) Package carrier and manufacturing method thereof
TWI423418B (zh) 半導體裝置及其製造方法、與印刷電路基板及電子設備
US10470307B2 (en) Circuit substrate with embedded heat sink
US20110019370A1 (en) Flexible circuit module
JP5413971B2 (ja) 電子部品実装装置及びその製造方法
CN103782381A (zh) 包括在衬底上的管芯以及在管芯上具有开窗的散热器的电子组件
US20150108630A1 (en) Electronic device, electronic apparatus, and method for manufacturing electronic device
US20130062783A1 (en) Chip packaging structure and manufacturing method for the same
US9397471B2 (en) Heat removal from photonic devices
JP2006165320A (ja) 半導体積層モジュールとその製造方法
US20210014965A1 (en) Hybrid carrier board and manufacturing method, assembly, and optical module thereof
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
US10580811B2 (en) Image pickup element package having a supporting resin frame with a thermally conductive portion including electronic components, and associated image pickup apparatus
JP2016063178A (ja) 半導体装置及びその製造方法
US11296043B2 (en) Semiconductor device packages and methods of manufacturing the same
JP4919689B2 (ja) モジュール基板
US20150228625A1 (en) Semiconductor package and method of manufacturing the same
US20110156241A1 (en) Package substrate and method of fabricating the same
US11143549B2 (en) Electronic packaging structure and method for manufacturing the electronic packaging structure with optical guide die separate from electronic package and photonic die
US11791251B2 (en) High power laminate RF package
US20230343704A1 (en) Triple-Sided Module
US11967559B2 (en) Electronic package
KR101563163B1 (ko) 내장형 기판 및 그 제조방법
JP2008135772A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination