CN101159254B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN101159254B
CN101159254B CN2007101613741A CN200710161374A CN101159254B CN 101159254 B CN101159254 B CN 101159254B CN 2007101613741 A CN2007101613741 A CN 2007101613741A CN 200710161374 A CN200710161374 A CN 200710161374A CN 101159254 B CN101159254 B CN 101159254B
Authority
CN
China
Prior art keywords
semiconductor device
substrate
terminal
heat
peristome
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101613741A
Other languages
English (en)
Other versions
CN101159254A (zh
Inventor
芳我基治
糟谷泰正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN101159254A publication Critical patent/CN101159254A/zh
Application granted granted Critical
Publication of CN101159254B publication Critical patent/CN101159254B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明的半导体装置具备：形成在树脂制基板的一面上的岛部；配置在上述基板的另一面上的外部端子；形成在上述基板的上述另一面上并与上述岛部对置配置的导热垫；贯通上述基板的上述一面与上述另一面之间而形成、可传热地连接上述岛部与上述导热垫的传热部；和形成在上述基板的上述另一面上，并具有散热用开口部和端子用开口部的阻焊层，其中，上述散热用开口部按照在与上述导热垫的外周之间形成有间隙的方式开口，上述端子用开口部按照使上述外部端子露出的方式开口。

Description

半导体装置
技术领域
本发明涉及半导体装置，尤其涉及BGA(Ball Grid Array，球栅阵列)型半导体装置、LGA(Land Grid Array，接点栅格阵列)型半导体装置。
背景技术
以往，为了将半导体装置高密度安装在布线基板上，大多采用了能够表面安装在布线基板上的表面安装型封装。作为该表面安装型封装的代表，例如公知有BGA。
在采用BGA的BGA型半导体装置中，在基板上搭载半导体芯片。基板例如是由玻璃环氧树脂构成的绝缘性基板。在绝缘性基板的一面，配置有可与半导体芯片接合的岛部(island)、和通过接合线(bonding wire)与半导体芯片表面上的焊盘电连接的内部端子。
另一方面，在绝缘性基板的另一面，排列配置有用于与安装基板(印刷布线板)上的接点(电极)电连接的球状外部端子。
在绝缘性基板上进一步形成有将其一面与另一面之间贯通的通孔。通孔被金属材料完全掩埋，通过该通孔内的金属，将绝缘性基板的一个面上的内部端子与另一面上的外部端子电连接。并且，绝缘性基板的一面上的各部件，通过被树脂封装密封而得到保护，从而不会受外部气氛(例如水分等)的影响。
然而，近年来，随着半导体芯片的多功能化，因半导体芯片的发热而导致的温度上升成为问题。例如，由半导体芯片所产生的热充斥在半导体装置(树脂封装)内，故而存在着部件的劣化、产生误动作等不良情况。并且，这些问题在半导体芯片日益集成化的将来会变得更加显著。
发明内容
本发明的目的在于，提供一种能够将来自半导体芯片的发热向外部有效散热的半导体装置。
本发明的技术方案之一的半导体装置，具备：树脂制基板；形成于上述基板的一面上的岛部；键合在上述岛部上的半导体芯片；形成于上述基板的上述一面上，并与上述半导体芯片电连接的内部端子；形成在与上述基板的上述一面相反侧的另一面上，并与上述内部端子对置配置的外部端子；贯通上述基板的上述一面与上述另一面之间而形成、并能够导通连接上述内部端子与上述外部端子的端子间连接孔；形成于上述基板的上述另一面上，并与上述岛部对置配置的导热垫；贯通上述基板的上述一面与上述另一面之间而形成、并可传热地连接上述岛部与上述导热垫的传热部；和形成在上述基板的上述另一面上，并具有散热用开口部和端子用开口部的阻焊层，其中，所述散热用开口部按照在与上述导热垫的外周之间形成有间隙的方式开口，上述端子用开口部按照使上述外部端子露出的方式开口。
采用这样的结构，半导体芯片可与基板的一面上的内部端子电连接。并且，内部端子可通过端子间连接孔与另一面上的外部端子连接并可导通。因此，通过将外部端子与安装基板上的接点(land)电连接，接点(land)可与半导体芯片电连接，借助从接点供给的电力而使半导体芯片动作。
并且，半导体芯片被芯片焊接在岛部上。岛部与传热部以及导热垫可传热地连接。而且，导热垫从阻焊层的散热用开口部露出。因此，由半导体芯片产生的热可经由岛部以及传热部传递给导热垫，并从导热垫的露出面向外部散发。即，半导体芯片动作时产生的热不会充斥在半导体装置内，而被有效地向外部散发。
本发明的另一技术方案的半导体装置，具备：树脂制的基板；形成在上述基板的一面上的岛部；键合在上述岛部上的半导体芯片；形成在上述基板的上述一面上，并与上述半导体芯片电连接的内部端子；形成在上述基板的与上述一面相反侧的另一面上，并与上述内部端子对置配置的外部端子；贯通上述基板的上述一面与上述另一面之间而形成、可导通地连接上述内部端子与上述外部端子的端子间连接孔；形成在上述基板的上述另一面上，并与上述岛部对置配置的导热垫；与所述导热垫接触的热端子；贯通上述基板的上述一面与上述另一面之间而形成、可传热地连接上述岛部与上述导热垫的传热部；和形成在上述基板的上述另一面上，具有散热用开口部和端子用开口部，且上述散热用开口部的周缘部分配置在上述导热垫的周缘部上的阻焊层，其中，所述散热用开口部按照使上述导热垫的中央部露出的方式开口，上述端子用开口部按照使上述外部端子露出的方式开口，所述导热垫与所述热端子的合计高度，等于所述外部端子的高度。
采用该结构，半导体芯片可与基板的一面上的内部端子电连接。并且，内部端子通过端子间连接孔与另一面上的外部端子可导通地连接。因此，通过将外部端子与安装基板上的接点(land)电连接，接点可与半导体芯片电连接，借助从接点供给的电力可使半导体芯片动作。
并且，半导体芯片被芯片焊接在岛部上。岛部与传热部以及导热垫可传热地连接。而且，导热垫从阻焊层的散热用开口部露出。因此，由半导体芯片产生的热经由岛部以及传热部传递给导热垫，并从导热垫的露出面向外部散发。即，半导体芯片动作时产生的热不会充斥在半导体装置内，而有效地向外部散发。
另外，在基板上形成具有这样的开口部的阻焊层时，首先在基板上的整个面涂布阻焊剂。接着，在阻焊剂上转印具有与散热用开口部以及端子用开口部对应的开口部的掩模膜。然后，将该掩模膜作为掩模，通过图案形成(蚀刻)阻焊层，从而形成具有散热用开口部以及端子用开口部的阻焊层。
在掩模图案中，与散热用开口部对应的开口部的中心、和与端子用开口部对应的开口部的中心之间的距离为恒定。因此，将这样的掩模膜作为掩模而图案形成的、散热用开口部的中心与端子用开口部的中心之间的距离恒定。
因此，在将掩模膜转印到阻焊层上时，即使掩模膜相对基板被偏离转印，导热垫的从散热用开口部露出的部分的中心、与外部端子的从端子用开口部露出的部分的中心之间的距离也可以保持恒定。结果，由于在以导热垫为基准将半导体装置安装到安装基板上时，导热垫的从散热用开口部露出的部分的中心与安装基板的接点(land)之间的位置关系可以始终保持恒定，因此可以使外部端子与接点可靠地抵接。
优选上述传热部包含：贯通上述基板而形成的传热用开口部、被覆上述传热用开口部的侧面的传热层、和填充在上述传热用开口部的传热部件。
采用该结构，传热用开口部的侧面被传热层覆盖。并且，在传热用开口部中填充有传热部件。这样，如果填充了传热部件，则与将传热用开口部的内部设为空间的情况相比，可以提高散热性。
采用该结构，由于铜的传热系数高，因此通过填充含铜的材料作为传热部件，可以将从半导体芯片向岛屿传递的热更加有效地传递给导热垫。结果，可以使散热性进一步提高。
上述传热部也可以设置多个。
优选上述半导体装置进一步包含热端子，其被设置在上述导热垫的与配置上述基板一侧相反侧的面上，在将上述半导体装置安装到上述安装基板上时，与上述安装基板上的接地电极连接。
采用该结构，在将半导体装置安装到安装基板上时，热端子可与安装基板上的接地电极连接。通过设置热端子，可以经由岛部、传热部、导热垫以及热端子，将半导体芯片与接地电极电连接。结果，在将半导体装置安装到安装基板上时，可以将半导体芯片的背面设置成接地电位。因此，作为半导体芯片，可以采用嵌入了功率IC的半导体芯片等、将半导体芯片的背面设置为接地的芯片。并且，这种情况下，可以确保半导体芯片的良好动作(例如功率IC的动作)。进而，由于热端子与接地电极连接，因此向导热垫传递的热可以经由热端子逃向安装基板。
本发明的上述或者其它目的、特征以及效果，参照附图根据下述实施方式的说明便能明确
附图说明
图1是图解表示本发明的一个实施方式所涉及的半导体装置的结构的剖面图。
图2是图1所示的半导体装置的与安装基板对置一面的图解俯视图。
图3是具体表示热通道(thermal via)的放大图。
图4A是图解表示本发明的第二实施方式所涉及的半导体装置的结构的剖面图，表示形成了开口处无偏离的阻焊层(solder resist)的情况。
图4B是图解表示本发明的第二实施方式所涉及的半导体装置的结构的剖面图，表示形成了开口处发生偏离的阻焊层的情况。
图5是与图4A所示的半导体装置的安装基板对置一面的图解俯视图。
图6是图解表示图1所示的半导体装置的变形例所涉及的半导体装置的结构的剖面图。
图7是图6所示的半导体装置的与安装基板对置的面的图解俯视图。
图8是图解表示图4A所示的半导体装置的变形例所涉及的半导体装置的结构的剖面图。
图9是图8所示的半导体装置的与安装基板对置的面的图解俯视图。
具体实施方式
下面，参照附图详细说明本发明的实施方式。
图1为图解表示本发明的一个实施方式所涉及的半导体装置的结构的剖面图。并且，图2为图1所示的半导体装置的与安装基板对置的面的图解俯视图。
该半导体装置1是采用了BGA(Ball Grid Array)的半导体装置，具备：由绝缘性树脂(例如玻璃环氧树脂)构成的绝缘性基板5、搭载在绝缘性基板5上的半导体芯片3、和将半导体芯片3及绝缘性基板5与半导体芯片3对置的一面5A密封的密封树脂4。
在绝缘性基板5的一面5A上，形成岛部6和内部端子7。
岛部6由具有导电性以及传热性的金属材料(例如铜等)构成，在绝缘性基板5的一面5A的中央部，形成为俯视时具有与半导体芯片3相同大小的矩形薄板状。
内部端子7由与岛部6同样的金属材料(例如铜等)构成，按照包围岛部6的方式形成在绝缘性基板5的一面5A的周缘部。
并且，在岛部6上，借助例如由高熔点焊锡(熔点为260℃以上的焊锡)构成的粘合剂(未图示)可传热地键合着(芯片焊接，die bonding)半导体芯片3的背面。
在构成半导体芯片3的基体的半导体基板(例如硅基板)上，嵌入有例如功率IC(power IC)。并且，半导体芯片3的外表面由表面保护膜覆盖，多个焊盘(未图示)被设置成从表面保护膜露出的状态。该多个焊盘与各内部端子7通过例如由细金线构成的接合线8而连接(引线接合)，从而半导体芯片3的背面与岛部6按照可导通及可传热的方式连接，内部电路(未图示)经由接合线8可导通地与内部端子7连接。
另一方面，在绝缘性基板5的另一面5B形成有导热垫(thermal pad)9和外部端子10。
导热垫9由与岛部6同样的金属材料(例如铜等)构成，在绝缘性基板5的另一面5B的中央部(在隔着绝缘性基板5与岛部6对置的位置)，形成为与岛部6几乎相同的形状(平面形状以及厚度)。
外部端子10例如采用焊锡等金属材料形成为球状，被逐个配置在隔着绝缘性基板5与各内部端子7对置的位置。并且，如图2所示，外部端子10沿着绝缘性基板5的另一面5B的周缘部，按照包围导热垫9的方式排列。进而，外部端子10被设置成一部分从后述的阻焊层18突出的状态。
而且，在绝缘性基板5中形成有一个贯通岛部6与导热垫9之间的热通道11，作为用于以可传热的方式连接两者的传热部。
图3是具体表示热通道11的放大图。
在此，参照图3进行说明，热通道11具备：贯通绝缘性基板5而形成的传热用开口部12、作为导电导热层的镀层13a、13b以及13c、和填充在传热用开口部12的传热部件14。
传热用开口部12形成为，作为其开口厚度h相对开口宽度r之比的纵横(aspect)比为例如1.0～1.5。如果纵横比在该范围之内，则可以将传递给岛部6的热有效地传递给导热垫9，从而可以提高散热性。
镀层13是由利用了具有传热性的金属材料(例如铜等)的镀层而形成的层。
并且，镀层13是一体化形成镀层13a、镀层13b、和镀层13c的层，其中，镀层13a覆盖传热用开口部12的侧面，镀层13b形成在绝缘性基板5的一面5A中的传热用开口部12的周边部分，且构成为岛部6的一部分，镀层13c形成在绝缘性基板5的另一面5B中的传热用开口部12的周边部分，并构成为导热垫9的一部分。
传热部件14由具有传热性的材料构成，作为其材料，例如可列举具有传热性的金属材料(例如铜等)、实施了金属镀层的树脂、和使金属粒子分散在树脂成分中的材料等。作为传热部件14的材料，优选采用具有传热性的金属材料(例如铜)，更优选采用铜。由于铜的传热系数高，因此通过采用铜作为传热部件14的材料，可以将从半导体芯片3向岛部6传递的热有效地传递给导热垫9。结果，可以发挥更加良好的散热性。
并且，绝缘性基板5是由导体层33和导体层34组成的双面基板，其中导体层33包含形成在绝缘性基板5的一面5A上的岛部6，导体层34包含形成在绝缘性基板5的另一面5B上的导热垫9。因此，由于半导体芯片3所产生的热可以以距离1这样的短距离从岛部6传递至焊盘9，所以可以有效地散热。
再次参照图1以及图2，绝缘性基板5中，在内部端子7与外部端子10之间贯通形成有用于能够导通地连接两者的端子间连接孔15。
端子间连接孔15通过形成例如贯通绝缘性基板5的过孔16，并由导电部件17(例如铜)完全掩埋该通孔16内而形成。由此，内部端子7与外部端子10被电连接。
另外，在绝缘性基板5的另一面5B形成有阻焊层18。
阻焊层18具有：按照在与导热垫9的外周19之间形成间隙20的方式而开口的散热用开口部21、和按照使外部端子10露出的方式而开口的端子用开口部22。由于从散热用开口部21露出导热垫9，因此向导热垫9传递的热可向外部散发。即，半导体芯片3工作时产生的热不会充斥在半导体装置1内，而可以有效地向外部散发。
并且，该半导体装置1通过使绝缘性基板5的另一面5B侧与安装基板23对置，使外部端子10与安装基板23上的接点24连接，从而实现相对安装基板23的表面安装。即，绝缘性基板5的一面5A上的内部端子7与另一面5B上的外部端子10通过端子间连接孔15而电连接。因此，通过将外部端子10与安装基板23上的接点24连接，可以实现接点24与内部端子7之间的电连接，进而可以实现接点24与半导体芯片3之间的电连接，从而可借助从接点24供给的电力使半导体芯片3动作。
因半导体芯片3动作而产生的热，经由岛部6以及热通道11而传递给导热垫9，并从导热垫9的露出面9A向外部散发。因此，来自半导体芯片3的热不会充斥在半导体装置1内，而可以一边有效地向外部散发，一边使半导体芯片3动作。结果，例如可以降低部件的劣化与误动作等问题。
另外，在安装基板23上设置有接地电极30的情况下，也可以在导热垫9的露出面9A上设置例如由焊锡等金属材料构成的热端子31。
这种情况下，热端子31按照其下面的位置处于和外部端子10的下面位置相同的高度的方式形成。由此，在将半导体装置1安装于安装基板23时，热端子31可与安装基板23上的接地电极30连接。因此，可以经由岛部6、热通道11、导热垫9以及热端子31将半导体芯片3的背面与接地电极30电连接。结果，可以将半导体芯片3的背面设为接地电位。
因此，作为半导体芯片3可以采用例如嵌入了功率IC的半导体芯片等、将半导体芯片的背面作为接地面(ground)的芯片，这种情况下，可以确保半导体芯片3的良好动作(例如功率IC的动作)。进而，由于热端子31与接地电极30连接，因此向导热垫9传递的热可以经由热端子31逃向安装基板23。
图4A是图解表示本发明的第二实施方式所涉及的半导体装置的结构的剖面图，表示形成了开口处无偏离的阻焊层25(后述)的情况。图4B是图解表示本发明的第二实施方式所涉及的半导体装置的结构的剖面图，表示形成了开口处发生偏离的阻焊层25(后述)的情况。并且，图5是图4A所示的半导体装置的与安装基板对置的面的图解俯视图。另外，在图4A、图4B以及图5中，针对与上述图1以及图2所示的各部对应的部分，赋予和图1以及图2的情况相同的参照符号，关于相同的结构，省略其说明。
在图4A中，阻焊层25具有：按照使导热垫9的中央部28露出的方式而开口的散热用开口部27、和按照使外部端子10露出的方式而开口的端子用开口部29。
散热用开口部27的周缘部分35被配置在导热垫9的周缘部26上。
由于导热垫9从散热用开口部27露出，因此与图1所示的半导体装置1同样，可以将半导体芯片3产生的热有效散发。
并且，当在绝缘性基板5的另一面5B上形成具有这样的开口部(散热用开口部27以及端子用开口部29)的阻焊层25时，首先，在绝缘性基板5的另一面5B的整个面上涂布阻焊剂。接着，在阻焊层上转印具有与散热用开口部27以及端子用开口部29对应的开口部的掩模膜。然后，通过将该掩模膜作为掩模，图案形成(蚀刻)阻焊层，从而可形成具有散热用开口部27以及端子用开口部29的阻焊层25。
在掩模图案中，与散热用开口部27对应的开口部的中心、和与端子用开口部29对应的开口部的中心之间的距离恒定。因此，将这样的掩模膜作为掩模，图案形成后的散热用开口部27的中心、与端子用开口部29的中心之间的距离恒定。
因此，在将掩模膜转印到阻焊层上时，即使掩模膜相对绝缘性基板5被偏离转印而形成阻焊层25(参照图4B)，图4A中的导热垫9的从散热用开口部27露出的部分的中心a、和外部端子10的从端子用开口部29露出的部分的中心b之间的距离c，也会成为与图4B中的导热垫9的从散热用开口部27露出的部分的中心d、和外部端子10的从端子用开口部29露出的部分的中心e之间的距离f相同的距离。
即，可以使导热垫9的从散热用开口部27露出的部分的中心、与外部端子10的从端子用开口部29露出的部分的中心之间的距离恒定。
结果，在以导热垫9为基准将半导体装置1安装到安装基板23上时，由于可以使导热垫9的从散热用开口部27露出的部分的中心、与安装基板23的接点24之间的位置关系始终保持恒定，因此可以使外部端子10与接点24可靠地抵接。
另外，在本实施方式中，例如图6～图9所示，也可以将热通道11设为多个过孔导体32。
并且，在上述实施方式中，虽然岛部6俯视时具有与半导体芯片3相同的大小，但也可以将岛部6设置成俯视时的大小与半导体芯片3俯视时的大小相比更大，也可以相反设置成更小。
进而，虽然在上述实施方式中采取了采用BGA的半导体装置，但本发明也可以应用于在绝缘性基板5的另一面5B上排列多个触点(薄板状的外部端子)的采用了所谓LGA(land grid array)的半导体装置中。
虽然针对本发明的实施方式作了详细说明，但这些只是为了明确本发明的技术内容而采用的具体例，本发明不应限定解释为这些具体例，本发明的精神以及范围仅由权利要求的范围来限定。
本申请与2006年10月3日向日本特许厅提出的特愿2006-272126号对应，该申请的所有公开在此通过引用而被加入。

Claims (41)

1.一种半导体装置，具备：
树脂制的基板；
形成在所述基板的一面上的岛部；
键合在所述岛部上的半导体芯片；
形成在所述基板的所述一面上，并与所述半导体芯片电连接的内部端子；
形成在所述基板的与所述一面相反侧的另一面上，并与所述内部端子对置配置的外部端子；
贯通所述基板的所述一面与所述另一面之间而形成、可导通地连接所述内部端子与所述外部端子的端子间连接孔；
形成在所述基板的所述另一面上，并与所述岛部对置配置的导热垫；
贯通所述基板的所述一面与所述另一面之间而形成、可传热地连接所述岛部与所述导热垫的传热部；和
形成在所述基板的所述另一面上，并具有散热用开口部和端子用开口部的阻焊层，其中，所述散热用开口部按照在与所述导热垫的外周之间形成有间隙的方式开口，所述端子用开口部按照使所述外部端子露出的方式开口。
2.根据权利要求1所述的半导体装置，其特征在于，
所述传热部包含：
贯通所述基板而形成的传热用开口部；
被覆所述传热用开口部的侧面的传热层；和
填充在所述传热用开口部的传热部件。
3.根据权利要求2所述的半导体装置，其特征在于，
所述传热部件采用含铜的材料形成。
4.根据权利要求1所述的半导体装置，其特征在于，
所述传热部设置有多个。
5.根据权利要求1所述的半导体装置，其特征在于，
还包含热端子，其被设置在所述导热垫的与配置所述基板一侧相反侧的面上，在将所述半导体装置安装到安装基板上时，与所述安装基板上的接地电极连接。
6.一种半导体装置，具备：
树脂制的基板；
形成在所述基板的一面上的岛部；
键合在所述岛部上的半导体芯片；
形成在所述基板的所述一面上，并与所述半导体芯片电连接的内部端子；
形成在所述基板的与所述一面相反侧的另一面上，并与所述内部端子对置配置的外部端子；
贯通所述基板的所述一面与所述另一面之间而形成、可导通地连接所述内部端子与所述外部端子的端子间连接孔；
形成在所述基板的所述另一面上，并与所述岛部对置配置的导热垫；
与所述导热垫接触的热端子；
贯通所述基板的所述一面与所述另一面之间而形成、可传热地连接所述岛部与所述导热垫的传热部；和
形成在所述基板的所述另一面上，具有散热用开口部和端子用开口部，且所述散热用开口部的周缘部分被配置在所述导热垫的周缘部上的阻焊层，其中，所述散热用开口部按照使所述导热垫的中央部露出的方式开口，所述端子用开口部按照使所述外部端子露出的方式开口，
所述导热垫与所述热端子的合计高度，等于所述外部端子的高度。
7.根据权利要求6所述的半导体装置，其特征在于，
所述传热部包含：
贯通所述基板而形成的传热用开口部；
被覆所述传热用开口部的侧面的传热层；和
填充在所述传热用开口部的传热部件。
8.根据权利要求7所述的半导体装置，其特征在于，
所述传热部件采用含铜的材料形成。
9.根据权利要求6所述的半导体装置，其特征在于，
所述传热部设置有多个。
10.根据权利要求6所述的半导体装置，其特征在于，
所述热端子，在将所述半导体装置安装到安装基板上时，与所述安装基板上的接地电极连接。
11.根据权利要求1所述的半导体装置，其特征在于，
所述半导体装置还包含与所述导热垫接触的热端子，
所述导热垫与所述热端子的合计高度，等于所述外部端子的高度。
12.根据权利要求1所述的半导体装置，其特征在于，
俯视时，所述岛部具有与所述半导体芯片大致相同的尺寸。
13.根据权利要求1所述的半导体装置，其特征在于，
所述导热垫具有与所述岛部相同的平面形状或厚度。
14.根据权利要求2所述的半导体装置，其特征在于，
所述传热用开口部中，开口厚度与开口宽度之比即纵横比为1.0～1.5。
15.根据权利要求2所述的半导体装置，其特征在于，
所述传热部件由金属材料、镀金属后的树脂、树脂成分中分散了金属粒子的材料中的任一种构成。
16.根据权利要求15所述的半导体装置，其特征在于，
所述传热部件用包含铜的材料形成。
17.根据权利要求1所述的半导体装置，其特征在于，
所述半导体装置是BGA型半导体装置。
18.根据权利要求1所述的半导体装置，其特征在于，
所述基板是绝缘性基板。
19.根据权利要求18所述的半导体装置，其特征在于，
所述绝缘性基板包含玻璃环氧树脂基板。
20.根据权利要求1所述的半导体装置，其特征在于，
还包含密封树脂，其密封所述半导体芯片和所述基板上的与半导体芯片的对置面。
21.根据权利要求1所述的半导体装置，其特征在于，
所述半导体芯片通过焊锡与所述岛部连接。
22.根据权利要求1所述的半导体装置，其特征在于，
所述焊锡是具有260℃以上熔点的高熔点焊锡。
23.根据权利要求1所述的半导体装置，其特征在于，
还包含表面保护膜，其覆盖所述半导体芯片的最外面。
24.根据权利要求23所述的半导体装置，其特征在于，
还包含多个焊垫，其从所述表面保护膜中露出。
25.根据权利要求24所述的半导体装置，其特征在于，
所述半导体装置具有多个所述内部端子，
各所述焊垫通过接合线分别与所述内部端子连接。
26.根据权利要求1所述的半导体装置，其特征在于，
所述半导体芯片与所述岛部连接，并能导通。
27.根据权利要求1所述的半导体装置，其特征在于，
所述导热垫由与所述岛部的金属材料构成。
28.根据权利要求27所述的半导体装置，其特征在于，
所述金属材料包含铜。
29.根据权利要求1所述的半导体装置，其特征在于，
所述外部端子由金属材料形成球状。
30.根据权利要求1所述的半导体装置，其特征在于，
所述外部端子包含由焊锡构成的端子。
31.根据权利要求1所述的半导体装置，其特征在于，
所述外部端子配置在与所述内部端子相对的位置，二者之间具有所述基板。
32.根据权利要求1所述的半导体装置，其特征在于，
所述半导体装置具有多个外部端子，
多个所述外部端子通过排列而围住所述导热垫。
33.根据权利要求1所述的半导体装置，其特征在于，
所述外部端子从所述阻焊层突出。
34.根据权利要求1所述的半导体装置，其特征在于，
所述半导体装置具有多个所述外部端子，
多个所述外部端子沿所述基板的所述另一面的周边部配置。
35.根据权利要求1所述的半导体装置，其特征在于，
所述半导体芯片的背面与接地电位同电位。
36.根据权利要求1所述的半导体装置，其特征在于，
俯视观察时，所述岛部比所述半导体芯片大。
37.根据权利要求1所述的半导体装置，其特征在于，
俯视观察时，所述岛部比所述半导体芯片小。
38.根据权利要求1所述的半导体装置，其特征在于，
所述半导体装置是所述外部端子形成为薄板状的LGA型半导体装置。
39.根据权利要求38所述的半导体装置，其特征在于，
所述半导体装置具有多个所述外部端子，
多个所述外部端子排列在所述基板的所述另一面。
40.根据权利要求1所述的半导体装置，其特征在于，
所述外部端子共设有16个。
41.根据权利要求1所述的半导体装置，其特征在于，
所述间隙形成在所述导热垫的整个周围，使所述导热垫的侧面及所述基板的所述另一面露出。
CN2007101613741A 2006-10-03 2007-09-28 半导体装置 Active CN101159254B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-272126 2006-10-03
JP2006272126 2006-10-03
JP2006272126A JP2008091714A (ja) 2006-10-03 2006-10-03 半導体装置

Publications (2)

Publication Number Publication Date
CN101159254A CN101159254A (zh) 2008-04-09
CN101159254B true CN101159254B (zh) 2012-04-25

Family

ID=39307270

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101613741A Active CN101159254B (zh) 2006-10-03 2007-09-28 半导体装置

Country Status (5)

Country Link
US (1) US7825498B2 (zh)
JP (1) JP2008091714A (zh)
KR (1) KR20080031119A (zh)
CN (1) CN101159254B (zh)
TW (1) TW200822323A (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006132151A1 (ja) * 2005-06-06 2006-12-14 Rohm Co., Ltd. インタポーザおよび半導体装置
JP2011018807A (ja) * 2009-07-09 2011-01-27 Toyota Motor Corp パワーモジュール
US8897046B2 (en) 2009-12-25 2014-11-25 Rohm Co., Ltd. DC voltage conversion module, semiconductor module, and method of making semiconductor module
JP5769058B2 (ja) * 2011-03-29 2015-08-26 大日本印刷株式会社 半導体装置および半導体装置の製造方法
JP2013149674A (ja) * 2012-01-17 2013-08-01 Denso Corp モールドパッケージおよびその製造方法
US9136341B2 (en) 2012-04-18 2015-09-15 Rf Micro Devices, Inc. High voltage field effect transistor finger terminations
US9124221B2 (en) 2012-07-16 2015-09-01 Rf Micro Devices, Inc. Wide bandwidth radio frequency amplier having dual gate transistors
US9142620B2 (en) 2012-08-24 2015-09-22 Rf Micro Devices, Inc. Power device packaging having backmetals couple the plurality of bond pads to the die backside
US9917080B2 (en) 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
US8988097B2 (en) 2012-08-24 2015-03-24 Rf Micro Devices, Inc. Method for on-wafer high voltage testing of semiconductor devices
US9202874B2 (en) 2012-08-24 2015-12-01 Rf Micro Devices, Inc. Gallium nitride (GaN) device with leakage current-based over-voltage protection
US9129802B2 (en) 2012-08-27 2015-09-08 Rf Micro Devices, Inc. Lateral semiconductor device with vertical breakdown region
US9070761B2 (en) 2012-08-27 2015-06-30 Rf Micro Devices, Inc. Field effect transistor (FET) having fingers with rippled edges
US9325281B2 (en) 2012-10-30 2016-04-26 Rf Micro Devices, Inc. Power amplifier controller
JP5788854B2 (ja) * 2012-11-15 2015-10-07 シライ電子工業株式会社 回路基板
CN104418286A (zh) * 2013-09-04 2015-03-18 苏州霞光电子科技有限公司 一种低应力mems传感器芯片的基板结构及制造方法
US10431564B2 (en) 2014-01-27 2019-10-01 Mediatek Inc. Structure and formation method of chip package structure
JP6420561B2 (ja) * 2014-03-31 2018-11-07 京セラ株式会社 印刷配線板およびその製造方法
TWI556364B (zh) * 2014-04-03 2016-11-01 南茂科技股份有限公司 晶片封裝結構及其製作方法
TWI543308B (zh) * 2014-04-16 2016-07-21 Viking Tech Corp Electronic packaging structure and its ceramic substrate
US9455327B2 (en) 2014-06-06 2016-09-27 Qorvo Us, Inc. Schottky gated transistor with interfacial layer
US9536803B2 (en) 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
KR102486558B1 (ko) * 2015-06-24 2023-01-10 삼성전자주식회사 회로 기판 및 이를 구비한 반도체 패키지
JP6610497B2 (ja) * 2016-10-14 2019-11-27 オムロン株式会社 電子装置およびその製造方法
US11676880B2 (en) 2016-11-26 2023-06-13 Texas Instruments Incorporated High thermal conductivity vias by additive processing
US11004680B2 (en) 2016-11-26 2021-05-11 Texas Instruments Incorporated Semiconductor device package thermal conduit
US10529641B2 (en) 2016-11-26 2020-01-07 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure over interconnect region
US10861763B2 (en) 2016-11-26 2020-12-08 Texas Instruments Incorporated Thermal routing trench by additive processing
US10811334B2 (en) 2016-11-26 2020-10-20 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure in interconnect region
US10256188B2 (en) 2016-11-26 2019-04-09 Texas Instruments Incorporated Interconnect via with grown graphitic material
CN106449372B (zh) * 2016-11-28 2019-04-30 新昌县诺趣智能科技有限公司 一种mim电容器结构的制造方法
JP6349438B1 (ja) * 2017-05-12 2018-06-27 株式会社セイコーアドバンス 絶縁性遮光用印刷インキおよび絶縁性部材
CN111092023B (zh) * 2018-10-23 2021-10-19 碁鼎科技秦皇岛有限公司 封装基板及其制作方法
KR102149387B1 (ko) * 2019-02-13 2020-08-28 삼성전기주식회사 전자 소자 모듈
FR3109466A1 (fr) * 2020-04-16 2021-10-22 Stmicroelectronics (Grenoble 2) Sas Dispositif de support d’une puce électronique et procédé de fabrication correspondant

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3174393B2 (ja) * 1992-04-24 2001-06-11 シチズン時計株式会社 電子部品搭載用基板の製造方法
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
JPH06339596A (ja) * 1993-05-31 1994-12-13 Sanyo Electric Co Ltd 衣類乾燥機
US5741729A (en) * 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
US5798909A (en) * 1995-02-15 1998-08-25 International Business Machines Corporation Single-tiered organic chip carriers for wire bond-type chips
JP3211746B2 (ja) * 1997-09-19 2001-09-25 株式会社デンソー 電子部品の実装構造
JPH11154717A (ja) 1997-11-20 1999-06-08 Citizen Watch Co Ltd 半導体装置
JP2001102707A (ja) * 1999-09-28 2001-04-13 Hitachi Aic Inc プリント配線板
JP4618464B2 (ja) 1999-12-28 2011-01-26 日立化成工業株式会社 接着剤組成物、これを用いた接着フィルム、半導体チップ搭載用基板及び半導体装置
US6906414B2 (en) * 2000-12-22 2005-06-14 Broadcom Corporation Ball grid array package with patterned stiffener layer
JP2003092379A (ja) * 2001-09-18 2003-03-28 Hitachi Ltd 半導体装置
US6657296B2 (en) * 2001-09-25 2003-12-02 Siliconware Precision Industries Co., Ltd. Semicondctor package
US7138711B2 (en) * 2002-06-17 2006-11-21 Micron Technology, Inc. Intrinsic thermal enhancement for FBGA package
US7126210B2 (en) * 2003-04-02 2006-10-24 Stmicroelectronics, Inc. System and method for venting pressure from an integrated circuit package sealed with a lid
JP2005183879A (ja) * 2003-12-24 2005-07-07 Sumitomo Metal Electronics Devices Inc 高放熱型プラスチックパッケージ

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2006-339596A 2006.12.14
JP特开平11-154717A 1999.06.08
同上.

Also Published As

Publication number Publication date
CN101159254A (zh) 2008-04-09
TW200822323A (en) 2008-05-16
JP2008091714A (ja) 2008-04-17
KR20080031119A (ko) 2008-04-08
US20080179737A1 (en) 2008-07-31
US7825498B2 (en) 2010-11-02

Similar Documents

Publication Publication Date Title
CN101159254B (zh) 半导体装置
CN101194360B (zh) 接插件及半导体装置
US7217998B2 (en) Semiconductor device having a heat-dissipation member
US7476965B2 (en) Electronic device with integrated heat distributor
CN100466242C (zh) 电子回路装置
CN101594730B (zh) 具有导热结构的电路板
US20090115050A1 (en) Interposer And Semiconductor Device
US7906845B1 (en) Semiconductor device having reduced thermal interface material (TIM) degradation and method therefor
US6130477A (en) Thin enhanced TAB BGA package having improved heat dissipation
KR20030096461A (ko) 고전압용 ｂｇａ 패키지와 그에 사용되는 히트 스프레더및 제조방법
KR100788858B1 (ko) 집적 회로 패키지의 구조물 및 어셈블리 방법
CN101322450A (zh) 具有内部散热结构的ic封装
TWI237291B (en) Semiconductor device
JP2973646B2 (ja) ベアチップｌｓｉの実装構造
US6437430B2 (en) Semiconductor apparatus and frame used for fabricating the same
US6472759B1 (en) Ball grid array type semiconductor device
US6747352B1 (en) Integrated circuit having multiple power/ground connections to a single external terminal
CN101740408B (zh) 开窗型半导体封装件的制法
CN101615607A (zh) 芯片封装结构
TWI281738B (en) Structure and assembly method of IC packaging
JP3296168B2 (ja) 半導体装置
US20230046699A1 (en) Circuit board structure
US7939951B2 (en) Mounting substrate and electronic apparatus
JP3117688B2 (ja) 表面実装用の半導体パッケージ
JP2001267460A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant