CN100373599C - 无凸块式芯片封装体 - Google Patents

无凸块式芯片封装体 Download PDF

Info

Publication number
CN100373599C
CN100373599C CNB200510108095XA CN200510108095A CN100373599C CN 100373599 C CN100373599 C CN 100373599C CN B200510108095X A CNB200510108095X A CN B200510108095XA CN 200510108095 A CN200510108095 A CN 200510108095A CN 100373599 C CN100373599 C CN 100373599C
Authority
CN
China
Prior art keywords
chip
those
disposed
lug type
connecting pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB200510108095XA
Other languages
English (en)
Other versions
CN1773696A (zh
Inventor
何昆耀
宫振越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CNB200510108095XA priority Critical patent/CN100373599C/zh
Publication of CN1773696A publication Critical patent/CN1773696A/zh
Application granted granted Critical
Publication of CN100373599C publication Critical patent/CN100373599C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

本发明是关于一种无凸块式芯片封装体，包括一支撑元件、一芯片、一填充金属层以及一内连线结构。支撑元件具有一支撑面及一凹陷。芯片配置于凹陷内，芯片具有多数个芯片接垫，其配置于芯片的一主动面上，且主动面朝上。此外，填充金属层填充于芯片与凹陷之间所构成的一空间。另外，内连线结构配置于芯片的主动面与支撑元件的支撑面的上方，内连线结构具有一内部线路与多数个接点接垫，且这些接点接垫配置于内连线结构的一接点面上，而这些芯片接垫中的至少一个芯片接垫与这些接点接垫中的至少一个接点接垫是藉由内部线路而相电性连接。

Description

无凸块式芯片封装体
技术领域
本发明涉及一种芯片封装体，特别是涉及一种无凸块式芯片封装体。
背景技术
随着电子技术的日新月异，为强化电子元件的高速处理化、多功能化、高积集化(integration)、小型轻量化及低价化等多方面的要求，于是芯片封装技术也跟着朝向微型化及高密度化发展。现有习知的球脚格状阵列(ball grid array，BGA)封装技术经常采用封装基板(package substrate)作为集成电路芯片(IC chip)的承载器(carrier)，接着利用覆晶接合(flipchip bonding)或打线接合(wire bonding)等电性连接技术将芯片电性连接至封装基板的顶面，然后将多颗焊球(solder ball)以面阵列(areaarray)方式配置于封装基板的底面。因此，芯片得以经由封装基板的内部线路及其底部的多个焊球，而电性连接至下一层级的电子装置，例如印刷电路板等。
然而，由于现有习知的BGA封装技术必须利用高布线密度(high layoutdensity)的封装基板，并搭配覆晶接合或打线接合等电性连接技术，因而造成信号传输路径过长。因此，目前已经发展出一种无凸块式增层(bumpless build-up layer，BBUL)的芯片封装技术，其省略覆晶接合或打线接合的制程，而直接在芯片上制作一多层内连线结构(multi-layeredinterconnection structure)，并以面阵列方式，在多层内连线结构上制作焊球或针脚等电性接点，用以电性连接至下一层级的电子装置。
请参阅图1所示，其绘示现有习知的一种无凸块式芯片封装体的剖面示意图。现有习知无凸块式芯片封装体100包括一散热片(heat spreader)110、一芯片120、一导热黏着层130、一内连线结构140以及多数个焊球150。散热片110具有一支撑面112与一凹陷114。芯片120配置于凹陷114内且具有多数个芯片接垫122，其中这些芯片接垫122配置于芯片110的一主动面124上，且主动面124暴露于凹陷114外。由图1可知，芯片120藉由导热黏着层130而黏着于凹陷114内。
内连线结构140配置于芯片120的主动面124与散热片110的支撑面112上，内连线结构140具有一内部线路142与多数个接点接垫144，且这些接点接垫144配置于内连线结构140的一接点面146上，而这些芯片接垫122的至少其中之一与这些接点接垫144的至少其中之一是藉由内部线路142而相电性连接。
另外，内连线结构140包括多数个介电层148、多数个导电孔道(conductive via)142a与多数个线路层142b。这些导电孔道142a与这些线路层142b构成上述的内部线路142。详言之，这些导电孔道142a的至少其中之一与这些芯片接垫122的至少其中之一相电性连接，且这些导电孔道142a分别贯穿这些介电层148，而这些介电层148与这些线路层142b彼此交错配置。由图1可知，两个线路层142b之间是藉由至少一个导电孔道142a而彼此互相电性连接，且这些焊球150配置在这些接点接垫144上，用以电性连接至下一层级的电子装置(未绘示)。值得注意的是，在形成内连线结构140之前或同时，介电层148的一部份会填充于芯片120的侧面与散热片110的凹陷114的侧壁之间所构成的空间S内，用以固定芯片120与凹陷114之间的相对位置。
然而，由于位于芯片120与凹陷114之间的介电材料的导热性(heatconductivity)不佳，因此芯片120运作时所产生的热，主要藉由位于芯片120的背面的导热黏着层130而传导至散热片110，所以现有习知无凸块式芯片封装体100整体的导热性不佳。此外，上述介电材料也不易填充于芯片120的侧面与凹陷114的侧壁之间的空间S内。另外，上述介电材料的热膨胀系数(coefficient of thermal expansion，CTE)与散热片110和芯片120的热膨胀系数并不匹配，因此会有热应力(thermal stress)残留于介电材料中。由上述可知，现有习知无凸块式芯片封装体100实有改进的必要。
发明内容
本发明的目的在于，提供一种新型结构的无凸块式芯片封装体，所要解决的技术问题是使其可以提升散热效率且解决热膨胀系数不匹配的问题，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种无凸块式芯片封装体，其包括：一支撑元件，具有一支撑面及一凹陷；一芯片，配置于该凹陷内，该芯片具有多数个芯片接垫，其配置于该芯片的一主动面上，且该主动面朝上；一填充金属层，填充于该芯片与该凹陷之间所构成的一空间；以及一内连线结构，配置于该芯片的该主动面与该支撑元件的该支撑面的上方，该内连线结构具有一内部线路与多数个接点接垫，且该些接点接垫配置于该内连线结构的一接点面上，而该些芯片接垫中的至少一个芯片接垫与该些接点接垫中的至少一个接点接垫是藉由该内部线路而相电性连接。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的无凸块式芯片封装体，更包括一图案化金属层，配置于该芯片的该主动面与该支撑元件的该支撑面上，并位于该内连线结构之下，且暴露出各该芯片接垫的部分。
前述的无凸块式芯片封装体，其中所述的图案化金属层具有多数个开口与多数个导电部，各该导电部对应配置于各该芯片接垫上且对应位于各该开口内，而各该开口则对应位于各该芯片接垫上以暴露出各该芯片接垫及各该导电部。
前述的无凸块式芯片封装体，其中所述的内连线结构包括：多数个介电层；多数个导电孔道，分别贯穿该些介电层，其中该些导电孔道中的至少一个导电孔道与该些芯片接垫中的至少一个芯片接垫相电性连接；以及多数个线路层，与该些介电层为交错配置，且该些线路层与该些导电孔道构成该内部线路，而两该些线路层之间藉由该些导电孔道中的至少一个导电孔道而相电性连接。
前述的无凸块式芯片封装体，其中所述的支撑元件为散热元件。
前述的无凸块式芯片封装体，其中所述的支撑元件的材质为金属。
前述的无凸块式芯片封装体，更包括一导热黏着层，配置于该芯片的相对于该主动面的一背面与相对应的该凹陷的一底面之间，且该芯片藉由该导热黏着层而黏着于该凹陷内，而该导热黏着层的材质为焊料、合金金属或导热胶。
前述的无凸块式芯片封装体，更包括多数个电性接点，分别配置于该些接点接垫上，且该些电性接点为导电球、导电针脚或导电柱。
前述的无凸块式芯片封装体，其中所述的芯片更具有一保护层，其配置于该主动面上，并位于该内连线结构之下，且暴露出各该芯片接垫。
前述的无凸块式芯片封装体，更包括一焊罩层，其配置于该内连线结构的该接点面上，且暴露出各该接点接垫。
基于上述目的或其他目的，本发明提出一种无凸块式芯片封装体，包括一支撑元件、一芯片、一填充金属层以及一内连线结构。支撑元件具有一支撑面及一凹陷。芯片配置于凹陷内，芯片具有多数个芯片接垫，其配置于芯片的一主动面上，且主动面朝上。此外，填充金属层填充于芯片与凹陷之间所构成的一空间。另外，内连线结构配置于芯片的主动面与支撑元件的支撑面的上方，内连线结构具有一内部线路与多数个接点接垫，且这些接点接垫配置于内连线结构的一接点面上，而这些芯片接垫中的至少一个芯片接垫与这些接点接垫中的至少一个接点接垫是藉由内部线路而相电性连接。
基于上述，由于本发明的填充于芯片与凹陷之间的填充金属层其材质采用金属，因此当芯片运作产生多余热能时，此填充金属层可以提升芯片与支撑元件之间的热传效率。此外，由于本发明的填充金属层可以电镀、溅镀或金属沉积等方式填充形成于芯片与凹陷之间，因此与现有习知相较，填充金属层更容易填充于芯片与凹陷之间。另外，由于本发明的填充金属层的热膨胀系数与芯片以及支撑元件的热膨胀系数相似，因此可减少本发明的填充金属层与芯片以及支撑元件之间的热膨胀量不匹配的现象，以降低热应力的残留。
借由上述技术方案，本发明无凸块式芯片封装体至少具有下列优点：
(一)由于本发明的填充于芯片与凹陷之间的填充金属层其材质采用金属，因此当芯片运作产生多余热能时，此填充金属层可以提升芯片与支撑元件之间的热传效率；
(二)由于本发明的填充金属层可以电镀、溅镀或金属沉积等的方式填充形成于芯片与凹陷之间，因此与现有习知相较，填充金属层更容易填充于芯片与凹陷之间；
(三)由于本发明的填充金属层的热膨胀系数与芯片以及支撑元件的热膨胀系数相似，因此可减少本发明的填充金属层与芯片以及支撑元件之间的热膨胀量不匹配的现象，以降低热应力的残留。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1绘示现有习知的一种无凸块式芯片封装体的剖面示意图。
图2A至图2D绘示本发明一实施例的无凸块式芯片封装体制程的剖面示意图。
图3绘示图2C的开口与导电部的俯视示意图。
图4绘示本发明另一实施例的无凸块式芯片封装体的剖面示意图。
100：现有习知无凸块式芯片封装体
110：散热片            112、212、312：支撑面
114、214：凹陷         120、220、320：芯片
122、222：芯片接垫     124、224、324：主动面
130：导热黏着层        140、240、340：内连线结构
142、242：内部线路     142a、242a：导电孔道
142b、242b：线路层     144、244：接点接垫
146、246：接点面       148、248：介电层
150：焊球
200、300：本发明的无凸块式芯片封装体
210、310：支撑元件     214a：凹陷的底面
214b：凹陷的侧壁      226：芯片的背面
228：芯片的侧面       230：填充金属层
250：电性接点         A：导热黏着层
B：导电部             M：图案化导电层
0：开口               P：保护层
S：空间               SM：焊罩层
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的无凸块式芯片封装体其具体实施方式、结构、特征及其功效，详细说明如后。
图2A至图2D绘示本发明一实施例的无凸块式芯片封装体制程的剖面示意图。请先参阅图2A所示，首先，提供一支撑元件210。支撑元件210具有一支撑面212及一凹陷214。在本实施例中，支撑元件210例如为一散热片，且其材质例如为金属。
接着，提供一芯片220，芯片220具有多数个芯片接垫222，其配置于芯片220的一主动面224上。在本实施例中，芯片220更可具有一保护层(protection layer)P，其形成于主动面224上，且暴露出各个芯片接垫222。保护层P用以保护芯片220的内部线路(图2A未绘示)，以避免芯片220的内部线路受外界湿气、温度或外力的作用而破坏。
接着，请参阅图2A与图2B所示，使芯片220配置于凹陷214内，并使得主动面224朝上。在本实施例中，芯片220的相对于主动面224的一背面226例如是藉由一导热黏着层(heat-conductive adhesion layer)A而相对应黏着于凹陷214的一底面214a上，且导热黏着层A的材质可为焊料、合金金属或导热胶。
再者，请参阅图2B与图2C所示，芯片220的至少一侧面228与相对应的凹陷214的至少一侧壁214b之间构成一空间S，在此，形成一填充金属层(metal-filled layer)230于此空间S内。形成填充金属层230的方式可以电解电镀(electrolytic plating)、溅镀(sputtering)或金属沉积(metal deposition)等方式将金属粒子沉积于空间S内进而填满空间S。
在本实施例中，填充金属层230采用金属材质，例如元素金属或合金金属，其具有导热性佳的特性，故可提升芯片220与支撑元件210之间的热传效率。再者，支撑元件210的热膨胀系数(coefficient of thermalexpansion)可设定与填充金属层230的膨胀系数相同或相近，因此可减少芯片220与支撑元件210之间的热膨胀量不匹配的现象，以降低热应力的残留。
再来，请参阅图2C所示，可形成一图案化导电层(patternedconductive layer)M于芯片220的主动面224与支撑元件210的支撑面212上，并暴露出各个芯片接垫222的部分。图案化金属层M例如具有多数个开口0与多数个导电部(conductive part)B，各个导电部B对应配置于各个芯片接垫222上且对应位于各个开口0内，而各个开口0则暴露出对应的各个芯片接垫222并用以与对应的各个导电部B作电气绝缘。请参阅图3与图2C所示，其中图3绘示图2C的开口与导电部的俯视示意图，本实施例中，开口0例如为圆筒形开口，而导电部B的外型则例如为圆柱形，且两者例如形成一环状沟槽(ring trench)。
上述形成图案化金属层M的方式例如于芯片220的主动面224与支撑元件210的支撑面212上先电镀形成一金属层(图2C未绘示)，再对此金属层进行微影(photolithography)与蚀刻(etching)制程以形成图案化金属层M。必须说明的是，图案化金属层M与填充金属层230的材质与电镀制程可以相同，因此可于形成填充金属层230后直接继续进行电镀以形成上述的金属层。
然后，请参阅图2D所示，形成一内连线结构240于芯片220的主动面224与支撑元件210的支撑面212的上方。内连线结构240具有一内部线路242与多数个接点接垫244。这些接点接垫244配置于内连线结构240的一接点面246上，而这些芯片接垫222的至少其中之一与这些接点接垫244的至少其中之一是藉由内部线路242而相电性连接。
上述内连线结构240例如是以以增层(build-up)的方式形成于图案化金属层M上。进言之，在图案化金属层M上依序形成介电层248、贯穿介电层248的至少一导电孔道242a，以及与导电孔道242a相电性连接的线路层242b，如此依设计需求进行上述步骤一至数次即可形成内连线结构240。本实施例中，内连线结构240例如包括多数个介电层248、多数个导电孔道242a与多数个线路层242b，而这些导电孔道242a与这些线路层242b构成内部线路242。由图2D可知，这些导电孔道242a的至少其中之一与这些芯片接垫222的至少其中一相电性连接，且这些个线路层242b与这些介电层248为交错配置，而两线路层242b之间藉由这些导电孔道242a的至少其中之一而相电性连接。在此必须说明的是，因为这些接点接垫244的制程是相同于这些线路层242b，所以这些接点接垫244与这些线路层242b的最外层可属于同一图案化导电层，换言之，这些接点接垫244与这些线路层242b的最外层可藉由对于一导电层(图2D未绘示)进行微影与线路成形制程而同时形成。
接着，请参阅图2D所示，可形成一焊罩层(solder mask layer)SM于内连线结构240的接点面246上，且暴露出各个接点接垫244。焊罩层SM用以保护内连线结构240的内部线路242，以避免内部线路242受外界湿气、温度或外力的作用而破坏。最后，可分别于这些接点接垫244上形成一电性接点250，用以电性连接至下一层级的电子装置(图2D未绘示)。在本实施例中，这些电性接点250例如为导电球(conductive ball)，但亦可为导电针脚(conductive pin)或导电柱(conductive column)。经由上述步骤，本实施例的无凸块式芯片封装体200即可形成。
值得一提的是，在未将多个电性接点250分别配置至这些接点接垫244上的情况下，这些接点接垫244可应用于垫格阵列(land grid array，LGA)类型的信号输出入介面。此外，这些电性接点250若为导电球，则用以提供球格阵列(ball grid array，BGA)类型的信号输出入介面。另外，若这些电性接点250是导电针脚，则用以提供针格阵列(pin grid array，PGA)类型的信号输出入介面；若这些电性接点250为导电柱，则用以提供柱格阵列(column grid array，CGA)类型的信号输出入介面。
请参阅图4所示，其绘示本发明另一实施例的无凸块式芯片封装体的剖面示意图。本实施例与上述实施例不同处在于，无凸块式芯片封装体300不包括图案化金属层M(见图2D)，因此在制程中，可先形成如图2D的图案化金属层M后再移除或直接省略上述形成图案化金属层M的步骤。由图4可知，无凸块式芯片封装体300的内连线结构340可直接配置于支撑元件310、芯片320与填充金属层330上。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种无凸块式芯片封装体，其特征在于其包括：
一支撑元件，具有一支撑面及一凹陷；
一芯片，配置于该凹陷内，该芯片具有多数个芯片接垫，其配置于该芯片的一主动面上，且该主动面朝上；
一填充金属层，填充于该芯片与该凹陷之间所构成的一空间；以及
一内连线结构，配置于该芯片的该主动面与该支撑元件的该支撑面的上方，该内连线结构具有一内部线路与多数个接点接垫，且该些接点接垫配置于该内连线结构的一接点面上，而该些芯片接垫中的至少一个芯片接垫与该些接点接垫中的至少一个接点接垫是藉由该内部线路而相电性连接。
2.根据权利要求1所述的无凸块式芯片封装体，其特征在于更包括一图案化金属层，配置于该芯片的该主动面与该支撑元件的该支撑面上，并位于该内连线结构之下，且暴露出各该芯片接垫的部分。
3.根据权利要求2所述的无凸块式芯片封装体，其特征在于其中所述的图案化金属层具有多数个开口与多数个导电部，各该导电部对应配置于各该芯片接垫上且对应位于各该开口内，而各该开口则对应位于各该芯片接垫上以暴露出各该芯片接垫及各该导电部。
4.根据权利要求1所述的无凸块式芯片封装体，其特征在于其中所述的内连线结构包括：
多数个介电层；
多数个导电孔道，分别贯穿该些介电层，其中该些导电孔道中的至少一个导电孔道与该些芯片接垫中的至少一个芯片接垫相电性连接；以及
多数个线路层，与该些介电层为交错配置，且该些线路层与该些导电孔道构成该内部线路，而两该些线路层之间藉由该些导电孔道中的至少一个导电孔道而相电性连接。
5.根据权利要求1所述的无凸块式芯片封装体，其特征在于其中所述的支撑元件为散热元件。
6.根据权利要求1所述的无凸块式芯片封装体，其特征在于其中所述的支撑元件的材质为金属。
7.根据权利要求1所述的无凸块式芯片封装体，其特征在于更包括一导热黏着层，配置于该芯片的相对于该主动面的一背面与相对应的该凹陷的一底面之间，且该芯片藉由该导热黏着层而黏着于该凹陷内，而该导热黏着层的材质为焊料、合金金属或导热胶。
8.根据权利要求1所述的无凸块式芯片封装体，其特征在于更包括多数个电性接点，分别配置于该些接点接垫上，且该些电性接点为导电球、导电针脚或导电柱。
9.根据权利要求1所述的无凸块式芯片封装体，其特征在于其中所述的芯片更具有一保护层，其配置于该主动面上，并位于该内连线结构之下，且暴露出各该芯片接垫。
10.根据权利要求1所述的无凸块式芯片封装体，其特征在于更包括一焊罩层，其配置于该内连线结构的该接点面上，且暴露出各该接点接垫。
CNB200510108095XA 2005-09-29 2005-09-29 无凸块式芯片封装体 Active CN100373599C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB200510108095XA CN100373599C (zh) 2005-09-29 2005-09-29 无凸块式芯片封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB200510108095XA CN100373599C (zh) 2005-09-29 2005-09-29 无凸块式芯片封装体

Publications (2)

Publication Number Publication Date
CN1773696A CN1773696A (zh) 2006-05-17
CN100373599C true CN100373599C (zh) 2008-03-05

Family

ID=36760559

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200510108095XA Active CN100373599C (zh) 2005-09-29 2005-09-29 无凸块式芯片封装体

Country Status (1)

Country Link
CN (1) CN100373599C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021984A (zh) * 2013-01-04 2013-04-03 日月光半导体制造股份有限公司 晶圆级封装构造及其制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0541471A (ja) * 1991-08-07 1993-02-19 Hitachi Ltd 半導体集積回路装置
JPH0595053A (ja) * 1991-10-02 1993-04-16 Hitachi Ltd 半導体集積回路装置
JPH05226487A (ja) * 1992-02-14 1993-09-03 Nec Corp 半導体装置
JPH0661383A (ja) * 1992-08-11 1994-03-04 Fujitsu Ltd 半導体装置
JPH06232289A (ja) * 1993-02-08 1994-08-19 Nec Corp チップキャリア及びその製造方法
JPH0831966A (ja) * 1994-07-15 1996-02-02 Hitachi Ltd 半導体集積回路装置
JPH08335652A (ja) * 1995-06-09 1996-12-17 Mitsubishi Materials Corp パワーモジュール用基板及びその製造方法
JP2001044307A (ja) * 1999-07-26 2001-02-16 Hitachi Ltd 半導体装置およびその製造方法
US20010050428A1 (en) * 2000-03-17 2001-12-13 Hideko Ando Semiconductor device and a method of manufacturing the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0541471A (ja) * 1991-08-07 1993-02-19 Hitachi Ltd 半導体集積回路装置
JPH0595053A (ja) * 1991-10-02 1993-04-16 Hitachi Ltd 半導体集積回路装置
JPH05226487A (ja) * 1992-02-14 1993-09-03 Nec Corp 半導体装置
JPH0661383A (ja) * 1992-08-11 1994-03-04 Fujitsu Ltd 半導体装置
JPH06232289A (ja) * 1993-02-08 1994-08-19 Nec Corp チップキャリア及びその製造方法
JPH0831966A (ja) * 1994-07-15 1996-02-02 Hitachi Ltd 半導体集積回路装置
JPH08335652A (ja) * 1995-06-09 1996-12-17 Mitsubishi Materials Corp パワーモジュール用基板及びその製造方法
JP2001044307A (ja) * 1999-07-26 2001-02-16 Hitachi Ltd 半導体装置およびその製造方法
US20010050428A1 (en) * 2000-03-17 2001-12-13 Hideko Ando Semiconductor device and a method of manufacturing the same

Also Published As

Publication number Publication date
CN1773696A (zh) 2006-05-17

Similar Documents

Publication Publication Date Title
US10354984B2 (en) Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
US9214403B2 (en) Stacked semiconductor package
US7422978B2 (en) Methods of manufacturing interposers with flexible solder pad elements
CN101515554B (zh) 半导体器件的制造方法、半导体器件以及配线基板
US7786591B2 (en) Die down ball grid array package
US7396700B2 (en) Method for fabricating thermally enhanced semiconductor device
TWI283462B (en) Bumpless chip package and fabricating process thereof
CN101276809B (zh) 半导体器件及其制造方法
CN101594730B (zh) 具有导热结构的电路板
CN101295683A (zh) 改善散热与接地屏蔽功能的半导体装置封装结构及其方法
US20170025393A1 (en) Thermally enhanced face-to-face semiconductor assembly with heat spreader and method of making the same
US20170194300A1 (en) Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
US20210020577A1 (en) Semiconductor package and manufacturing method thereof
KR20120095357A (ko) 전자 디바이스, 전자 장치, 전자 디바이스 제조 방법
US20180374827A1 (en) Semiconductor assembly with three dimensional integration and method of making the same
US20100019374A1 (en) Ball grid array package
US7109573B2 (en) Thermally enhanced component substrate
US20150049443A1 (en) Chip arrangement
US20050258533A1 (en) Semiconductor device mounting structure
US6954360B2 (en) Thermally enhanced component substrate: thermal bar
CN100373599C (zh) 无凸块式芯片封装体
CN1560911B (zh) 电路载板的制造方法
US7190056B2 (en) Thermally enhanced component interposer: finger and net structures
TWI611530B (zh) 具有散熱座之散熱增益型面朝面半導體組體及製作方法
JP2005026373A (ja) 放熱構造を備えた電子部品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant