DE69711735T2

DE69711735T2 - Gedruckte Schaltungsplatte oder Halbleitervorrichtung mit anisotrop leitenden Platten

Info

Publication number: DE69711735T2
Application number: DE69711735T
Authority: DE
Inventors: Masatoshi Akagawa
Original assignee: Shinko Electric Industries Co Ltd
Current assignee: Shinko Electric Industries Co Ltd
Priority date: 1996-01-19
Filing date: 1997-01-17
Publication date: 2002-11-21
Anticipated expiration: 2017-01-18
Also published as: US5886415A; US6121688A; KR100274333B1; EP0786808A1; DE69711735D1; KR970061017A; EP0786808B1

Description

Die vorliegende Erfindung betrifft eine anisotrop leitende Schicht mit einer leitenden Schicht und eine Platine, die diese verwendet. Die vorliegende Erfindung betrifft auch eine Halbleitervorrichtung mit einer anisotrop leitenden Schicht.
Eine mehrschichtige gedruckte Leiterplatte, die aus mehreren Kunststoffsubstraten besteht, die jeweils Leitungsmuster auf ihren Flächen tragen, ist bekannt. Bei einer solchen mehrschichtigen gedruckten Leiterplatte ist es möglich, hochgradig integrierte Leitungsmuster auszubilden, da der Freiheitsgrad für verdrahtete Leitungsmuster ansteigt.
Es gibt jedoch Probleme dahingehend, dass ein Produktionsprozeß länger wird und Produktionskosten ansteigen, da die elektrischen Verbindungen zwischen den jeweiligen Schichten durch Durchgangslöcher erfolgen, die einen Film haben, der aus einem elektrolosen Plattieren an deren Innenwand gebildet ist und eine Dicke des resultierenden Produkts wird größer, da mehrere Kunststoffsubstrate laminiert sind.
JP-A-4017346 offenbart einen anisotrop leitenden Film, der verwendet wird, um eine Elektrode eines Halbleiterchips mit einer Leitung zu verbinden, indem ein Leitungsmuster auf die anisotrop leitende Schicht gelegt und der anisotrop leitende Film an bestimmten Punkten gepresst wird, um ihn leitend zu machen.
US-A-5010038 offenbart ein Verfahren zur Erhöhung der Anzahl von Kontakten, die an einem Halbleiterchip verfügbar sind, durch Formen von Kontakten an der Basis des Chips und Befestigen des Chips an einem elastischen Kontaktstück mit darin geformten Leitungsdurchgängen. Das elastische Kontaktstück zwängt gleichzeitig den Chip in Kontakt mit einer Wärmesenkabdeckung und bewirkt eine elektrische Verbindung mit einem Substrat.
EP-A-0734065 offenbart eine Halbleitervorrichtung in Chipgröße, die eine anisotrop leitende Schicht zur Verbindung eines Chips mit einem Leitungsmuster verwendet.
Eine Aufgabe der vorliegenden Erfindung besteht darin, eine mehrschichtige Leiterplatte mit einer geringeren Dicke anzugeben, die leicht herstellbar ist, da die elektrischen Verbindungen zwischen dem oberen und dem unteren Leitungsmuster einfach ist, und eine anisotrop leitende Schicht mit einer leitenden Auflageschicht, die zur Herstellung einer solchen Leiterplatte geeignet ist.
Gemäß der vorliegenden Erfindung ist eine Leiterplatte vorgesehen mit:
einem Substrat mit einer ersten und einer zweiten Fläche, wobei ein erstes Leitungsmuster auf der ersten Fläche des Substrats geformt ist,
einer anisotrop leitenden Lage, die wenigstens zwei anisotrope Schichten enthält, die aus einem Basismaterial aus Kunststoff und leitenden Metallpartikeln besteht, die in dem Basismaterial verteilt sind, wobei jede Schicht eine erste und eine zweite Fläche hat und ein Leitungsmuster auf der ersten Fläche jeder anisotrop leitenden Schicht geformt ist;
wobei wenigstens zwei anisotrop leitende Schichten miteinander so laminiert sind, dass die zweite Fläche jeder anisotrop leitenden Schicht an der ersten Fläche der benachbarten anisotrop leitenden Schicht anhaftet;
wobei die erste Fläche des Substrats an der zweiten Fläche der untersten anisotrop leitenden Schicht anhaftet,
wobei die Leitungsmuster auf den wenigstens zwei anisotrop leitenden Schichten und dem Substrat elektrisch miteinander verbunden sind über zusammengepresste Abschnitte der mehreren anisotrop leitenden Schichten und
eine elektrisch isolierende Schicht auf der ersten Fläche der oberen anisotrop leitenden Schicht ausgebildet ist, um das zweite Leitungsmuster mit Ausnahme von Abschnitten des zweiten Leitungsmusters, die freibleiben, zu überdecken.
Vorsprünge können an dem Leitungsmuster vorgesehen sein, das auf dem Substrat und den anisotrop leitenden Schichten geformt ist, mit Ausnahme der obersten anisotrop leitenden Schicht. Die anisotrop leitenden Schichten sind an den Vorsprüngen laminiert und teilweise von den Vorsprüngen gepresst, so dass die gepressten Abschnitte der anisotrop leitenden Schichten elektrisch leitend sind und somit das Leitungsmuster auf dem Substrat und die Leitungsmuster auf den anisotrop leitende Schichten elektrisch miteinander verbunden sind.
Wenigstens eines der Leitungsmuster auf dem Substrat und auf den mehreren anisotrop leitenden Schichten kann eine Stromzufuhrleiterschicht sein, die über die gesamte Fläche geformt ist.
Wenigstens eine der Leitungsmuster auf dem Substrat und auf den mehreren anisotrop leitenden Schichten kann eine Erdungsleiterschicht sein, die über die gesamte Fläche ausgebildet ist.
Gemäß einem weiteren Gesichtspunkt der vorliegenden Erfindung ist eine Halbleitervorrichtung vorgesehen mit:
einem Halbleiterchip mit einer oberen und unteren Fläche, wobei der Chip Elektroden auf der oberen Fläche enthält, wobei ein elektrisch isolierender Passivierungsfilm auf der Oberseite des Halbleiterchips ausgebildet ist, mit Ausnahme von Bereichen, an denen sich die Elektroden befinden;
eine Mehrzahl von anisotrop leitenden Schichten, die aus einem Basismaterial aus Kunststoff und leitenden Metallpartikeln bestehen, die in dem Basismaterial verteilt sind, die jeweils eine obere und eine untere Fläche haben, wobei ein Leitungsmuster auf der oberen Fläche der jeweiligen anisotrop leitenden Schicht ausgebildet ist, wobei die mehreren anisotrop leitenden Schichten auf solche Weise miteinander laminiert sind, dass die Unterseite jeder anisotrop leitenden Schicht an der Oberseite der benachbarten anisotrop leitenden Schicht angeklebt ist; wobei die Oberseite des Halbleiterchips an der Unterseite der untersten anisotrop leitenden Schicht angeklebt ist; wobei die Leitungsmuster der mehreren anisotrop leitenden Schichten und die Elektroden des Halbleiterchips elektrisch miteinander verbunden sind, durch die mehreren anisotropen Schichten; wobei eine elektrisch isolierende Schicht auf der Oberseite der obersten anisotrop leitenden Schicht geformt ist, um deren Leitungsmuster mit Ausnahme von äußeren Verbindungsabschnitten, die freibleiben, zu überdecken, und wobei äußere Verbindungsanschlüsse an den jeweiligen äußeren Verbindungsabschnitten geformt sind.
Die unterste anisotrop leitende Schicht kann vorher teilweise mechanisch an Positionen gepresst werden, die den Elektroden entsprechen, mit Hilfe eines Pressverbindungswerkzeugs, so dass die gepressten Abschnitten der untersten anisotrop leitenden Schicht elektrisch leitend werden und somit die Elektroden des Halbleiterchips und das Leitungsmuster auf der untersten anisotrop leitenden Schicht elektrisch miteinander verbunden sind.
Die Elektroden des Halbleiterchips können mit leitenden Vorsprüngen versehen sein, die nach oben über den Passivierungsfilm vorstehen, so dass die unterste anisotrop leitende Schicht an den Vorsprüngen laminiert und teilweise von den Vorsprüngen gepresst wird, weshalb die gepressten Abschnitte der untersten anisotrop leitenden Schicht elektrisch leitend sind und somit die Elektroden des Halbleiterchips und das Leitungsmuster auf der untersten anisotrop leitenden Schicht elektrisch miteinander verbunden sind.
Die äußeren Verbindungsanschlüsse können. Löthügel sein.
Bevorzugte Ausführungsformen der vorliegenden Erfindung werden nachfolgend mit Bezug auf die Zeichnungen beschrieben. Diese zeigen:
Fig. 1 eine Seitenschnittdarstellung einer Halbleitervorrichtung gemäß einem erläuternden Beispiel;
Fig. 2 eine teilweise vergrößerte Darstellung von Fig. 1;
Fig. 3 einen Teil einer Seitenschnittdarstellung einer Halbleitervorrichtung gemäß einem weiteren erläuternden Beispiel;
Fig. 4 eine Abbildung zur Erläuterung einer anisotrop leitenden Schicht, die Leitungsmuster trägt;
Fig. 5 eine Darstellung zur Erläuterung eines Druckverbindungswerkzeugs zur thermischen Druckverbindung der anisotrop leitenden Schicht;
Fig. 6 einen Teil einer Seitenschnittansicht einer Halbleitervorrichtung gemäß einem weiteren erläuternden Beispiel;
Fig. 7 eine Seitenschnittansicht eines Halbleiters gemäß einer Ausführungsform der vorliegenden Erfindung, wobei mehrere anisotrop leitende Schichten aufgeschichtet sind;
Fig. 8 eine Seitenschnittdarstellung eines Halbleiters gemäß einer Ausführungsform der Erfindung, wobei ein Leitungsmuster für die Stromzufuhr oder Erdung vorgesehen ist,;
Fig. 9 eine Darstellung zur Erläuterung des Zusammenbaus einer Halbleitervorrichtung, wobei ein Leitungsmuster mit einer Isolierschicht versehen ist;
Fig. 10 eine Seitenschnittdarstellung der zusammengesetzten Halbleitervorrichtung gemäß Fig. 9;
Fig. 11 eine Seitenschnittdarstellung einer Halbleitervorrichtung, wobei mehrere Isolierschichten aufgeschichtet sind;
Fig. 12 eine Seitenschnittdarstellung einer anisotrop leitenden Schicht mit einer leitenden Schicht;
Fig. 13 eine Seitenschnittdarstellung einer Leiterplatte gemäß einem erläuternden Beispiel;
Fig. 14 eine Seitenschnittdarstellung einer Leiterplatte gemäß einem weiteren erläuternden Beispiel;
Fig. 15 eine Seitenschnittdarstellung einer Leiterplatte gemäß einer weiteren Ausführungsform der vorliegenden Erfindung, wobei mehrere anisotrop leitende Schichten aufgeschichtet sind;
Fig. 16 eine Seitenschnittdarstellung einer Leiterplatte gemäß einer weiteren Ausführungsform der vorliegenden Erfindung;
Fig. 17 eine Seitenschnittdarstellung einer Leiterplatte gemäß einer alternativen Ausführungsform der vorliegenden Erfindung und
Fig. 18 eine Seitenschnittdarstellung, die eine Struktur eines äußeren Anschlusses zeigt.
Die Fig. 1 bis 6 sind einer früheren Patentanmeldung, Veröffentlichungs-Nr. EP-A- 734065 entnommen. Fig. 1 ist eine Seitenschnittdarstellung einer Halbleitervorrichtung 30, die eine anisotrop leitende Schicht mit einem leitenden Belag enthält und nachfolgend beschrieben wird.
Das Bezugszeichen 32 bezeichnet einen Halbleiterchip; 34 einen Passivierungsfilm aus SiO&sub2; oder dergleichen, und 36 ein Al Kontaktelement (Kontaktabschnitt), das in den Halbleiterchip 32 eingebaut ist. Der Passivierungsfilm 32 ist nicht in einem Bereich ausgebildet, in dem das Al Kontaktelement 36 existiert, so dass das Al Kontaktelement 36 freiliegt. Mehrere Al Kontaktelemente 36 sind in einem gewünschten Muster auf dem Halbleiterchip 32 angeordnet.
Das Bezugszeichen 38 bezeichnet eine anisotrop leitende Schicht, die den Passivierungsfilm 34 überdeckt. Die anisotrop leitende Schicht 38 besteht aus einem Kunststoff, der einen leitenden Füller 39 (Fig. 2) wie ein Metallpulver enthält und wird durch Aufbringung von Druck in der Druckrichtung leitend wird wegen der Leitfähigkeit der leitenden Füller 39.
Das Bezugszeichen 40 bezeichnet ein Leitungsmuster, das in einem vorbestimmten Muster auf der anisotrop leitenden Schicht 38 ausgebildet. Das Leitungsmuster 40 ist so geformt, dass es die anisotrop leitende Schicht 38 preßt, wie Fig. 2 zeigt, wobei der Teil der anisotrop leitenden Schicht 38 leitend ist, um das Al Kontaktstück 36 mit dem Leitungsmuster 40 elektrisch zu verbinden.
Das Leitungsmuster 40 wird ausgebildet, indem eine metallische Folie wie eine Kupferfolie an der anisotrop leitenden Schicht 38 angeklebt und dann geätzt wird, um ein gewünschtes Muster zurückzulassen. Jedoch kann eine metallische Schicht wie eine Kupferschicht oder eine Aluminiumschicht auch durch einen Abtragvorgang geformt werden, die dann geätzt wird, um ein gewünschtes Muster zu erhalten.
Das Bezugszeichen 42 ist ein Fotolackfilm (Isolierfilm), der die anisotrop leitende Schicht 38 und die Leitungsstruktur 40 überdeckt. Der fotosensitive Widerstandsfilm bzw. Fotolackfilm 42 ist ein Schutzfilm für das Leitungsmuster 40 und kann aus verschiedenen Arten von fotosensitivem Lotlack bestehen.
Durchgangslöcher 44 sind an geeigneten Stellen in dem Fotolackfilm 42 entsprechend dem jeweiligen Leitungsmuster 40 ausgebildet, beispielsweise in einer Matrixanordnung (so dass ein Kontakt 40a in dem Leitungsmuster 40, mit dem ein äußerer Anschluß zu verbinden ist, aus dem jeweiligen Durchgangsloch 44 freiliegt.)
Das Bezugszeichen 46 bezeichnet einen Vorsprung, der einen äußeren Anschluß bildet, der angeordnet ist, um elektrisch mit dem jeweiligen Kontakt 40a über das jeweilige Durchgangsloch 44 elektrisch verbunden zu werden, und steht über den Fotolackfilm 42 vor.
Der Vorsprung 46 kann eine Kugelform wie einen Lötkugel haben, wie die Zeichnung zeigt, er kann aber auch als flacher Steg oder dergleichen geformt sein, oder ein Leitungsstift kann als äußerer Anschluß angebracht sein. Der Vorsprung kann durch Plattieren ausgebildet sein, wie Nickel-Gold-Plattieren.
Das Bezugszeichen 48 bezeichnet einen Schutzfilm, der eine Seitenwand des Halbleiterchips 32, den Passivierungsfilm 34 und die anisotrop leitende Schicht 38 überdeckt, um zu verhindern, dass Feuchtigkeit durch die Grenzen zwischen den jeweiligen Lagen eintritt. Der Schutzfilm 48 kann unter Verwendung eines geeigneten Kunststofflacks ausgebildet werden, aber er ist nicht unentbehrlich. Anstelle des Schutzfilms 48 kann ein Rahmen aus Metall oder dergleichen verbunden werden. Da die Halbleitervorrichtung 30 wie oben beschrieben aufgebaut ist, ist es möglich, dass sie eine Größe hat, die derjenigen des Halbleiterchips 32 gleich ist.
Da zudem die anisotrope Leiterschicht 38, die eine Zwischenschicht ist, und der fotosensitive Lackfilm 42 dünner ausgebildet sein können, wird die Halbleitervorrichtung 30 dünner.
Da die anisotrop leitende Schicht 38 und der fotosensitive Lackfilm 42 nicht so hart sind, können sie als Stoßdämpfungsschicht dienen, um eine Fläche des Halbleiterchips 32 zu schützen.
In dieser Hinsicht liegt eine Rückfläche des Halbleiterchips 32 vorzugsweise frei, um die Wärmeabstrahlung zu verbessern. Um die Wärmeabstrahlung zu erleichtern, kann eine Wärmesenke oder ein Wärmespreizkörper daran angebracht sein.
Fig. 3 zeigt ein weiteres Beispiel einer Halbleitervorrichtung zur Erläuterung der vorliegenden Erfindung.
Bei diesem Beispiel ist ein Vorsprung 37 beispielsweise aus Au auf einem Al Kontaktstück 36 eines Halbleiterchips 32 angeordnet und ist höher als ein Passivierungsfilm 34, so dass ein Teil einer anisotrop leitenden Schicht 38 von dem überstehenen Vorsprung 37 gepreßt wird, wenn die anisotrop leitende Schicht 38 mit dem Passivierungsfilm 34 verbunden wird, wodurch dieser Teil der anisotrop leitenden Schicht 38 leitend wird und somit das Al Kontaktstück 36 mit dem Leitungsmuster 40 elektrisch verbindet.
Ein restlicher Teil dieses Beispiels stimmt mit dem des vorigen Beispiels gemäß Fig. 1 überein, so dass auf eine Erläuterung verzichtet wird.
Dieses Beispiel hat dieselben Eigenschaften wie das obige Beispiel. Außerdem ist bei diesem Beispiel vorteilhaft, dass das Leitungsmuster 40 allgemein flach sein kann, wodurch das Laminieren erleichtert ist.
Die Fig. 4 und 5 zeigen ein Verfahren zur Herstellung der Halbleitervorrichtung gemäß Fig. 1.
Wie Fig. 4 zeigt, wird eine metallische Folie wie eine Kupferfolie mit einer anisotrop leitenden Schicht 38 verbunden und dann einer Ätzbehandlung durch einen bekannten lithographischen Prozeß unterworfen, der zu den Leitungsmustern 40 führt. In diesem Zusammenhang kann eine metallische Schicht durch ein Abtragverfahren bzw. Zerstäubungsverfahren oder dergleichen ausgebildet und einer Ätzbehandlung unterworfen werden, die zu den Leitungsmustern 40 führt.
Die anisotrop leitende Schicht 38, die das Leitungsmuster 40 trägt, wird mit einer Halbleitervorrichtung 32 so überlappt, dass das Leitungsmuster mit den jeweiligen Al Kontaktstücken 36 übereinstimmt, die an dem Passivierungsfilm 34 des Halbleiterchips 32 angeordnet sind, wie Fig. 5 zeigt.
Anschließend werden die Leitungsmuster 40 und die anisotrop leitende Schicht 38 zusammengepreßt, unter Einwirkung von Wärme, mittels eines Druckverbindungswerkzeugs 43 mit Druckvorsprüngen 42, die entsprechend der Anordnung der Al Kontaktstücke 36 angeordnet sind, wodurch die anisotrop leitende Schicht 38 thermisch mit dem Passivierungsfilm 34 druckverbunden ist.
Während des obigen Vorgangs werden die Leitungsmuster 40 durch die Druckvorsprünge 41 gepreßt und verformt, wie Fig. 2 zeigt, wodurch die anisotrop leitende Schicht 38 an diesen Punkten gepresst wird, um in leitenden Kontakt mit den Al Kontaktstücken 36 zu geraten. Auf diese Weise werden die Leitungsmuster 40 und die Al Kontaktstücke 36 elektrisch miteinander verbunden.
Um den elektrisch isolierenden Film 42 auszubilden, wird ein Fotolack (fotosensitiver Lotlack) auf die anisotrop leitende Schicht 38 und das Leitungsmuster 40 aufgebracht. Nach der Belichtung und Entwicklung werden Durchgangslöcher 44 ausgebildet. In diesem Zusammenhang kann der elektrisch isolierende Film 42 zuvor auf der anisotrop leitenden Schicht 38 und dem Leitungsmuster 40 vorgesehen sein, und anschließend kann die anisotrop leitende Schicht 38 mit dem Halbleiterchip 32 verbunden werden.
In diesem Zusammenhang können die Durchgangslöcher 44 im voraus an Stellen ausgebildet sein, die den jeweiligen Kontakten 40a entsprechen, bevor der elektrisch isolierende Film 42 auf die anisotrop leitende Schicht 38 und das Leitungsmuster 40 aufgebracht wird.
Die Durchgangslöcher 44 werden mit Lotkugeln (d. h. Lothügeln 46) gefüllt, die ihrerseits an dem Leitungsmuster 40 durch einen Rückflussvorgang fixiert sind.
Eine Halbleitervorrichtung 30 ist damit vollendet, wie oben angegeben.
Falls erforderlich, kann ein Lack an Seitenwänden der Halbleitervorrichtung 30 aufgetragen werden und trocknen, um einen Schutzfilm 48 zu bilden.
Obwohl bei dem obigen Beispiel ein Halbleiterchip 32, der als ein einziger Körper geformt ist, verwendet wird, kann ein Wafer verwendet werden, in das mehrere Halbleiterchips 32 eingebaut sind. Nachdem in diesem Fall eine anisotrop leitende Schicht 38, Leitungsmuster 40, ein Fotolackfilm 42 und Vorsprünge 46 zunächst an dem Wafer auf gleiche Weise wie oben beschrieben ausgebildet sind, wird das Wafer in mehrere einzelne Körper geschnitten, wodurch mehrere Halbleitervorrichtungen 30 auf einmal hergestellt werden, was zu einer Verringerung der Produktionskosten führt. Außerdem können die Leitungsmuster 40 ausgebildet werden, nachdem die anisotrop leitende Schicht 38 mit dem Halbleiterchip 32 verbunden wurde.
Ein Verfahren zur Herstellung der Halbleitervorrichtung 30 gemäß Fig. 3 wird nachfolgend beschrieben. Zunächst werden Goldvorsprünge 37 an den Al Kontaktstücken 36 des Halbleiterchips 32 angeformt. Dann wird die anisotrop leitende Schicht 38, auf der das Leitungsmuster 40 gemäß Fig. 4 angeordnet ist, mit den Goldvorsprüngen 37 überlappt und thermisch durch Druck mit diesen verbunden. In diesem Fall ist das Druckverbindungswerkzeug 43 mit den Druckvorsprüngen 42 gemäß Fig. 5 nicht erforderlich, d. h., dass durch Anpressen der anisotrop leitenden Schicht als Ganzes während des thermischen Druckverbindungsprozesses die Goldvorsprünge 37 in die anisotrop leitende Schicht 38 gepreßt werden, wodurch die gepressten Abschnitte der anisotrop leitenden Schicht 38 leitend werden. Der Fotolackfilm 42 und die Vorsprünge 46 können auf dieselbe Weise wie bei der obigen Ausführungsform vorgesehen sein.
In dieser Hinsicht können die Leitungsmuster 40 angeordnet werden, nachdem die anisotrop leitende Schicht 38 thermisch unter Druck verbunden worden ist. Außerdem ist es möglich, den elektrisch isolierenden Film 42 zuvor auf der anisotrop leitenden Schicht 38 und dem Leitungsmuster 40 anzuordnen, und anschließend die anisotrop leitende Schicht 38 auf den Halbleiterchip 32 aufzubringen.
Fig. 6 zeigt ein weiteres erläuterndes Beispiel einer Halbleitervorrichtung.
Bei diesem Beispiel werden mehrere Halbleiterchips 32 auf einem gemeinsamen Substrat 47 wie einem Wärmeverteiler oder dergleichen angeordnet, und eine gemeinsame anisotrop leitende Schicht 38 wird auf den mehreren Halbleiterchips 32 auf dieselbe Weise aufgebracht wie bei der oben beschriebenen Ausführungsform. Dann werden die Leitungsmuster 40 entsprechend den jeweiligen Halbleiterchips 32 und Leitungsmuster 45 zum Verbinden der Elektroden 36, die erforderlich sind, um benachbarte Halbleiterchips 32 elektrisch miteinander zu verbinden, auf dieselbe Weise wie bei der oben beschriebenen Ausführungsform ausgebildet. Danach wird ein elektrisch isolierendes Film 42 aufgebracht und Vorsprünge 46 werden auf den jeweiligen Kontakten 40a zur Verbindung mit äußeren Anschlüssen der jeweiligen Leitungsmuster 40 geformt.
D. h., mehrere Halbleiterchips 32 werden auf einer einzigen Halbleitervorrichtung 30 aufgebaut, um ein Multi-Chip-Modul zu bilden.
Die mehreren Halbleiterchips 32 können eine Kombination einer Mikroprozessoreinheit (MPU) mit einem Cache-Speicher sein, oder eine Serie von Speichern.
Da bei diesem Beispiel mehrere Halbleiterchips auf dem gemeinsamen Substrat 47 befestigt sind und deren Elektroden elektrisch miteinander über ein Leitungsmuster verbunden sind, ist es möglich, die Länge der Drähte zu verkürzen, wodurch eine Halbleitervorrichtung mit ausgezeichneten elektrischen Eigenschaften erhältlich ist wie beispielsweise mit geringer Signalverzögerung. Da zudem die anisotrop leitende Schicht und der elektrisch isolierende Film gemeinsam geformt werden können, wird die Produktion der Halbleitervorrichtung einfach. Wenn in dieser Hinsicht mehrere Halbleiterchips 32 von einem gemeinsamen Rahmen (nicht dargestellt) gehalten werden, ist das Substrat 47 unnötig. Alternativ ist es ebenfalls möglich, die mehreren Halbleiterchips auf einem gemeinsamen Wafer auszubilden.
Die Halbleitervorrichtung gemäß diesem Beispiel kann durch denselben Prozeß wie oben beschrieben hergestellt werden.
Fig. 7 zeigt eine Ausführungsform einer Halbleitervorrichtung 30 gemäß der vorliegenden Erfindung.
In dieser Zeichnung werden dieselben Bezugszeichen verwendet, um dieselben Teile wie bei der obigen Ausführungsform zu bezeichnen. Bei dieser Ausführungsform hat eine anisotrop leitende Schicht 38, die auf der Oberseite eines Halbleiterchips angeordnet ist, eine Mehrschichtstruktur (eine Doppelschichtstruktur bei dieser Ausführungsform).
Eine anisotrop leitende Schicht 38, ausgebildet als eine erste Schichtlage, wird von Vorsprüngen 37 aus Au, Pb-Sn oder dergleichen, die auf Al Kontaktstücken 36 des Halbleiterstücks 32 geformt sind, gepresst, um Leitungsmuster 40 mit den Al Kontaktstücken 36 auf gleiche Weise elektrisch zu verbinden, wie dies mit Bezug auf die Ausführungsform gemäß Fig. 3 beschrieben ist. Außerdem wird eine elektrisch leitende Schicht 38, die als zweite Schichtlage geformt ist, von Vorsprüngen 37 gepreßt, die an geeigneten Abschnitten der Leitungsmuster 40 in der ersten elektrischen Schicht geformt sind, um die Leitungsmuster 40 in der ersten und der zweiten Schichtlage miteinander zu verbinden. Die Vorsprünge 37, die auf den Al Kontaktstücken 36 oder Mustern 40 geformt sein sollen, können durch Plattieren, Übertragen oder dergleichen ausgebildet sein.
Das Bezugszeichen 42 bezeichnet einen Fotolack (elektrisch isolierenden Film), der die anisotrop leitende Schicht 38 und die Leitungsmuster 40 überdeckt.
Der fotosensitive Lackfilm ist ein Schutzfilm für die Leitungsmuster 40 und kann aus verschiedenen fotosensitiven Lotlacken bestehen.
Durchgangslöcher 44 sind an geeigneten Stellen in dem fotosensitiven Lackfilm 42 ausgebildet, entsprechend den jeweiligen Leitungsmustern 40 in einer Materixanordnung (so dass ein Kontakt 40a in dem Leitungsmuster 40, mit dem ein äußerer Anschluß zu verbinden ist, aus dem jeweiligen Durchgangsloch 44 freiliegt.
Bezugszeichen 46 bezeichnet einen Vorsprung, der ein äußerer Anschluß ist und über den fotosensitiven Lackfilm 42 vorsteht, so dass der Kontakt 40a, der mit dem äußeren Anschluß zu verbinden ist, elektrisch mit dem Vorsprung durch das Durchgangsloch 44 verbunden ist.
Der Vorsprung 46 kann ein Kugelvorsprung sein wie eine Lötkugel, die in der Zeichnung dargestellt ist, er kann aber auch als flacher Steg oder anders geformt sein. Jedoch kann auch ein Leitungsstift als äußerer Anschluß verbunden sein.
Die Verbindung zwischen den Leitungsmustern 40 und zwischen den Leitungsmuster 40 und dem Al Kontaktstück 36 kann durch Pressen der Leitungsmuster 40 erfolgen, wie in Fig. 1 dargestellt ist.
Bei dieser Ausführungsform ist es möglich, eine Größe zu erreichen, die derjenigen des Halbleiterchips 32 gleich ist.
Da zudem die anisotropisch leitende Schicht 38, die eine Zwischenschicht ist, und der fotosensitive Lackfilm 42 dünner geformt sein können, wird die Halbleitervorrichtung 30 dünner.
Da die Härte der anisotrop leitenden Schicht 38 und des fotosensitiven Lackfilms 42 nicht so hoch ist, können sie als Stoßdämpfungsschicht zum Schutz einer Fläche des Halbleiterchips 32 wirken.
Eine Rückfläche des Halbleiterchips 32 ist bevorzugt freiliegend, um die Wärmeabstrahlung zu erhöhen. Um die Wärmeabstrahlung zu erleichtern, kann eine Wärmesenke oder ein Wärmeverteiler damit verbunden sein.
Fig. 8 zeigt eine weitere Ausführungsform, bei der die anisotrop leitenden Schichten 38 mehrschichtig ausgebildet ist.
Bei dieser Ausführungsform erstreckt sich eine der Leitungsmuster 40, die eine Zwischenschicht bildet, über die gesamte Schicht als ein Gesamtmuster 40b für eine Stromzufuhr oder eine Erdung.
Die Verbindung zwischen einem Leitungsmuster 40 auf der oberen Schicht und einem Al Kontaktstück 46 auf einem Halbleiterchip 32 erfolgt über einen Vorsprung 37, der auf einem Muster 40c vorgesehen ist, durch ein kreisförmiges Durchgangsloch in dem Gesamtmuster 40b, um unabhängig von diesen zu sein, und einen Vorsprung 37, der auf dem Al Kontaktstück 36 geformt ist, wie die Zeichnung zeigt. Die Verbindung dazwischen kann jedoch über die anisotrop leitenden Schichten 38, 38 erfolgen, indem lediglich ein Durchgangsloch in dem Gesamtmuster 40b vorgesehen ist, und das Leitermuster 40 in die obere Schicht gepresst wird.
Die Verbindung zwischen dem erdenden Al Kontaktstück und dem Gesamtmuster 40b und zwischen dem Gesamtmuster 40b und einem erforderlichen Abschnitt des Leitungsmusters 40 in der oberen Schicht kann ebenfalls durch Pressen des Vorsprungs 37 oder die Leitungsmuster 40, 40b auf eine Weise erfolgen, die der oben beschriebenen entspricht.
Wenn das Gesamtmuster 40b zur Stromzufuhr verwendet wird, wird die Verdrahtung einer Stromzufuhrleitung für das obere Leitungsschichtmuster 40 oder die Anordnung der Al Kontaktstücke für die Stromzufuhr frei und einfach, während dann, wenn es für die Erfindung benutzt wird, nicht nur ein Freiheitsgrad der Verdrahtung vergrößert ist, sondern auch die elektrischen Eigenschaften verbessert sein können, da ein sogenannter Entkopplungskondensator in dem Gesamtmuster durch einen Abtragsvorgang oder dergleichen ausgebildet werden kann. Oder Elemente wie Widerstände können durch den Abtragungsvorgang oder dergleichen eingebaut werden.
Die Fig. 9 und 10 zeigen ein weiteres Beispiel, das aus dem Bereich der vorliegenden Erfindung fällt.
Das Bezugszeichen 41 bezeichnet eine Isolierschicht beispielsweise aus Polyimid, Epoxyd und Polyester und trägt auf einer Fläche ein Leitungsmuster 40 aus einer Kupferfolie oder dergleichen. Ein Durchgangsloch 44 ist an einer Stelle der Isolierschicht 41 ausgebildet, an der ein Kontakt 40a des Leitungsmusters 40 zur Verbindung mit einem äußeren Anschluß vorgesehen ist, so dass der Kontakt 40a freiliegt (siehe Fig. 9).
Das Bezugszeichen 38 bezeichnet eine anisotrop leitende Schicht, bei der ein leitender Füller wie ein Metallpulver auf dieselbe Weise wie oben beschrieben, gemischt ist. Das Bezugszeichen 37 bezeichnet einen Vorsprung an einem Al Kontaktstück eines Halbleiterchips 32.
Bei diesem Beispiel überlappen sich der Halbleiterchip 32, die anisotrop leitende Schicht 38 und die Isolierschicht 41, während eine Fläche der Isolierschicht 41 das Leitungsmuster 40 der anisotrop leitenden Schicht 38 gegenüberliegend trägt, und sie sind zusammengepresst, um einen integralen Körper zu bilden. Hierdurch wird die anisotrop leitende Schicht 38 von dem Vorsprung 37 zur elektrischen Verbindung des Leitungsmusters 40 an der Position mit dem Al Kontaktstück gepresst. Ein Vorsprung 46 ist als äußerer Anschluß in einem Durchgangsloch 44 geformt, und damit ist eine Halbleitervorrichtung 30 komplett. Der Vorsprung 37 kann an dem Leitungsmuster 40 angeformt sein.
Auch bei diesem Beispiel ist es möglich, eine Halbleitervorrichtung einer Chipgröße leicht auszubilden. Die Verbindung zwischen dem Leitungsmuster 40 und dem Al Kontaktstück kann leicht über die anisotrop leitende Schicht 38 erfolgen. Dieselbe Vorgehensweise wie oben erwähnt kann auch auf einen Wafer angewendet werden, der mehrere Chips enthält. In diesem Fall ist ein solches Wafer auf dieselbe Weise laminiert wie oben und wird in einzelne Halbleitervorrichtungen geschnitten.
Als ein alternatives Verfahren in Fig. 9 werden A und B zuerst geschichtet und dann mit C laminiert. Selbst wenn in diesem Zusammenhang C ein Wafer ist, der mit mehreren Chips versehen ist, können Halbleitervorrichtungen gemäß der vorliegenden Erfindung durch dasselbe Verfahren wie oben erwähnt erhalten werden. Solche Halbleitervorrichtungen können nämlich durch Laminieren des Wafers und Schneiden in einzelne Vorrichtungen hergestellt werden.
Fig. 11 zeigt ein Beispiel, bei dem Isolierschichten 41, die Leitermuster 40 halten, mit einem Halbleiterchip 32 in einer Mehrschichtanordnung überlappt sind. Die Isolierschichten 41 sind miteinander mit einem Klebstoff 43 verbunden, und die Leitermuster 40 sind über Durchgänge 45 miteinander elektrisch verbunden, die durch Plattieren oder einen leitenden Kunststoff gebildet sind.
Die unterste Isolierschicht 41 ist über eine anisotrop leitende Schicht 38 fixiert, während sie auf dieselbe Weise wie oben beschrieben elektrisch verbunden ist.
Auch bei diesem Beispiel kann ein Zwischenleitungsmuster für die Stromzufuhr oder die Erdung vorgesehen sein.
Fig. 12 zeigt eine anisotrop leitende Schicht 50 mit einer leitenden Auflageschicht.
Die anisotrop leitende Schicht 50 ist durch eine anisotrop leitende Schicht 52 gebildet, die eine leitende Schicht 54 aus einer Kupferfolie oder dergleichen an einer Fläche trägt.
Die anisotrop leitende Schicht 52 besteht aus einem Kunststoff wie Epoxid, Polyimid oder Silicon, gemischt mit einem leitenden Füller wie einem metallischen Füller oder dergleichen. Da der Siliconkunststoff eine gummiartige Elastizität hat, kann er eine Spannung abschwächen, die insbesondere zwischen einem Halbleiterchip und einem diesen befestigenden Substrat erzeugt wird.
Der leitende Füller kann ein metallisches Pulver sein wie Ni, ein metallisches Pulver wie Ag oder Ag-Pd oder Ni, Ag oder Ag-Pd, überdeckt mit einem Kunststoff wie Epoxid, Polyimid oder Silicon, oder ein Kunststoffpulver wie Epoxid, Polyimid oder Silicon, überdeckt mit einem plattierten metallischen Film wie Ni, Ag oder Ag-Pd, wobei einer erforderliche Menge davon in den Kunststoff gemischt ist, um die Leitfähigkeit zu erzeugen, wenn Partikel des leitenden Füllers in Kontakt miteinander gebracht werden, indem die Schicht gepresst wird.
Die leitende Schicht 54 kann nicht nur dadurch ausgebildet werden, dass eine metallische Folie wie eine Kupferfolie an der anisotrop leitenden Schicht 52 angeklebt wird, sondern auch durch Ausbilden einer metallischen Schicht wie Kupfer durch ein Ablagerungsverfahren oder durch Metallisieren. Die leitende Schicht 54 kann aber auch in eine plattenähnliche Form durch Gießen einer anisotrop leitenden Paste, die durch Mischen eines leitenden Füllers mit einem Kunststoff (nach dem Abstreichmesserverfahren) auf eine metallische Folie wie eine Kupferfolie und Härten derselben ausgebildet werden, um die anisotrop leitende Schicht mit einer leitenden Auflageschicht zu erhalten.
Die anisotrop leitende Schicht 50 mit einer leitenden Auflageschicht ist nicht nur geeignet, um die Halbleitervorrichtungen 30 gemäß den Fig. 1 bis 11 auszubilden, sondern auch die folgenden Leiterplatten.
Fig. 13 zeigt ein Beispiel einer solchen Leiterplatte 56.
Das Bezugszeichen 58 bezeichnet eine Leiterplatte (Substrat), die ein Leitungsmuster 60 trägt, das aus einer Kupferfolie oder dergleichen auf herkömmliche Weise gebildet ist.
Das Bezugszeichen 52 bezeichnet eine anisotrop leitende Schicht, die auf der Oberseite ein Leitungsmuster 62 trägt, das durch Ätzen der leitenden Schicht 54 der anisotrop leitenden Schicht 50 mit einer leitenden Schicht gebildet ist. Diese anisotrop leitende Schicht 52 ist mit dem Substrat 58 an der Fläche verbunden, die derjenigen gegenüberliegt, die das Leitungsmuster 62 trägt. Die elektrische Verbindung zwischen den Leitungsmustern 62 und 60 erfolgt über die anisotrop leitende Schicht 52 durch Pressen von Abschnitten, die den Leitungsmustern 62 entsprechen, mittels eines geeigneten Werkzeugs (nicht dargestellt), um diese zu verformen.
Das Bezugszeichen 64 bezeichnet einen fotosensitiven Lackfilm (elektrisch isolierenden Film), der die anisotrop leitende Schicht 52 und die Leitungsmuster 62 überdeckt.
Der fotosensitive Lackfilm 64 ist ein Schutzfilm für die Leitungsmuster 62 und kann aus verschiedenen fotosensitiven Lötmassen gebildet sein.
An geeigneten Abschnitten des fotosensitiven Lackfilms 64 sind entsprechend den Leitungsmustern 62 Durchgangslöcher 66 ausgebildet (so dass ein Kontakt 62a in dem Leitungsmuster 62, mit dem ein äußerer Anschluß zu verbinden ist, aus dem jeweiligen Durchgangsloch 66 freiliegt).
Ein äußeres elektronisches Element kann mit dem Kontakt 62a durch Lötmittel oder dergleichen verbunden werden.
Da die anisotrop leitende Schicht 52 und der fotosensitive Lackfilm 64 dünner geformt sein können, kann die Leiterplatte 56 eine geringere Dicke haben.
Wenn ein Silicon verwendet wird, das eine gummmiartige Elastizität hat, kann eine Spannung abgebaut werden, die zwischen der Leiterplatte und dem äußeren elektronischen Element erzeugt wird.
Da die Härte der anisotrop leitenden Schicht 52 und des fotosensitiven Lackfilms 64 nicht so hoch sind, wirken sie als Stoßdämpferschicht zum Schutz des äußeren elektronischen Elementes, das daran befestigt wird.
Da die anisotrop leitende Schicht 52 wie oben beschrieben verwendet wird, kann die elektrische Verbindung leicht zwischen den Leiterplatten 60 und 62 hergestellt werden.
Fig. 14 zeigt ein weiteres Beispiel einer Leiterplatte 56.
Dieselben Bezugszeichen werden zur Bezeichnung derselben Teile wie bei der Ausführungsform gemäß Fig. 13 verwendet, und auf ihre Beschreibung wird verzichtet.
Bei diesem Beispiel wird ein Vorsprung 61 aus Au oder dergleichen auf einem Leitungsmuster 60 auf dieselbe Weise wie gemäß Fig. 3 geformt, so dass eine anisotrop leitende Schicht 52 hierdurch gepresst wird, um das Leitungsmuster 60 mit einem Leitungsmuster 62 zu verbinden. Da das Leitungsmuster 62 allgemein flach gehalten ist wegen der Ausbildung des Vorsprungs 61, ist die Überlappung der anisotrop leitenden Schicht 52 erleichtert.
Fig. 15 zeigt eine Ausführungsform, bei der mehrere anisotrop leitende Schichten 52 mit einer gedruckten Leiterplatte 58 überlappt sind.
Die Verbindung zwischen den Leitermustern 62, die an oberen und unteren anisotrop leitenden Schichten 52 gehalten sind, und die Verbindung zwischen dem Leitungsmuster 62 und dem Leitungsmuster 60 kann über die anisotrop leitenden Schichten erfolgen, indem das Leitungsmuster auf dieselbe Weise gemäß Fig. 13 gepreßt und verformt wird, oder durch Pressen der anisotrop leitenden Schichten 52 mit Vorsprüngen 61, 61 an den Leitungsmustern 60 und 62, wie in der Zeichnung dargestellt ist.
Auf diese Weise ist es möglich, auf einfache Weise die elektrische Verbindung über die anisotrop leitenden Schichten 52 herzustellen, so dass eine mehrschichtige gedruckte Leiterplatte 56 gebildet ist.
Bei dieser Ausführungsform kann das dazwischen liegende Leitungsmuster 62 als ein Gesamtmuster (nicht dargestellt) für die Stromzufuhr oder für die Erdung mit derselben Struktur gemäß Fig. 8 ausgebildet sein.
Wenn das Gesamtmuster als Stromzufuhr verwendet wird, wird die Verdrahtung der Stromzufuhrleitung in dem Leitungsmuster 62 der oberen Schicht einfach, während dann, wenn es zur Erdung verwendet wird, zusätzlich zu der Freiheit von der Verdrahtung die elektrischen Eigenschaften verbessert sind, da ein sogenannter Entkopplungskondensator in dem Gesamtmuster durch ein Ablagerungsverfahren oder dergleichen ausgebildet sein kann.
Das Gesamtmuster für die Stromzufuhr oder die Erdung kann teilweise an Abschnitten vorgesehen sein, die den zu befestigenden elektronischen Elementen entsprechen.
Die gedruckte Leiterplatte kann aus Keramik bestehen.
Fig. 16 zeigt eine weitere Ausführungsform einer gedruckten Leiterplatte bzw. Platine 56.
Bei dieser Ausführungsform sind mehrere (3 in der Zeichnung) anisotrop leitende Schichten 52, die Leitungsmuster tragen, überlappt.
Eine erste Schicht ist durch eine anistrop leitende Schicht 50 gebildet, die an beiden Flächen leitende Schichten hat, die geätzt sind, um Leitungsmuster bzw. Leitungsstrukturen 62 und 62a zu bilden. Jede der zweiten und dritten Schichten 52 ist durch eine anisotrop leitende Schicht gebildet, die an einer Fläche eine leitende Auflageschicht hat, die zu einem Leitungsmuster 62 geätzt ist. Die drei Schichten werden thermisch unter Druck miteinander verbunden, um eine Platine 56 zu bilden.
Die Verbindung zwischen den Leitungsmustern 62 und 62a in der ersten Schicht erfolgt über die anistrop leitende Schicht 52 durch Pressen und Verformen des Leitungsmusters 60a. Die Verbindung zwischen dem Leitungsmuster 62 in der ersten, zweiten und dritten Schicht erfolgt über Vorsprünge 61, und die anisotrop leitenden Schichten 52.
Das Bezugszeichen 42 bezeichnet einen fotosensitiven Lackfilm (elektrisch isolierenden Film), der die Leitungsmuster 62 und 62a an den jeweiligen Flächen überdeckt. Äußere Anschlüsse 46 wie Lotkugeln werden in Durchgangslöchern in einer der Flächen ausgebildet, und Leitungsmuster 62 liegen durch Durchgangslöcher in den anderen Flächen frei, so dass Kontakte gebildet sind, die mit elektronischen Elementen verbunden werden.
In diesem Zusammenhang kann das jeweilige Leitungsmuster 62 vorläufig an der anisotrop leitenden Schicht 52 vorgesehen sein, oder durch einen Ätzvorgang oder dergleichen jedesmal ausgebildet werden, wenn die anisotrop leitende Schicht mit einer leitenden Auflageschicht (Schichten) überlappt wird.
Wie Fig. 17 zeigt, kann ein Isolierfilm 52a aus einer Polyimidschicht, Epoxidschicht oder einer anisotrop leitenden Schicht, die auf sich ein Leitungsmuster 62 trägt, als die erste Schicht verwendet werden, und anisotrop leitende Schichten 52, die an einer Fläche ein Leitungsmuster 62 tragen, wie oben beschrieben ist, können für die anderen Schichten verwendet werden, die dann miteinander überlappt und thermisch unter Druck miteinander verbunden werden. Bei dieser Ausführungsform ist es auch möglich, direkt ein Durchgangsloch in der ersten Schicht zur Ausbildung eines äußeren Anschlusses 46 auszubilden. Wenn der Isolierfilm 52a eine anisotrop leitende Schicht ist, kann ein Lack darauf aufgebracht werden, um dessen Fläche zu schützen.
Bei den oben beschriebenen Ausführungsformen kann der Vorsprung 46, der als äußerer Anschluß vorgesehen sein kann, wie Fig. 18 zeigt, auf einer metallischen Schicht 33 angeordnet sein, die in einem Boden 40a des äußeren Anschlusses und um den äußeren Rand und die innere Wand des Durchgangsloch in der elektrisch isolierenden Schicht 42 oder der Isolierschicht 41 ausgebildet ist. Hierdurch ist der Verbindungsbereich des Vorsprungs erhöht und die Verbindungsfestigkeit verbessert.
Gemäß der vorliegenden Erfindung ist es möglich, auf einfache Weise die elektrische Verbindung zwischen den Leitungsmustern in der oberen und der unteren Schicht einer mehrschichtigen Leiterplatte herzustellen und die Produktionskosten im großen Umfang zu reduzieren.

Claims

1. Leiterplatte (56) mit:

einem Substrat (58) mit einer ersten und einer zweiten Fläche, wobei ein erstes Leitungsmuster (60) auf der ersten Fläche des Substrats gebildet ist;

einer anisotrop leitenden Lage (52), die wenigstens zwei anisotrope Schichten enthält, die aus einem Basismaterial aus Kunststoff und leitenden Metallpartikeln bestehen, die in dem Basismaterial verteilt sind, wobei jede Schicht eine erste und eine zweite Fläche hat und ein Leitungsmuster (62) auf der ersten Fläche jeder anisotrop leitenden Schicht gebildet ist;

wobei wenigstens zwei anisotrop leitende Schichten in der Weise aufeinander laminiert sind, dass die zweite Fläche jeder anisotrop leitenden Schicht an der ersten Fläche der benachbarten anisotrop leitenden Schicht anhaftet;

wobei die erste Fläche des Substrats (58) an der zweiten Fläche der untersten anisotrop leitenden Schicht anhaftet;

wobei die Leitungsmuster auf den wenigstens zwei anisotrop leitenden Schichten und das Substrat (60,62) elektrisch miteinander über zusammengepresste Abschnitte der mehreren anisotrop leitenden Schichten verbunden sind und

eine elektrisch isolierende Schicht (64) auf der ersten Fläche der obersten anisotrop leitenden Schicht ausgebildet ist, um das zweite Leitungsmuster mit Ausnahme von Abschnitten des zweiten Leitungsmusters, die frei bleiben, zu überdecken.

2. Leiterplatte (56) nach Anspruch 1, wobei Vorsprünge (61) auf den Leitungsmustern vorgesehen sind, die auf dem Substrat (60) und jeder anisotrop leitenden Schicht (62) mit Ausnahme der obersten anisotrop leitenden Schicht angeordnet sind, und wobei die anisotrop leitenden Schichten auf den Vorsprüngen laminiert und teilweise von den Vorsprüngen gepresst werden, so dass die gepressten Abschnitte der anisotrop leitenden Schichten elektrisch leitend sind.

3. Leiterplatte (56) nach Anspruch 1 oder 2, wobei wenigstens eines der auf dem Substrat und den mehreren anisotrop leitenden Schichten angeordneten Leitungsmuster eine Stromzufuhrleitungsschicht ist, die sich über die gesamte Fläche erstreckt.

4. Leiterplatte (56) nach jedem der Ansprüche 1 bis 3, wobei wenigstens eine der auf dem Substrat und den mehreren anisotrop leitenden Schichten angeordneten Leitungsmuster eine Erdungsschicht ist, die sich über die gesamte Fläche erstreckt.

5. Halbleitervorrichtung (30) mit:

einem Halbleiterchip (32) mit einer oberen und einer unteren Fläche, wobei der Chip Elektroden (36) auf der oberen Fläche hat;

einem elektrisch isolierenden Film (34) auf der Oberseite des Halbleiterchips mit Ausnahme der Bereiche, an denen sich die Elektroden befinden;

mehreren anisotrop leitenden Schichten (38), die jeweils aus einem Basismaterial aus Kunststoff und leitenden Metallpartikeln (39) bestehen, die in dem Basismaterial verteilt sind, mit einer oberen und einer unteren Fläche und einem Leitungsmuster (40) auf der oberen Fläche jeder anisotrop leitenden Schicht;

wobei die mehreren anisotrop leitenden. Schichten (38) miteinander auf solche Weise laminiert sind, dass die Unterseite jeder anisotrop leitenden Schicht an der Oberseite der benachbarten anisotrop leitenden Schicht anhaftet;

wobei die Oberseite des Halbleiterchips (32) an der Unterseite der untersten anisotrop leitenden Schicht anhaftet;

wobei die Leitungsmuster der mehreren anisotrop leitenden Schichten und die Elektroden des Halbleiterchips über zusammengepresste Abschnitte der mehreren anisotrop leitenden Schichten miteinander elektrisch verbunden sind;

eine elektrisch isolierende Schicht (42) auf der Oberseite der obersten anisotrop leitenden Schicht ausgebildet ist, um deren Leitungsmuster mit Ausnahme der äußeren Verbindungsabschnitte (40a), die freibleiben, zu überdecken und

äußere Verbindungsanschlüsse (46) an den jeweiligen äußeren Verbindungsabschnitten geformt sind.

6. Halbleitervorrichtung (30) nach Anspruch 5, wobei die unterste anisotrop leitende Schicht zuvor mit Hilfe eines Pressverbindungswerkzeugs (43) an Stellen mechanisch gepresst ist, die den Elektroden entsprechen, so dass die gepressten Abschnitte der untersten anisotrop leitenden Schicht elektrisch leitend sind und damit die Elektroden des Halbleiterchips und die Leitungsmuster der untersten anisotrop leitenden Schicht elektrisch miteinander verbunden sind.

7. Halbleitervorrichtung (30) nach Anspruch 5, wobei die Elektroden (36) des Halbleiterchips mit leitenden Vorsprüngen (37) versehen sind, die nach oben über den Isolierfilm vorstehen, so dass die unterste anisotrop leitende Schicht auf den Vorsprüngen laminiert und von den Vorsprüngen teilweise zusammengedrückt sind, womit die gepressten Abschnitte der untersten anisotrop leitenden Schicht elektrisch leitend sind und somit die Elektroden des Halbleiterchips und die Leitungsmuster auf der untersten anisotrop leitenden Schicht elektrisch miteinander verbunden sind.

8. Halbleitervorrichtung nach jedem der Ansprüche 5 bis 7, wobei die äußeren Verbindungsanschlüsse (46) Lötmittelvorsprünge sind.