JPH06283776A - 積層型圧電素子 - Google Patents

積層型圧電素子

Info

Publication number
JPH06283776A
JPH06283776A JP5068494A JP6849493A JPH06283776A JP H06283776 A JPH06283776 A JP H06283776A JP 5068494 A JP5068494 A JP 5068494A JP 6849493 A JP6849493 A JP 6849493A JP H06283776 A JPH06283776 A JP H06283776A
Authority
JP
Japan
Prior art keywords
piezoelectric element
conductive film
anisotropic conductive
conductive
internal electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5068494A
Other languages
English (en)
Inventor
Yasuo Imoto
保雄 井元
Yasuo Okawa
康夫 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP5068494A priority Critical patent/JPH06283776A/ja
Priority to US08/213,170 priority patent/US5459371A/en
Publication of JPH06283776A publication Critical patent/JPH06283776A/ja
Pending legal-status Critical Current

Links

Landscapes

  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)

Abstract

(57)【要約】 【目的】 アクチュエータとして用いる積層型圧電素子
において、内部電極の一層おきの接続工程を簡略化する
とともに、短絡等の接続不良を防止する。 【構成】 圧電材料膜11と内部電極12とを交互に積
層した圧電素子において、側面に露出した内部電極12
の端部に一層おきにニッケルメッキからなる導電性凸部
16を形成し、その上から連続して全ての圧電材料膜1
1にかかる異方性導電膜13を形成し、その異方性導電
膜13を該凸部16によって部分的に加圧し、選択的に
導電部13aとすることにより、異方性導電膜13上の
銅箔(外部電極)15と導電性凸部16ひいては内部電
極12とを導電部13aを介して電気的に接続する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、圧電材料の薄膜を多数
枚積層し、電圧を印加することにより縦方向の変位を得
る積層型圧電素子に関するものである。
【0002】
【従来の技術】積層型圧電素子を製造する場合、内部電
極を一層おきに接続する必要があるが、従来の積層コン
デンサ方式を用いると、内部電極面積が素子の断面積よ
り小さいため電界が全面に発生せず、変位を阻害するば
かりでなく不均一な部分に応力集中が発生し、ついには
破壊するという致命的な欠点がある。また、積層時の位
置決めが難しく、多くても数十枚程度の積層枚数が限界
であり、同じ印加電圧の場合、素子の変位量は積層枚数
に比例するため、大きな変位量を発生する素子を製造す
るのは困難であった。
【0003】この欠点を解消するために、圧電シートの
全面に電極を印刷して積層する方法、すなわち、内部電
極の面積と素子の断面積を等しくする構造が一般的にな
っているが、このような構造の場合、内部電極を一層お
きに接続するためには、特開昭63−17354号公報
に開示されるような方法(図7)や、特開昭62−21
1974号公報に開示されるような方法(図8)を用い
て絶縁処理しなければならない。すなわち、図7に示す
積層型圧電素子では、一層おきにガラス等の絶縁物(絶
縁層)71をスクリーン印刷や電気泳動法により付着さ
せた後、焼き付けて固着し、その上から外部電極となる
銀ペースト72を塗布して、内部電極73を一層おきに
接続している。また、図8(a),(b)に示す積層型
圧電素子では、同じくガラス等の絶縁層81を形成し、
一層おきに内部電極83と絶縁層81上に形成された外
部電極82とが電気的に接続されている。
【0004】
【発明が解決しようとする課題】しかしながら、図7お
よび図8に示す構造の圧電素子では、素子の側面上に絶
縁層を形成する工程と、その上から内部電極を接続する
ための外部電極の形成する工程が必要になるが、いずれ
の場合も絶縁層を先に形成し、その後に外部電極を形成
することになるため、同時に行うことができず工程数が
多くなるという欠点がある。また、図7に示す構造の圧
電素子の場合、側面に露出する内部電極73の端部に一
層おきに絶縁層71が形成されているが、その方法とし
てスクリーン印刷を用いた場合は、非常に正確な位置精
度が必要であり、印刷のズレに加えて印刷のカスレ、滲
み等で本来接続される部分が導通不良になったり、絶縁
される部分が短絡したりすることがあった。電気泳動法
の場合も、素子の駆動電圧に耐えられるだけの厚さの絶
縁層71を均一に形成することは難しく、同じく絶縁破
壊による短絡等の問題があった。
【0005】一方、図8に示す構造の圧電素子では、絶
縁層81を比較的容易に形成できるが、絶縁層81上の
外部電極82と内部電極83との接続法が難しく、スク
リーン印刷の場合では位置精度の問題に加えて、素子面
と絶縁層の段差があるため、その段差部分では導電材ペ
ーストの印刷が難しく、導通不良や短絡不良が問題にな
っていた。さらに、いずれの方法を用いても、絶縁層や
外部電極ペーストを高温で焼成する工程が入り、製造コ
ストを押し上げる原因になっていた。
【0006】本発明は、上述した問題点を解決するため
になされたものであり、絶縁層を形成する工程を省き工
程を簡略化するととともに、位置決めを必要としないで
外部電極と内部電極とを確実に接続し、導通不良や絶縁
不良を防止することを目的としている。
【0007】
【課題を解決するための手段】この目的を達成するため
に本発明の積層型圧電素子は、その側面上に露出する内
部電極の端部に形成された導電性凸部と、連続して形成
されるとともに選択的に導電性を持つ異方性導電膜と、
さらに、その異方性導電膜上に連続して形成されるとと
もに前記導電性凸部と異方性導電膜を介して電気的に接
続された外部電極とを備えている。
【0008】
【作用】上記の構成を有する本発明の積層型圧電素子
は、素子の側面において外部電極および異方性導電膜の
みがあるにすぎず、絶縁層の形成工程が省略できるとと
もに、高温での焼成工程もないため工程が大幅に短縮さ
れる。また、素子側面の導電性凸部によって異方性導電
膜を加圧し、選択的に導電性を持たせることができるた
め位置決めが不要であり、さらに、外部電極および内部
電極の接続に、接続不良の原因になりやすい導電ペース
トを用いる必要がない。
【0009】
【実施例】以下、本発明を具体化した一実施例を図面を
参照して説明する。
【0010】図1は、本発明による積層型圧電素子の断
面図であり、圧電材料膜11と内部電極12とが交互に
重なる積層体の側面において、一層おきに導電性凸部1
6が形成されるとともに、素子の積層方向に全ての圧電
材料膜11にかかるように異方性導電膜13が形成さ
れ、導電性凸部16に接して一層おきに導電部13aを
持っている。さらに、その異方性導電膜13上には外部
電極として銅箔15が形成され、導電部13aを介して
導電性凸部16ひいては内部電極12と電気的に接続さ
れている。
【0011】次に、図1に示される積層型圧電素子の製
造方法を図2〜図6を参照して説明する。
【0012】先ず、PZTを主成分とする圧電材料を所
望の組成に混合した後、850℃で仮焼成した粉末に5
重量部のバインダーと微量の可塑材および消泡剤を添加
し、有機溶媒中に分散させスラリー状にする。このスラ
リーをドクターブレード法により所定の厚さに成形しグ
リーンシートとする。このグリーンシート上に内部電極
12としてPdペーストをスクリーン印刷し、所定寸法
に打ち抜いたものを所定枚数積層し熱プレスにより一体
化する。脱脂後、約1200℃で焼結を行い、図2に示
すように、内部電極12が一層おきに露出するような位
置で切断した焼結体21に、仮の外部電極22、23を
塗布焼き付けし、さらに別の一対の側面24、25が露
出するように切断する。
【0013】そして、図3に示すように、焼結体21の
一方の側面24において、導電性凸部を形成する以外の
部分をテープでマスキングし、かつ他方の側面25全体
をテープでマスキングした状態で、直流電源の負極に仮
の外部電極22を接続してニッケルメッキ浴中に沈め
る。この状態で50mAの電流を約5分間流すと、仮の
外部電極22につながる内部電極12の端面にニッケル
メッキが成長し、マスキングテープを剥すと、図4に示
すように、ニッケルメッキ製の導電性凸部16が一層お
きに形成された状態となる。次に、反対側の側面25に
も層をずらして導電性凸部16を形成するべく、すでに
導電性凸部16が形成された側面24の全体と、側面2
5の一部分とをテープでマスキングして保護した後、負
極を仮の外部電極23に接続してニッケルメッキを成長
させる。これにより、側面25においても側面24と一
層ずつずれて導電性凸部16が形成される。
【0014】次に、図5に示すように、いわゆる熱圧着
が可能で加圧部分のみ一方向への導電性を持つ異方性導
電膜13と、外部電極となる銅箔15とを、貼り合わせ
て素子の幅より狭い幅で切断し、導電性凸部16が形成
された焼結体21の側面24、25に、それぞれ導電性
凸部16にかかるような長さで仮止めする。そして、ほ
ぼ180℃に熱した一対の平面状の加圧用治具(図5は
一側面がわのみ図示)53で挟み、数kgの荷重をかけ
て熱圧着すると、異方性導電膜13は、導電性凸部16
と対向した部分のみが他の部分よりも高い圧力で部分的
に加圧されることとなり、その加圧された部分のみ導電
性を持ち、導電部13aとなって一層おきに銅箔15と
電気的に接続される。
【0015】このように、対向する側面で層をずらして
一層おきに接続された焼結体21は、図6に破線で示す
位置で素子1個分に切断された後、銅箔15の一部に電
力供給用のリード線を取り付け、樹脂外装および分極処
理を施して完成品となる。
【0016】尚、本発明は上述した実施例に限定される
ものではなく、その主旨を逸脱しない限り種々の変更を
加えることができる。たとえば、ニッケルメッキの代わ
りにクロムメッキや銅メッキを用いても同様の効果が得
られる。また、銅箔の代わりに導電性テープを用いても
良い。
【0017】
【発明の効果】以上説明したことから明かなように本発
明の積層型圧電素子は、絶縁層を形成する工程が省略さ
れ、高温での焼成工程もないため大幅に工程を削減で
き、素子の製造コストを押さえることができる。また、
素子側面の導電性凸部によって異方性導電膜を加圧し、
選択的に導電性を持たせることができるため、位置決め
が不要であり、製作が容易である。さらに、外部電極の
形成工程において、導電材または絶縁材のペーストを用
いていないため、滲みやカスレによる接続不良が皆無に
なる。
【図面の簡単な説明】
【図1】図1は本発明の一実施例を示す積層型圧電素子
の断面図である。
【図2】図2は切断された積層焼結体の斜視図である。
【図3】図3は積層焼結体をテープでマスキングした状
態の斜視図である。
【図4】図4は導電性凸部が形成された状態の積層焼結
体の斜視図である。
【図5】図5は異方性導電膜および銅箔を加圧する状態
の説明図である。
【図6】図6は異方性導電膜および銅箔が形成された状
態の積層焼結体の斜視図である。
【図7】図7は従来の積層型圧電素子の断面図である。
【図8】図8は従来の他の積層型圧電素子を示すもの
で、(a)は側面図、(b)は(a)のB−B線断面図
である。
【符号の説明】
11 圧電材料膜 12 内部電極 13 異方性導電膜 13a 導電部 15 銅箔(外部電極) 16 導電性凸部

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 圧電材料と内部電極とが交互に積層され
    ている積層型圧電素子であって、 その積層型圧電素子の側面に露出する内部電極の端部に
    形成された導電性凸部と、 積層型圧電素子の側面上に連続して形成されるととも
    に、選択的に導電性を持つ異方性導電膜と、 その異方性導電膜上に連続して形成されるとともに、前
    記導電性凸部と異方性導電膜を介して電気的に接続され
    た外部電極とを備えたことを特徴とする積層型圧電素
    子。
  2. 【請求項2】 導電性凸部が金属メッキにより形成され
    ることを特徴とする請求項1記載の積層型圧電素子。
JP5068494A 1993-03-12 1993-03-26 積層型圧電素子 Pending JPH06283776A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5068494A JPH06283776A (ja) 1993-03-26 1993-03-26 積層型圧電素子
US08/213,170 US5459371A (en) 1993-03-12 1994-03-14 Multilayer piezoelectric element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5068494A JPH06283776A (ja) 1993-03-26 1993-03-26 積層型圧電素子

Publications (1)

Publication Number Publication Date
JPH06283776A true JPH06283776A (ja) 1994-10-07

Family

ID=13375309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5068494A Pending JPH06283776A (ja) 1993-03-12 1993-03-26 積層型圧電素子

Country Status (1)

Country Link
JP (1) JPH06283776A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0786808A1 (en) * 1996-01-19 1997-07-30 Shinko Electric Industries Co. Ltd. Anisotropic conductive sheet and printed circuit board
EP1132978A4 (en) * 1998-10-29 2006-03-01 Hitachi Ltd MULTILAYER ELECTRONIC COMPONENTS, THE PREPARATION METHOD, TWO-DIMENSIONAL ELEMENT PACKING STRUCTURE, AND THEIR MANUFACTURING METHOD

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0786808A1 (en) * 1996-01-19 1997-07-30 Shinko Electric Industries Co. Ltd. Anisotropic conductive sheet and printed circuit board
US5886415A (en) * 1996-01-19 1999-03-23 Shinko Electric Industries, Co., Ltd. Anisotropic conductive sheet and printed circuit board
US6121688A (en) * 1996-01-19 2000-09-19 Shinko Electric Industries Co., Ltd. Anisotropic conductive sheet and printed circuit board
EP1132978A4 (en) * 1998-10-29 2006-03-01 Hitachi Ltd MULTILAYER ELECTRONIC COMPONENTS, THE PREPARATION METHOD, TWO-DIMENSIONAL ELEMENT PACKING STRUCTURE, AND THEIR MANUFACTURING METHOD

Similar Documents

Publication Publication Date Title
JPS62274681A (ja) 電歪効果素子
JPS58196068A (ja) 電歪効果素子
JPH0256830B2 (ja)
JPH07226541A (ja) 積層型圧電素子
JPS63153870A (ja) 電歪効果素子
JP2000340448A (ja) 積層セラミックコンデンサ
JPH06283776A (ja) 積層型圧電素子
JPS6132835B2 (ja)
JP3237966B2 (ja) 積層型圧電素子
JPH07283453A (ja) 積層型圧電素子
JPH07106655A (ja) 積層型圧電素子
JPH0758373A (ja) 積層型圧電素子
JPH06268274A (ja) 積層型圧電素子
JPH0758372A (ja) 積層型圧電素子
JPH07154006A (ja) 積層型圧電素子及びその製造方法
JPH06350156A (ja) 積層型圧電素子
JPS59219972A (ja) 電歪効果素子
JPH0832131A (ja) 積層型圧電素子並びにその製造方法
JP3213663B2 (ja) 角形チップ抵抗器の製造方法
JPH07111346A (ja) 積層型圧電素子
JPH08181032A (ja) 積層セラミックコンデンサ
JPS62133777A (ja) 積層型圧電素子およびその製造方法
JPH0758371A (ja) 積層型圧電素子
JPH07162049A (ja) 積層型圧電素子
JPH04243173A (ja) 電歪効果素子