CN105679720A - 散热器、包括散热器的电子模块及其制作方法 - Google Patents

散热器、包括散热器的电子模块及其制作方法 Download PDF

Info

Publication number
CN105679720A
CN105679720A CN201510892975.4A CN201510892975A CN105679720A CN 105679720 A CN105679720 A CN 105679720A CN 201510892975 A CN201510892975 A CN 201510892975A CN 105679720 A CN105679720 A CN 105679720A
Authority
CN
China
Prior art keywords
scatterer
electronic module
semiconductor packages
semi
insulation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510892975.4A
Other languages
English (en)
Other versions
CN105679720B (zh
Inventor
C.法克曼
R.奥特伦巴
K.席斯
F.施蒂克勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN105679720A publication Critical patent/CN105679720A/zh
Application granted granted Critical
Publication of CN105679720B publication Critical patent/CN105679720B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F28—HEAT EXCHANGE IN GENERAL
    • F28F—DETAILS OF HEAT-EXCHANGE AND HEAT-TRANSFER APPARATUS, OF GENERAL APPLICATION
    • F28F21/00—Constructions of heat-exchange apparatus characterised by the selection of particular materials
    • F28F21/08—Constructions of heat-exchange apparatus characterised by the selection of particular materials of metal
    • F28F21/081—Heat exchange elements made from metals or metal alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Thermal Sciences (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及散热器、包括散热器的电子模块及其制作方法。一种电子模块可以包括半导体封装、附接到半导体封装的散热器和远离半导体封装部署在散热器上的电绝缘层。

Description

散热器、包括散热器的电子模块及其制作方法
技术领域
本申请涉及散热器、包括散热器的电子模块以及制作散热器或包括散热器的电子模块的方法。
背景技术
在操作期间，包括半导体芯片的电子模块可以产生热量，其可能必须通过指定热路径耗散。可以将热路径指向电子模块的顶侧，其中比如例如热沉那样的热耗散装置可以布置在电子模块的顶侧上。可能合期望的是减小半导体芯片与热耗散装置之间的热阻以便改进电子模块的热耗散能力。
附图说明
包括附图以提供实施例的进一步理解，并且将附图并入在本说明书中并且构成本说明书的部分。附图图示了实施例并且与描述一起用于解释实施例的原理。其它实施例和实施例的许多预期优点将被容易地领会到，因为通过参照以下详细描述它们变得更好理解。
附图的元件未必相对于彼此是按比例的。相同参考标号指定对应的类似部分。
图1示出电子模块的实施例的横截面视图。
图2示出电子模块的另外的实施例的横截面视图。
图3示出散热器的实施例的横截面视图。
图4示出电子模块的另外的实施例的横截面视图。
图5示出电子模块的另外的实施例的横截面视图。
图6A-6C示出根据制作电子模块的方法的实施例的制作的各种阶段中的电子模块的横截面视图。
图6D示出具有附接的热沉的电子模块的横截面视图。
图7A和7B示出根据制作电子模块的方法的另外的实施例的制作的各种阶段中的电子模块的横截面视图。
图8示出制作电子模块的方法的实施例的流程图。
图9A和9B示出包括散热器的电子模块（图9A）和没有散热器的电子模块（图9B）的横截面视图，以及电子模块中的热阻的仿真结果。
具体实施方式
在以下详细描述中，对形成其部分的附图做出参照，并且通过图示的方式示出其中可以实践本发明的具体实施例。在这方面，诸如“顶”、“底”、“前”、“后”、“首”、“尾”等之类的方向术语参照所描述的（一个或多个）图的取向而使用。由于实施例的组件可以以数个不同取向定位，因此方向术语用于说明的目的而绝不是限制性的。要理解的是，可以利用其它实施例，并且可以做出结构或逻辑改变而不脱离于本发明的范围。因而，以下详细描述不以限制性的含义来考虑，并且本发明的范围由所附权利要求限定。
要理解的是，本文所描述的各种示例性实施例的特征可以与彼此组合，除非以其它方式具体指出。
如在本说明书中所采用的，术语“键合”、“附接”、“连接”、“耦合”和/或“电气连接/电气耦合”不意指意味着元件或层必须直接接触在一起；可以在“键合”、“附接”、“连接”、“耦合”和/或“电气连接/电气耦合”的元件之间分别提供居间元件或层。然而，依照本公开，以上提到的术语可以可选地还具有下述具体含义：元件或层直接接触在一起，即不在“键合”、“附接”、“连接”、“耦合”和/或“电气连接/电气耦合”的元件之间分别提供居间元件或层。
另外，关于形成或位于表面“之上”的部分、元件或材料层所使用的词语“之上”在本文中可以用于意指部分、元件或材料层“间接地”位于（例如放置于、形成于、沉积于等）所暗指的表面上，其中一个或多个附加部分、元件或层布置在所暗指的表面与部分、元件或材料层之间。然而，关于形成或位于表面“之上”的部分、元件或材料层所使用的词语“之上”还可以可选地具有下述具体含义：部分、元件或材料层“直接地”（例如与其直接接触）位于（例如放置于、形成于、沉积于等）所暗指的表面上。
以下描述包含半导体芯片的器件或半导体封装。半导体芯片可以具有不同类型，可以通过不同技术制造并且可以包括例如集成电气、电光或机电电路和/或无源电路。半导体芯片可以例如被设计为逻辑集成电路、模拟集成电路、混合信号集成电路、功率集成电路、存储器电路或集成无源电路。它们可以包括控制电路、微处理器或微机电组件。另外，它们可以被配置为功率半导体芯片，诸如功率MOSFET（金属氧化物半导体场效应晶体管）、IGBT（绝缘栅双极型晶体管）、JFET（结栅场效应晶体管）、功率双极型晶体管或功率二极管。特别地，可以涉及具有垂直结构的半导体芯片，也就是说，半导体芯片可以以这样的方式来制作，使得电流可以在垂直于半导体芯片的主面的方向上流动。具有垂直结构的半导体芯片可以具有特别地在其两个主面上也就是说在其顶侧和底侧上的接触元件。特别地，功率半导体芯片可以具有垂直结构。作为示例，可以使功率MOSFET的源极电极和栅极电极位于一个主面上，而功率MOSFET的漏极电极布置在另一主面上。另外，以下描述的电子模块可以包括控制其它半导体芯片的集成电路（例如功率半导体芯片的集成电路）的集成电路。半导体芯片可以在具体半导体材料例如Si、SiC、SiGe、GaAs、GaN、AlGaAs的基础上制造，但是还可以在任何其它半导体材料的基础上制造，并且另外可以包含不是半导体的无机和/或有机材料，诸如例如绝缘体、塑料或金属。
以下所描述的器件包括封装上的外部接触元件或外部接触焊盘。外部接触焊盘可以表示半导体封装的外部端子。它们可以从封装外部可接近并且因而可以允许从封装外部做出与（一个或多个）半导体芯片的电气接触。另外，外部接触焊盘可以是导热的并且可以充当用于耗散由嵌入在半导体封装中的一个或多个半导体芯片所生成的热量的至少一部分的热沉。外部接触焊盘可以由任何所期望的导电材料组成，例如由金属，诸如铜、铝或金，金属合金或导电有机材料组成。诸如焊接球或焊接凸块之类的焊接材料可以沉积在外部接触焊盘上。
半导体芯片或半导体芯片的至少部分覆盖有密封材料以形成密封（例如模制主体），其可以是电绝缘的。密封可以是电介质材料并且可以由任何适当的硬质塑料、热塑性塑料或热固性材料或层压材料（预浸料）制成。密封剂可以包含填充材料。在其沉积之后，密封剂可以仅被部分地硬化并且可以在施加能量（例如热量、UV光等）之后被完全硬化以形成密封剂。各种技术可以用于利用密封剂覆盖半导体芯片，例如压缩模制、注入模制、粉末模制、液体模制、分发或层压。
半导体芯片可以配备有电气重分布结构。电气重分布结构可以包括一个或多个聚合物层。（一个或多个）聚合物层可以在晶片级处理期间（即，在前端处理期间）被施加。作为示例，（一个或多个）聚合物层可以通过CVD（化学气相沉积）工艺或通过旋涂工艺来施加。（一个或多个）聚合物层可以由光致抗蚀剂或任何其它的蚀刻抗蚀剂制成。例如，可以使用光酰亚胺（photoimide）。特别地，诸如例如有机或矿物填充材料之类的填充材料可以被包括在（一个或多个）聚合物层中。填充材料可以改进CTE（热膨胀系数）以减小封装的翘曲和应力，并且可以改进（一个或多个）聚合物层对被（一个或多个）聚合物层覆盖的半导体芯片表面的保护效果。
电气重分布结构可以包括一个或多个导电层，例如金属层。导电层可以用作布线层以从封装外部做出与半导体芯片的电气接触和/或做出与其它半导体芯片和/或被包含在封装中的组件的电气接触。导电层可以利用任何期望的几何形状和任何期望的材料成分来制造。导电层可以例如由导体引线组成，但是还可以以覆盖区域的层的形式。它们可以用于提供封装的外部接触焊盘。任何期望的金属，例如铝、镍、钯、银、锡、金或铜或金属合金可以用作该材料。导电层可以是均质的或者由仅一种材料制造，或者它们可以是异质的或者由多于一种材料制造，也就是说，被包含在导电层中的各种成分和浓度的材料是可能的。薄膜技术可以应用于生成和/或结构化导电层。
图1示出包括半导体封装10、散热器20和电绝缘层30的电子模块100。半导体封装10可以包括半导体芯片12和至少部分地密封半导体芯片12的密封主体14。根据实施例，密封主体14在第二主面12B和将第二主面连接到半导体芯片12的第一主面12A的四个侧面上密封半导体芯片12，其中第一主面12A不被密封主体14覆盖。
电子模块100可以是表面安装器件（SMD）。半导体封装10的第二主面10B可以被配置成布置在另外的电子构件例如印刷电路板（PCB）上。半导体封装10可以是含铅封装或无铅封装。
散热器20可以附接到半导体封装10的第一主面10A。散热器20可以热耦合到半导体芯片12。根据实施例，散热器20还可以电气耦合到半导体芯片12。例如，散热器可以电气耦合到布置在半导体芯片12的第一主面12A上的电极（未示出）。在包括IGBT的半导体芯片12的情况下，电极可以是发射极电极、集电极电极或者栅极电极。在包括FET的半导体芯片12的情况下，电极可以是源极电极、漏极电极或栅极电极。
根据实施例，散热器20可以完全覆盖半导体封装10的第一主面10A。根据另一实施例，散热器20仅部分地覆盖半导体封装10的第一主面10A。另外，散热器20可以横向伸出超过半导体封装10的覆盖区，如图2中关于电子模块200示出的那样。散热器20可以横向伸出超过半导体封装10的仅一侧，超出两侧，例如两个相对侧，超出三侧，或者甚至超出半导体封装10的所有（四）侧。散热器20的第一主面20A的表面积可以大于半导体封装10的第一主面10A的表面积，例如大约1.5倍那么大，大约2倍那么大，大约3倍那么大，或者甚至大于3倍那么大。散热器20可以基本上是矩形的，然而散热器20还可以具有任何其它合适的形状。
根据实施例，散热器20可以包括金属片或金属板。散热器20可以具有大约或大于0.1mm、0.2mm、0.5mm、0.7mm和1mm的厚度d。散热器20可以包括铜和铝中的一个或多个。
绝缘层30可以布置在散热器20的第一主面20A上。根据实施例，绝缘层30还可以覆盖散热器20的侧面，其中侧面从散热器第一主面20A到达散热器第二主面20B。根据又一实施例，绝缘层30还可以至少部分地覆盖散热器第二主面20B，如例如图2中示出的那样。
绝缘层30可以包括任何合适的电介质有机或无机材料。绝缘层30可以包括酰亚胺，例如光酰亚胺。绝缘层30可以包括模制材料和层压材料中的一个或多个。绝缘层30可以包括环氧树脂。绝缘层30可以包括被配置成改进绝缘层30的热导率的填充材料。填充材料可以例如包括SiO。绝缘层30的大约60%-70%可以由填充材料制成。绝缘层30可以具有大约或大于0.01mm、0.05mm、0.1mm、0.3mm和0.5mm的厚度t。
绝缘层30可以被配置成将散热器20与外部世界电绝缘。例如，电子模块100可以是高压器件，这意味着半导体芯片12可以展现出分别为大约300V-400V的漏极-源极电压或集电极-发射极电压。电气连接到半导体芯片12的散热器20可以展现出相对于接地电位的相同电压。绝缘层30可以被配置成提供针对该幅度的电压的绝缘。
可以在半导体封装10与散热器20之间布置导热材料层（在图1中未示出）。特别地，导热材料可以布置在半导体芯片12与散热器20之间。导热材料可以包括热界面材料（TIM）或散热膏、银浆、焊接材料，特别是扩散焊接材料、或者展现出足够的热导率的任何其它合适的材料。
导热材料可以被配置成例如经由焊接接合或胶合接合将散热器20附接到半导体封装10。可替换地或此外，可以使用用于将散热器20附接到半导体封装10的另一装置，诸如拧紧装置或夹紧装置。
电子模块100可以被配置成具有布置在绝缘层第一主面30A上的热沉。热沉可以被配置成通过自身或者附加地为第二热沉向半导体封装10提供热耗散，其中第二热沉可以布置在与电子模块100可以附接到的PCB的第一侧相对的PCB的第二侧上。即，电子模块100可以设计成具有用于耗散热量的两个指定热路径，第一路径到布置在绝缘层30上方的热沉并且第二路径到布置在PCB的相对侧上的电子模块100下方。可替换地，电子模块100可以设计成具有仅一个指定热路径，即到布置在绝缘层30上方的热沉。半导体封装第一主面10A可以是半导体封装10的顶侧并且第二主面10B可以是半导体封装10的底侧，其中底侧可以被配置用于将电子模块100耦合到PCB。因此，将散热器20（和可能是附接到散热器20的热沉）布置在顶侧上可以称为半导体封装10的“顶侧冷却”方案。
散热器20的效果可以是横向散开由半导体封装10生成的热量，例如由半导体芯片12生成的热量。借助于散热器20横向散开热量可以改进从半导体封装10到布置在绝缘层30上方的热沉的热量流动。
绝缘层30的效果可以是将布置在绝缘层30上方的热沉与半导体封装10、特别是与半导体芯片12电绝缘。将绝缘层30布置在散热器20上方而不将散热器20与半导体封装10电绝缘可以改进到散热器20中的热量流动并且可以改进散热器20中的热量的横向散开。
图2示出电子模块200，其可以对应于电子模块100。涉及电子模块100的以上公开内容也可以适用于电子模块200并且反之亦然，并且为了简洁起见而避免重复。
电子模块200可以包括布置在半导体芯片12与散热器20之间的导热材料40的层。导热材料40还可以是导电的。电子模块200可以包括布置在半导体芯片12与散热器20之间的结构部分50。结构部分50可以特别地布置在半导体芯片12与导热材料40之间。结构部分50可以是电气、热和机械耦合到半导体芯片12中的一个或多个。结构部分50可以特别地耦合到半导体芯片12的电极。结构部分50可以是电气、热和机械耦合到散热器20中的一个或多个。结构部分50可以包括金属，比如例如铜或铝，或者金属合金。结构部分50可以包括芯片载体和接触夹中的一个或多个。结构部分50可以包括引线框架。
电子模块200可以被配置成使得绝缘层30不布置在散热器20与导热材料40之间。换言之，导热材料40与散热器20直接接触。
导热材料40的层可以被配置成使得其完全或仅部分地覆盖半导体封装第一主面10A。导电材料40可以例如通过密封主体14、通过绝缘层30或通过其组合与外部世界电绝缘。
如图2中所示，散热器20可以横向伸出超过半导体封装10的覆盖区。散热器20可以横向伸出超过半导体封装10的第一侧l1的长度。散热器20可以横向伸出超过半导体封装10的第二侧l2的长度。另外，散热器20可以分别伸出超过半导体封装10的第三和第四侧l3和l4的长度。长度l1、l2、l3和l4可以不同于彼此或者它们可以相等。长度l1、l2、l3和l4可以每一个是大约或大于半导体封装10的长度L的5%、10%、20%、30%、50%、70%或100%那么长的。长度l1、l2、l3和l4可以每一个是大约或大于1mm、2mm、3mm、4mm、5mm、7mm、或10mm那么长的。
图3示出包括散射器310和电绝缘层320的散热器阵列300。散热器310可以对应于散热器20并且绝缘层320可以对应于绝缘层30。散热器310可以具有基本方形或矩形形状。散热器310的边缘长度x可以是大约或大于3mm、5mm、8mm、10mm、15mm、30mm或50mm那么长的。
根据实施例，散热器310的制作可以包括压制、切割或切锯金属板或金属片中的一个或多个。根据实施例，绝缘层320可以使用比如CVD、旋涂或任何其它合适的表面处理技术来施加散热器310。将绝缘层320施加到散热器310上可以选择性地被执行，即，绝缘层320不被施加到散热器310的第二主面的至少部分，从而形成开口322。可替换地，绝缘层320可以被施加使得散热器310完全被绝缘层320覆盖并且之后通过选择性地移除绝缘层320来形成开口322。
散热阵列300当不被附接到半导体封装和热沉中的一个或多个时可以或者可以不在尺寸上稳定。
图4示出电子模块400的另外的实施例，其中电子模块400可以对应于电子模块100和200。涉及电子模块100和200的以上公开内容也可以适用于电子模块400并且反之亦然，并且为了简洁起见而避免重复。
在电子模块400中，半导体芯片12布置在“源极向下（source-down）”配置中，其中源极接触件15面对半导体封装第二主面10B。半导体芯片12附接到芯片载体52使得漏极电极16电气耦合到芯片载体52并且面对散热器20。芯片载体52可以对应于图2的结构部分50。芯片载体52可以包括暴露在半导体封装第二主面10B上的外接触元件。栅极电极17可以布置成靠近源极电极15并且可以电气耦合到外接触元件54。源极电极15也可以电气耦合到外接触元件，其在图4中为了简化起见并未示出。
根据实施例，电子模块400的半导体芯片12是IGBT芯片并且电极15和16分别是发射极电极和集电极电极。
图5示出电子模块500的另外的实施例，其中电子模块500可以对应于电子模块100和200。涉及电子模块100和200的以上公开内容也可以适用于电子模块500并且反之亦然，并且为了简洁起见而避免重复。
电子模块500包括接触夹56，其中接触夹56可以对应于图2的结构部分50。接触夹56可以耦合到半导体芯片12的电极15，其中电极15可以分别是源极电极或发射极电极。接触夹56还可以耦合到布置在半导体封装第二主面10B上的外接触元件。电子模块500的半导体芯片10布置在芯片载体58上使得电极16耦合到芯片载体58，其中电极16分别是漏极电极或集电极电极。芯片载体58包括布置在半导体封装第二主面10B上的外接触元件。半导体芯片12还可以包括与电极15并排布置并且电气耦合到另外的外接触元件（同样在图5中未示出）的栅极电极（在图5中未示出）。
图6A-6C示出根据制作电子模块的方法的实施例的制作的各种阶段中的电子模块600。电子模块600可以对应于电子模块100、200、400或500。涉及电子模块100、200、400或500的以上公开内容也可以适用于电子模块600并且反之亦然，并且为了简洁起见而避免重复。
图6A示出半导体封装10，其中半导体封装10可以包括被配置用于承载导热材料的层的承载区域18。承载区域18可以包括集成到密封主体14中的凹陷。然而，半导体封装10的第一主面还可以是平坦而没有凹陷的，其中承载区域18简单地是平坦第一主面的部分。承载区域18可以仅覆盖半导体封装10的第一主面的部分，或者承载区域18可以覆盖整个第一主面。结构部分50可以暴露在承载区域18处。
图6B示出布置在承载区域18上的导热材料40的层。导热材料40可以与半导体封装第一主面10A共平面，然而导热材料40还可以布置在半导体封装第一主面10A的顶部上。
图6C示出电子模块600，其中散热器20附接到半导体封装10。另外，示出散热器20的顶部上的绝缘层30。绝缘层30可以在将散热器20附接到半导体封装10之前或者可替换地在附接之后被施加到散热器20。半导体封装第一主面10A与散热器20之间的界面可以至少部分地包括如图6C中所示出的绝缘层30。可替换地，界面可以没有绝缘层30。
图6D示出布置在电子模块600的顶部上的热沉610。导热材料的第二层可以布置在热沉610与绝缘层30（在图6D中未示出）之间。导热材料的第二层可以包括与导热材料40的层相同的材料或材料成分并且避免重复。热沉610可以例如通过焊接接合、胶合接合、夹紧装置和拧紧装置中的一个或多个附接到电子模块600。
热沉610可以横向伸出超过散热器20，例如超出大约或大于1mm、2mm、5mm、10mm或20mm。热沉610可以例如具有基本上矩形或方形覆盖区。
图7A和7B示出根据制作电子模块的方法的另外的实施例制作的电子模块700的制作的阶段。根据该实施例，散热器在将散热器附接到半导体封装之前附接到热沉。电子模块700可以对应于电子模块100、200、400或500。涉及电子模块100、200、400或500的以上公开内容也可以适用于电子模块700并且反之亦然，并且为了简洁起见而避免重复。
图7A示出半导体封装10和附接到热沉710的散热器20。绝缘层30布置在热沉710与散热器20之间并且将散热器20与热沉710电绝缘。如以上所描述的导热材料的第二层可以布置在绝缘层30与热沉710之间（未示出）。
图7B示出在将散热器20和热沉710的组合布置附接到半导体封装10之后的电子模块700。
图8示出制作电子模块800的方法的实施例的流程图。要指出的是方法800的方法步骤不需要必要地以所描绘的次序执行。方法800的第一方法步骤801可以包括提供半导体封装。第二方法步骤802可以包括提供包括第一主表面和与第一主表面相对的第二主表面的散热器。第三方法步骤803可以包括在散热器的第一主表面上提供电绝缘层。第四方法步骤804可以包括将散热器耦合到半导体封装使得散热器的第二主表面面对半导体封装。
图9A和9B示出包括散热器20的电子模块900（图9A）和没有散热器的电子模块910（图9B）的顶侧冷却热阻Rth的仿真结果。热沉710布置在电子模块900和910的每一个上方。电子模块900可以对应于电子模块100、200、400、500、600和700。括号中的值表示仿真中的相应层的厚度。仿真结果示出散热器20可以明显减小Rth。
此外，虽然可能已经关于若干实施方式中的仅一个公开了本发明的实施例的特定特征或方面，但是这样的特征或方面可以与其它实施方式的一个或多个其它特征或方面组合，如对于任何给定或特定应用而言可能是所期望的和有利的那样。另外，在术语“包含”、“具有”、“带有”或其其它变型用在具体实施方式或权利要求中的程度上，这样的术语意图以类似于术语“包括”的方式是包括性的。另外，应当理解的是，本发明的实施例可以被实施在分立电路、特别是集成电路或完全集成电路或编程装置中。而且，术语“示例性”仅仅意指作为示例，而不是最佳或最优的。还要领会到的是，出于简化和便于理解的目的而利用相对于彼此的特定尺寸来图示本文所描绘的特征和/或元件，并且实际的尺寸可以大幅不同于本文所图示的尺寸。
尽管已经在本文中图示和描述了具体实施例，但是本领域普通技术人员将领会到的是，各种可替换的和/或等价的实施方式可以取代所示出和所描述的具体实施例而不脱离本发明的范围。本申请意图覆盖本文中所讨论的具体实施例的任何适配或变型。因此，意图本发明仅受权利要求及其等同物限制。

Claims (20)

1.一种电子模块，包括：
半导体封装；
附接到半导体封装的散热器；以及
远离半导体封装部署在散热器上的电绝缘层。
2.权利要求1的电子模块，其中电子模块是表面安装器件（SMD）。
3.权利要求1或2的电子模块，其中半导体封装的第二主面包括用于将半导体封装的半导体芯片与外部世界电气接触的电气接触元件，并且其中散热器布置在与第二主面相对的半导体封装的第一主面上。
4.前述权利要求之一的电子模块，其中散热器电气耦合到半导体封装的半导体芯片。
5.前述权利要求之一的电子模块，其中半导体封装包括半导体功率芯片。
6.前述权利要求之一的电子模块，其中热界面材料布置在半导体封装的半导体芯片与散热器之间，并且其中热界面材料包括焊料、散热膏、银浆和导电粘合剂中的一个或多个。
7.前述权利要求之一的电子模块，其中电绝缘层将散热器与外部世界电绝缘。
8.前述权利要求之一的电子模块，其中散热器横向伸出超过半导体封装的覆盖区。
9.前述权利要求之一的电子模块，还包括布置在散热器的第一主表面上并且通过电绝缘层与散热器电绝缘的热沉。
10.前述权利要求之一的电子模块，其中散热器包括铜和铝中的一个或多个。
11.权利要求5至10之一的电子模块，其中半导体功率芯片的漏极接触件或集电极接触件面对散热器。
12.权利要求5至11之一的电子模块，其中半导体功率芯片的源极接触件或发射极接触件面对散热器。
13.权利要求6至12之一的电子模块，其中芯片载体或接触夹布置在半导体芯片与热界面材料之间。
14.一种散热器，包括：
金属片或金属板，
布置在金属片或金属板之上的电绝缘层，
其中金属片或金属板具有0.1mm-1mm范围中的厚度，并且
其中金属片或金属板的第二主表面的至少部分未被电绝缘层覆盖。
15.权利要求14的散热器，其中电绝缘层包括酰亚胺、模具材料和层压材料中的一个或多个。
16.一种用于制作电子模块的方法，包括：
提供半导体封装；
提供包括第一主表面和与第一主表面相对的第二主表面的散热器；
在散热器的第一主表面上提供电绝缘层；
将散热器耦合到半导体封装使得散热器的第二主表面面对半导体封装。
17.权利要求16的方法，其中将散热器耦合到半导体封装包括将散热器热耦合到半导体封装的半导体芯片。
18.权利要求16或17的方法，其中将散热器耦合到半导体封装包括将散热器电气耦合到半导体封装的半导体芯片。
19.权利要求16至18之一的方法，还包括：
将热沉耦合到散热器的第一主表面。
20.权利要求16至19之一的方法，其中在将散热器耦合到半导体封装之前将电绝缘层施加到散热器。
CN201510892975.4A 2014-12-08 2015-12-08 散热器、包括散热器的电子模块及其制作方法 Active CN105679720B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014118080.1 2014-12-08
DE102014118080.1A DE102014118080B4 (de) 2014-12-08 2014-12-08 Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon

Publications (2)

Publication Number Publication Date
CN105679720A true CN105679720A (zh) 2016-06-15
CN105679720B CN105679720B (zh) 2019-01-11

Family

ID=55974629

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510892975.4A Active CN105679720B (zh) 2014-12-08 2015-12-08 散热器、包括散热器的电子模块及其制作方法

Country Status (3)

Country Link
US (1) US9812373B2 (zh)
CN (1) CN105679720B (zh)
DE (1) DE102014118080B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584441A (zh) * 2019-02-18 2020-08-25 英飞凌科技奥地利有限公司 具有改善的散热的电子模块及其制造

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9881862B1 (en) * 2016-09-20 2018-01-30 Infineon Technologies Austria Ag Top side cooling for GaN power device
KR20180055635A (ko) 2016-11-14 2018-05-25 삼성전자주식회사 반도체 모듈
US10504816B2 (en) * 2017-09-06 2019-12-10 Google Llc Thermoelectric cooler (TEC) for spot cooling of 2.5D/3D IC packages
DE102017120753B4 (de) * 2017-09-08 2021-04-29 Infineon Technologies Austria Ag SMD-Package mit Oberseitenkühlung
DE102020106492A1 (de) * 2019-04-12 2020-10-15 Infineon Technologies Ag Chip -package, verfahren zum bilden eines chip -packages, halbleitervorrichtung, halbleiteranordnung, dreiphasensystem, verfahren zum bilden einer halbleitervorrichtung und verfahren zum bilden einer halbleiteranordnung
US11600498B2 (en) * 2019-12-31 2023-03-07 Texas Instruments Incorporated Semiconductor package with flip chip solder joint capsules
US11239127B2 (en) 2020-06-19 2022-02-01 Infineon Technologies Ag Topside-cooled semiconductor package with molded standoff
DE102020131849A1 (de) 2020-12-01 2022-06-02 Infineon Technologies Ag Chip-package, halbleiteranordnung, verfahren zum bilden eines chip-packages, und verfahren zum bilden einer halbleiteranordnung
US12068226B2 (en) 2021-09-13 2024-08-20 Infineon Technologies Ag Semiconductor assembly with multi-device cooling
DE102022202526A1 (de) 2022-03-15 2023-09-21 Zf Friedrichshafen Ag Halbleitereinrichtung, Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050116335A1 (en) * 2003-10-03 2005-06-02 Karim Abdul H. Semiconductor package with heat spreader
CN101083235A (zh) * 2006-06-02 2007-12-05 索尼株式会社 半导体装置及半导体装置的制造方法
US8097944B2 (en) * 2009-04-30 2012-01-17 Infineon Technologies Ag Semiconductor device
US8343808B2 (en) * 2010-11-22 2013-01-01 Bridge Semiconductor Corporation Method of making stackable semiconductor assembly with bump/base/flange heat spreader and build-up circuitry

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4335946C2 (de) * 1993-10-21 1997-09-11 Bosch Gmbh Robert Anordnung bestehend aus einer Leiterplatte
DE19904279B4 (de) * 1999-02-03 2005-09-01 Sew-Eurodrive Gmbh & Co. Kg Halbleitervorrichtung
JP4286465B2 (ja) * 2001-02-09 2009-07-01 三菱電機株式会社 半導体装置とその製造方法
US6677669B2 (en) * 2002-01-18 2004-01-13 International Rectifier Corporation Semiconductor package including two semiconductor die disposed within a common clip
US20080131655A1 (en) * 2006-03-21 2008-06-05 Barbara Wacker Double Layer Carbon Nanotube-Based Structures and Methods for Removing Heat from Solid-State Devices
US8018056B2 (en) * 2005-12-21 2011-09-13 International Rectifier Corporation Package for high power density devices
US8077475B2 (en) * 2007-09-27 2011-12-13 Infineon Technologies Ag Electronic device
WO2012081434A1 (ja) * 2010-12-16 2012-06-21 三菱電機株式会社 半導体装置
US8399265B2 (en) * 2011-03-14 2013-03-19 Infineon Technologies Ag Device for releasably receiving a semiconductor chip
JP2013098466A (ja) * 2011-11-04 2013-05-20 Aisin Aw Co Ltd 半導体装置及びその製造方法
US20140103505A1 (en) * 2012-10-16 2014-04-17 Broadcom Corporation Die down integrated circuit package with integrated heat spreader and leads
KR20150027583A (ko) * 2013-09-04 2015-03-12 삼성전자주식회사 열전 소자를 갖는 반도체 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050116335A1 (en) * 2003-10-03 2005-06-02 Karim Abdul H. Semiconductor package with heat spreader
CN101083235A (zh) * 2006-06-02 2007-12-05 索尼株式会社 半导体装置及半导体装置的制造方法
US8097944B2 (en) * 2009-04-30 2012-01-17 Infineon Technologies Ag Semiconductor device
US8343808B2 (en) * 2010-11-22 2013-01-01 Bridge Semiconductor Corporation Method of making stackable semiconductor assembly with bump/base/flange heat spreader and build-up circuitry

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584441A (zh) * 2019-02-18 2020-08-25 英飞凌科技奥地利有限公司 具有改善的散热的电子模块及其制造

Also Published As

Publication number Publication date
DE102014118080B4 (de) 2020-10-15
DE102014118080A1 (de) 2016-06-09
US9812373B2 (en) 2017-11-07
US20160163616A1 (en) 2016-06-09
CN105679720B (zh) 2019-01-11

Similar Documents

Publication Publication Date Title
CN105679720A (zh) 散热器、包括散热器的电子模块及其制作方法
US10727151B2 (en) Semiconductor chip package having a cooling surface and method of manufacturing a semiconductor package
JP6332439B2 (ja) 電力変換装置
CN109637983B (zh) 芯片封装
CN104465557A (zh) 电子功率器件和制作电子功率器件的方法
CN103681584A (zh) 具有夹接触部的半导体器件
US20160365296A1 (en) Electronic Devices with Increased Creepage Distances
US9362191B2 (en) Encapsulated semiconductor device
US9837380B2 (en) Semiconductor device having multiple contact clips
US20160064255A1 (en) Method for manufacturing a chip arrangement
US9035437B2 (en) Packaged device comprising non-integer lead pitches and method of manufacturing the same
US9318473B2 (en) Semiconductor device including a polymer disposed on a carrier
CN104037152B (zh) 芯片载体结构、芯片封装及其制造方法
JP2017123360A (ja) 半導体モジュール
US10304751B2 (en) Electronic sub-module including a leadframe and a semiconductor chip disposed on the leadframe
CN112234032B (zh) 半导体封装体、半导体组件和制作半导体封装体的方法
JP7135293B2 (ja) 半導体装置および半導体装置の製造方法
JP6472568B2 (ja) 半導体装置の製造方法
US20160021780A1 (en) Carrier, Semiconductor Module and Fabrication Method Thereof
US11189542B2 (en) Method for fabricating an electronic module via compression molding
US9263421B2 (en) Semiconductor device having multiple chips mounted to a carrier
WO2021181649A1 (ja) 半導体モジュールおよびその製造方法
US20240266237A1 (en) A semiconductor transistor package having electrical contact layers and a method for fabricating the same
JP2022131370A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant