JP2003347468A - 半導体素子収納用パッケージおよび半導体装置 - Google Patents

半導体素子収納用パッケージおよび半導体装置

Info

Publication number
JP2003347468A
JP2003347468A JP2002156845A JP2002156845A JP2003347468A JP 2003347468 A JP2003347468 A JP 2003347468A JP 2002156845 A JP2002156845 A JP 2002156845A JP 2002156845 A JP2002156845 A JP 2002156845A JP 2003347468 A JP2003347468 A JP 2003347468A
Authority
JP
Japan
Prior art keywords
conductor
semiconductor element
circuit board
frame
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002156845A
Other languages
English (en)
Inventor
Koji Kubota
耕治 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002156845A priority Critical patent/JP2003347468A/ja
Publication of JP2003347468A publication Critical patent/JP2003347468A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

(57)【要約】 【課題】 高周波信号の伝送効率に優れ、また内部に収
容する半導体素子を長期にわたり正常かつ安定に作動さ
せ得る半導体パッケージを提供すること。 【解決手段】 基体１の上側主面に載置された回路基板
６は、絶縁基板の上面に一端が中心導体３ｂに接続され
ているとともに他端が半導体素子５に電気的に接続され
る線路導体６ａおよび線路導体６ａの両側に略等間隔を
もって形成された同一面接地導体６ｃが設けられて成る
とともに、一端側の絶縁基板の側面が枠体２の内面に接
しており、同一面接地導体６ｃ上に、枠体２の内面から
中心導体３ｂと線路導体６ａとの接続部の先端までの部
位が接続部を同軸状に覆う略半円筒形とされ、接続部の
先端より半導体素子５側の部位が傾斜した略半円状の上
向きの開口とされている導電性の屋根状部材12が接合さ
れている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、信号入出力部に同
軸コネクタを用いた半導体素子収納用パッケージおよび
半導体装置に関する。
【０００２】
【従来の技術】従来、光通信分野で用いられる半導体素
子やマイクロ波帯，ミリ波帯等の高周波信号で駆動する
各種半導体素子を収納する半導体素子収納用パッケージ
（以下、半導体パッケージともいう）には、半導体素子
と外部電気回路基板とを電気的に接続するための入出力
端子として同軸コネクタが用いられている。この同軸コ
ネクタを具備した半導体パッケージを図８に断面図で示
す。同図において、21は基体、22は枠体、23は同軸コネ
クタ、24は蓋体、26は回路基板である。
【０００３】基体21は鉄（Ｆｅ）−ニッケル（Ｎｉ）−
コバルト（Ｃｏ）合金や銅（Ｃｕ）−タングステン
（Ｗ）等の金属から成る略四角形の板状体であり、その
上側主面の略中央部には、ＩＣ，ＬＳＩ，半導体レーザ
（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子25
を搭載して成る回路基板26を載置する載置部21ａが形成
されている。載置部21ａには、半導体素子25が、例えば
アルミナ（Ａｌ2Ｏ3）質セラミックス等から成る回路基
板26に搭載された状態で載置固定される。
【０００４】なお、回路基板26に搭載された半導体素子
25は、その電極が、回路基板26に被着形成されている線
路導体26ａにボンディングワイヤ27等を介して電気的に
接続されている。
【０００５】基体21の上側主面の外周部には載置部21ａ
を囲繞するようにして枠体22が立設されており、枠体22
は基体21とともにその内側に半導体素子25を収容する空
所を形成する。この枠体22は基体21と同様にＦｅ−Ｎｉ
−Ｃｏ合金やＣｕ−Ｗの焼結材等から成り、基体21と一
体成形される、または基体21に銀ろう等のろう材を介し
てろう付けされる。枠体22の側部には同軸コネクタ23が
嵌着される貫通孔22ａが形成されており、貫通孔22ａ内
に同軸コネクタ23を嵌め込んで半田等の封着材28を貫通
孔22ａ内の隙間に挿入し、しかる後、加熱して封着材28
を溶融させ、溶融した封着材28を毛細管現象により同軸
コネクタ23と貫通孔22ａの内面との隙間に充填させるこ
とにより、同軸コネクタ23が貫通孔22ａに封着材28を介
して嵌着接合される。
【０００６】同軸コネクタ23は、Ｆｅ−Ｎｉ−Ｃｏ合金
等の金属から成る円筒状の外周導体23ａの中心軸部分
に、信号線路としてＦｅ−Ｎｉ−Ｃｏ合金等の金属から
成る棒状の中心導体23ｂが絶縁体23ｃを介して固定され
て成る。そして、接地導体としての外周導体23ａが封着
材28を介して枠体22に電気的に接続されており、所定の
特性インピーダンスに整合された同軸線路モードの信号
線路を形成している。また、中心導体23ｂが半田等から
成る導電性接着材26ｂを介して、またはボンディングワ
イヤ等により回路基板26の線路導体26ａに電気的に接続
される。図９に回路基板26の平面図を示すように、線路
導体26ａの両側には略等間隔をもって同一面接地導体26
ｃが形成されており、線路導体26ａは所定の特性インピ
ーダンスに整合されたコプレーナ線路となっている。
【０００７】そして、枠体22の上面に蓋体24をろう付け
法やシームウエルド法等の溶接法によって接合し、基体
21、枠体22および蓋体24から成る容器内部に半導体素子
25を収容し気密に封止することによって製品としての半
導体装置となる。
【０００８】上記同軸コネクタ23において、同一面接地
導体26ｃと外周導体23ａの突起部とを電気的に接続する
ことにより、同軸線路部の接地電位とコプレーナ線路部
の接地電位とを同一電位とし、高周波信号を効率よく伝
送できるものが提案されている（特開2001−52819号公
報参照）。
【０００９】なお、図８において、22ｂは同軸コネクタ
プラグ29を嵌め込むための貫通孔、29は同軸コネクタプ
ラグ、30は外部電気回路に接続された同軸ケーブルであ
る。
【００１０】
【発明が解決しようとする課題】しかしながら、図８，
図９に示した従来の半導体パッケージでは、枠体22と回
路基板26の同一面接地導体26ｃとが電気的に接続されて
いないため、中心導体23ｂの線路導体26ａとの接続部付
近で枠体22と同一面接地導体26ｃとの電位が異なり、そ
の結果上記接続部で所定の特性インピーダンスに整合で
きず、その接続部で高周波信号の反射損失が発生し、高
周波信号を効率よく伝送できないという問題点があっ
た。
【００１１】また、特開2001−52819号公報に示される
ような半導体パッケージでは、枠体22と同一面接地導体
26ｃとが電気的に接続されているため、接地性を高める
ことができ、接続部で高周波信号の反射損失を低減でき
るが、外周導体23ａに突起部を設けているため外周導体
23ａが肉厚になり、外周導体23ａと絶縁体23ｃとの熱膨
張差により絶縁体23ｃに大きな応力が加わり絶縁体23ｃ
がクラック等によって破損し易くなる。その結果、半導
体パッケージ内部を気密に保つことができなくなる場合
があり、半導体パッケージ内部に収容する半導体素子25
を長期にわたり正常かつ安定に作動させることができな
いという問題点があった。
【００１２】さらに、中心導体23ｂが枠体22の内面から
突出する部位において、高周波信号が伝送する信号線路
の伝送モードが急激に変化することから、高周波信号の
反射損失が発生し、高周波信号を効率よく伝送できない
という問題点があった。
【００１３】従って、本発明は上記問題点に鑑み完成さ
れたものであり、その目的は、高周波信号の伝送効率に
優れ、また内部に収容する半導体素子を長期にわたり正
常かつ安定に作動させ得る半導体パッケージを提供する
ことにある。
【００１４】
【課題を解決するための手段】本発明の半導体素子収納
用パッケージは、上側主面に半導体素子および回路基板
を載置するための載置部を有する基体と、前記載置部に
載置された前記回路基板と、該基体の前記上側主面の外
周部に前記載置部を囲繞するように接合され、側部に貫
通孔が形成された金属製の枠体と、筒状の外周導体およ
びその中心軸に設置された中心導体ならびにそれらの間
に介在させた絶縁体から成るとともに前記貫通孔に嵌着
された同軸コネクタとを具備した半導体素子収納用パッ
ケージにおいて、前記回路基板は、絶縁基板の上面に一
端が前記中心導体に電気的に接続されているとともに他
端が前記半導体素子にそれぞれ電気的に接続された線路
導体および該線路導体の両側に略等間隔をもって形成さ
れた同一面接地導体が設けられて成るとともに、前記一
端側の前記絶縁基板の側面が前記枠体の内面に接してお
り、前記同一面接地導体上に、前記枠体の内面から前記
中心導体と前記線路導体との接続部の先端までの部位が
該接続部を同軸状に覆う略半円筒形とされ、前記接続部
の先端より前記半導体素子側の部位が傾斜した略半円状
の上向きの開口とされている導電性の屋根状部材が接合
されていることを特徴とする。
【００１５】また本発明の半導体素子収納用パッケージ
は、上側主面に半導体素子を載置するための載置部を有
する基体と、該基体の前記上側主面に前記載置部を囲繞
するように接合され、側部に貫通孔が形成された金属製
の枠体と、筒状の外周導体およびその中心軸に設置され
た中心導体ならびにそれらの間に介在させた絶縁体から
成るとともに前記貫通孔に嵌着された同軸コネクタとを
具備した半導体素子収納用パッケージにおいて、前記枠
体の内面の前記貫通孔の下方の部位に回路基板を上面に
設置した棚部が設けられており、前記回路基板は、絶縁
基板の上面に一端が前記中心導体に電気的に接続されて
いるとともに他端が前記半導体素子にそれぞれ電気的に
接続された線路導体および該線路導体の両側に略等間隔
をもって形成された同一面接地導体が設けられて成ると
ともに、前記一端側の前記絶縁基板の側面が前記枠体の
内面に接しており、前記同一面接地導体上に、前記枠体
の内面から前記中心導体と前記線路導体との接続部の先
端までの部位が該接続部を同軸状に覆う略半円筒形とさ
れ、前記接続部の先端より前記半導体素子側の部位が傾
斜した略半円状の上向きの開口とされている導電性の屋
根状部材が接合されていることを特徴とする半導体素子
収納用パッケージ。
【００１６】本発明の半導体素子収納用パッケージは、
同一面接地導体上に、枠体の内面から中心導体と線路導
体との接続部の先端までの部位が接続部を同軸状に覆う
略半円筒形とされている導電性の屋根状部材が覆うよう
に接合されていることから、同一面接地導体と枠体の貫
通孔に嵌着された同軸コネクタの外周導体とが確実に電
気的に接続され、コプレーナ線路部の接地性を高めるこ
とができ、また、屋根状部材の接続部の先端より半導体
素子側の部位が傾斜した略半円状の上向きの開口とされ
ていることで、信号線路は同軸線路からコプレーナ線路
へスムーズに伝送モードを変化させることができ、枠体
の内面付近の信号線路における高周波信号の伝送モード
の変化をなだらかにすることができる。その結果、高周
波信号の反射損失を低減させ、高周波信号を効率よく伝
送させることが可能となる。
【００１７】また、本発明において、回路基板設置用の
棚部を枠体の内面に設けた場合、半導体パッケージの基
体をネジ止め等により外部回路基板等に固定する際に回
路基板に加わる歪みが枠体を介して伝わり、その歪みは
枠体においてほとんど分散および吸収される。その結
果、回路基板に不要な応力および歪みが伝わることを防
止できる。
【００１８】本発明の半導体装置は、上記本発明の半導
体素子収納用パッケージと、前記載置部に載置固定され
るとともに前記同軸コネクタに前記線路導体を介して電
気的に接続された半導体素子と、前記枠体の上面に接合
された蓋体とを具備したことを特徴とする。
【００１９】本発明の半導体装置は、上記の構成によ
り、上記本発明の半導体パッケージを用いた、高周波信
号の伝送特性に優れかつ信頼性の高い半導体装置を提供
できる。
【００２０】
【発明の実施の形態】本発明の半導体素子収納用パッケ
ージについて以下に詳細に説明する。図１は本発明の半
導体パッケージについて実施の形態の一例を示す断面図
であり、１は基体、２は枠体、３は同軸コネクタ、４は
蓋体、６は回路基板である。
【００２１】本発明の半導体パッケージは、上側主面に
半導体素子５および回路基板６を載置するための載置部
１ａを有する基体１と、載置部１ａに載置された回路基
板６と、基体１の上側主面の外周部に載置部１ａを囲繞
するように接合され、側部に貫通孔２ｂが形成された金
属製の枠体２と、筒状の外周導体３ａおよびその中心軸
に設置された中心導体３ｂならびにそれらの間に介在さ
せた絶縁体３ｃから成るとともに貫通孔２ｂに嵌着され
た同軸コネクタ３とを具備した基本構成である。
【００２２】本発明の基体１はＦｅ−Ｎｉ−Ｃｏ合金等
の金属やＣｕ−Ｗの焼結材等から成り、そのインゴット
に圧延加工や打ち抜き加工等の従来周知の金属加工法、
または射出成形と切削加工等を施すことによって、所定
形状に製作される。基体１の上側主面の略中央部には、
ＩＣ，ＬＳＩ，ＬＤ，ＰＤ等の半導体素子５を載置する
ための載置部１ａが設けられており、載置部１ａには半
導体素子５を搭載して成る回路基板６が載置固定され
る。半導体素子５は、その電極が、回路基板６の上面の
線路導体６ａにボンディングワイヤ７等を介して電気的
に接続されている。つまり、線路導体６ａは、その一端
が中心導体３ｂに電気的に接続されており、他端が半導
体素子５に電気的に接続される。
【００２３】また、基体１の上側主面の外周部には載置
部１ａを囲繞するようにして枠体２が立設接合されてお
り、枠体２は基体１とともにその内側に半導体素子５を
収容する空所を形成する。この枠体２は、基体１と同様
にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成
り、基体１と一体成形される、または基体１に銀（Ａ
ｇ）ろう等のろう材を介してろう付けされることによっ
て基体１の上側主面の外周部に立設される。この枠体２
の側部には同軸コネクタ３が嵌着される貫通孔２ｂが形
成されている。貫通孔２ｂに同軸コネクタ３を嵌着する
場合、同軸コネクタ３を嵌め込んで半田等の封着材８を
貫通孔２ｂとの隙間に挿入する。しかる後、加熱して封
着材８を溶融させ、溶融した封着材８は毛細管現象によ
り同軸コネクタ３と貫通孔２ｂの内面との隙間に充填さ
れることにより、同軸コネクタ３が貫通孔２ｂに封着材
８を介して嵌着接合される。
【００２４】同軸コネクタ３は、内部に収容する半導体
素子５を外部の同軸ケーブル10に電気的に接続するもの
であり、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成る円筒状
の外周導体３ａの中心軸に同じくＦｅ−Ｎｉ−Ｃｏ合金
等の金属から成る中心導体３ｂが絶縁体３ｃを介して固
定されて成る。なお、同軸ケーブル10は、枠体２の貫通
孔２ｃに挿着された同軸コネクタプラグ９を介して、同
軸コネクタ３に接続される。
【００２５】中心導体３ｂを伝送する高周波信号は、貫
通孔２ｂ，２ｃ部において貫通孔２ｂ，２ｃの中心軸を
同軸線路のモードで伝送し、所定の特性インピーダンス
値に整合されている。中心導体３ｂが枠体２の内面から
突出して線路導体６ａと半田等の導電性接着材６ｂによ
り接続された部分以降では、高周波信号は回路基板６の
上面に被着形成された線路導体６ａ上を伝送される。
【００２６】本発明において、回路基板６は、絶縁基板
の上面に一端が中心導体３ｂに接続されており他端が半
導体素子５に接続される線路導体６ａおよび線路導体６
ａの両側に略等間隔をもって形成された同一面接地導体
６ｃが設けられて成るとともに、線路導体６ａの一端側
の絶縁基板の側面が枠体２の内面に接している。また、
同一面接地導体６ｃ上に、枠体２の内面から中心導体３
ｂと線路導体６ａとの接続部（以下、「接続部」といえ
ば中心導体３ｂと線路導体６ａとの接続部をいうことと
する）の先端までの部位が接続部を同軸状に覆う略半円
筒形とされ、接続部の先端より半導体素子５側の部位が
傾斜した略半円状の上向きの開口とされている導電性の
屋根状部材12が接合されている。
【００２７】なお、回路基板６を成す絶縁基板は、線路
導体６ａの一端側に位置する側面が枠体２の内面に接し
ており、同一面接地導体６ｃと枠体２の内面とが導通さ
れるようになっている。また、同一面接地導体６ｃが絶
縁基板の線路導体６ａの一端側に位置する側面に延出し
ていれば、同一面接地導体６ｃと枠体２の内面とが確実
に導通され好ましい。
【００２８】本発明では、図２に平面図で、また図３に
斜視図で示すように、回路基板６の上面には、線路導体
６ａの両側に略等間隔をもって形成された同一面接地導
体６ｃを設けて線路導体６ａをコプレーナ線路とし、か
つ同一面接地導体６ｃ上に本発明の構成の屋根状部材12
を接続部を同軸状に覆うように設けて、枠体２内面と同
一面接地導体６ｃとを電気的に接続する。屋根状部材12
と同一面接地導体６ｃと枠体２とは、Ａｇろう等のろう
材や金（Ａｕ）−錫（Ｓｎ）半田，鉛（Ｐｂ）−Ｓｎ半
田等の半田によってそれぞれ接合され、電気的に接続さ
れる。
【００２９】図４は屋根状部材12の拡大図であり、
（ａ）は拡大正面図、（ｂ）は拡大側面図、（ｃ）は他
の例の拡大側面図である。屋根状部材12は、Ｆｅ−Ｎｉ
−Ｃｏ合金，Ｃｕ，Ａｇ等の金属や導電性樹脂等からな
り、厚さｔは0.1〜１ｍｍ、軸方向の長さで最短部Ｌ１
は0.3〜３ｍｍ、最長部Ｌ２は0.5〜５ｍｍであるのがよ
い。
【００３０】ｔ＜0.1ｍｍの場合、屋根状部材12が薄す
ぎるため、屋根状部材12の取り扱い時に折れ等の破損が
生じやすく、また屋根状部材12と同一面接地導体６ｃお
よび枠体２を接合した後のろう材または半田との熱膨張
差による歪みが屋根状部材12に加わり変形しやすくな
る。屋根状部材12が変形すると、中心導体３ｂから屋根
状部材12の内周面までの距離が変化して、中心導体３ｂ
および線路導体６ａから構成される信号線路のインピー
ダンス値が変化し、信号線路により伝送される高周波信
号の反射損失が大きくなり易い。ｔ＞１ｍｍの場合、屋
根状部材12と同一面接地導体６ｃとの接合部で、回路基
板６に屋根状部材12との熱膨張差による応力が大きく加
わり、回路基板６にクラック等の破損が生じて、屋根状
部材12と同一面接地導体６ｃとの電気的接続ができなく
なったり、同一面接地導体６ｃおよび線路導体６ａが断
線し、線路導体６ａで高周波信号が伝送されなくなる場
合がある。
【００３１】Ｌ１＜0.3ｍｍの場合、中心導体３ｂの枠
体２内面からの突出部分の長さよりも短くなるため、屋
根状部材12により中心導体３ｂの突出部分を完全に同軸
線路とすることができなくなり、中心導体３ｂの突出部
分での高周波信号の伝送特性を改善するのが困難にな
る。Ｌ１＞３ｍｍの場合、中心導体３ｂの突出部分の長
さに比べて屋根状部材12の長さが長すぎるため、中心導
体３ｂの突出部分のない部分、即ち屋根状部材12のみの
部分が形成されてしまい、この部分では同軸線路とはな
らない。そのため、不要な電気的な容量が発生し高周波
信号の伝送特性が劣化し易くなる。
【００３２】Ｌ２＜0.5ｍｍの場合、屋根状部材12が小
さすぎて屋根状部材12と同一面接地導体６ｃおよび枠体
２を接合する際の取り扱いが困難になり、屋根状部材12
と同一面接地導体６ｃおよび枠体２を接合する作業の作
業性が著しく低下し、確実に接合するのが困難になる。
Ｌ２＞５ｍｍの場合、屋根状部材12と同一面接地導体６
ｃとの接合部で、回路基板６に屋根状部材12との熱膨張
差による応力が大きく加わり、回路基板６にクラック等
の破損が生じて、屋根状部材12と同一面接地導体６ｃと
の電気的接続ができなくなったり、同一面接地導体６ｃ
および線路導体６ａが断線し、線路導体６ａで高周波信
号が伝送されなくなる場合がある。
【００３３】また、図４（ｃ）に示すように、屋根状部
材12の枠体２と同一面接地導体６ｃとに接合される側の
面に、ろう材または半田を貼り付けたクラッド材を設け
るのがよく、接合時の作業性が著しく向上する。
【００３４】また、図５に示すように、屋根状部材12の
同一面接地導体６ｃと接合される面に外向きに鍔部12ａ
を設けると、同一面接地導体６ｃと屋根状部材12とが確
実に導通され好ましい。鍔部12ａは、屋根状部材12の下
端部に折り曲げ加工等を施すことによって形成する。好
ましくは鍔部12ａの幅Ｗは0.3〜３ｍｍとするのがよ
い。Ｗ＜0.3ｍｍの場合、鍔部12ａが小さすぎて鍔部12
ａを形成するのが困難になり、Ｗ＞３ｍｍの場合、屋根
状部材12と同一面接地導体６ｃとの接合部で、回路基板
６に屋根状部材12との熱膨張差による応力が大きく加わ
り、回路基板６にクラック等の破損が生じて、屋根状部
材12と同一面接地導体６ｃとの電気的接続ができなくな
ったり、同一面接地導体６ｃおよび線路導体６ａが断線
し、線路導体６ａで高周波信号が伝送されなくなる場合
がある。
【００３５】図２，図３に示すように、屋根状部材12の
内径Ｄは、Ｄ＝0.7〜３ｍｍであるのがよい（中心導体
３ｂの直径が0.3ｍｍ程度の場合）。ただし、Ｄは、中
心導体３ｂの直径、周囲を取り巻く空気や窒素等の誘電
率、回路基板６の誘電率、回路基板６の同一面接地導体
６ｃ間の間隔等により設定されるため、上記寸法の限り
ではない。
【００３６】また、屋根状部材12の先端側の傾斜部の傾
斜角度は10〜60°が好ましい。10°未満では、屋根状部
材12と同一面接地導体６ｃとの接合長さが長くなり、回
路基板６に屋根状部材12との熱膨張差による応力が大き
く加わり、回路基板６にクラックが生じやすくなる。60
°を超えると、枠体２の内面付近の信号線路における高
周波信号の伝送モードの変化をなだらかにすることが難
しくなる。さらに、屋根状部材12の先端側の傾斜部は図
４（ｂ）のような直線的な傾斜部であってもよいし、凹
んだ曲線状の傾斜部、または複数の直線部から成る凹ん
だ傾斜部等であってもよい。凹んだ曲線状の傾斜部や複
数の直線部から成る凹んだ傾斜部の場合、その凹み具合
を調整することにより、中心導体３ｂにおける同軸線路
の伝送モードと線路導体６ａのコプレーナ線路の伝送モ
ードとをなめらかに整合させることができる。
【００３７】このようにして、半導体パッケージ内にお
いて、高周波信号の反射損失や透過損失等の伝送損失の
小さい良好な伝送特性の信号線路が形成される。
【００３８】枠体２の貫通孔２ｃに挿入固定される同軸
コネクタプラグ９は、外部電気回路に接続された同軸ケ
ーブル10と枠体２に嵌着された同軸コネクタ３とを接続
するためのプラグである。
【００３９】そして、本発明の半導体パッケージは、半
導体素子５の電極と回路基板６の上面の線路導体６ａと
を電気的に接続し、線路導体６ａと中心導体３ｂとを導
電性接着材６ｂを介して、またはボンディングワイヤ等
により電気的に接続し、しかる後、枠体２の上面にＦｅ
−Ｎｉ−Ｃｏ合金等の金属から成る蓋体４を半田付け法
やシームウエルド法により接合することにより、製品と
しての半導体装置となる。この半導体装置は、基体１が
外部電気回路基板に実装され、同軸コネクタプラグ９と
外部電気回路に接続された同軸ケーブル10とを接続する
ことにより、内部に収容する半導体素子５が外部電気回
路に電気的に接続され、半導体素子５が高周波信号で作
動することとなる。
【００４０】そして、図６は本発明の半導体パッケージ
について実施の形態の他の例を示す断面図であり、２ａ
は枠体２の内面に設けた棚部である。図６のように、枠
体２の内面の貫通孔２ｂの下方の部位に半導体素子５と
中心導体３ｂとを電気的に接続する線路導体６ａが上面
に形成された回路基板６を上面に設置した棚部２ａが設
けられている。また、回路基板６は下面に接地導体層６
ｄが形成されている。そして、棚部２ａに半田等の接合
材６ｅを載置し、接合材６ｅの上に回路基板６を接地導
体層６ｄ側の面（下面）が接合材６ｅ側になるようにし
て載置する。しかる後、加熱して接合材６ｅを溶融さ
せ、棚部２ａ上面に回路基板６が固定される。
【００４１】棚部２ａ上面に回路基板６を固定すること
により、基体１をネジ止め等により外部回路基板等に装
着する際に回路基板６に加わる歪みが枠体２を介して伝
わり、その歪みは枠体２においてほとんど分散および吸
収される。その結果、回路基板６に不要な応力および歪
みが伝わりにくくなり、回路基板６のクラック等による
破損を防止し、線路導体６ａが断線し高周波信号を伝送
できなくなるのを防止できる。
【００４２】本発明における高周波信号の好ましい周波
数は１〜60ＧＨｚ程度であり、この場合に高周波信号の
伝送特性を良好なものとすることができる。
【００４３】なお、本発明は上記実施の形態に限定され
ず、本発明の要旨を逸脱しない範囲内で種々の変更を施
すことは何等差し支えない。例えば、図７のように、同
軸コネクタ３が保持部材11を介して枠体２に固定されて
いる構成であってもよい。具体的には、保持部材11に設
けられた、枠体２内外を貫通するように設けられた貫通
孔11ｂに、同軸コネクタ３を外側より挿着し、かつ保持
部材11の内側に棚部11ａを設けて回路基板６を設置し、
保持部材11を枠体２の取付部２ｄに嵌着させた構成であ
る。この場合、保持部材11の体積を大きくしたり、比較
的変形しやすい金属（Ｃｕ，Ａｇ）等によって構成する
ことにより、基体１を外部回路基板にネジ止め等によっ
て固定する際に同軸コネクタ３と回路基板６に加わる応
力を低減できる。
【００４４】
【発明の効果】本発明の半導体素子収納用パッケージ
は、上側主面に半導体素子および回路基板を載置するた
めの載置部を有する基体と、載置部に載置された回路基
板と、基体の上側主面の外周部に載置部を囲繞するよう
に接合され、側部に貫通孔が形成された金属製の枠体
と、筒状の外周導体およびその中心軸に設置された中心
導体ならびにそれらの間に介在させた絶縁体から成ると
ともに貫通孔に嵌着された同軸コネクタとを具備し、回
路基板は、絶縁基板の上面に一端が中心導体に電気的に
接続されているとともに他端が半導体素子に電気的に接
続される線路導体および線路導体の両側に略等間隔をも
って形成された同一面接地導体が設けられて成るととも
に、一端側の絶縁基板の側面が枠体の内面に接してお
り、同一面接地導体上に、枠体の内面から中心導体と線
路導体との接続部の先端までの部位が接続部を同軸状に
覆う略半円筒形とされ、接続部の先端より半導体素子側
の部位が傾斜した略半円状の上向きの開口とされている
導電性の屋根状部材が接合されているか、または、上側
主面に半導体素子を載置するための載置部を有する基体
と、基体の上側主面に載置部を囲繞するように接合さ
れ、側部に貫通孔が形成された金属製の枠体と、筒状の
外周導体およびその中心軸に設置された中心導体ならび
にそれらの間に介在させた絶縁体から成るとともに貫通
孔に嵌着された同軸コネクタとを具備し、枠体の内面の
貫通孔の下方の部位に回路基板を上面に設置した棚部が
設けられており、回路基板は、絶縁基板の上面に一端が
中心導体に電気的に接続されているとともに他端が半導
体素子に電気的に接続される線路導体および線路導体の
両側に略等間隔をもって形成された同一面接地導体が設
けられて成るとともに、一端側の絶縁基板の側面が枠体
の内面に接しており、同一面接地導体上に、枠体の内面
から中心導体と線路導体との接続部の先端までの部位が
接続部を同軸状に覆う略半円筒形とされ、接続部の先端
より半導体素子側の部位が傾斜した略半円状の上向きの
開口とされている導電性の屋根状部材が接合されている
ことにより、同一面接地導体と枠体の貫通孔に嵌着され
た同軸コネクタの外周導体とが確実に電気的に接続さ
れ、コプレーナ線路部の接地性を高めることができ、ま
た、信号線路は同軸線路からコプレーナ線路へスムーズ
に伝送モードを変化させることができ、枠体の内面付近
の信号線路における高周波信号の伝送モードの変化をな
だらかにすることができる。その結果、高周波信号の反
射損失を低減させ、高周波信号を効率よく伝送させるこ
とが可能となる。
【００４５】また、回路基板設置用の棚部を枠体の内面
に設けた場合、半導体パッケージの基体をネジ止め等に
より外部回路基板等に固定する際に回路基板に加わる歪
みが枠体を介して伝わり、その歪みは枠体においてほと
んど分散および吸収される。その結果、回路基板に不要
な応力および歪みが伝わることを防止できる。
【００４６】本発明の半導体装置は、本発明の半導体素
子収納用パッケージと、載置部に載置固定されるととも
に同軸コネクタに線路導体を介して電気的に接続された
半導体素子と、枠体の上面に接合された蓋体とを具備し
たことにより、本発明の半導体素子収納用パッケージを
用いた、高周波信号の伝送特性に優れかつ信頼性の高い
ものとなる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージについて
実施の形態の例を示す断面図である。
【図２】本発明の半導体素子収納用パッケージにおける
回路基板の平面図である。
【図３】本発明の半導体素子収納用パッケージにおける
回路基板上の屋根状部材を示す部分斜視図である。
【図４】本発明の半導体素子収納用パッケージにおける
屋根状部材を示し、（ａ）は屋根状部材の拡大正面図、
（ｂ）は屋根状部材の拡大側面図、（ｃ）は屋根状部材
の他の例の拡大側面図である。
【図５】本発明の半導体素子収納用パッケージにおける
屋根状部材について実施の形態の他の例を示す斜視図で
ある。
【図６】本発明の半導体素子収納用パッケージについて
実施の形態の他の例を示す断面図である。
【図７】本発明の半導体素子収納用パッケージについて
実施の形態の他の例を示す断面図である。
【図８】従来の半導体素子収納用パッケージの断面図で
ある。
【図９】従来の半導体素子収納用パッケージにおける回
路基板の平面図である。
【符号の説明】
１：基体 １ａ：載置部 ２：枠体 ２ｂ：貫通孔 ３：同軸コネクタ ３ａ：外周導体 ３ｂ：中心導体 ３ｃ：絶縁体 ５：半導体素子 ６：回路基板 ６ａ：線路導体 ６ｃ：同一面接地導体 12：屋根状部材

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 上側主面に半導体素子および回路基板を
    載置するための載置部を有する基体と、前記載置部に載
    置された前記回路基板と、前記基体の前記上側主面の外
    周部に前記載置部を囲繞するように接合され、側部に貫
    通孔が形成された金属製の枠体と、筒状の外周導体およ
    びその中心軸に設置された中心導体ならびにそれらの間
    に介在させた絶縁体から成るとともに前記貫通孔に嵌着
    された同軸コネクタとを具備した半導体素子収納用パッ
    ケージにおいて、前記回路基板は、絶縁基板の上面に一
    端が前記中心導体に電気的に接続されているとともに他
    端が前記半導体素子に電気的に接続される線路導体およ
    び該線路導体の両側に略等間隔をもって形成された同一
    面接地導体が設けられて成るとともに、前記一端側の前
    記絶縁基板の側面が前記枠体の内面に接しており、前記
    同一面接地導体上に、前記枠体の内面から前記中心導体
    と前記線路導体との接続部の先端までの部位が該接続部
    を同軸状に覆う略半円筒形とされ、前記接続部の先端よ
    り前記半導体素子側の部位が傾斜した略半円状の上向き
    の開口とされている導電性の屋根状部材が接合されてい
    ることを特徴とする半導体素子収納用パッケージ。
  2. 【請求項２】 上側主面に半導体素子を載置するための
    載置部を有する基体と、該基体の前記上側主面に前記載
    置部を囲繞するように接合され、側部に貫通孔が形成さ
    れた金属製の枠体と、筒状の外周導体およびその中心軸
    に設置された中心導体ならびにそれらの間に介在させた
    絶縁体から成るとともに前記貫通孔に嵌着された同軸コ
    ネクタとを具備した半導体素子収納用パッケージにおい
    て、前記枠体の内面の前記貫通孔の下方の部位に回路基
    板を上面に設置した棚部が設けられており、前記回路基
    板は、絶縁基板の上面に一端が前記中心導体に電気的に
    接続されているとともに他端が前記半導体素子に電気的
    に接続される線路導体および該線路導体の両側に略等間
    隔をもって形成された同一面接地導体が設けられて成る
    とともに、前記一端側の前記絶縁基板の側面が前記枠体
    の内面に接しており、前記同一面接地導体上に、前記枠
    体の内面から前記中心導体と前記線路導体との接続部の
    先端までの部位が該接続部を同軸状に覆う略半円筒形と
    され、前記接続部の先端より前記半導体素子側の部位が
    傾斜した略半円状の上向きの開口とされている導電性の
    屋根状部材が接合されていることを特徴とする半導体素
    子収納用パッケージ。
  3. 【請求項３】 請求項１または請求項２記載の半導体素
    子収納用パッケージと、前記載置部に載置固定されると
    ともに前記同軸コネクタに前記線路導体を介して電気的
    に接続された半導体素子と、前記枠体の上面に接合され
    た蓋体とを具備したことを特徴とする半導体装置。
JP2002156845A 2002-05-30 2002-05-30 半導体素子収納用パッケージおよび半導体装置 Pending JP2003347468A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002156845A JP2003347468A (ja) 2002-05-30 2002-05-30 半導体素子収納用パッケージおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002156845A JP2003347468A (ja) 2002-05-30 2002-05-30 半導体素子収納用パッケージおよび半導体装置

Publications (1)

Publication Number Publication Date
JP2003347468A true JP2003347468A (ja) 2003-12-05

Family

ID=29772926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002156845A Pending JP2003347468A (ja) 2002-05-30 2002-05-30 半導体素子収納用パッケージおよび半導体装置

Country Status (1)

Country Link
JP (1) JP2003347468A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2985157A1 (fr) * 2011-12-23 2013-06-28 Thales Sa Dispositif de protection electromagnetique apte a proteger une liaison hyperfrequences entre un connecteur et un element hyperfrequences

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2985157A1 (fr) * 2011-12-23 2013-06-28 Thales Sa Dispositif de protection electromagnetique apte a proteger une liaison hyperfrequences entre un connecteur et un element hyperfrequences
WO2013093038A3 (fr) * 2011-12-23 2014-01-16 Thales Dispositif de protection electromagnetique apte a proteger une liaison hyperfrequences entre un connecteur et un element hyperfrequences
US9532492B2 (en) 2011-12-23 2016-12-27 Thales Electromagnetic protection device able to protect a microwave connection between a connector and a microwave element

Similar Documents

Publication Publication Date Title
JPS6339205A (ja) マイクロ波回路パッケ−ジ
JP3752473B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2003347468A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3619479B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2003163301A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3619473B2 (ja) 半導体素子収納用パッケージ
JP3716199B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3686855B2 (ja) 回路基板および半導体素子収納用パッケージ並びにそれを用いた半導体装置
JP2003163512A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004063614A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3652287B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3673491B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP2003124368A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3574798B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3663349B2 (ja) 半導体素子収納用パッケージ
JP3686853B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3682012B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3682010B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3619478B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3825343B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3686858B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3686854B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004207259A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2004356334A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2002026618A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A521 Written amendment

Effective date: 20081031

Free format text: JAPANESE INTERMEDIATE CODE: A523