JP2002118190A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP2002118190A
JP2002118190A JP2000310682A JP2000310682A JP2002118190A JP 2002118190 A JP2002118190 A JP 2002118190A JP 2000310682 A JP2000310682 A JP 2000310682A JP 2000310682 A JP2000310682 A JP 2000310682A JP 2002118190 A JP2002118190 A JP 2002118190A
Authority
JP
Japan
Prior art keywords
semiconductor element
conductor
line
circuit board
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000310682A
Other languages
English (en)
Other versions
JP3663349B2 (ja
Inventor
Takashi Ogawa
剛史 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000310682A priority Critical patent/JP3663349B2/ja
Publication of JP2002118190A publication Critical patent/JP2002118190A/ja
Application granted granted Critical
Publication of JP3663349B2 publication Critical patent/JP3663349B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

(57)【要約】 【課題】信号線路のインピーダンスの不連続を緩和さ
せ、入出力信号の伝送損失を小さくした、良好な高周波
信号の伝送路を形成すること。 【解決手段】上面に半導体素子4を収容するための凹部
1aが形成された金属製の基体1と、基体1の側部に設
けられた貫通孔1bに外側より嵌着された、筒状の外周
導体2aおよびその中心軸に設置されるとともに半導体
素子4に電気的に接続される中心導体2bならびにそれ
らの間に介在させた絶縁体2cから成る同軸コネクタ2
とを具備しており、中心導体2bは凹部1aの内側面か
ら突出してその先端部が半導体素子4に接続されている
とともに、内側面と先端部との間において中心導体2b
の下方に位置する凹部1aの底面が半導体素子4側に向
かって傾斜している傾斜面1eとなっている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、高周波で作動する
半導体素子を収納するための半導体素子収納用パッケー
ジに関する。
【0002】
【従来の技術】従来、光通信やマイクロ波帯、ミリ波帯
等の高周波信号を用いる各種半導体素子を収納する半導
体素子収納用パッケージ(以下、半導体パッケージとい
う)には、半導体素子と外部電気回路基板とを電気的に
接続するための入出力端子として同軸コネクタが設けら
れている。この同軸コネクタを具備した半導体パッケー
ジを図3に断面図で示す。
【0003】図3において、鉄(Fe)−ニッケル(Ni)
−コバルト(Co)合金や銅(Cu)−タングステン(W)
合金等の金属から成り、上面の略中央部に半導体素子を
収容するための凹部11aとその側面に貫通孔11b,
11c,11dを有する基体11と、この基体11の貫
通孔11b内に挿入されるとともに基体11の内外を気
密に仕切るようにして接合される同軸コネクタ12と、
基体11の上面に接合され、半導体素子14を封止する
ための蓋体13とから構成されている。
【0004】同軸コネクタ12は、鉄−ニッケル−コバ
ルト合金等の金属から成る円筒状の外周導体12aの中
心部に鉄−ニッケル−コバルト合金等の金属から成る棒
状の中心導体12bが絶縁体12cを介して固定されて
成り、接地電位(グランド)としての外周導体12aが
封着材17を介して基体11に電気的に接続されてい
る。
【0005】この従来の半導体パッケージにおいて、絶
縁体から成り、配線導体15aと半導体素子14の搭載
部を上面に有する回路基板15を、半導体素子14を搭
載した状態で凹部11aに収容する。
【0006】そして、この回路基板15の配線導体15
aと同軸コネクタ12の中心導体12bとが半田等の導
電性接着剤15bを介して電気的に接続され、配線導体
15aと半導体素子14とがボンディングワイヤ16を
介して電気的に接続され、しかる後、基体11の上面に
蓋体13をろう付け法やシームウエルド法等の溶接法を
採用して接合し、凹部11a、同軸コネクタ12および
蓋体13から成る容器内部に半導体素子14を収容し封
止することによって製品としての半導体装置となる。
【0007】凹部11aの内側面からは、貫通孔11b
よりも小径の円形の貫通孔11dが形成され、その中心
軸に中心導体12bが配置され、同軸線路が形成されて
いる。中心導体12bは配線導体15aと接続しておら
ず中空に突出した部分に関しては、凹部11aの底面を
グランド面とする中空型線路を形成している。また、凹
部11aは、中心導体12bの凹部11a内側面と先端
部との間において、中心導体12bの下方に位置する底
面が、図4に示すような段差11eを形成している場合
もあり、段差11eの側面と回路基板15の側面が接す
るようにして、回路基板15の載置される位置が決定さ
れる。
【0008】この同軸コネクタ12を備えた半導体パッ
ケージは、内周面にネジ切りを有する貫通孔11cに同
軸コネクタプラグ18のネジ状の外周面がネジ止めさ
れ、外部電気回路に接続された同軸ケーブル19が同軸
コネクタプラグ18に装着されることによって、内部に
収納された半導体素子14が同軸コネクタ12の中心導
体12bを介して外部電気回路に電気的に接続されるこ
ととなる。
【0009】この半導体装置は、同軸ケーブル19が外
部電気回路基板に電気的に接合されることにより、半導
体素子14が高周波信号で作動することとなる。
【0010】
【発明が解決しようとする課題】しかしながら、この従
来の半導体パッケージでは、同軸コネクタ12の中心導
体12bが基体11の凹部11a内に突出し配線導体1
5aと接続するまでに信号線路の伝送モードが変化する
ため、異なる伝送モード同士の境界部においては信号の
反射が生じてしまい、伝送効率の劣化の原因となってい
た。
【0011】同軸コネクタ12の中心導体12bを信号
が伝送され、回路基板15の配線導体15aに電気的に
接続されるまでの信号線路の伝送モードは、貫通孔11
b,11c,11dにおいては貫通孔11b,11c,
11dの内周をグランド面とする同軸線路のモードであ
り、中心導体12bが凹部11a内に突出した部分にお
いてはその下方の凹部11aの底面をグランド面とする
中空型線路のモードであり、中心導体12bが導電性接
着剤15bを介して配線導体15aに接続した部分にお
いてはマイクロストリップ線路のモードである。即ち、
貫通孔11dの凹部11a内壁側開口部において伝送モ
ードが同軸線路から中空型線路に変化することとなり、
そして導電性接着剤15b部においては、中空型線路か
らマイクロストリップ線路へと変化することとなる。
【0012】信号線路の伝送モードが異なると、信号線
路とグランド面の間に発生する電界成分の分布、磁界成
分の分布が異なることと成り、信号線路の伝送モードが
変わる境界部においては、信号線路とグランドとの間に
おける電界成分の分布、磁界成分の分布が不連続に変化
し、インピーダンスが不連続となる。従って、同軸線路
−中空型線路の境界部および中空型線路−マイクロスト
リップ線路の境界部においてインピーダンスの不連続が
生じていた。このインピーダンスの不連続部において高
周波信号の反射が生ずることとなり、この反射によって
高周波信号の伝送に損失が生じていた。
【0013】例えば、マイクロ波増幅器の信号入力用と
して同軸コネクタを用いる場合、前述のようなインピー
ダンスの不連続部が存在すると、同軸コネクタから入力
された高周波信号が効率的に増幅回路に入力されずに入
力側に反射され、システム全体から見ると、増幅器の増
幅率を大幅に低下させるという問題を有していた。
【0014】このような、異なる伝送モード間でのイン
ピーダンス不整合を緩和する従来例として、円筒状の外
導体内の所定位置に誘導体にて内導体を支持してなり一
端にて同軸線路に接合するとともに他端にてマイクロス
トリップ線路に接続するマイクロ波同軸コネクタにおい
て、誘導体を、同軸線路の側からマイクロストリップ線
路の側に向けて先細り形状となるように構成することに
より、同軸伝送モードからストリップ伝送モードへのイ
ンピーダンス整合を行なうものが提案されている(従来
例1:実開平4−131881号参照)。
【0015】この従来例1においては、インピーダンス
不整合による反射損失を低減することはできるが、同軸
線路を構成する誘導体を先細り形状となるように形成し
ているため同軸構造が崩れることとなり、その結果同軸
伝送モードでの透過損失が増大し、全体として高周波信
号の伝送損失を小さくすることが困難であった。
【0016】従って、本発明は、上記問題点に鑑み完成
されたものであり、その目的は、信号線路のインピーダ
ンスの不連続を緩和させ、入出力信号の伝送損失を小さ
くした、良好な高周波信号の伝送路を有するものとする
ことにある。
【0017】
【課題を解決するための手段】本発明の半導体素子収納
用パッケージは、半導体素子を収容するための凹部が形
成された金属製の基体と、該基体の側部に設けられた貫
通孔に外側より嵌着された、筒状の外周導体およびその
中心軸に設置された中心導体ならびにそれらの間に介在
させた絶縁体から成る同軸コネクタとを具備しており、
前記中心導体は前記凹部の内側面から突出してその先端
部が前記半導体素子に電気的に接続されているととも
に、前記内側面と前記先端部との間において前記中心導
体の下方に位置する前記凹部の底面が前記半導体素子側
に向かって傾斜している傾斜面とされていることを特徴
とするものである。
【0018】本発明の半導体素子収納用パッケージによ
れば、同軸コネクタの中心導体が基体の凹部の内側面に
突出している中空部分の下方における凹部の底面が半導
体素子側に向かって下降するように傾斜している傾斜面
となっていることから、同軸コネクタの中心導体が基体
の凹部内に突出して中空型線路部分となっている領域に
おいて、中心導体を伝送する高周波信号は凹部の底面を
グランド面として伝送するため、インピーダンスを漸次
変化させることができる。したがって、同軸線路−中空
型線路の境界部および中空型線路−マイクロストリップ
線路の境界部の2箇所において発生するインピーダンス
の大きな不連続部を結び合わせるようにして、信号線路
のインピーダンスを漸次変化させることができ、インピ
ーダンスの不連続部にて発生していた高周波信号の反射
を減少させることができる。反射を減少させることによ
って、良好な高周波信号の伝送路を形成することができ
る。
【0019】本発明の半導体素子収納用パッケージにお
いて、好ましくは、前記半導体素子は回路基板を介して
前記凹部内に載置されており、前記傾斜面は前記底面の
中央部との間に段差を有しているとともに、前記回路基
板の端面が前記段差に接している。
【0020】この構成により、半導体素子を搭載する回
路基板は、その側面を凹部の底面に形成された段差部に
接するようにして、凹部に載置する位置が決定できる。
回路基板を凹部に載置する際、回路基板の凹部内での位
置合わせを確実に行うことができ、同軸コネクタの中心
導体と回路基板との接続位置を一定させることができ
る。その結果、同軸コネクタの中心導体と半導体パッケ
ージに収納された回路基板の配線導体との接続部の位置
が一定し、接続部におけるインピーダンスが安定した、
良好な高周波信号の伝送路が形成される。
【0021】また本発明の半導体素子収納用パッケージ
において、好ましくは、前記傾斜面の前記底面に対する
傾斜角が30〜60°であることを特徴とする。
【0022】この構成により、中空型線路部において、
中心導体からグランド面までの距離を緩やかに変化さ
せ、信号線路のインピーダンスをマイクロストリップ線
路に略整合するように緩やかに変化させることができ、
高周波信号の反射を有効に減少させ、より良好な高周波
信号の伝送路を形成することができる。
【0023】
【発明の実施の形態】以下、本発明の半導体パッケージ
を添付の図面に基づいて説明する。図1は本発明の半導
体パッケージの実施の形態の一例を示す断面図であり、
1は基体、2は同軸コネクタ、3は蓋体である。
【0024】基体1は鉄−ニッケル−コバルト合金や銅
−タングステン合金等の金属から成り、そのインゴット
に圧延加工や打ち抜き加工等の従来周知の金属加工法を
施すことによって所定の形状に製作される。その上面略
中央部には、IC、LSI、半導体レーザー(LD)、
フォトダイオード(PD)等の半導体素子を収容するた
めの凹部1aが形成されており、凹部1aには半導体素
子4が、例えばアルミナ質セラミックスから成る回路基
板5に搭載された状態で載置固定される。回路基板5に
搭載された半導体素子4は、その電極が回路基板5に被
着形成されているメタライズ配線導体5aにボンディン
グワイヤ6等を介して電気的に接続されている。
【0025】基体1の側面には同軸コネクタ2が挿入固
定される貫通孔1bが形成されており、貫通孔1b内に
は同軸コネクタ2が挿入されるとともに外周導体2aの
外周面と貫通孔1bの内周面とが半田等から成る封着材
7を介して固定されている。
【0026】基体1の貫通孔1b内に挿入固定される同
軸コネクタ2は、内部に収容する半導体素子4を外部の
同軸ケーブル9に電気的に接続するものであり、鉄−ニ
ッケル−コバルト合金等の金属から成る円筒状の外周導
体2aの中心軸に同じく鉄−ニッケル−コバルト合金等
の金属から成る中心導体2bが絶縁体2cを介して固定
された構造をしている。
【0027】同軸コネクタ2は、外周導体2aが基体1
に封着材7を介して、また中心導体2bが回路基板5の
配線導体5aに半田等の導電性接着剤5bを介してそれ
ぞれ電気的に接続されている。また、回路基板5がな
く、中心導体2bと半導体素子4の電極とが直接接続さ
れる構造となっていても良い。中心導体2bが基体1の
凹部1aの内側面に突出している部分の下方において、
凹部1aの底面には、半導体素子4側に向かって下降す
るように傾斜している傾斜面1eを有している。
【0028】中心導体2bを伝送する高周波信号は、貫
通孔1b,1c,1d部において貫通孔1b,1c,1
dの中心軸を伝送する同軸線路のモードで伝送し、凹部
1aの内側面から突出してその先端部が回路基板5の配
線導体5aに接続されるまでの間は中空型線路のモード
で伝送する。配線導体5aに接続した後は、マイクロス
トリップ線路のモードで配線導体5a上を伝送する。
【0029】この中心導体2bを伝送する高周波信号の
インピーダンスは、同軸線路−中空型線路の伝送モード
の境界部および中空型線路−マイクロストリップ線路の
伝送モードの境界部において不連続になっているが、中
心導体2bの凹部1aの内側面と先端部との間の突出部
の下方における凹部1aの底面が半導体素子4側に向か
って下降するように傾斜している傾斜面1eを有してい
るため、同軸線路−中空型線路の境界部におけるインピ
ーダンス値と、中空型線路−マイクロストリップ線路の
境界部におけるインピーダンス値を略連続的に結びつけ
ることができ、インピーダンスの不連続を最小限に抑え
ることができる。その結果、インピーダンスが不連続な
部位にて生ずる高周波信号の反射を最小限に抑えた、良
好な高周波信号の伝送路が形成される。
【0030】傾斜面1eについては、貫通孔1dの直径
以上の幅を有し、傾斜面1eの最下部から中心導体1b
の表面までの距離が中心導体を伝送する信号の波長の1
/4以下とすると、損失が小さく効果的である。
【0031】好ましくは、図2に示すように、傾斜面1
eは凹部1aの底面の中央部との間に段差1fを有して
おり、回路基板5の端面が段差1fに接するようにする
のが良い。段差1fに接するように回路基板5の端面を
位置合わせすることにより、同軸コネクタ2の中心導体
2bと回路基板5の配線導体5aとの接続位置を一定に
合わせることが可能となる。その結果、導電性接着剤5
bを介して伝送する高周波信号のインピーダンスを所定
値に安定させることができ、良好な高周波信号の伝送路
が形成される。
【0032】また、傾斜面1eの凹部1aの底面に対す
る傾斜角は30〜60°であるのが良い。傾斜角が30
°未満、または60°を超える場合、同軸線路−中空型
線路の境界部および中空型線路−マイクロストリップ線
路の境界部におけるインピーダンスの不連続を緩やかに
することができなくなり、高周波信号の反射を有効に減
少させることができなくなる。
【0033】基体1の貫通孔1c内に挿入固定される同
軸コネクタプラグ8は、外部電気回路に接続された同軸
ケーブル9と基体1に装着された同軸コネクタ2とを接
続するためのプラグであり、その外周面はネジ状となっ
ており、内周面にネジ切りを有する貫通孔1cにネジ止
めされる。
【0034】そして、本発明の半導体パッケージは、基
体1の載置部に半導体素子4をその電極と電気的に接続
された配線導体5aを有する回路基板5に搭載した状態
で載置固定し、回路基板5の配線導体5aと同軸コネク
タ2の中心導体2bとを半田等の導電性接着剤5bを介
して電気的に接続し、しかる後、基体1の上面に鉄−ニ
ッケル−コバルト合金等の金属から成る蓋体3を半田付
け法やシームウエルド法により接合することにより製品
としての半導体装置となる。また、同軸コネクタプラグ
8と外部電気回路に接続された同軸ケーブル9とを接続
することにより、内部に収容する半導体素子4が外部電
気回路に電気的に接続されることとなる。
【0035】この半導体装置は、同軸ケーブル9が外部
電気回路基板に電気的に接続されることにより、半導体
素子4が高周波信号で作動することとなる。
【0036】本発明においては、高周波信号の周波数が
10〜50GHzで高周波信号の反射を有効に減少させ
ることが出来る。
【0037】
【実施例】以下に本発明の実施例について説明する。
【0038】(実施例)本発明の実施例と従来例につい
て、信号線路の伝送特性を以下のように解析した。伝送
特性の解析は、図5〜7に示す3種類の解析モデルにつ
いて行なった。図5は本発明の一実施形態を示す解析モ
デル(モデルA)の要部断面図、図6は本発明の他の実
施形態を示す解析モデル(モデルB)であり、傾斜面1
eが凹部1aの底面の中央部との間に段差1fを有して
いるとともに、回路基板5の端面がその段差1fに接し
ている構成の要部断面図である。また、図7は従来の構
成を示す解析モデル(モデルC)の断面図である。
【0039】各解析モデルにおいて、回路基板5(1
5)(厚さ0.2mm)はアルミナセラミックス(比誘
電率εr=9.6)からなり、回路基板5(15)上に
は特性インピーダンスを50Ωとした配線導体5a(1
5a)が形成されている。また各解析モデルにおける、
基体1(11)、中心導体2b(12b)および導電性
接着剤5b(15b)の材質は、それぞれ同様の材質か
ら成るものとし、基体1(11)および中心導体2b
(12b)の詳細な寸法はそれぞれ図5〜7に示す通り
である(単位はmm)。これらの解析モデルに対し、0
〜65GHzの周波数帯域について、反射損失と透過損
失を求めた。
【0040】図8は各解析モデルの反射損失のグラフで
あり、図9は各解析モデルの透過損失のグラフである。
図8において、周波数が8GHz以上の場合、従来のモ
デルCに比べ、本発明のモデルA,Bの反射損失が小さ
いことがわかる。図9において、周波数が0〜65GH
zにおいて、従来のモデルCに比べ、本発明のモデル
A,Bの透過損失が小さいことがわかる。また、図8お
よび図9から、モデルA,Bの伝送損失の違いはほとん
どないことがわかる。
【0041】これらの結果において、各解析モデルを構
成する各部材は、それぞれ同様の材質から成っており、
同軸線路部、中心導体2b(12b)の先端部および配
線導体5a(15a)部に起因する伝送損失は同じとみ
なせることから、各解析モデルの伝送損失の違いは、凹
部1a(11a)内側面と中心導体2b(12b)の先
端部との間における中心導体2b(12b)の下方に位
置する凹部1a(11a)の底面の形状の違い、即ち傾
斜面1eの有無、傾斜面1eおよび段差1fの有無に基
づくものとみなせる。
【0042】従って、本発明のモデルA,Bは、従来の
モデルCに比べ、反射特性および透過特性に優れた良好
な信号線路を構成することがわかった。特に、本発明の
モデルA,Bは透過特性に優れており、これは、同軸線
路部の同軸構造が上述の従来例1のように崩れていない
ため高周波信号の透過特性が良好になっているととも
に、上記のようにインピーダンスの不連続性が緩和され
ているため高周波信号の反射特性および透過特性が良好
になっているからであると考えられる。このような、同
軸構造を厳密に保持することによる透過特性の向上、お
よびインピーダンスの不連続性の緩和による反射特性お
よび透過特性の向上は、高周波信号の周波数が高くなる
ほど重要である。
【0043】なお、本発明は上記実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲内であれば
種々の変更は可能である。
【0044】
【発明の効果】本発明の半導体パッケージによれば、上
面に半導体素子を収容するための凹部が形成された金属
製の基体と、基体の側部に設けられた貫通孔に外側より
嵌着された、筒状の外周導体およびその中心軸に設置さ
れるとともに半導体素子に電気的に接続される中心導体
ならびにそれらの間に介在させた絶縁体から成る同軸コ
ネクタとを具備しており、中心導体は凹部の内側面から
突出してその先端部が半導体素子に接続されているとと
もに、内側面と先端部との間において中心導体の下方に
位置する凹部の底面が半導体素子側に向かって傾斜して
いる傾斜面とされていることから、同軸コネクタの中心
導体が基体の凹部に突出し中空型線路となっている領域
において、中心導体を伝送する高周波信号は傾斜面とさ
れた凹部の底面をグランド面として伝送するため、イン
ピーダンスを漸次変化させることができる。従って、信
号線路で同軸線路−中空型線路の伝送モードの境界部お
よび中空型線路−マイクロストリップ線路の伝送モード
の境界部の2箇所において発生するインピーダンスの大
きな不連続部を結び合わせるようにして、信号線路のイ
ンピーダンスを漸次変化させることができ、インピーダ
ンスの不連続を減少させることができる。その結果、不
連続部にて発生していた高周波信号の反射を有効に減少
させることができ、それによって良好な高周波信号の伝
送路を構成できる。
【0045】また、同軸線路部の同軸構造が崩れていな
いため特に高周波信号の透過特性の点において優れてお
り、また上記のように反射特性にも優れるため、全体と
して伝送特性がきわめて向上したものとなる。
【0046】本発明は、好ましくは、半導体素子は回路
基板を介して凹部内に載置されており、傾斜面は凹部の
底面の中央部との間に段差を有しているとともに、回路
基板の端面を段差に接するように載置することにより、
回路基板を凹部に載置する位置を一定に決めることがで
きる。その結果、同軸コネクタの中心導体と回路基板の
配線導体との接続部の位置が一定し、接続部におけるイ
ンピーダンスが安定した、良好な高周波信号の伝送路が
構成できる。
【0047】また、好ましくは、傾斜面の凹部の底面に
対する傾斜角を30〜60°とすることにより、同軸コ
ネクタの中心導体が基体の凹部内に突出している領域に
おいて、中心導体を伝送する信号のインピーダンスは、
同軸線路−中空型線路の境界部および中空型線路−マイ
クロストリップ線路の境界部の2箇所において発生する
インピーダンスの大きな不連続部を有効に結び合わせる
ことができるとともに、信号線路のインピーダンスの変
化を緩やかにすることにより、高周波信号の反射を有効
に減少させることができ、より良好な高周波信号の伝送
路を構成することができる。
【図面の簡単な説明】
【図1】本発明の半導体パッケージの一実施形態を示す
断面図である。
【図2】本発明の半導体パッケージの他の実施形態を示
す要部拡大断面図である。
【図3】従来の半導体パッケージの断面図である。
【図4】従来の半導体パッケージの他の形態を示す断面
図である。
【図5】本発明の一実施形態を示す解析モデル(モデル
A)の断面図である。
【図6】本発明の他の一実施形態を示す解析モデル(モ
デルB)の断面図である。
【図7】従来例を示す解析モデル(モデルC)の断面図
である。
【図8】モデルA,B,Cの反射損失の解析結果を示す
グラフである。
【図9】モデルA,B,Cの挿入損失の解析結果を示す
グラフである。
【符号の説明】
1:基体 1a:凹部 1b:貫通孔 1e:傾斜面 1f:段差 2:同軸コネクタ 2a:外周導体 2b:中心導体 2c:絶縁体 4:半導体素子 5:回路基板

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】上面に半導体素子を収容するための凹部が
    形成された金属製の基体と、該基体の側部に設けられた
    貫通孔に外側より嵌着された、筒状の外周導体およびそ
    の中心軸に設置された中心導体ならびにそれらの間に介
    在させた絶縁体から成る同軸コネクタとを具備してお
    り、前記中心導体は前記凹部の内側面から突出してその
    先端部が前記半導体素子に電気的に接続されているとと
    もに、前記内側面と前記先端部との間において前記中心
    導体の下方に位置する前記凹部の底面が前記半導体素子
    側に向かって傾斜している傾斜面とされていることを特
    徴とする半導体素子収納用パッケージ。
  2. 【請求項2】前記半導体素子は回路基板を介して前記凹
    部内に載置されており、前記傾斜面は前記底面の中央部
    との間に段差を有しているとともに、前記回路基板の端
    面が前記段差に接していることを特徴とする請求項1記
    載の半導体素子収納用パッケージ。
  3. 【請求項3】前記傾斜面の前記底面に対する傾斜角が3
    0〜60°であることを特徴とする請求項1または請求
    項2記載の半導体素子収納用パッケージ。
JP2000310682A 2000-10-11 2000-10-11 半導体素子収納用パッケージ Expired - Fee Related JP3663349B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000310682A JP3663349B2 (ja) 2000-10-11 2000-10-11 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000310682A JP3663349B2 (ja) 2000-10-11 2000-10-11 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JP2002118190A true JP2002118190A (ja) 2002-04-19
JP3663349B2 JP3663349B2 (ja) 2005-06-22

Family

ID=18790596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000310682A Expired - Fee Related JP3663349B2 (ja) 2000-10-11 2000-10-11 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP3663349B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011123189A (ja) * 2009-12-09 2011-06-23 Anritsu Corp コネクタの芯線の接合方法、及びこれにより製造した光変調器モジュール
JP2011123105A (ja) * 2009-12-08 2011-06-23 Anritsu Corp コネクタの芯線の接合方法、及びこれにより製造した光変調器モジュール
JP2011123188A (ja) * 2009-12-09 2011-06-23 Anritsu Corp コネクタの芯線の接合方法、及びこれにより製造した光変調器モジュール
JP2012227219A (ja) * 2011-04-15 2012-11-15 Kyocera Corp 電子部品収納用パッケージおよび電子装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011123105A (ja) * 2009-12-08 2011-06-23 Anritsu Corp コネクタの芯線の接合方法、及びこれにより製造した光変調器モジュール
JP2011123189A (ja) * 2009-12-09 2011-06-23 Anritsu Corp コネクタの芯線の接合方法、及びこれにより製造した光変調器モジュール
JP2011123188A (ja) * 2009-12-09 2011-06-23 Anritsu Corp コネクタの芯線の接合方法、及びこれにより製造した光変調器モジュール
JP2012227219A (ja) * 2011-04-15 2012-11-15 Kyocera Corp 電子部品収納用パッケージおよび電子装置

Also Published As

Publication number Publication date
JP3663349B2 (ja) 2005-06-22

Similar Documents

Publication Publication Date Title
JP2004311923A (ja) 光半導体素子用パッケージ
JP3663349B2 (ja) 半導体素子収納用パッケージ
JP3752473B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2009099934A (ja) 電子部品収納用パッケージおよび電子装置
US6604949B2 (en) High frequency hermetic connector with ground lip
JP3619479B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2002305062A (ja) コネクタ装置
JP3686855B2 (ja) 回路基板および半導体素子収納用パッケージ並びにそれを用いた半導体装置
JP3619478B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3682012B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3825343B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3686858B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3682010B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3686853B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3652287B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2003100928A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2003163512A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004146406A (ja) 半導体素子収納用パッケージ
JP3716199B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3659328B2 (ja) 半導体素子収納用パッケージ
JP2006128323A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2002026618A (ja) 半導体素子収納用パッケージ
JP3518536B2 (ja) マイクロ波回路装置
JP2003124368A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3619397B2 (ja) 高周波用配線基板および接続構造

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040730

A131 Notification of reasons for refusal

Effective date: 20041228

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20050322

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20050328

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080401

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090401

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20090401

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100401

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20110401

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20110401

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120401

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees