JP2009099934A - 電子部品収納用パッケージおよび電子装置 - Google Patents

電子部品収納用パッケージおよび電子装置 Download PDF

Info

Publication number
JP2009099934A
JP2009099934A JP2008082350A JP2008082350A JP2009099934A JP 2009099934 A JP2009099934 A JP 2009099934A JP 2008082350 A JP2008082350 A JP 2008082350A JP 2008082350 A JP2008082350 A JP 2008082350A JP 2009099934 A JP2009099934 A JP 2009099934A
Authority
JP
Japan
Prior art keywords
conductor
electronic component
circuit board
main surface
storage package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008082350A
Other languages
English (en)
Other versions
JP4903738B2 (ja
Inventor
Masahiro Tsujino
真広 辻野
Nobuyuki Tanaka
信幸 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2008082350A priority Critical patent/JP4903738B2/ja
Publication of JP2009099934A publication Critical patent/JP2009099934A/ja
Application granted granted Critical
Publication of JP4903738B2 publication Critical patent/JP4903738B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】回路基板を薄型化して高周波信号を効率よく伝送させることができ、かつ回路基板の破損を低減すること。
【解決手段】電子部品収納用パッケージは、上側主面に電子部品5を収納する収納部2dの開口2eを有する金属製の容器1と、容器1の収納部2dを囲繞する側壁部2に形成された貫通孔2bに絶縁体3cを介して嵌挿された接続導体3bと、一方主面および一方主面に対向する他方主面を有し、一方主面に、一端が接続導体3bに電気的に接続された線路導体6aが設けられた回路基板6と、回路基板6の他方主面の中央部に対面する位置に凹部2cが設けられて周縁部において回路基板6の他方主面と接し、容器1と電気的に接続された回路基板6の載置部1bとを具備している。
【選択図】 図1

Description

本発明は、電子部品を収容するための電子部品収納用パッケージおよび電子装置に関するものである。
従来、光通信分野で用いられる半導体素子や、マイクロ波帯,ミリ波帯等の高周波信号で駆動される各種半導体素子等の高周波用途の電子部品または高周波回路基板上にこれら各種半導体素子等を搭載した電子部品を収納する電子部品収納用パッケージ(以下、単にパッケージともいう)には、電子部品と外部電気回路基板とを電気的に接続するための入出力端子として同軸コネクタが用いられている。この同軸コネクタのように絶縁体を介して嵌挿された接続導体を有する入出力端子を具備したパッケージは、パッケージ側部に貫通孔が設けられるとともに該貫通孔に絶縁体を介して接続導体が嵌挿されている。そして、同軸コネクタの中心導体,すなわち接続導体がパッケージの内側および外側にそれぞれ突出していることによって、パッケージ内部の電子部品とパッケージ外部の外部電気回路基板との間で電気信号の送受信ができるものである。
パッケージの内側に突出した接続導体はパッケージ内部に載置された回路基板の線路導体に接続される。この線路導体は一端が接続導体に接続され、他端がボンディングワイヤ等の電気的接続手段を介して電子部品に接続される。
この回路基板は、パッケージの内側には下方の部位に設けられた金属製の棚部の上面か、金属パッケージの底面に半田等の接着剤を介して載置されている(例えば、特許文献1参照)。
特開2005−101206号公報
しかしながら、回路基板を半田等の接着剤を介して棚部の上面またはパッケージの底面に接合すると、金属と回路基板との熱膨張差によって回路基板に大きな熱応力が作用する。一方、近時の回路基板は線路導体を伝送する電気信号の高周波化に伴って薄型化する傾向にあり、回路基板に熱応力が作用すると回路基板がクラック等によって破損し高周波信号が回路基板を伝送できなくなるという問題点があった。
そこで、回路基板を薄型化して高周波信号を効率よく伝送させることができ、かつ回路基板の破損を低減することができる電子部品収納用パッケージおよび電子装置が望まれていた。
本発明の電子部品収納用パッケージは、上側主面に電子部品を収納する収納部の開口を有するとともに、前記収納部を囲繞する側壁部に前記収納部に通じる貫通孔を有する金属製の容器と、前記貫通孔の内周に沿って設けられた絶縁体を介して、前記貫通孔に挿通された接続導体と、前記収納部に配されるとともに、前記接続導体と電気的に接続する線路導体が設けられた一方主面と、他方主面とを有する回路基板と、前記回路基板を前記他方主面で支持するとともに、前記他方主面の周囲よりも内側の領域に凹部が設けられ、且つ、前記容器と電気的に接続された載置部と、を備える。
本発明の電子装置は、上記構成の電子部品収納用パッケージと、前記収納部に収容されるとともに前記線路導体の他端に電気的に接続された電子部品と、前記容器の上面の前記開口の周囲に前記開口を塞ぐように接合された蓋体とを具備する。
本発明の電子部品収納用パッケージは、上側主面に電子部品を収納する収納部の開口を有するとともに、前記収納部を囲繞する側壁部に前記収納部に通じる貫通孔を有する金属製の容器と、前記貫通孔の内周に沿って設けられた絶縁体を介して、前記貫通孔に挿通された接続導体と、前記収納部に配されるとともに、前記接続導体と電気的に接続する線路導体が設けられた一方主面と、他方主面とを有する回路基板と、前記回路基板を前記他方主面で支持するとともに、前記他方主面の周囲よりも内側の領域に凹部が設けられ、且つ、前記容器と電気的に接続された載置部と、を具備していることから、回路基板が載置部に半田等の接着剤を介して接合されても、凹部が設けられていることによって、他方主面の中央部は載置部と接合されることがない。従って、回路基板の中央部がたわんで、載置部との熱膨張差によって回路基板に作用する熱応力の集中を緩和させることができる。その結果、回路基板がクラック等によって破損しにくくなる。
本発明の電子装置は、上記構成の電子部品収納用パッケージと、前記収納部に収容されるとともに前記線路導体の他端に電気的に接続された電子部品と、前記容器の上面の前記開口の周囲に前記開口を塞ぐように接合された蓋体とを具備していることから、上記本発明の電子部品収納用パッケージを用いた高周波信号の伝送特性の優れたものとなる。
本発明の一実施形態にかかる電子部品収納用パッケージ及び電子装置について、以下に詳細に説明する。
以下、絶縁体を介して嵌挿された接続導体の一例として、同軸コネクタを用いて説明する。
図1(a)は本発明の電子部品収納用パッケージについて実施の形態の一例を示す断面図、図1(b)は図1(a)に示す電子部品収納用パッケージにおける回路基板の載置部および回路基板の拡大正面図、図1(c)は図1(b)に示す電子部品収納用パッケージにおける回路基板およびその載置部の拡大平面図である。また、図2は本発明の電子部品収納用パッケージについて実施の形態の他の例を示す断面図であり、図3は本発明の電子部品収納用パッケージについて実施の形態の他の例を示し載置部の拡大正面図である。
これらの図において、1は容器、1bは載置部、2は側壁部、2bは貫通孔、2cは凹部、2dは収納部、3bは接続導体、5は電子部品、6は回路基板である。なお、図1(b),図1(c),図3において、判りやすくするために、回路基板の導体形成部分にはクロスハッチを付している。
本発明の電子部品収納用パッケージは、上側主面に電子部品5を収納する収納部2dの開口2eを有する金属製の容器1と、容器1の収納部2dを囲繞する側壁部2に形成された収納部2dと容器1の外側との間を貫通する貫通孔2bに、絶縁体3cを介して嵌挿された接続導体3bと、収納部2d内に収納され、一方主面および一方主面に対向する他方主面を有し、一方主面に、一端が接続導体3bに電気的に接続された線路導体6aが設けられた回路基板6と、回路基板6の他方主面の周辺より内側に対面する位置に凹部2cが設けられて周縁部において回路基板6の他方主面と接し、容器1と電気的に接続された回路基板6の載置部1bとを具備している。
図1および図2において、貫通孔2bに絶縁体3cを介して嵌挿された接続導体3bとして、筒状の外周導体3aおよびその中心軸に設置された中心導体3bならびにそれらの間に介在する絶縁体3cから成る同軸コネクタ3を用いた例を示す。同軸コネクタ3を用いることで、中心導体3bを伝送する高周波信号のインピーダンス値を所望の値に設定し易くでき、貫通孔2bの所定位置に中心導体3bを作業効率よく取り付けることができるという作用効果がある。
容器1は鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金,Fe−Ni合金や銅(Cu)−タングステン(W),Cu−モリブデン(Mo)の焼結材等の金属から成り、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法、または射出成形と切削加工等を施すことによって、所定の形状に製作される。容器1は、図1(a),図2に示すように底板部1aと側壁部2とが別体として形成された後、底板部1aの上側主面外周部または側面に、側壁部2が銀(Ag)−Cuロウ等を用いたロウ付け法やシーム溶接法等の溶接法等によって接合されてもよい。底板部1aと側壁部2とが別体として形成される場合、底板部1aが熱伝導率の高い材料から形成されることで、電子部品5から発生する熱を効率よく外部に放散させ、側壁部2が切削加工性に優れた材料から形成されることで、貫通孔2bの形成が容易となる。そのような構成として、例えば、底板部1aがCu−Wの焼結材から成り、側壁部2がFe−Ni−Co合金から成る場合があげられる。
容器1の上側主面には電子部品5を収納する収納部2dの開口2eを有しており、収納部2dには半導体レーザ(LD),フォトダイオード(PD),トランジスタ,IC,LSI等の電子部品5または回路基板上にこれら半導体素子やコンデンサ等の受動部品を搭載した電子部品5が収納される。図1(a),図2に示す例では、枠状の側壁部2と底板部1aによって取り囲まれた領域に収納部2dが形成され、収納部2dの底面と成る底板部1a上に電子部品5が搭載される。
電子部品5は、その電極が、回路基板6の上面(一方主面)に被着形成されている線路導体6aにボンディングワイヤ9等を介して電気的に接続される。
つまり、線路導体6aは、その一端が接続導体3bに、他端が電子部品5にそれぞれ電気的に接続される。
側壁部2の側部には接続導体3bが嵌挿される貫通孔2bが形成されている。この貫通孔2bにガラス等の絶縁体3cを介して接続導体3bを嵌挿させる。
貫通孔2bに同軸コネクタ3を嵌着する場合、貫通孔2bの大きさを同軸コネクタ3が嵌着される大きさとし、同軸コネクタ3を嵌め込むとともにAu−Sn半田、Pb−Sn半田等の封着材を貫通孔2bとの隙間に挿入する。
しかる後、加熱して封着材を溶融させ、溶融した封着材8は毛細管現象により同軸コネクタ3と貫通孔2bの内面との隙間に充填されることによって、同軸コネクタ3が貫通孔2bに封着材を介して嵌着接合される。
同軸コネクタ3は、内部に収容する電子部品5を外部の同軸ケーブルに電気的に接続するものであり、Fe−Ni−Co合金等の金属から成る円筒状の外周導体3aの中心軸に同じくFe−Ni−Co合金等の金属から成る中心導体3bがガラス等の絶縁体から成る絶縁体3cを介して固定された構造をしている。
また、図1(a)において、側壁部2の内面の貫通孔2bの下方の部位に棚部2aが設けられ、棚部2a上面が、回路基板6が載置される載置部1bとされる。
または、図2に示すように、容器1の底板部1aの上側主面において、電子部品5が搭載される位置と側壁部2の貫通孔2bが形成された一側部との間に回路基板6が載置される載置部1bが設けられる。
載置部1bには、回路基板6の他方主面(線路導体6が形成されている面と反対側の面)の周辺より内側、すなわち他方主面の中央部に対面する位置に載置部1bを抉るようにして設けられた座繰り状の凹部2cが設けられている。そして、回路基板6は、他方主面の外周部が、凹部2cの周囲となる載置部1の周縁部において載置部1bと接している。
凹部2cが設けられる構成により、回路基板6が載置部1bに半田等の接着剤を介して接合されても、凹部2cが存在する部分では回路基板6の他方主面と載置部1bとが接合されることがない。従って、凹部2cが設けられている回路基板6の中央部分で回路基板6をたわませて熱応力の集中を緩和させることが可能となり、線路導体6aを伝送する電気信号の高周波化に伴って薄型化した回路基板6であっても、回路基板6にクラック等を生じ難いものとし、安定的に回路基板6に高周波信号を伝送させることができる。
また好ましくは、凹部2cの平面視形状は、図1(c)に示すように、回路基板6の接続導体3bが接続される一端側で円弧状の曲面とされているのがよい。この構成により、載置部1bの円弧状の曲面の上面を、回路基板6の接続導体3bが接続される側の他方主面と強固に接合でき、接続導体3bと線路導体6aとの位置合わせを良好なものとすることができる。この場合、凹部2cを形成する際にエンドミル等の切削工具を用いて切削加工を施す。工具の形状が円柱状であり、この円柱状の工具を回転させ工具の先端で切削加工を行うことによって、平面視おいて角部が円弧状の曲面を形成できる。
また好ましくは、載置部1bは、図1(c)に示すように、回路基板6の接続導体3bが接続される側の縁と線路導体6aが延設される方向と平行な縁、すなわち図1(c)においては回路基板の右側の辺および上下の辺の側において回路基板6と接しているのがよい。つまり、接続導体3bが接続される側と反対側の縁、すなわち回路基板6の左側の辺側においては凹部2cが載置部1bの端まで形成されていることによって、回路基板6と接していないのがよい。この構成により、回路基板6を3方で安定に支持することができる。
また、回路基板6の上面にコプレーナ伝送線路が設けられている場合、接続導体3bが接続される側と反対側の縁では回路基板6の下側が凹部2cとなっていることから、回路基板6の他方主面側の接地導体となる金属導体が遠く離れて位置する状態となり、回路基板6に設けられたコプレーナ伝送線路がグランデッドコプレーナ伝送線路として動作してしまうのを避けることができる。そして、線路導体6aの接続導体3bが接続される側と反対側の端に電子部品5の電極を電気的に接続した際に、線路導体6aの電子部品5との接続部の伝送モードを電子部品5の電極部に多く採用されているコプレーナ伝送線路モードと同様とすることができ、高周波信号を効率よく伝送させることができる。
凹部2cが底板部1aに形成される場合、図2に示すように、凹部2cの電子部品5側の端と回路基板6の電子部品5側の端とがほぼ同じ位置となるように回路基板6を載置し、回路基板6の接続導体3bが接続される側の縁と線路導体6aが延設される方向と平行な縁とで回路基板6が載置部1bに接して固定されるのがよい。この構成により、凹部2cが回路基板6を底板部1aに対して位置合わせさせる際の目印となり、底板部1aの所定位置に回路基板6を搭載固定できるようになる。
また好ましくは、図1(a),図1(c),図2に示すように、回路基板6の接続導体3bが接続される側の側面と側壁部2の内面との間に空隙7が設けられているのがよい。空隙7が設けられていることによって、回路基板6が側壁部2の内面に接合されるのを防ぎ、回路基板6に側壁部2との熱膨張差による熱応力が作用し難くすることができ、回路基板6がクラック等によって破損し難いものとできる。空隙7は、半田等の接合材の表面張力によって浸漬されない程度の隙間として設けられる。
回路基板6は一方主面(上面)および一方主面に対向する一方主面と平行な他方主面(下面)を有し、一方主面に、一端が接続導体3bに電気的に接続され、他端が電子部品5と電気的に接続される線路導体6aが形成されている。例えば、回路基板6は、厚さ0.254mmという薄いものであり、その一方主面に幅0.1mmの線路導体6aが形成される。なお、線路導体6aの接続導体3aとの接続部、ボンディングワイヤ等の接続部等では幅が広く形成される場合がある。
載置部1bには回路基板6と接合される位置に半田等の接合材を置き、接合材の上に回路基板6を他方主面が接合材側になるようにして載せる。しかる後、加熱して接合材を溶融させ、載置部1b上面に回路基板6が固定される。
接続導体3bを伝送する高周波信号は、貫通孔2b部において貫通孔2bの中心軸を通る同軸線路のモードで伝送し、接続導体3bの特性インピーダンスは、外部電気回路の特性インピーダンス値に整合されている。
接続導体3bが側壁部2の内面から突出して線路導体6aと半田等の導電性接着材8により接続された部分より電子部品5側では、高周波信号は回路基板6の上面に被着形成された線路導体6a上を伝送する。
回路基板6は、アルミナ(Al)質焼結体,窒化アルミニウム(AlN)質焼結体、ムライト(3Al・2SiO)質焼結体等の絶縁基板の上面に、一端が接続導体3bに接続され、他端が電子部品5にそれぞれ電気的に接続される線路導体6aが設けられている。そして、線路導体6aの一端は、導電性接着材8を介して接続導体3bに接続され、線路導体6aの他端は、電子部品5の電極にボンディングワイヤ9等を介して電気的に接続される。
導電性接着材8は、表面張力によって接続導体3bと線路導体6aとの接続部に留まる。回路基板6の上面の接続導体3b側の端面まで流れて端面に半田溜まりができてしまうことはない。
回路基板6において、好ましくは、図1(b),図1(c)に示すように、一方主面の線路導体6aの両側に等間隔を隔てて同一面接地導体6bが設けられたコプレーナ線路が形成されているのがよい。この構成により、より高い高周波信号にも対応し易くなり、線路導体6aの他端を電子部品5の信号用電極にボンディングワイヤ9を介して接続するとともに、線路導体6aの両側に設けられた同一面接地導体6bの他端を電子部品5の接地用電極にボンディングワイヤ9を介して接続する(図1(c)参照)ことにより、回路基板6の線路導体6aを伝送する高周波信号の伝送モードを電子部品5の電極部の伝送モードとマッチングさせやすくできる。
図1(b),図1(c)に示すように、一方主面の線路導体6aの両側に等間隔を隔てて同一面接地導体6bが設けられたコプレーナ線路が形成されている構成において、好ましくは、図1(b),図1(c),図3に示すように、凹部2cは回路基板6の線路導体6aに沿って、線路導体6aと対向する位置に設けられているのがよい。例えば、線路導体6aの幅0.1mmに対して線路導体6aに沿って、幅が1mm,深さが0.5mmの凹部2cが設けられる。この構成により、凹部2cの上側に位置する回路基板6の他方主面に接地導体を形成しなければ、容器1の凹部2cが線路導体6aに対する接地導体として機能するようになる。接地導体が凹形状であることによって線路導体6aから遠ざかるので、線路導体6aを伝送する高周波信号の伝送モードをグランデッドコプレーナ線路の伝送モードではなく、コプレーナ線路のモードとすることができ、電子部品5の回路基板上の電極部として多く使用されているコプレーナ線路の伝送モードとマッチングさせ易くすることができる。その結果、回路基板6と電子部品5との間で反射損失等の伝送損失が発生するのを防止でき、高周波信号を効率よく伝送できるようになる。
また、図1(b),図1(c)に示すように、一方主面の線路導体6aの両側に等間隔を隔てて同一面接地導体6bが設けられたコプレーナ線路が形成されている構成において、好ましくは、載置部1bは、図1(c)に示すように、回路基板6の接続導体3bが接続される側の縁と線路導体6aが延設される方向と平行な縁、すなわち図1(c)においては回路基板の右側の辺および上下の辺の側において回路基板6と接しているのがよく、接続導体3bが接続される側と反対側の縁では回路基板6の下側が凹部2cとなっていることから、線路導体6aの接続導体3bが接続される側と反対側の端に電子部品5の電極を電気的に接続した際に、線路導体6aの電子部品5との接続部の伝送モードを電子部品5上の電極部に多く採用されている伝送モードと同様とすることができ、高周波信号を効率よく伝送させることができる。
以上により、線路導体6aに高周波信号を良好に伝送させることができるパッケージとすることができ、内部に収容する電子部品5を安定に作動させることができるパッケージとすることができる。
また好ましくは、図1(b)に示すように、回路基板6の他方主面に、同一面接地導体6bと対向させて形成された下面接地導体6cが設けられるとともに、同一面接地導体6bと下面接地導体6cとを電気的に接続する接地用接続導体6dが設けられているのがよい。この構成により、下面接地導体6cが金属製の容器1と電気的に接続されケースグランドとなるとともに、同一面接地導体6bが下面接地導体6cと同一の電位となり、線路導体6aに対して同一面接地導体6bをケースグランドとすることができる。ケースグランドとは金属製の容器1の接地電位のことであり、同一面接地導体6bをこの金属製容器1の接地電位と同じ電位に保持することにより、接地電位の値を安定なものとできる。その結果、線路導体6aに安定した高周波信号を流すことができる。
また好ましくは、図1(b)に示すように、接地用接続導体6dは、回路基板6の線路導体6aが延設される方向と平行な側面に設けられた側面導体6dであるのがよい。この構成により、同一面接地導体6bと下面接地導体6cとの電気的接続をより強固なものとすることができ、線路導体6aを伝送する高周波信号を同一面接地導体6bで安定に接地させることができる。
また、図4(a)〜(c)は、本発明の電子部品収納用パッケージの実施の形態の他の例を示す拡大平面図である。図5(a)〜(d)は本発明の電子部品収納用パッケージの実施の形態の他の例を示す拡大断面図である。
図4、図5に示すように、回路基板6の一方主面であって、線路導体6aと接続導体3bとが重なる部位の周囲に切欠部16が設けられていることが好ましい。
すなわち、線路導体6aに接続導体3bが接続させることにより容量成分が増大し、接続部においてインピーダンス値が低下することとなるが、この切欠部16によって回路基板6を形成する誘電体が取り除かれ空気が存在することとなる。空気の誘電率は回路基板6を形成する誘電体の誘電率よりも小さく、線路導体6aの接続導体3bとの接続部と同一面接地導体6bの間に生じる容量成分を減らすことができる。例えば、回路基板6を形成する誘電体がAl質焼結体である場合の誘電率が9、AlN質焼結体である場合の誘電率が10、3Al・2SiO質焼結体である場合の誘電率が6.4であるのに対し、空気の誘電率は1である。従って、切欠部16を設けることにより、線路導体6aの接続導体3bとの接続部と同一面接地導体6bの間の誘電率を大幅に低下させて、線路導体6aの接続導体3bとの接続部と同一面接地導体6bの間に生じる容量成分を減らすことができる。
その結果、線路導体6aの接続導体3bとの接続部を伝送する電気信号のインピーダンス値を低下させることなく、所定のインピーダンス値に整合させることができ、電気信号に反射損失等の伝送損失が発生するのを防止して電気信号を効率良く伝送することができる。特に、近時の小型化した電子部品収納用パッケージにおいては、線路導体6aと同一面接地導体6bとの間の距離が近接しており、容量成分の低減の効果が大きくなる。
なお、切欠部16の平面視形状は、図4(a)に示す長方形であったり、図4(b)に示す円形を連続的に複数個配置した形状であったり、図4(c)に示す長方形と半円とを組み合わせた形状であったり、その他、楕円形等としてもよく、種々の形状とすることができる。また、線路導体6aの接続導体3bとの接続部は図4(c)に示すように、接続部を除く残部よりも幅広な幅広部16aとしてもよい。この構成により、線路導体6aの幅を狭くした場合においても、接続導体3bとの接続部となる幅広部16aで線路導体6aとの接合面積を確保でき、線路導体6aと接続導体3bとの電気的な接続を確実に行うことができるとともに、線路導体6aと接続導体3bとの接合強度を強固なものとすることができる。
また、切欠部16は図5(a)に示すように、回路基板6を座繰るようにして設けてもよいし、図5(b)に示すように、回路基板6を貫通するようにして設けてもよい。図5(a)に示すように、回路基板6を座繰るようにして設ける場合、座繰りの深さは線路導体6aの接続導体3bとの接続部を伝送する電気信号のインピーダンス値が所定値になるように適宜決定する。切欠部16を図5(a)に示すように座繰るようにして設けるか、回路基板6を貫通するようにして設けるかは、線路導体6aの接続導体3bとの接続部を伝送する電気信号のインピーダンス値が所定値になるように適宜決定すればよい。好ましくは、切欠部16は図5(a)に示すように座繰るようにして設けるのがよく、図5(b)に示すように貫通するようにして設ける場合に比べ、回路基板6の強度が高く、回路基板6に力が加わった場合において、回路基板6を破損し難くすることができる。
なお、線路導体6aの接続導体3bとの接続部と同一面接地導体6bの間に生じる容量成分を極力減らしたい場合は、図5(c)に示すように、切欠部16は、回路基板6の一方主面から他方主面にかけて広くなるように形成してもよいし、図5(d)に示すように、切欠部16は、回路基板6の他方主面から一主面にかけて広くなるように形成してなってもよい。これら切欠部16を形成するには、従来周知のレーザー加工やブラスト処理等を行えばよい。
例えば、回路基板6の他方主面から一方主面に向かって、上記レーザーを出射すれば、切欠部16は、回路基板6の一方主面から他方主面にかけて広くなるように形成される。この場合、線路導体6aと同一面接地導体6bとの間隔による制限を受けにくいため、作業性良く他方主面の不要な容量成分を除去できる。
反対に、回路基板6の一方主面から他方主面に向かって、上記レーザーを出射すれば、切欠部16は、回路基板6の他方主面から一主面にかけて広くなるように形成される。この場合、一方主面の上側から線路導体6aと同一面接地導体6bの位置を目視によって加工位置を確認しながら、加工を行うことができるため、切欠部16を所定の位置に精度良く形成することができる。
このような回路基板6は以下のようにして作製される。例えば、セラミックグリーンシートに、WやMo等の高融点金属粉末に適当な有機バインダ、可塑剤、溶剤等を添加混合して得た金属ペーストを、スクリーン印刷法等の厚膜形成技術により印刷塗布して、線路導体6a,同一面接地導体6b,下面接地導体6cおよび接地用接続導体6dとなるメタライズ層を所定パターンに形成する。
しかる後、セラミックグリーンシートを複数枚積層し、これを還元雰囲気中、約1600℃の温度で焼成することにより製作される。
また線路導体6aは薄膜形成法によって形成されていてもよく、その場合、線路導体6aは窒化タンタル(TaN)、ニクロム(Ni−Cr合金)、チタン(Ti)、パラジウム(Pd)、白金(Pt)等から形成され、セラミックグリーンシートを焼成した後に形成される。
なお、線路導体6aは、その露出表面にNiやAuから成るメッキ金属層を1〜20μm程度の厚みに被着させておくのが好ましい。
これにより、線路導体6aの酸化腐食を有効に防止することができるとともに線路導体6aとボンディングワイヤ9や接続導体3bとの接続性を良好なものとすることができる。
このような本発明のパッケージの収納部2dに、電子部品5を載置固定するとともにその電極を線路導体6aにボンディングワイヤ9等を介して電気的に接続し、しかる後、回路基板6の線路導体6aと接続導体3bとを半田等の導電性接着材8を介して電気的に接続、または回路基板6の線路導体6aと接続導体3bとを半田等の導電性接着材8を介して電気的に接続した後、電子部品5を載置固定するとともに電子部品5の電極を線路導体6aにボンディングワイヤ9等を介して電気的に接続し、最後に側壁部2の上面にFe−Ni−Co合金等の金属等から成る蓋体4を半田付け法やシームウエルド法等により取着することにより製品としての電子装置となる。
このような電子装置は、パッケージ外側の接続導体3bに外部電気回路に接続される同軸ケーブルを接続することにより内部に収容する電子部品5が外部電気回路に電気的に接続されることとなる。
また、図1乃至図5においては、同軸コネクタ3が1個設けられた例を示したが、図6のように、同軸コネクタ3が複数設けられた形態であってもよい。
すなわち、貫通孔2bは側壁部2に複数備えてなり、各貫通孔2bに同軸コネクタ3がそれぞれ挿通固定されている。この構成によれば、パッケージの多端子化が可能となる。
例えば、2個のコネクタで1組の差動線路を形成すれば、差動信号の入出力が可能となる。
2本の線路導体6aを1組の差動線路と為す場合、2本の線路導体6aの長さを同一とすることが好ましい。この場合、2本の線路導体6aを伝送する電気信号に位相差が生ずるのを防止することができる。
また、線路導体6aは線路導体6aの両側に等間隔をあけて同一面に設けられた同一面接地導体6bとともにコプレーナ線路を形成してもよい。この場合、G(接地導体)−S(線路導体)−G(接地導体)、またはG−S−S−Gとなるように、線路導体6aおよび同一面接地導体6bを配置する。この構成により、線路導体6aに高周波信号を伝送させても、高周波信号を同一面接地導体6bによって安定に接地させ、所定のインピーダンス値に整合させることができる。その結果、線路導体6aを伝送する高周波信号に反射損失や透過損失等の伝送損失が発生するのを抑制し、線路導体6aを伝送する高周波信号を効率良く伝送させることができる。
図6では、側壁2に2個の同軸コネクタ3を設け1組の差動線路を設けた例を示したが、これに限定されることはなく、側壁2に4個以上の偶数個の同軸コネクタ3を設け、差動線路を2組以上設けても構わない。差動線路を2組以上設けることで、セラミック基板6をより多機能なものとすることができる。
なお、側壁2は金属製であるため、各同軸コネクタ3から発生する電界をシールドすることができる。その結果、各同軸コネクタ3を伝送する電気信号が干渉し合うのを抑制することができる。
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等差し支えない。例えば、凹部2cの断面形状が図3に示すような円弧状とされてもよい。
(a)は本発明の電子部品収納用パッケージについて実施の形態の一例を示す断面図、(b)は図1(a)に示す電子部品収納用パッケージの要部拡大正面図、(c)は図1(b)に示す電子部品収納用パッケージにおける要部拡大平面図である。 本発明の電子部品収納用パッケージの実施の形態の他の例を示す断面図である。 本発明の電子部品収納用パッケージの実施の形態の他の例を示し要部拡大正面図である。 本発明の電子部品収納用パッケージの実施の形態の他の例を示す要部拡大平面図である。 本発明の電子部品収納用パッケージの実施の形態の他の例を示す要部拡大断面図である。 本発明の電子部品収納用パッケージの実施の形態の他の例を示す平面図である。
符号の説明
1:容器
1b:載置部
2:側壁部
2b:貫通孔
2c:凹部
2d:収納部
2e:(収納部の)開口
3b:接続導体(中心導体)
3c:絶縁体
4:蓋体
5:電子部品
6:回路基板
6a:線路導体
6b:同一面接地導体
6c:下面接地導体
6d:接地用接続導体
7:空隙
16:切欠部

Claims (12)

  1. 上側主面に電子部品を収納する収納部の開口を有するとともに、前記収納部を囲繞する側壁部に前記収納部に通じる貫通孔を有する金属製の容器と、
    前記貫通孔の内周に沿って設けられた絶縁体を介して、前記貫通孔に挿通された接続導体と、
    前記収納部に配されるとともに、前記接続導体と電気的に接続する線路導体が設けられた一方主面と、他方主面とを有する回路基板と、
    前記回路基板を前記他方主面で支持するとともに、前記他方主面の周囲よりも内側の領域に凹部が設けられ、且つ、前記容器と電気的に接続された載置部と、
    を具備していることを特徴とする電子部品収納用パッケージ。
  2. 前記回路基板の前記接続導体が接続される側の側面と前記側壁部の内面との間に空隙が設けられていることを特徴とする請求項1記載の電子部品収納用パッケージ。
  3. 前記回路基板は、前記一方主面の前記線路導体の両側に等間隔を隔てて同一面接地導体が設けられたコプレーナ線路が形成されていることを特徴とする請求項1または請求項2記載の電子部品収納用パッケージ。
  4. 前記凹部は前記回路基板の前記線路導体に対向する位置に設けられていることを特徴とする請求項3記載の電子部品収納用パッケージ。
  5. 前記載置部は、前記回路基板の前記接続導体が接続される側の縁と前記線路導体が延設される方向と平行な縁において前記回路基板と接していることを特徴とする請求項3または請求項4記載の電子部品収納用パッケージ。
  6. 前記回路基板の他方主面に、前記同一面接地導体と対向させて形成された下面接地導体が設けられるとともに、前記同一面接地導体と前記下面接地導体とを電気的に接続する接地用接続導体が設けられていることを特徴とする請求項3乃至請求項5のいずれかに記載の電子部品収納用パッケージ。
  7. 前記接地用接続導体は、前記回路基板の前記線路導体が延設される方向と平行な側面に設けられた側面導体であることを特徴とする請求項6記載の電子部品収納用パッケージ。
  8. 前記回路基板の一方主面であって、前記線路導体と前記接続導体とが重なる部位の周囲に切欠部が設けられていることを特徴とする請求項1乃至請求項7のいずれかに記載の電子部品収納用パッケージ。
  9. 前記切欠部は、前記一方主面から前記他方主面にかけて広くなるように形成してなることを特徴とする請求項8に記載の電子部品収納用パッケージ。
  10. 前記切欠部は、前記他方主面から前記一方主面にかけて広くなるように形成してなることを特徴とする請求項8に記載の電子部品収納用パッケージ。
  11. 前記貫通孔は、前記側壁部に複数備えてなることを特徴とする請求項1乃至請求項10に記載の電子部品収納用パッケージ。
  12. 請求項1乃至請求項11のいずれかに記載の電子部品収納用パッケージと、前記収納部に収容されるとともに前記線路導体の他端に電気的に接続された電子部品と、前記容器の上面の前記開口の周囲に前記開口を塞ぐように接合された蓋体とを具備していることを特徴とする電子装置。
JP2008082350A 2007-03-28 2008-03-27 電子部品収納用パッケージおよび電子装置 Expired - Fee Related JP4903738B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008082350A JP4903738B2 (ja) 2007-03-28 2008-03-27 電子部品収納用パッケージおよび電子装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007084208 2007-03-28
JP2007084208 2007-03-28
JP2007253771 2007-09-28
JP2007253771 2007-09-28
JP2008082350A JP4903738B2 (ja) 2007-03-28 2008-03-27 電子部品収納用パッケージおよび電子装置

Publications (2)

Publication Number Publication Date
JP2009099934A true JP2009099934A (ja) 2009-05-07
JP4903738B2 JP4903738B2 (ja) 2012-03-28

Family

ID=40702608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008082350A Expired - Fee Related JP4903738B2 (ja) 2007-03-28 2008-03-27 電子部品収納用パッケージおよび電子装置

Country Status (1)

Country Link
JP (1) JP4903738B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011044694A (ja) * 2009-07-22 2011-03-03 Kyocera Corp 光半導体素子収納用パッケージ、及び光半導体装置
JP2012028521A (ja) * 2010-07-22 2012-02-09 Kyocera Corp 素子収納用パッケージ、およびこれを備えた半導体装置
WO2015111721A1 (ja) * 2014-01-24 2015-07-30 京セラ株式会社 素子収納用パッケージおよび実装構造体
JP2022150513A (ja) * 2021-03-26 2022-10-07 アンリツ株式会社 コプレーナ線路とコネクタとの接続構造及び接続方法、並びにそれを用いたサンプリングオシロスコープ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195720A (ja) * 1998-01-06 1999-07-21 Nec Corp 半導体装置
JP2001077244A (ja) * 1999-08-31 2001-03-23 Kyocera Corp 高周波用半導体パッケージの実装構造
JP2003163301A (ja) * 2001-11-28 2003-06-06 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2004146407A (ja) * 2002-10-21 2004-05-20 Kyocera Corp 半導体素子収納用パッケージ
JP2007266417A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 半導体パッケージ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195720A (ja) * 1998-01-06 1999-07-21 Nec Corp 半導体装置
JP2001077244A (ja) * 1999-08-31 2001-03-23 Kyocera Corp 高周波用半導体パッケージの実装構造
JP2003163301A (ja) * 2001-11-28 2003-06-06 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2004146407A (ja) * 2002-10-21 2004-05-20 Kyocera Corp 半導体素子収納用パッケージ
JP2007266417A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 半導体パッケージ

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011044694A (ja) * 2009-07-22 2011-03-03 Kyocera Corp 光半導体素子収納用パッケージ、及び光半導体装置
JP2012028521A (ja) * 2010-07-22 2012-02-09 Kyocera Corp 素子収納用パッケージ、およびこれを備えた半導体装置
WO2015111721A1 (ja) * 2014-01-24 2015-07-30 京セラ株式会社 素子収納用パッケージおよび実装構造体
CN106415821A (zh) * 2014-01-24 2017-02-15 京瓷株式会社 元件收纳用封装以及安装结构体
JPWO2015111721A1 (ja) * 2014-01-24 2017-03-23 京セラ株式会社 素子収納用パッケージおよび実装構造体
US9805995B2 (en) 2014-01-24 2017-10-31 Kyocera Corporation Element-accommodating package and mounting structure
JP2022150513A (ja) * 2021-03-26 2022-10-07 アンリツ株式会社 コプレーナ線路とコネクタとの接続構造及び接続方法、並びにそれを用いたサンプリングオシロスコープ
JP7230089B2 (ja) 2021-03-26 2023-02-28 アンリツ株式会社 コプレーナ線路とコネクタとの接続構造及び接続方法、並びにそれを用いたサンプリングオシロスコープ

Also Published As

Publication number Publication date
JP4903738B2 (ja) 2012-03-28

Similar Documents

Publication Publication Date Title
JP6258724B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP6470428B2 (ja) 電子部品搭載用パッケージおよび電子装置
US20110048796A1 (en) Connector, Package Using the Same and Electronic Device
EP3493252A1 (en) Substrate for mounting semiconductor element and semiconductor device
JP6193595B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP4903738B2 (ja) 電子部品収納用パッケージおよび電子装置
JP6039470B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5926290B2 (ja) 入出力部材ならびに電子部品収納用パッケージおよび電子装置
JP5241609B2 (ja) 構造体,接続端子,パッケージ、並びに電子装置
JP6122309B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2009177041A (ja) 接続基板および電子装置
JP4874177B2 (ja) 接続端子及びこれを用いたパッケージ並びに電子装置
JP2009283898A (ja) 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置
JP5261104B2 (ja) 回路基板および電子装置
JP4969490B2 (ja) 基板保持部材及びパッケージ、並びに電子装置
JP4789636B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP5235612B2 (ja) パッケージ及び電子装置
JP2005243970A (ja) 複合回路基板
JP4522010B2 (ja) 入出力端子および半導体素子収納用パッケージおよび半導体装置
JP4206321B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3720726B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3690656B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004134413A (ja) 半導体素子収納用パッケージおよび半導体装置
JP4139165B2 (ja) 半導体素子収納用パッケージ用入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2006128323A (ja) 半導体素子収納用パッケージおよび半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120105

R150 Certificate of patent or registration of utility model

Ref document number: 4903738

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees