JP2011044694A - 光半導体素子収納用パッケージ、及び光半導体装置 - Google Patents

光半導体素子収納用パッケージ、及び光半導体装置 Download PDF

Info

Publication number
JP2011044694A
JP2011044694A JP2010158590A JP2010158590A JP2011044694A JP 2011044694 A JP2011044694 A JP 2011044694A JP 2010158590 A JP2010158590 A JP 2010158590A JP 2010158590 A JP2010158590 A JP 2010158590A JP 2011044694 A JP2011044694 A JP 2011044694A
Authority
JP
Japan
Prior art keywords
optical semiconductor
semiconductor element
substrate
layer
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010158590A
Other languages
English (en)
Other versions
JP5705471B2 (ja
Inventor
Hironobu Fujiwara
宏信 藤原
Hiroshi Shibayama
博司 柴山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2010158590A priority Critical patent/JP5705471B2/ja
Publication of JP2011044694A publication Critical patent/JP2011044694A/ja
Application granted granted Critical
Publication of JP5705471B2 publication Critical patent/JP5705471B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】 パッケージの内外の電気的接続状態を良好に維持することが可能な光半導体素子収納用パッケージ、及び光半導体装置を提供する。
【解決手段】 光半導体素子収納用パッケージ3であって、上面に光半導体素子2を実装する実装領域を有する基板4と、基板4の実装領域を囲むように形成され、側面に貫通孔を有する枠体5と、貫通孔に形成され、枠体5の内外を電気的に接続する信号線6と、枠体5で囲まれる領域に設けられるとともに、下部の一部に空隙Aを有する支持体7と、支持体7上に形成され、信号線6に電気的に接続される配線基板8と、を備えている。配線基板8にクラックが発生するのを効果的に抑制し、パッケージ3の内外の電気的接続状態を良好に維持することが可能である。
【選択図】 図1

Description

本発明は、光半導体素子収納用パッケージ、及び光半導体装置に関する。
従来から、光通信の分野等で使用される半導体レーザダイオード、フォトダイオード等の光半導体素子を収納するための光半導体素子収納用パッケージが知られている(例えば、特許文献1参照)。なお、このようなパッケージの内部に光半導体素子を収納して、光半導体素子をパッケージの外部と電気的に接続されるように組み立てることにより光半導体装置が構成される。
特開2002−243992号公報
しかしながら、特許文献1に記載の光半導体装置においては、外部基板に例えばネジ止めする際に、光半導体装置に応力が加わり、光半導体装置が変形し、光半導体素子とパッケージ外部とが電気的に接続されない虞があった。
本発明は、上記の問題点に鑑みてなされたものであり、パッケージの内外の電気的接続状態を良好に維持することが可能な光半導体素子収納用パッケージ、及び光半導体装置を提供することにある。
本発明の光半導体素子収納用パッケージは、上面に光半導体素子を実装する実装領域を有する基板と、該基板の前記実装領域を囲むように形成され、側面に貫通孔を有する枠体と、前記貫通孔に形成され、前記枠体の内外を電気的に接続する信号線と、前記枠体で囲まれる領域に設けられるとともに、下部の一部に空隙を有する支持体と、該支持体上に形成され、前記信号線に電気的に接続された配線基板と、を備えたことを特徴とする。
また、本発明の光半導体装置は、前記光半導体素子収納用パッケージと、前記基板の前記実装領域に実装された光半導体素子と、を備えたことを特徴とする。
本発明は、パッケージの内外の電気的接続状態を良好に維持することが可能な光半導体素子収納用パッケージ、及び光半導体装置を提供することができる。
図1は、本発明の一実施形態に係る光半導体装置の分解透過斜視図である。 図2は、本発明の一実施形態に係る光半導体素子収納用パッケージの分解透過斜視図である。 図3は、光半導体素子収納用パッケージの平面図である。 図4は、図3に示した仮想切断線X−X’に沿って光半導体素子収納用パッケージを切断した断面図である。 図5は、図3に示した仮想切断線Y−Y’に沿って光半導体素子収納用パッケージを切断した断面図である。 図6は、本発明の一実施形態に係る光半導体素子収納用パッケージに用いられる配線基板の斜視図を示している。 図7は、図6に示した配線基板の分解斜視図を示している。 図8は、図6に示した配線基板の側面図である。
以下、本発明の一実施形態に係る光半導体素子収納用パッケージ、及び光半導体装置について、図面を参照しながら説明する。
<光半導体装置の構成>
図1は、本発明の一実施形態に係る光半導体装置1を示す分解斜視図である。光半導体装置1は、電気信号を光信号に変換して外部に出力するための装置であって、例えば発光ダイオード、半導体レーザダイオード又はフォトダイオード等の光半導体素子2を実装するのに用いるものである。なお、光半導体装置1は、光半導体素子収納用パッケージ3に光半導体素子2を実装したものである。
また、図2は、図1に示した光半導体装置1から光半導体素子3を取り除いた状態を示す、光半導体素子収納用パッケージ3の透過分解斜視図である。図3は、光半導体素子収納用パッケージ3の平面図である。図4は、図3に示した仮想切断線X−X’に沿って光半導体素子収納用パッケージ3を切断した断面図である。図5は、図3に示した仮想切断線Y−Y’に沿って光半導体素子収納用パッケージ3を切断した断面図である。
光半導体装置1は、光半導体素子2と光半導体素子収納用パッケージ3とを含んでいる。光半導体素子収納用パッケージ3は、図1に示すように、上面に光半導体素子2を実装する実装領域Rを有する基板4と、基板4の実装領域Rを囲むように形成され、側面に貫通孔Hを有する枠体5と、貫通孔Hに形成され、枠体5の内外を電気的に接続する信号線6と、枠体5で囲まれる領域に設けられるとともに、下部の一部に空隙Aを有する支持体7と、支持体7上に形成され、信号線6と電気的に接続される配線基板8と、を含んでいる。
基板4は、例えば、銅、タングステン、鉄、ニッケル又はコバルト等の金属、或いはこれらの金属を複数種含む合金から成る。基板4は、熱伝導性の優れた材料から成る。基板4に光半導体素子2を実装した状態で光半導体素子2が作動すると、光半導体素子2から発生した熱が基板4に伝わる。基板4は放熱板として機能し、光半導体素子2が発する熱を効率良く外部に放熱することができる。なお、基板4のヤング率は、例えば100GPa以上410GPa以下に設定されている。ここで、ヤング率とは、弾性範囲で単位ひずみあたり、どれだけ応力が必要かの値を決める定数である。
また、基板4には、図1から図4に示すように、枠体5外に基板4を貫通する螺子溝SHが設けられている。螺子溝SHは、螺子溝SHに螺子Sを進入させて、螺子Sを介して基板4と外部基板9とを接続するためのものである。なお、螺子溝SHは、平面視して枠体5と重ならない領域に形成されている。
基板4上には、図1に示すように、光半導体素子2を実装する実装領域Rが設けられている。実装領域Rには、光半導体素子2を載置する台座10が設けられる。台座10は、光半導体素子2を載置する部材である。なお、光半導体素子2は、台座10を介さずに基板4上に直接載置してもよい。また、実装領域Rは、基板4上であって枠体5で囲まれる領域のことをいう。
台座10は、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体又はガラスセラミックス等の絶縁材料から成る。台座10上には、高周波信号が伝送されるモリブデン又はマンガン等の金属を含む金属ペーストを焼結して成る配線が形成されている。更に、台座10上には、光半導体素子2を搭載する導体層が形成されている。台座10は、例えば、インジウム、鉛、銀又は錫等の金属を含む半田又はろう材等の接合部材を介して基板の実装領域Rに接続される。
枠体5は、例えば、銅、タングステン、鉄、ニッケル又はコバルト等の金属、或いはこれらの金属を複数種含む合金から成る。枠体5は、図1から図3に示すように光半導体素子2を実装する実装領域Rを囲むように基板4上に設けられる。なお、枠体5は、基板4と一体的に形成されていてもよいし、基板4と別個独立に形成されていてもよい。基板4と枠体5とが別個独立に形成された場合、基板4と枠体5とは例えば、半田又はろう材等の接合部材を介して接合される。
枠体5の側面には、光部品取付け部11が設けられている。かかる光部品取付け部11は、光半導体素子2が発する光が通る高さ位置に設けられる。光部品取付け部11は、枠体5に形成されたレンズ孔Lに設けられる部材であって、透光性封止部材12を支持する機能を備えている。なお、光部品取付け部11は、例えば、銅、タングステン、鉄、ニッケル又はコバルト等の金属、或いはこれらの金属を複数種含む合金から成る。
また、光部品取付け部11には、レンズ孔Lを封止するように、透光性封止部材12が設けられている。透光性封止部材12は、光を透過させるとともに、枠体5内の気密性を保つための機能を備えている。なお、透光性封止部材12は、サファイア又はガラス等から構成されるレンズである。そして、透光性封止部材12は、光半導体素子2から発せられる光信号を集光或いは平行光に変換する機能を有している。そのため、透光性封止部材12は、光半導体素子2から発せられる光信号の光軸を調整することができる。
また、枠体5の側面には、図3又は図5に示すように、貫通孔Hを有するコネクタ部13が設けられている。貫通孔Hには、外部から枠体5に向かって、通信用コネクタ又は同軸用コネクタ等のコネクタを取り付ける機能を備えている。コネクタをコネクタ部13の貫通孔Hに挿入して、コネクタをコネクタ部13に接続する。なお、貫通孔Hの大きさは、外部から取り付けるコネクタを脱着可能な大きさに設定されている。
また、貫通孔Hには、枠体5の内外を電気的に接続する信号線6が形成されている。信号線6は、外部から取り付けるコネクタと配線基板8とを電気的に接続するものである。そして、コネクタから伝送される電気信号をコネクタ部13の信号線6を介して配線基板8に伝える。
ここで、枠体5で囲まれる領域に設けられる支持体7について説明する。
支持体7は、配線基板8を載置する機能を備えている。支持体7は、平面視して枠体5で囲まれる領域に設けられ、基板4上に、例えば半田又はろう材等の接合部材を介して接合される。なお、支持体7は、例えば、鉄、ニッケル又はコバルト等の金属、或いは酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体又はガラスセラミックス等の絶縁材料から成る。なお、支持体7のヤング率は、例えば130GPa以上450GPa以下に設定されている。
支持体7の下部の一部には、空隙Aが設けられている。つまり、支持体7は、空隙Aが設けられている箇所は、基板4から離間して設けられる。空隙Aが設けられている箇所は、基板4から応力が伝わらない。支持体7と基板4とが接続されている箇所は、基板4から応力が伝わる。
支持体7は、一対の柱状部7aと、その一対の柱状部7aと一体に接続される載置部7bとを備えている。一対の柱状部7aは、両者が対向して基板4上に設けられ、空隙Aは一対の柱状部7a同士の間に設けられる。なお、柱状部7aと載置部7bとは、両者一体に形成されており、柱状部7aは載置部7bを支持する機能を備えている箇所を指し、載置部7bは配線基板8を実装可能な機能を備えている箇所を指す。
一対の柱状部7aは、載置部7bを支持する機能を備えている。そして、載置部7bは、配線基板8を載置する役割を備えている。ここで、載置部7bの上面の高さ位置は、枠体5の側面に設けられた貫通孔Hの高さ位置よりも低く設定されている。そして、載置部7bの高さ位置と貫通孔Hの高さ位置との間に、配線基板8が設けられる。配線基板8を載置部7b上に載置した状態で、配線基板8の上面の高さ位置よりも貫通孔Hの高さ位置が高くなるように設定されている。
配線基板8は、支持体7の載置部7b上に実装される。配線基板8は、導電性の線路導体8aを有している。なお、配線基板8は、例えば酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体又はガラスセラミックス等の絶縁材料から構成されている。かかる線路導体8aは、配線基板8の上面に形成されている。そして、支持体7の載置部7b上に配線基板8を実装した状態で、信号線6と線路導体8aとが電気的に接続される。さらに、配線基板8の線路導体8aは、例えば、ワイヤボンディングにより、台座10上の光半導体素子2と電気的に接続される。そして、コネクタからの電気信号が信号線6及び線路導体8aを介して、光半導体素子2に伝わる。さらに、光半導体素子2が電気信号を光信号に変換し、光信号が透光性封止部材12を介して光半導体装置1の外部に取り出される。
ここで、配線基板8について詳述する。配線基板8は、図6又は図7に示すように、ニ枚の層が積層された構造である。ここで、配線基板8の下層に位置する層を第1層81とし、配線基板8の上層に位置する層を第2層82とする。また、第1層81および第2層82のそれぞれの上面および下面には、接地導体層83が形成されている。
第1層81及び第2層82の側面には、上面と下面を電気的に接続する接続導体が形成された複数のキャスタレーションcsが設けられている。キャスタレーションcsは、高さ位置の異なる接地導体を電気的に接続する機能を備えている。なお、キャスタレーションcsの一つの大きさは、縦幅が0.1mm以上3mm以下に設定され、横幅が0.1mm以上5mm以下に設定されている。
また、第2層82の上面には、線路導体8aが形成されている。そして、第2層82の上面には、線路導体8aと間をあけて接地導体83が形成されている。接地導体8aは、信号線路8aの電気信号の特性を良好にする機能を備えている。なお、接地導体83と線路導体8aとの間には、配線基板8の上面の一部が露出しており、接地導体83と線路導体8aとは絶縁している。
また、第1層81の上面及び第1層の下面には、全面に接地導体83が形成されている。そして、線路導体8aの下面と重なる領域にも接地導体を設けることで、線路導体8aの電気信号の特性を良好にすることができる。また、キャスタレーションcsの内壁面には、上下の接地導体83同士を接続する接続導体としての接地導体が形成されている。
第1層81のキャスタレーションcsと第2層82のキャスタレーションcsとは、図6又は図8に示すように、平面視して互いに重ならない位置に設けられている。信号線路8aに流れる電流に起因して発生する熱が配線基板8に伝わり、配線基板8に熱応力がかかったとしても、第1層81と第2層82のキャスタレーションcsの箇所を重ならないようにすることとで、配線基板8にかかる熱応力が特定箇所に集中するのを抑制することができ、配線基板8が破壊される虞を効果的に低減することができる。
配線基板8は、支持体7上に例えば半田又はろう材等の接合部材を介して接合される。第1層82の側面に設けられるキャスタレーションcsの内壁面に、メタライズ層によって接続導体としての接地導体が形成されることで、接合部材が第1層81のキャスタレーションcs内にまで形成される。その結果、接合部材がキャスタレーションcs内にて溜まりとなって、支持体7と配線基板8との接合を強固にすることができる。
また、第1層81のキャスタレーションcsが、第2層82のキャスタレーションcsとずれて配置されているため、第1層81のキャスタレーションcs内に這い上がった接合部材が、第1層81のキャスタレーションcsから第2層82のキャスタレーションcsにまで這い上がることがない。つまり、第1層81のキャスタレーションcsの上部は、第2層82の端部にて覆われている。その結果、第2層82の上面にまで接合部材が流れるのを抑制することができ、接地導体83と信号線路8aとが電気的に接続されにくくすることができる。
支持体7の下部の一部に空隙Aを設けた場合、基板4から支持体7に加わる応力を空隙Aにて緩和し、応力が支持体7上に設けられる配線基板8に伝わるのを抑制することができる。つまり、光半導体装置1又は光半導体素子収納用パッケージ3は、基板4と外部基板9とを螺子溝SHに螺子Sを通してネジ止めした場合、螺子Sを螺子溝SHに締め付けて固定する。その際、螺子Sの回転方向の歪みに起因して、螺子Sから基板4に向かって応力が加わり、基板4が変形しようとする。そして、基板4に伝わる応力の一部は、基板4に設けられる支持体7に伝わろうとする。本実施形態によれば、支持体7の下部の一部に空隙Aを設けたことにより、基板4から支持体7を介して配線基板8に伝わる応力を緩和することができる。
支持体7は、一対の柱状部7aは、基板4から伝わる応力に起因して、変形しようとする。一対の柱状部7aの両方が撓むことによって、一対の柱状部7aの基板4に対する傾斜角度が変化し、基板4から支持体7に伝わる応力の一部を支持体7が吸収する。その結果、支持体7から配線基板8に伝わる応力を減少させることで、配線基板8が破損するのを効果的に抑制することができる。
また、配線基板8は、平面視して支持体7の空隙Aと重なるように設けられている。つまり、配線基板8は、支持体7の一対の柱状部7aと重なる領域を少なくすることで、柱状部7aの直上に配線基板8の重なる領域を減らすことができる。その結果、支持体7から配線基板8に直接伝わる応力を緩和することができ、配線基板8が破損するのを良好に低減することができる。
また、支持体7のヤング率は、基板4のヤング率よりも小さく設定されていてもよい。支持体7のヤング率を基板4のヤング率よりも小さく設定した場合は、支持体7は基板4よりも変形しやすく設定される。例えば、支持体7をアルミナセラミックスで構成し、基板4をアルミナセラミックスよりもヤング率よりも大きいタングステンで構成した場合は、支持体7が基板4よりも変形しやすくなり、支持体7で応力を効果的に緩和することができる。なお、支持体7と基板4は、両者の構成材料を適宜選択し、材料比率を調整することによって、両者のヤング率の大小関係を調整することができる。例えば、支持体7を鉄−ニッケル−コバルト合金とし、基板4を銅−タングステンとすることによって、支持体7のヤング率を基板4のヤング率よりも小さくすることができる。
また、配線基板8を載置した支持体7を枠体5内で封止するように、枠体5上には、蓋体14が設けられる。蓋体14は、枠体5内の気密性を保つための機能を備えている。蓋体14は、例えば、銅、タングステン、鉄、ニッケル又はコバルト等の金属、或いはこれらの金属を複数種含む合金、或いは酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体又はガラスセラミック等のセラミックスから成る。また、蓋体14は、枠体5の上面に、例えば半田又はろう材等の接合部材を介して接合される。
本実施形態によれば、枠体5で囲まれる領域に、下部の一部に空隙を有する支持体7を設け、その支持体7上に配線基板8を設けることで、基板4から支持体7を介して配線基板8に伝わる応力を緩和することができる。その結果、配線基板8にクラックが発生するのを効果的に抑制し、パッケージの内外の電気的接続状態を良好に維持することが可能な光半導体素子収納用パッケージ、及び光半導体装置を提供することができる。
<光半導体装置の製造方法>
ここで、図1に示す光半導体装置1の製造方法について説明する。
まず、基板4を準備する。基板4には、所定箇所に予め螺子溝SHを形成する。螺子溝SHは、例えば銅から成る板体に対して、例えばドリル等による切削加工を施すことにより、形成することができる。
また、枠体5についても準備する。枠体5は、例えば銅から成る金属体をプレス機で打ち抜いて作製することができる。そして、枠体5の側面の一部には、例えばプレス機を用いて、貫通孔Hを有するコネクタ部13を形成する。また、枠体5の側面の一部であって、コネクタ部13が形成された側面と異なる側面に、例えばプレス機を用いて、レンズ孔Lを形成する。そして、枠体5を例えば半田を介して基板4上に接続する。
次に、支持体7を準備する。支持体7が、例えば酸化アルミニウム質焼結体から成る場合、特定の形状に成形して、焼結することで得られる。
次に、枠体5で囲まれる基板4上に、下部の一部に空隙Aを有する支持体7を例えばろう材を介して接続する。そして、支持体7の載置部7b上に配線基板8を設ける。さらに、枠体5の側面に位置するコネクタ部13の貫通孔Hに枠体5の内外を電気的に接続する信号線6を形成する。さらに、信号線6と配線基板8とを電気的に接続する。
このようにして、光半導体素子収納用パッケージ3を作製することができる。
次に、枠体5のレンズ孔Lに、例えば銅から成る光部品取付け部11を設ける。そして、光部品取付け部11に、枠体5の外側から枠体5の内側に向けて、例えばガラスから成る透光性封止部材12を嵌合させて取り付ける。
そして、基板5の実装領域Rに対して、例えば、酸化アルミニウム質焼結体から成る台座10を接続する。台座10の上面には、予め金属ペーストを焼結して成る配線を形成しておく。そして、光半導体素子2を、例えばろう材を介して台座10上の配線と接続する。なお、光半導体素子2と透光性封止部材12との配置関係は、予め両者間を通る光軸上に位置するように設定する。なお、台座10は、例えば酸化アルミニウム質焼結体から成る場合、特定の形状に成形して、焼結することで得られる。
さらに、枠体5内の機密性を保つ状態で、蓋体14を枠体5上に接続することで、光半導体装置1を作製することができる。
なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
上述した実施形態によれば、光半導体素子2と透光性封止部材12とが間を空けて設けられていたが、光半導体素子2と透光性封止部材12とが直接接続されていてもよい。
1 光半導体装置
2 光半導体素子
3 光半導体素子収納用パッケージ
4 基板
5 枠体
6 信号線
7 支持体
7a 柱状部
7b 載置部
8 配線基板
8a 線路導体
9 外部基板
10 台座
11 光部品取付け部
12 透光性封止部材
13 コネクタ部
14 蓋体
R 実装領域
H 貫通孔
L レンズ孔
A 空隙
SH 螺子溝
S 螺子

Claims (6)

  1. 上面に光半導体素子を実装する実装領域を有する基板と、
    該基板の前記実装領域を囲むように形成され、側面に貫通孔を有する枠体と、
    前記貫通孔に形成され、前記枠体の内外を電気的に接続する信号線と、
    前記枠体で囲まれる領域に設けられるとともに、下部の一部に空隙を有する支持体と、
    該支持体上に形成され、前記信号線に電気的に接続された配線基板と、を備えたことを特徴とする光半導体素子収納用パッケージ。
  2. 請求項1に記載の光半導体素子収納用パッケージであって、
    前記基板には、前記枠体で囲まれない領域に螺子溝が形成されていることを特徴とする光半導体素子収納用パッケージ。
  3. 請求項1又は請求項2に記載の光半導体素子収納用パッケージであって、
    前記配線基板と前記空隙とは、平面視して重なることを特徴とする光半導体素子収納用パッケージ。
  4. 請求項1乃至請求項3のいずれかに記載の光半導体素子収納用パッケージであって、
    前記支持体のヤング率は、前記基板のヤング率よりも小さいことを特徴とする光半導体素子収納用パッケージ。
  5. 請求項1乃至請求項4のいずれかに記載の光半導体素子収納用パッケージであって、
    前記配線基板は第1層および第2層を積層して形成され、且つ前記第1層および前記第2層のそれぞれの上面および下面には、接地導体層が形成されており、前記第1層および前記第2層のそれぞれの側面には、上面の接地導体層と下面の接地導体層とを電気的に接続する、接続導体が形成されたキャスタレーションが設けられており、平面視して前記第1層の前記キャスタレーションと前記第2層の前記キャスタレーションとは互いに重ならない位置に設けられていることを特徴とする光半導体素子収納用パッケージ。
  6. 請求項1乃至請求項5のいずれかに記載の光半導体素子収納用パッケージと、前記基板の前記実装領域に実装された光半導体素子と、を備えたことを特徴とする光半導体装置。
JP2010158590A 2009-07-22 2010-07-13 光半導体素子収納用パッケージ、及び光半導体装置 Expired - Fee Related JP5705471B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010158590A JP5705471B2 (ja) 2009-07-22 2010-07-13 光半導体素子収納用パッケージ、及び光半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009170704 2009-07-22
JP2009170704 2009-07-22
JP2010158590A JP5705471B2 (ja) 2009-07-22 2010-07-13 光半導体素子収納用パッケージ、及び光半導体装置

Publications (2)

Publication Number Publication Date
JP2011044694A true JP2011044694A (ja) 2011-03-03
JP5705471B2 JP5705471B2 (ja) 2015-04-22

Family

ID=43831858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010158590A Expired - Fee Related JP5705471B2 (ja) 2009-07-22 2010-07-13 光半導体素子収納用パッケージ、及び光半導体装置

Country Status (1)

Country Link
JP (1) JP5705471B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019059164A1 (ja) * 2017-09-19 2020-10-15 京セラ株式会社 発光素子収納用部材、アレイ部材および発光装置
CN114060747A (zh) * 2020-08-05 2022-02-18 夏普福山激光株式会社 发光装置以及发光装置组

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06308358A (ja) * 1993-04-22 1994-11-04 Fujitsu Ltd 半導体レーザモジュール
JP2000340876A (ja) * 1999-03-23 2000-12-08 Furukawa Electric Co Ltd:The 光半導体素子用パッケージおよびその製造方法
JP2003163301A (ja) * 2001-11-28 2003-06-06 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2004022893A (ja) * 2002-06-18 2004-01-22 Kyocera Corp 配線基板
JP2008202645A (ja) * 2007-02-16 2008-09-04 Pioneer Electronic Corp 取付機構
JP2009076843A (ja) * 2007-08-30 2009-04-09 Kyocera Corp 基板保持部材及びパッケージ、並びに電子装置
JP2009099934A (ja) * 2007-03-28 2009-05-07 Kyocera Corp 電子部品収納用パッケージおよび電子装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06308358A (ja) * 1993-04-22 1994-11-04 Fujitsu Ltd 半導体レーザモジュール
JP2000340876A (ja) * 1999-03-23 2000-12-08 Furukawa Electric Co Ltd:The 光半導体素子用パッケージおよびその製造方法
JP2003163301A (ja) * 2001-11-28 2003-06-06 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2004022893A (ja) * 2002-06-18 2004-01-22 Kyocera Corp 配線基板
JP2008202645A (ja) * 2007-02-16 2008-09-04 Pioneer Electronic Corp 取付機構
JP2009099934A (ja) * 2007-03-28 2009-05-07 Kyocera Corp 電子部品収納用パッケージおよび電子装置
JP2009076843A (ja) * 2007-08-30 2009-04-09 Kyocera Corp 基板保持部材及びパッケージ、並びに電子装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019059164A1 (ja) * 2017-09-19 2020-10-15 京セラ株式会社 発光素子収納用部材、アレイ部材および発光装置
EP3687009A4 (en) * 2017-09-19 2021-06-30 Kyocera Corporation ELECTROLUMINESCENT ELEMENT RECEPTION ELEMENT, NETWORK ELEMENT AND ELECTROLUMINESCENT DEVICE
US11362484B2 (en) 2017-09-19 2022-06-14 Kyocera Corporation Light-emitting-element housing member, array member, and light emitting device
CN114060747A (zh) * 2020-08-05 2022-02-18 夏普福山激光株式会社 发光装置以及发光装置组
JP7469985B2 (ja) 2020-08-05 2024-04-17 シャープ福山レーザー株式会社 発光装置および発光装置セット

Also Published As

Publication number Publication date
JP5705471B2 (ja) 2015-04-22

Similar Documents

Publication Publication Date Title
JP6788044B2 (ja) 熱電素子内蔵パッケージ
JP4822820B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JPWO2010150297A1 (ja) 半導体パッケージおよび当該半導体パッケージの実装構造
JP5518260B2 (ja) 素子収納用パッケージ、半導体装置用部品および半導体装置
JP2022009833A (ja) 発光装置
JP5705471B2 (ja) 光半導体素子収納用パッケージ、及び光半導体装置
JPWO2014017273A1 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2013074048A (ja) 半導体素子収納用パッケージおよび半導体装置
JP5837187B2 (ja) 半導体素子収納用パッケージ、半導体装置および実装構造体
CN109314170B (zh) 用于优化的热阻、焊接可靠性和smt加工良率的led金属焊盘配置
JP6030371B2 (ja) 素子収納用パッケージおよび実装構造体
JP2007012718A (ja) 電子部品収納用パッケージおよび電子装置
JP2012234879A (ja) 素子収納用パッケージおよびこれを備えた半導体装置
US20210398866A1 (en) Package for containing electronic component, and electronic device
JP5721359B2 (ja) 半導体装置用基体、およびそれを備えた半導体装置
JP2012134350A (ja) 半導体素子実装構造体
JP5992785B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2010283265A (ja) 電気回路用気密パッケージ及び電気回路用気密パッケージの製造方法
JP6923474B2 (ja) 半導体素子用パッケージおよび半導体装置
JP2014011271A (ja) 素子収納用パッケージおよび実装構造体
JP4514647B2 (ja) 電子部品収納用パッケージおよび電子装置
JP5969317B2 (ja) 光半導体素子収納用パッケージおよび実装構造体
JP2013093494A (ja) 電子部品収納用パッケージおよび電子装置
JP5225222B2 (ja) 光半導体素子収納用パッケージ、及び光半導体装置
JP2005317594A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150225

R150 Certificate of patent or registration of utility model

Ref document number: 5705471

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees