JP5225222B2 - 光半導体素子収納用パッケージ、及び光半導体装置 - Google Patents

光半導体素子収納用パッケージ、及び光半導体装置 Download PDF

Info

Publication number
JP5225222B2
JP5225222B2 JP2009163462A JP2009163462A JP5225222B2 JP 5225222 B2 JP5225222 B2 JP 5225222B2 JP 2009163462 A JP2009163462 A JP 2009163462A JP 2009163462 A JP2009163462 A JP 2009163462A JP 5225222 B2 JP5225222 B2 JP 5225222B2
Authority
JP
Japan
Prior art keywords
optical semiconductor
semiconductor element
substrate
optical
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009163462A
Other languages
English (en)
Other versions
JP2011018824A (ja
Inventor
和弘 川畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2009163462A priority Critical patent/JP5225222B2/ja
Publication of JP2011018824A publication Critical patent/JP2011018824A/ja
Application granted granted Critical
Publication of JP5225222B2 publication Critical patent/JP5225222B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Light Receiving Elements (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、光半導体素子を実装するための光半導体素子収納用パッケージ、及びそれを用いた光半導体装置に関する。
従来から、光通信の分野等で使用される半導体レーザダイオード、フォトダイオード等の光半導体素子を収納するための光半導体素子収納用パッケージが知られている(例えば、特許文献1参照)。このようなパッケージの内部に光半導体素子を収納するとともに、光ファイバと光半導体素子との間の光軸を調整して組み立てることにより光半導体装置が構成される。
実開平6−66044号公報
しかしながら、特許文献1に記載の光半導体装置を外部基板に例えばネジ止めする際に、光ファイバと光半導体素子との間で調整した光軸がずれることがあった。これは、ネジ止め時において光半導体装置に応力が作用するからである。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、光軸のずれを抑制することができる光半導体素子収納用パッケージ、及び光半導体装置を提供することにある。
本発明の光半導体素子収納用パッケージは、上面に光半導体素子が実装される実装領域を有するとともに、前記実装領域の外周の一部に沿って凹部が形成された基板と、前記基板上に形成され、前記実装領域及び前記凹部を取り囲むように設けられるとともに、側面に光部品取付け部を有する枠体と、を備えたことを特徴とする。
また、本発明の光半導体装置は、前記光半導体素子収納用パッケージと、前記光半導体素子収納用パッケージの前記実装領域に実装する光半導体素子と、前記光半導体素子収納用パッケージの前記側面の前記光部品取付け部に実装する光部品と、を備えたことを特徴とする。
本発明は、光軸のずれを抑制することが可能な光半導体素子収納用パッケージ、及び光半導体装置を提供することができる。
図1は、本発明の一実施形態に係る光半導体装置の分解斜視図である。 図2は、光半導体装置の平面図である。 図3は、図1に示した仮想切断線A−A’に沿って光半導体装置を切断した断面図である。 図4は、第2実施形態に係る光半導体装置の平面図である。 図5は、図4に示した仮想切断線A−A’に沿って光半導体装置を切断した断面図である。
以下、本発明の一実施形態に係る光半導体素子収納用パッケージについて、図面を参照しながら説明する。
<光半導体装置の構成>
図1は、本発明の一実施形態に係る光半導体装置1を示す分解斜視図である。光半導体装置1は、電気信号を光信号に変換して外部に出力するための装置であって、例えば発光ダイオード、半導体レーザダイオード又はフォトダイオード等の光半導体素子2を実装するのに用いるものである。なお、光半導体装置1は、光半導体素子収納用パッケージ3に光半導体素子2を実装したものである。
図2は、図1に示した光半導体素子収納用パッケージ3の平面図である。なお、図2では、光半導体素子2を実装した状態を示している。図3は、図1又は図2に示す仮想切断線A−A’に沿って、光半導体装置1を切断する断面図である。なお、図2では、後述する端子部13を取り除いた状態を示している。
光半導体装置1は、光半導体素子2と光半導体素子収納用パッケージ3とを含んでいる。
光半導体素子収納用パッケージ3は、図1に示すように、上面に光半導体素子2が実装される実装領域Rを有するとともに、実装領域Rの外周の一部に沿って凹部Gが形成された基板4と、基板4上に形成され、実装領域R及び凹部Gを取り囲むように設けられるとともに、側面に光部品取付け部5を有する枠体6と、を含んでいる。
基板4は、例えば、銅、タングステン、鉄、ニッケル又はコバルト等の金属、或いはこれらの金属を複数種含む合金から成る。基板4は、熱伝導性の優れた材料から成る。基板4に光半導体素子2を実装した状態で光半導体素子2が作動すると、光半導体素子2から発生した熱が基板4に伝わる。基板4は放熱板として機能し、光半導体素子2が発する熱を効率良く外部に放熱することができる。
また、基板4には、図3に示すように、基板4を貫通する螺子溝SHが設けられている。螺子溝SHは、螺子溝SHに螺子Sを進入させて、螺子Sを介して基板4と外部基板7とを接続するためのものである。なお、螺子溝SHは、平面視して枠体6と重ならない領域に形成されている。
基板4上には、光半導体素子2を実装する実装領域Rが設けられている。実装領域Rには、光半導体素子2を載置する台座8が設けられる。台座8は、光半導体素子2を載置する部材である。
台座8は、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体又はガラスセラミック等から成る。台座8上には、高周波信号が伝送されるモリブデン又はマンガン等の金属を含む金属ペーストを焼結して成る配線が形成されている。更に、台座8上には、光半導体素子2を搭載する導体層が形成されている。台座8は、例えば、インジウム、鉛、銀又は錫等の金属を含む半田又はろう材等の接合部材を介して基板の実装領域Rに接続される。
また、透光性部材9が、台座8上に光半導体素子2と併設して設けられる。透光性部材9は、例えば、サファイア又は非晶質ガラス等から構成されるレンズである。透光性部材9は、後述する光部品取付け部5に設けられる光ファイバ10と光半導体素子2との間に設けられている。透光性部材9は、光半導体素子2から光ファイバ10への出射光、或いは光ファイバ10から光半導体素子2への入射光を、集光あるいは平行光に変換する機能を有している。そのため、透光性部材9は、光ファイバ10と光半導体素子2との間で光軸を調整することができる。
枠体6は、例えば、銅、タングステン、鉄、ニッケル又はコバルト等の金属、或いはこれらの金属を複数種含む合金から成る。枠体6は、図1又は図2に示すように光半導体素子2を実装する実装領域Rを囲むように基板4上に設けられる。なお、枠体6は、基板4と一体的に形成されていてもよいし、基板4と別個独立に形成されていてもよい。基板4と枠体6とが別個独立に形成された場合、基板4と枠体6とは例えば、半田又はろう材等の接合部材を介して接合される。
枠体6の側面には、光部品取付け部5が設けられている。光部品取付け部5は、光半導体素子2と透光性部材9との間を透過する光軸上に設けられる。光軸が通る高さ位置に光部品取付け部5が設けられる。
光部品取付け部5は、枠体6に形成された貫通孔6aに設けられる部材であって、光部品としての光ファイバ10を支持する機能を備えている。光ファイバ10は、貫通孔6aに窓部材11を介して接続される。窓部材11は、貫通孔6aに嵌合する部材であり、光ファイバ10の位置を固定する機能を備えている。窓部材11は、例えば、銅、タングステン、鉄、ニッケル又はコバルト等の金属、或いはこれらの金属を複数種含む合金から成る。
また、枠体6の内壁面であって、貫通孔6aを封止するように、透光性封止部材12が設けられている。透光性封止部材12は、光を透過させるとともに、枠体6内の気密性を保つための機能を備えている。なお、透光性封止部材12は、サファイア又はガラス等から成る。
また、図1に示すように、枠体6の側面には端子部13が設けられる。端子部13は、光半導体素子2と透光性部材9との間を透過する光軸に対して直交する直交軸上に設けられる。端子部13は、光半導体素子2に外部からの電力を供給するための役割を担う部材である。また、端子部13は、例えば、ボンディングワイヤにより、光半導体素子2と電気的に接続される。
枠体6上には、蓋体14が設けられる。蓋体14は、枠体6内の気密性を保つための機能を備えている。蓋体14は、例えば、銅、タングステン、鉄、ニッケル又はコバルト等の金属、或いはこれらの金属を複数種含む合金、或いは酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体又はガラスセラミック等のセラミックスから成る。また、蓋体14は、枠体6の上面に、例えば半田又はろう材等の接合部材を介して接合される。
次に、基板4に設けられる凹部Gについて説明する。
基板4には、図2又は図3に示すように、実装領域Rの外周の一部に沿って凹部Gが形成されている。凹部Gは、基板4が変形しても光半導体素子2と透光性部材9との間の光軸のずれを抑制するものである。基板4に応力が加わり、基板4が変形しようとしても、凹部Gが応力の一部を吸収し、台座8に応力が加わるのを抑制することが出来る。そして、台座8上に設けられる光半導体素子2と透光性部材9との配置場所のずれを小さくし、両者間の光軸ずれを抑制することができる。
また、光軸ずれは、光半導体素子2が発熱し、熱が台座8を介して基板4に伝わることで、基板4が熱変形することでも起きる。基板4は、伝播した熱に起因して、基板4が熱膨張を起こそうとするが、凹部Gが設けられていることで、基板4の熱膨張の一部を凹部Gが緩和し、基板4が変形するのを抑制することができる。例えば、基板4を外部基板7に固定し、基板4と外部基板7の熱膨張率が異なっている場合、基板4に反りが発生しようとする。しかしながら、凹部Gに基板4の一部が張り出すことで、基板4が反ろうとするのを抑制することができる。
凹部Gは、基板4に実装領域Rの外周を取り囲むように連続して設けられている。基板4から台座8の外周のいずれの方向から応力が加わろうとしても、凹部Gが基板4の実装領域Rの外周を連続して取り囲むことで、応力を偏りなく万遍に緩和することができる。
また、凹部Gは、台座8が取り付けられる実装領域Rには設けられない。凹部Gが、実装領域Rに設けられると、凹部Gに起因して台座8と基板4との接着力が良好に維持されない虞があり、台座8が基板4から剥離する虞がある。そのため、凹部Gは、実装領域Rに設けられず、実装領域Rの外周に沿って設けられる。
凹部Gは、基板4の下面の一部でなく、実装領域Rを取り囲むように基板4の上面の一部に設けられている。凹部Gを基板4の上面の一部に設けた場合、光半導体素子2から台座8を介して基板4に伝わる熱が、凹部Gの箇所に遮られて、基板4の下方に向かって伝達しやすくなる。
凹部Gは、実装領域Rと螺子溝SHとの間に設けられている。基板4と外部基板7とを螺子溝SHに螺子Sを通して螺子止めした場合、螺子Sの締め付けによる螺子Sの回転方向の歪みに起因して、基板4に応力が加わり基板4が変形しようとする。凹部Gが螺子溝SHと実装領域Rとの間に設けられていることで、螺子溝SHから基板4の実装領域Rに向かって伝わる応力を緩和することができる。
凹部Gは、基板4に複数個所設けられている。図3に示すように、螺子溝SHと枠体6との間に、溝部Lが形成されている。溝部Lは、基板4の一辺に沿って連続して形成されている。溝部Lは、凹部Gと同様に、基板4に伝わる応力を緩和することができる。溝部Lは、螺子溝SHから基板4を介して枠体6に伝わる応力を低減することができ、枠体6が変形しにくくなり、枠体6に設けられる光ファイバ10の位置を保持することができる。なお、溝部Lの深さは、例えば0.2mm以上0.8mm以下に設定されている。また、溝部Lの螺子溝SHから枠体6に向かった方向の幅は、例えば0.5mm以上1.0mm以下に設定されている。
本実施形態によれば、平面視して枠体6と光半導体素子2との間に位置する箇所に凹部Gを形成したことにより、基板4に応力が加わり基板4が変形しようとするのを凹部Gにて抑制し、枠体6と光半導体素子2との位置関係が大きくずれるのを抑制することが出来る。その結果、本実施形態によれば、光半導体素子2と光ファイバ10との間の光軸ずれを抑制するという顕著な効果を奏する。
<光半導体装置の製造方法>
ここで、図1に示す光半導体装置1の製造方法について説明する。
まず、基板4を準備する。基板4には、所定箇所に予め凹部G、溝部Lを形成する。凹部G及び溝部Lは、例えば銅から成る板体に対して、例えばレーザー加工を施すことにより、形成することができる。その結果、凹部G及び溝部Lを有する基板4を準備することができる。
また、枠体6についても準備しておく。枠体6は、例えば銅から成る金属体をプレス機で打ち抜いて作製することができる。そして、枠体6を例えば半田を介して基板4上に接続することで、光半導体素子収納用パッケージ3を作製することができる。
次に、枠体6の貫通孔6aに光ファイバ10を保持した窓部材11を嵌合させる。さらに、枠体6の内壁面に透光性封止部材12を取り付ける。
そして、基板4の実装領域Rに対して、例えば、酸化アルミ二ウム質焼結体から成る台座8を接続する。台座8の上面には、予め金属ペーストを焼結して成る配線を形成しておく。そして、光半導体素子2及び透光性部材9を、例えばろう材を介して台座8上の配線と接続する。なお、光半導体素子2と透光性部材9との配置関係は、予め両者間を通る光軸上に位置するように設定する。このようにして、光ファイバ10と光半導体素子2との間の光軸を設定することができる。
さらに、枠体6内の気密性を保つ状態で、蓋体14を枠体6上に接続することで、光半導体装置1を作製することができる。
なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
上述した実施形態によれば、実装領域Rと枠体6との間の一箇所に凹部Gが形成されていたが、図4又は図5に示すように、実装領域Rと枠体6との間に複数個所設けられていてもよい。図4又は図5に示すように、実装領域Rと枠体6との間に、第1凹部G1と、第2凹部G2とを形成した場合、基板4が変形しようとするのを良好に抑制することができる。例えば、光半導体素子2から台座8を介して基板4に熱が伝わった場合、基板4が熱膨張により変形しようとするとが、熱の発生源に近い第1凹部G1が基板4の変形を緩和することができる。さらに、第1凹部G1よりも熱の発生源から遠い位置に設けられた第2凹部G2は、第1凹部G1で緩和しきれなかった基板4の変形を抑制する。このように、複数の凹部Gが、基板4の変形を緩和することで、光半導体素子2と光ファイバ10との間の光軸ずれを効果的に抑制することが出来る。なお、第1凹部G1の深さは、例えば0.2mm以上0.8mm以下に設定されている。第1凹部G1の幅は、例えば0.5mm以上2.0mm以下に設定されている。また、第2凹部G2の深さは、例えば0.25mm以上0.9mm以下に設定されている。また、第2凹部G2の幅は、例えば0.5mm以上2.0mm以下に設定されている。
また、第1凹部G1の深さよりも第2凹部G2の深さが大きく設定されている。つまり、複数の凹部Gの深さは、実装領域Rから枠体6に向かって漸次大きくなるように設定されている。光半導体素子2で発生する熱は、台座8を介して基板4に伝わる。さらに基板4に伝わった熱は、外部基板7に伝わる。そして、外部基板7に伝わった熱は、外部に放熱されることで、外部基板7の温度を下げて、ひいては光半導体素子2の温度も下げることができる。そこで、光半導体素子2で発生する熱を効率良く外部に放熱することができれば、光半導体素子2が熱の影響により特性が変化したりするのを抑制することができる。また、基板4の温度が高くなるのを抑制することが出来れば、基板4が熱膨張により変形する量を低減することもができる。
そこで、光半導体素子2から伝わる熱が、台座8から外部基板7に向かって効率良く伝わるように、基板4の上面の一部に凹部Gを設ける。熱は、熱伝導率の優れた基板4中に優先的に伝達するため、凹部Gを設けた箇所よりも基板4中に伝わりやすい。そのため、台座8から基板4中に伝わる熱を外部基板7に向かって導くことができる。図4又は図5に示す実施形態によれば、熱の流れやすい向きを台座8の直下に位置する外部基板7に向けて優先的に流れるようにすることで、基板4が高温になるのを有効に抑制することができる。その結果、ひいては光軸ずれを抑制することができる。
また、上述した実施形態によれば、光半導体素子2と透光性部材9とが間を空けて設けられていたが、光半導体素子2と透光性部材9とが直接接続されていてもよい。
また、上述した実施形態によれば、凹部Gが、平面視して実装領域Rの外周に沿って枠状に形成されていたが、楕円状に形成されていてもよい。
以上のように、本発明は、光軸のずれを抑制することができる光半導体素子収納用パッケージ、または光半導体装置として有用である。
1 光半導体装置
2 光半導体素子
3 光半導体素子収納用パッケージ
4 基板
5 光部品取付け部
6 枠体
6a 貫通孔
7 外部基板
8 台座
9 透光性部材
10 光ファイバ
11 窓部材
12 透光性封止部材
13 端子部
14 蓋体
R 実装領域
G 凹部
SH 螺子溝
S 螺子
L 溝部

Claims (6)

  1. 上面に光半導体素子が実装される実装領域を有するとともに、前記実装領域の外周の一部に沿って凹部が形成された基板と、
    前記基板上に形成され、前記実装領域及び前記凹部を取り囲むように設けられるとともに、側面に光部品取付け部を有する枠体と、を備えたことを特徴とする光半導体素子収納用パッケージ。
  2. 請求項1に記載の光半導体素子収納用パッケージであって、
    前記凹部は、前記実装領域の外周を取り囲むように連続して設けられていることを特徴とする光半導体素子収納用パッケージ。
  3. 請求項1又は請求項2に記載の光半導体素子収納用パッケージであって、
    前記基板には当該基板を貫通する螺子溝が、平面視して前記枠体と重ならない領域に形成されており、
    前記凹部は、前記実装領域と前記螺子溝との間に設けられていることを特徴とする光半導体素子収納用パッケージ。
  4. 請求項1乃至請求項3のいずれかに記載の光半導体素子収納用パッケージであって、
    前記凹部は、前記実装領域と前記枠体との間に複数個所設けられていることを特徴とする光半導体素子収納用パッケージ。
  5. 請求項4に記載の光半導体素子収納用パッケージであって、
    前記複数の凹部の深さは、前記実装領域から前記枠体に向かって漸次大きくなっていることを特徴とする光半導体素子収納用パッケージ。
  6. 請求項1乃至請求項5のいずれかに記載の光半導体素子収納用パッケージと、
    前記光半導体素子収納用パッケージの前記実装領域に実装する光半導体素子と、
    前記光半導体素子収納用パッケージの前記側面の前記光部品取付け部に実装する光部品と、を備えたことを特徴とする光半導体装置。









JP2009163462A 2009-07-10 2009-07-10 光半導体素子収納用パッケージ、及び光半導体装置 Expired - Fee Related JP5225222B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009163462A JP5225222B2 (ja) 2009-07-10 2009-07-10 光半導体素子収納用パッケージ、及び光半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009163462A JP5225222B2 (ja) 2009-07-10 2009-07-10 光半導体素子収納用パッケージ、及び光半導体装置

Publications (2)

Publication Number Publication Date
JP2011018824A JP2011018824A (ja) 2011-01-27
JP5225222B2 true JP5225222B2 (ja) 2013-07-03

Family

ID=43596384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009163462A Expired - Fee Related JP5225222B2 (ja) 2009-07-10 2009-07-10 光半導体素子収納用パッケージ、及び光半導体装置

Country Status (1)

Country Link
JP (1) JP5225222B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3182171B2 (ja) * 1991-08-29 2001-07-03 富士通株式会社 光モジュール
JPH0666044U (ja) * 1993-02-25 1994-09-16 安藤電気株式会社 光モジュールパッケージ
JP3652844B2 (ja) * 1997-08-29 2005-05-25 京セラ株式会社 光半導体素子収納用パッケージ
JP2001337250A (ja) * 2000-05-25 2001-12-07 Sumitomo Electric Ind Ltd 光半導体気密封止容器及び光半導体モジュール
JP2003179293A (ja) * 2001-12-12 2003-06-27 Kyocera Corp 光半導体素子収納用パッケージ

Also Published As

Publication number Publication date
JP2011018824A (ja) 2011-01-27

Similar Documents

Publication Publication Date Title
JP6484588B2 (ja) 発光装置及び発光装置用パッケージ
JP6788044B2 (ja) 熱電素子内蔵パッケージ
TWI502715B (zh) 半導體封裝
WO2018092251A1 (ja) 半導体パッケージ
JP2008270609A (ja) 電子部品の放熱装置
JP2009123736A (ja) デバイスの実装構造及びデバイスの実装方法
JP7284424B2 (ja) 発光装置
JP5730038B2 (ja) 半導体素子収納用パッケージ、およびこれを備えた半導体装置
JP2012094627A (ja) 素子収納用パッケージ、およびこれを備えた電子装置
JP5841174B2 (ja) 電子部品収納用パッケージおよび電子装置
JP5214121B2 (ja) 発光装置
WO2010117073A1 (ja) 半導体装置
JP2016015405A (ja) 光モジュール、及び光アクティブケーブル
JP5225222B2 (ja) 光半導体素子収納用パッケージ、及び光半導体装置
JP5295003B2 (ja) 光半導体素子収納用パッケージ、および光半導体装置
JP5705471B2 (ja) 光半導体素子収納用パッケージ、及び光半導体装置
JP2007012718A (ja) 電子部品収納用パッケージおよび電子装置
JP5721359B2 (ja) 半導体装置用基体、およびそれを備えた半導体装置
JP5225231B2 (ja) 光半導体素子収納用部品および光半導体装置
JP2008306033A (ja) 光モジュール
JP7045204B2 (ja) 半導体レーザ装置
JP2010283265A (ja) 電気回路用気密パッケージ及び電気回路用気密パッケージの製造方法
JP5294913B2 (ja) 素子搭載用基板
US8598597B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2010123776A (ja) 光送信デバイスおよびその実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120117

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130312

R150 Certificate of patent or registration of utility model

Ref document number: 5225222

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees