JP4237517B2 - 高周波半導体装置の実装構造及びこれを用いた高周波送信装置並びに高周波受信装置 - Google Patents
高周波半導体装置の実装構造及びこれを用いた高周波送信装置並びに高周波受信装置 Download PDFInfo
- Publication number
- JP4237517B2 JP4237517B2 JP2003058245A JP2003058245A JP4237517B2 JP 4237517 B2 JP4237517 B2 JP 4237517B2 JP 2003058245 A JP2003058245 A JP 2003058245A JP 2003058245 A JP2003058245 A JP 2003058245A JP 4237517 B2 JP4237517 B2 JP 4237517B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- mounting structure
- frequency semiconductor
- ground layer
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の属する技術分野】
本発明は、高周波信号を取り扱う高周波半導体装置の実装構造及びこれを用いた高周波送信装置並びに高周波受信装置に関する。
【0002】
【従来の技術】
マイクロ波やミリ波の高周波信号を取り扱う高周波半導体装置の実装構造としては、図13に示すように、半導体素子搭載用パッケージを採用した高周波半導体装置401を外部回路基板402に表面実装したものがある(例えば、非特許文献1参照。)。
【0003】
上記高周波半導体装置401は、誘電体からなる絶縁基板403と、この絶縁基板403に搭載された高周波半導体素子404とを備えている。この高周波半導体素子404は、ワイヤ410により絶縁基板403の表面の第1の信号線路405と電気的に接続されている。そして、上記第1の信号線路405は、絶縁基板403内部のグランド層407に設けられたスロット孔408を介して絶縁基板403の裏面の第3の信号線路429と電磁結合する。また、上記第3の信号線路429が、外部回路基板402の表面の第2の信号線路412と半田等の導電性接着材で接続されている。
【0004】
しかし、図13の高周波半導体装置の実装構造では、とても細い第2,第3の信号線路412,429同士を接着材により接続しなければならないため、第2の信号線路412と第3の信号線路429とを精度よく接続するのが難しく、第2の信号線路412と第3の信号線路429との接続の再現性が悪いという問題がある。さらに、上記高周波半導体装置401と外部回路基板402との実装部分での反射により、高周波信号の伝送特性が劣化してしまうという問題がある。
【0005】
従来、このような問題を解決する高周波半導体装置の実装構造が、特開平10−144818号公報(特許文献1)に開示されている。この特許文献1の高周波半導体装置の実装構造では、図14に示すように、高周波半導体装置501を外部回路基板502に実装することによって、第1の信号線路505が、絶縁基板503内部のグランド層507に設けられたスロット孔508を介して第2の信号線路512と直接電磁結合する。このように、上記第1の信号線路505が第2の信号線路512と直接電磁結合するので、実装部分で特性が劣化することがなくなる。
【0006】
【非特許文献1】
郡山,北澤,志野,南上,「ミリ波モジュール用表面実装セラミックパッケージ」,電子情報通信学会,信学技報,ED99−214,1999年11月,VOL.99,NO.440,p.35−42
【特許文献1】
特開平10−144818号公報
【0007】
【発明が解決しようとする課題】
しかしながら、上記特許文献1の実装構造では、外部電気回路基板502にグランド層がないため、第1の信号線路505から第2の信号線路512へ信号が電磁結合により伝送される際に、第1の信号線路505のグランドと第2のグランドとが一致しなくなる。その結果、上記第1,第2の信号線路505,512の線路端で反射が生じ、高周波信号の伝送損失が大きくなるという問題がある。
【0008】
また、上記高周波半導体装置501がミリ波を取り扱う場合、波長が短く高周波半導体装置501のサイズと同程度となるため、不要伝送モードが立ちやすく、高周波信号の伝送損失が大きくなってしまうことがある。例えば、上記特許文献1の実装構造においては、外部回路基板502にグランド層を設けても、このグランド層と絶縁基板503のグランド層との間で不要伝送モードである平行平板モードが立ち、高周波信号の伝送損失が大きくなってしまう恐れがある。
【0009】
そこで、本発明の課題は、高周波信号の伝送損失を低減できて、高周波半導体装置の実装が容易な高周波半導体装置の実装構造及びこれを用いた高周波送信装置並びに高周波受信装置を提供することにある。
【0010】
【課題を解決するための手段】
上記課題を解決するため、本発明の高周波半導体装置の実装構造は、誘電体基板と上記誘電体基板の表面に搭載された高周波半導体素子とを有する高周波半導体装置と、回路基板とを備え、上記誘電体基板の裏面を上記回路基板の表面に対向させて、上記高周波半導体装置を上記回路基板に実装した高周波半導体装置の実装構造において、上記誘電体基板の表面に設けられると共に、上記高周波半導体素子に電気的に接続された第1の信号線路と、上記誘電体基板内に少なくとも一部が埋め込まれ、上記第1の信号線路に重なる位置にスロット孔を有する第1のグランド層と、上記誘電体基板の裏面に設けられた第1の補助グランド層と、上記第1の補助グランド層から上記第1のグランド層に達する第1のビアホールと、上記第1のビアホール内を埋める第1のビアホール導電体と、上記回路基板の表面に設けられ、上記第1のグランド層のスロット孔を介して上記第1の信号線路に対向する第2の信号線路と、上記回路基板の表面に設けられ、上記第1の補助グランド層に対向する第2の補助グランド層と、上記回路基板の裏面に設けられた第2のグランド層と、上記回路基板を貫通する第2のビアホールと、上記第2のビアホール内を埋めると共に、上記第2の補助グランド層と上記第2のグランド層とを互いに電気的に接続する第2のビアホール導電体と、上記第1の補助グランド層と上記第2の補助グランド層との間に設けられ、上記第1の補助グランド層と上記第2の補助グランド層とを電気的かつ物理的に接続する導電性の接着剤層とを備えたことを特徴としている。
【0011】
上記構成の高周波半導体装置の実装構造によれば、上記高周波半導体装置のグランドである第1のグランド層は、第1のビアホール導電体、第1の補助グランド層、第2の補助グランド層および第2のビアホール導電体を介して回路基板の第2のグランド層と電気的に接続している。これにより、上記第1のグランド層は高周波的にも良好なグランド(低グランドインダクタンス)となり、第1の信号線路と第2の信号線路のグランドが一致する。その結果、高周波信号の伝送損失を低減することができる。
【0012】
加えて、上記第1の補助グランド層と第2の補助グランド層とを導電性の接着剤層で電気的かつ物理的に接続するので、第1,第2の補助グランド層の表面積を第1,第2の信号線路の表面積よりも大きくして、高周波半導体装置を回路基板に容易に実装することができる。
【0013】
また、上記第1の補助グランド層と第2の補助グランド層とを物理的に接続するので、高周波半導体装置と回路基板との十分な接続強度を得ることができる。
【0014】
さらには、上記第1,第2の補助グランド層の表面積を第1,第2の信号線路の表面積よりも大きくすることにより、細い信号線路同士を接続する際に生じる接着材の形状等を問題にする必要が無くなる。したがって、再現性・量産性に優れた実装構造を実現することが可能となる。
【0015】
一実施形態の高周波半導体装置の実装構造は、上記誘電体基板の表面に形成されたキャビティ内に、上記高周波半導体素子の少なくとも一部が入っている。
【0016】
上記実施形態の高周波半導体装置の実装構造によれば、上記誘電体基板の表面に形成されたキャビティ内に、高周波半導体素子の少なくとも一部が入っているので、誘電体基板内の第1のグランド層をキャビティから露出させることにより、高周波半導体素子を第1のグランド層に直接接触させることができる。その結果、上記高周波半導体素子からみて低グランドインダクタンスを実現できる。
【0017】
一実施形態の高周波半導体装置の実装構造は、上記第1のビアホールは複数あって、上記複数の第1のビアホールのうちの隣り合うもの同士の間隔は0μmを越えλg1/4(λg1:上記誘電体基板中における信号の波長)以下に設定されている。
【0018】
上記実施形態の高周波半導体装置の実装構造によれば、上記複数の第1のビアホール15のうちの隣り合うもの同士の間隔をλg1/4以下にしているので、λg1以上の波長の信号にとっては金属の壁があるのと同じであり、電磁波を第1のビアホールで遮蔽することができる。したがって、上記複数の第1のビアホールで不要伝送モードを抑えることができる。
【0019】
また、上記間隔は0μmを越えればよい。もっとも、上記間隔が50μm以上であれば、誘電体基板の十分な機械的強度が得られる。
【0020】
一実施形態の高周波半導体装置の実装構造は、上記第2のビアホールは複数あって、上記複数の第2のビアホールのうちの隣り合うもの同士の間隔は0μmを越えλg2/4(λg2:上記回路基板中における信号の波長)以下に設定されている。
【0021】
上記実施形態の高周波半導体装置の実装構造によれば、上記複数の第2のビアホール15のうちの隣り合うもの同士の間隔をλg1/4以下にしているので、λg1以上の波長の信号にとっては金属の壁があるのと同じであり、電磁波を第2のビアホールで遮蔽することができる。したがって、上記複数の第2のビアホールで不要伝送モードを抑えることができる。
【0022】
また、上記間隔は0μmを越えればよい。もっとも、上記間隔が50μm以上であれば、誘電体基板の十分な機械的強度が得られる。
【0023】
一実施形態の高周波半導体装置の実装構造は、上記誘電体基板と上記第2の信号線路との間には、厚さ5μm以上200μm以下の空気層が介在している。
【0024】
上記実施形態の高周波半導体装置の実装構造によれば、上記誘電体基板と第2の信号線路との間に、厚さ5μm以上200μm以下の空気層を設けているので、入出力のインピーダンス整合を取ることができる。
【0025】
一実施形態の高周波半導体装置の実装構造は、上記接着剤層は、圧縮部分にのみ導電性を有する誘電体を含む。
【0026】
上記実施形態の高周波半導体装置の実装構造によれば、上記接着剤層は圧縮部分にのみ導電性を有する誘電体を含むので、第1の補助グランド層と第2の補助グランド層との間の接着剤層を圧縮することにより、第1の補助グランド層に対して第2の補助グランド層のみを電気的に接続することができる。したがって、上記第1,第2の補助グランド層の大きさや形状を気にすることなく、容易に実装を行うことができる。
【0027】
一実施形態の高周波半導体装置の実装構造は、上記第1のビアホールは、上記高周波半導体素子に重なるように配置されている。
【0028】
上記実施形態の高周波半導体装置の実装構造によれば、上記第1のビアホールを高周波半導体素子に重なるように複数配置されているので、高周波半導体素子の熱が第1のビアホール導電体を介して外部に効率よく放出される。したがって、上記高周波半導体素子を良好に動作させることができる。
【0029】
また、上記第1のビアホールを高周波半導体素子に重なるように複数配置されているので、第1のグランド層がより低グランドインダクタンスとなる。
【0030】
一実施形態の高周波半導体装置の実装構造は、上記第2の信号線路は、入力部と、この入力部に対して所定の間隔をあけて設けられた出力部とから成り、
上記第1,第2のビアホールは、上記入力部と上記出力部との間の領域に重なるように複数配置されている。
【0031】
上記実施形態の高周波半導体装置の実装構造によれば、上記第1,第2のビアホールを入力部と出力部との間の領域に重なるように複数配置しているので、第1,第2のビアホールのそれぞれを所定の間隔で配置することにより、その領域の上下に金属の壁があるようにすることができる。したがって、入出力間の不要伝送モードを抑えることができる。
【0032】
一実施形態の高周波半導体装置の実装構造は、上記回路基板の裏面にアンテナが設けられている。
【0033】
上記実施形態の高周波半導体装置の実装構造によれば、上記回路基板の裏面にアンテナを設けているので、アンテナ一体化の高周波回路の小型化が可能となる。
【0034】
また、本発明の高周波送信装置は、上記高周波半導体装置の実装構造をフロントエンド部に用いたことを特徴としている。
【0035】
上記構成の高周波送信装置によれば、上記高周波半導体装置の実装構造をフロントエンド部に用いているので、フロントエンド部を低コストで再現性よく製造することができる。
【0036】
また、本発明の高周波受信装置は、上記高周波半導体装置の実装構造をフロントエンド部に用いたことを特徴としている。
【0037】
上記構成の高周波受信装置によれば、上記高周波半導体装置の実装構造をフロントエンド部に用いているので、フロントエンド部を低コストで再現性よく製造することができる。
【0038】
【発明の実施の形態】
以下、本発明の高周波半導体装置の実装構造およびそれを用いた高周波送受信装置を図示の実施の形態により詳細に説明する。
【0039】
(実施の形態1)
図1に、本発明の実施の形態1の高周波半導体装置の実装構造の概略端面図を示す。
【0040】
上記高周波半導体装置の実装構造では、高周波半導体装置の一例としてのミリ波半導体装置1を回路基板の一例としての外部回路基板2に実装している。
【0041】
上記ミリ波半導体装置1は、外部回路基板2の表面に裏面が対向する誘電体基板3と、この誘電体基板3の表面に搭載された高周波半導体素子の一例としてのMMIC(モノリシックマイクロ波集積回路)4とを備えている。上記誘電体基板3の表面には第1の信号線路5を設けていて、この第1の信号線路5とMMIC4とがワイヤ10により電気的に接続されている。また、上記誘電体基板3の表面には、MMIC4を収容するキャビティ9を形成している。そして、上記MMIC4は電波吸収体から成る蓋体11により封止されている。また、上記キャビティ9からは第1のグランド層7の一部が露出してMMIC4の底面と接触している。この第1のグランド層7の残りの部分は誘電体基板3内に埋め込まれている。そして、上記グランド層7は、第1の信号線路5と重なる位置にスロット孔8を有している。
【0042】
上記外部回路基板2の表面には、第1のグランド層7のスロット孔8を介して第1の信号線路5に対向する第2の信号線路12を設ける一方、外部回路基板2の裏面には第2のグランド層13を設けている。その第2の信号線路12は、入力部12aと、この入力部12aに対して所定の間隔をあけて設けられた出力部12とから成っている。
【0043】
図2に、図1のII−II線から見た概略断面図を示す。
【0044】
上記誘電体基板3の裏面には第1の補助グランド層6を設けている。また、上記誘電体基板3の裏面側の部分には、第1の補助グランド層6から第1のグランド層7に達する第1のビアホール15を複数形成している。そして、各第1のビアホール15内には第1のビアホール導電体16を埋めている。上記第1のビアホール導電体16により、第1のグランド層7と第1の補助グランド層6とが電気的に接続されている。
【0045】
上記外部回路基板2の表面には、第1の補助グランド層6に対向する第2の補助グランド層14も設けている。この第2の補助グランド層14と第1の補助グランド層6とは導電性の接着剤層17で電気的かつ物理的に接続されている。また、上記外部回路基板2において、表面から裏面に達する第2のビアホール18を複数形成している。つまり、上記複数の第2のビアホール18が外部回路基板2を貫通している。そして、各第2のビアホール18内には第2のビアホール導電体19を埋めている。上記第2のビアホール導電体19により、第2の補助グランド層14と第2のグランド層13とが電気的に接続されている。
【0046】
また、上記第1の信号線路5と第2の信号線路12とは、第1のグランド層7のスロット孔8を介して電磁気的に接続するようになっている。そして、上記誘電体基板3と第2の信号線路12との間には空気層20のみが介在している。また、上記外部回路基板2と誘電体基板3との間には、第1の補助グランド層6、第2の信号線路12、第2の補助グランド層14および接着剤層17を設けていない領域が存在する。
【0047】
また、図3に示すように、上記ミリ波半導体装置1の底面(誘電体基板3の裏面)には、第1の補助グランド層6の他に電源端子21も設けている。そして、上記複数の第1のビアホール15のうち最も近い距離で隣り合うもの同士の間隔S1は、0μmを越えλg1/4(λg1:誘電体基板3中における信号の周波数)以下に設定されている。なお、W1は例えば800μmに設定している。
【0048】
また、図4に示すように、上記外部回路基板2の表面には、上記第2の信号線路12,第2の補助グランド層14の他に、マイクロストリップ線路より成る電源用線路22も設けている。また、上記第2の信号線路12および第2の補助グランド層14もマイクロストリップ線路より成っていて、第2の信号線路12の表面積よりも第2の補助グランド層14の表面積のほうが広くなっている。そして、上記複数の第2のビアホール18のうち最も近い距離で隣り合うもの同士の間隔S2は、0μmを越えλg2/4(λg2:外部回路基板2中における信号の周波数)以下に設定されている。なお、W2は例えば800μmに設定している。
【0049】
また、上記第1の補助グランド層6が第2の補助グランド層14に、電源端子21が電源用線路22にそれぞれ半田等の接着材により接続されることにより、ミリ波半導体装置1は外部回路基板2上に実装されている。
【0050】
また、図5に示すように、上記誘電体基板3の表面には、第1の信号線路5の他にMMIC4の電源用線路23も設けている。この電源用線路23と、図3に示す電源端子21とは第3のビアホール24で接続されている。この第3のビアホール24内を第3のビアホール導電体25で埋めていることにより、電源用線路23と電源端子21とが電気的に接続されている。
【0051】
上記構成の実装構造によれば、ミリ波半導体装置1内部のグランドである第1のグランド層7は、複数のビアホール導電体16等を介して外部回路基板2の裏面の第2のグランド層13と電気的に接続されているので、高周波的にも良好なグランド(低グランドインダクタンス)となり、第1の信号線路5から第2の信号線路12へ信号が伝送される際にグランド変換が良好に行われる。
【0052】
また、上記外部回路基板2とミリ波半導体装置1の第1のグランド層7とを電気的・物理的に接続し、信号線路は物理的な接続不要で、第1の信号線路5は直接外部回路基板2のマイクロストリップ線路から成る第2の信号線路12に電磁結合されるため、外部回路基板2から低損失でミリ波信号を取り出すことが可能となる。
【0053】
また、上記ミリ波半導体装置1はキャビティ構造であるので、MMIC4のグランド面とミリ波半導体装置1の第1グランド層6とが一致し、MMIC4からみて低グランドインダクタンスを実現できる。
【0054】
また、上記蓋体11が電波吸収体で形成されているため、不要発振が起こらず、安定した高周波特性を得ることができる。
【0055】
また、図3及び図4に示すように、上記複数の第1,第2のビアホール15,18を覆うように、第1,第2の補助グランド層6,14を表面積の大きなパターンにしているので、第1の補助グランド層6と第2の補助グランド層14との接続において細かい位置合わせを必要としない。したがって、上記第1の補助グランド層6と第2の補助グランド層14とを容易に接続できる。
【0056】
また、上記第1の補助グランド層6と第2の補助グランド層14とを接着剤層17で物理的に接続するため、接続強度を確保できる。
【0057】
さらには、上記第1の補助グランド層6と第2の補助グランド層14との接続は、表面積の大きなパターン同士の接続なので、細い信号線路同士を接続する際に生じる接着材層の形状等による特性劣化がない。その結果、再現性・量産性に優れたミリ波実装構造を実現することができる。
【0058】
また、上記複数の第1のビアホール15のうち最も近い距離で隣り合うもの同士の間隔S1をλg1/4以下にしているので、λg1以上の波長の信号にとっては金属の壁があるのと同じであり、第1のビアホール15によって電磁波を遮蔽することができる。したがって、上記複数の第1のビアホール15で不要伝送モードを抑えることができる。その上、上記複数の第2のビアホール18のうち最も近い距離で隣り合うもの同士の間隔S2をλg2/4以下にしているので、複数の第2のビアホール18によっても電磁波を遮蔽することができて、不要伝送モードをより抑えることができる。
【0059】
また、上記複数の第1のビアホール15のうち最も近い距離で隣り合うもの同士の間隔S1をλg1/4以下にし、上記複数の第2のビアホール18のうち最も近い距離で隣り合うもの同士の間隔S2をλg2/4以下にしているので、上記第1のグランド層7・上記第2のグランド層13・上記複数の第1のビアホール15・上記複数の第2のビアホール18とで擬似導波管が形成される。したがって、上記第1のビアホール15の間隔W1および上記第2のビアホール18の間隔W2と、λg/2(λgは上記誘電体基板3を形成する誘電体・上記空気層20・上記外部回路基板2を形成する誘電体とで構成される上記擬似導波管内部の実効誘電率と同じ誘電率を持つ材料内での信号の波長)とが等しくなる周波数はカットオフ周波数となり、不要な導波管モードも抑えることが可能となる。つまり、カットオフ周波数以下の信号は擬似導波管内部にはマイクロストリップの伝搬モード以外で存在することができないため、不要伝送モードを抑制することができる。
【0060】
また、上記第1のビアホール15の間隔S1を0μmを越えるように設定しているので、誘電体基板3の機械的強度の低下を阻止できる。
【0061】
また、上記第2のビアホール18の間隔S2を0μmを越えるように設定しているので、外部回路基板2の機械的強度の低下を阻止できる。
【0062】
また、上記ミリ波半導体装置1を外部回路基板2に例えば半田で実装する場合、半田ペーストの塗布量を制御することにより、空気層20の厚さを制御することが可能となる。
【0063】
図6に、上記空気層20の厚さhを変えて、電磁結合部分の伝送特性(S21)と反射特性(S11)とを測定評価した結果の一例を示す。尚、上記測定評価において、誘電体基板3は誘電率8.7のアルミナセラミック、外部回路基板2は誘電率5.7のガラスセラミック、スロット孔8の寸法は900μm×200μm、第1の信号線路5は幅160μm、第1の信号線路5の一端からスロット孔8の中心線までの距離(図1のL1で示す距離)が100μm、第2の信号線路12は幅180μm、第2の信号線路12の一端からスロット孔8の中心線までの距離(図1のL2で示す距離)が500μm、誘電体基板3の厚さは300μm、第1のグランド層7は第1の信号線路5と第1の補助グランド層6との間のちょうど中間に位置し、外部回路基板2の厚さは150μmである。また、上記測定評価では、接着剤層17として半田を用いている。
【0064】
図6から判るように、上記空気層20の厚さhを50μmとした場合に最もリターンロスが大きく、入出力のインピーダンス整合がよくとれている。このように、上記空気層20の厚さhを調節することにより、入出力のインピーダンス整合を取ることが可能となる。
【0065】
上記空気層20の厚さは、入出力のインピーダンス整合を取るために、5μm以上200μm以下に設定するのが望ましい。
【0066】
また、上記接着材層の厚さは5μm以上200μm以下に設定するのが望ましい。
【0067】
また、図1に示すように、上記誘電体基板3に蓋体11を載せるための側壁を設ける場合は、スロット孔8を介した電磁結合を妨げないように、スロット孔8からの距離Dをλg1/4以上とするのが望ましい。
【0068】
上記実施の形態1では、第1の信号線路5とMMIC4とをワイヤ10により電気的に接続していたが、例えばリボンやTAB(Tape Automated Bonding)等により電気的に接続してもよい。
【0069】
(実施の形態2)
図7に、本発明の実施の形態2の高周波半導体装置の実装構造の概略端面図を示す。なお、図7において、図1に示した構成部と同一構成部は、図1における構成部と同一参照番号を付して説明を省略する。
【0070】
上記高周波半導体装置の実装構造では、ミリ波半導体装置1を外部回路基板2に実装するための接着剤層の一例として、垂直方向の圧縮部分にのみ導電性を有するACF(Anisotropic Conductive Film:異方性導電フィルム)等の誘電体を含む接着材層117を用いている。ここで、誘電体基板3と第2の信号線路8との間には、接着剤層117のみが介在している。
【0071】
例えば、ACFを含む接着剤層117を用いた場合、ミリ波半導体装置1の底面と同じ程度の大きさのフィルムを貼り付けて実装すればよく、第1の補助グランド層6及び第2の補助グランド層14の大きさや形状を気にする必要が無く、容易に実装することができる。
【0072】
(実施の形態3)
図8に、本発明の実施の形態2の高周波半導体装置の実装構造の概略端面図を示す。なお、図7において、図1に示した構成部と同一構成部は、図1における構成部と同一参照番号を付して説明を省略する。
【0073】
上記高周波半導体装置の実装構造では、入力部12aと出力部12bとの間に、第2の補助グランド層214の一部が介在している。この第2の補助グランド層214と対向するように、第1の補助グランド層206を誘電体基板203の裏面に設けている。上記第1の補助グランド層206と第2の補助グランド層214とは、導電性の接着剤層217で電気的かつ物理的に接続されている。また、上記第2の補助グランド層214において入力部12aと出力部12bとの間に介在する一部は、第2のビアホール218内の第2のビアホール導電体219で第2のグランド層13に電気的に接続されている。その一部に対向する第1の補助グランド層206の一部は、第1のビアホール215内の第1のビアホール導電体216で第1のグランド層7に電気的に接続されている。
【0074】
上記第1の補助グランド層206は、図9に示すようなパターンを有している。つまり、上記第1の補助グランド層206は、誘電体基板203の裏面の図中上側に設けられた一端部206aと、誘電体基板203の裏面の図中下側に設けられ他端部206bと、その一端部206aと他端部206bとを連結する連結部206cとから成っている。上記一端部206a、他端部206bおよび連結部206cのそれぞれは、0μmを越えλg1/4(λg1:誘電体基板203中における信号の周波数)以下の間隔で配置された第1のビアホール215と接続している。
【0075】
上記第2の補助グランド層214は、図10に示すようなパターンを有している。つまり、上記第2の補助グランド層214は、回路基板の一例としての外部回路基板202の裏面の図中上側に設けられ一端部214aと、外部回路基板202の裏面の図中下側に設けられ他端部214bと、その一端部214aと他端部214bとを連結する連結部214cとから成っている。この連結部214cが入力部12aと出力部12bとの間に位置している。そして、上記一端部214a、他端部214bおよび連結部214cのそれぞれは、0μmを越えλg2/4(λg2:外部回路基板202中における信号の周波数)以下の間隔で配置された第2のビアホール218と接続している。
【0076】
上記構成の実装構造によれば、入力部12aと出力部12bとの間の領域の上下において第1,第2のビアホール導電体216,219が存在するので、その領域に金属の壁があるのと同じ状態になり、入出力間で不要伝送モードが抑えられ、純粋な信号の伝送が可能となる。
【0077】
また、上記MMIC4が接触する第1のグランド層7の部分にも第1のビアホール215が接続しているので、第1のビアホール215内の第1のビアホール導電体216を介してMMIC4の熱が外部へ拡散し易くなる。その結果、上記MMIC4を良好に動作させることができる。
【0078】
上記実施の形態3では、第1の補助グランド層206において、一端部206a,他端部206bと連結部206cとは連結されていたが、一端部206a,他端部206bと連結部206との間に所定の隙間があってもよい。すなわち、本発明の第1の補助グランド層は、所定の間隔をあけて形成された異なる複数のパターンから成ってもよい。
【0079】
また、上記第2の補助グランド層214において、一端部214a,他端部214bと連結部214cとは連結されていたが、一端部214a,他端部214bと連結部214との間に所定の隙間があってもよい。すなわち、本発明の第2
の補助グランド層は、所定の間隔をあけて形成された異なる複数のパターンから成ってもよい。
【0080】
(実施の形態4)
図11に、本発明の実施の形態4の高周波半導体装置の実装構造の概略端面図を示す。なお、図11において、図1に示した構成部と同一構成部は、図1における構成部と同一参照番号を付して説明を省略する。
【0081】
上記高周波半導体装置の実装構造では、ミリ波半導体装置1を回路基板の一例としての外部回路基板302に実装している。この外部回路基板302の裏面には、アンテナの一例としてのマイクロストリップパッチアンテナ326と、このマイクロストリップパッチアンテナ326に接続された給電線路327とを設けている。一方、上記外部回路基板302の表面には、入力部と出力部とから成る第2の信号線路312を設けている。また、上記外部回路基板302内には、スロット孔328を有する第2のグランド層313が埋め込まれている。
【0082】
上記実装構造によれば、上記第2の信号線路312の入力部,出力部のうちの一方が、第2のグランド層313のスロット孔328を介して給電線路327と電磁結合する。これにより、上記マイクロストリップパッチアンテナ326に給電することができる。
【0083】
また、上記マイクロストリップパッチアンテナ326が外部回路基板302の裏面にあるので、アンテナ一体化の高周波回路の小型化が可能となる。
【0084】
また、本発明の高周波半導体装置の実装構造を用いているので、信号損失が少なく、再現性・量産性に優れる。
【0085】
(実施の形態5)
図12に、本発明の高周波半導体装置の実装構造を用いた送受信装置の概略構成図を示す。
【0086】
上記送受信装置は、高周波送信装置の一例としての送信装置60と、高周波受信装置の一例としての受信装置70とを備えている。
【0087】
まず、上記送信装置60から説明する。上記送信装置60において、入力端子61に入力されたデータ信号は、変調器62で変調された後、中間周波数信号としてフロントエンド部80に送出され、まずミキサ63に入力される。また、上記ミキサ63には、局部発振器69が発生する局部発振信号も入力される。この局部発振器69は、PLL(Phase Locked Loop)発振器67と周波数逓倍器68とを備えている。上記PLL発振器67が発振する信号は、周波数逓倍器68によって周波数が逓倍された後、局部発振信号としてミキサ63に入力される。上記ミキサ63では局部発振信号と中間周波数信号とを混合することによりRF(無線周波)信号を作成して次段のBPF(バンドパスフィルタ)64に出力する。そのRF信号は、BPF64によって不要成分が除去され且つ増幅器65により電力増幅されたのちアンテナ66を介して送信される。
【0088】
次に、上記受信装置70について説明する。上記受信装置70において、フロントエンド部90のアンテナ76から入力された受信信号は、増幅器75によって増幅された後、BPF74によって不要成分が除去された所望波信号のみとなってミキサ73に入力される。また、上記ミキサ73には局部発振器79が発生する局部発振信号も入力される。この局部発振器79は、PLL発振器77と周波数逓倍器78とを備えている。上記PLL発振器77が発振する信号は、周波数逓倍器78によって周波数が逓倍された後、局部発振信号としてミキサ73に入力される。上記ミキサ73では局部発振信号と所望波信号とを混合することにより中間周波数信号を作成して復調器72へ入力する。その中間周波数信号は、復調器72で復調されてデータ信号に戻されて出力端子71から出力される。
【0089】
上記フロントエンド部80,90には、本発明の一例としてのミリ波半導体装置の実装構造を用いており、少なくとも1つのMMICをミリ波半導体装置に搭載し、裏面にマイクロストリップパッチアンテナを有した外部回路基板にミリ波半導体装置を実装して成る。
【0090】
上記フロントエンド部80,90は、細い信号線路同士を接続する必要が無く、細かい位置合わせを必要としない本発明のミリ波半導体装置の実装構造を用いているので、低コストで再現性に優れている。
【0091】
本発明は上記実施の形態1〜5に限定される訳ではなく、マイクロ波を取り扱うマイクロ波半導体装置の実装構造にも用いることができる。
【0092】
また、本発明の第1のグランド層は、全部が誘電体基板内に埋め込まれてもよい。
【0093】
【発明の効果】
以上より明らかなように、本発明の高周波半導体装置の実装構造は、高周波半導体装置のグランドである第1のグランド層が、第1のビアホール等を介して外部回路基板の第2のグランド層と電気的に接続しているので、第1のグランド層が高周波的にも良好なグランド(低グランドインダクタンス)となり、第1の信号線路と第2の信号線路のグランドが一致する。その結果、高周波信号の伝送損失を低減することができる。
【0094】
また、上記第1の補助グランド層と第2の補助グランド層とを導電性の接着剤層で電気的かつ物理的に接続するので、第1,第2の補助グランド層の表面積を第1,第2の信号線路の表面積よりも大きくして、高周波半導体装置を外部回路基板に容易に実装することができる。
【0095】
また、上記第1の補助グランド層と第2の補助グランド層とを物理的に接続するので、高周波半導体装置と外部回路基板との十分な接続強度を得ることができる。
【0096】
さらには、上記第1,第2の補助グランド層の表面積を第1,第2の信号線路の表面積よりも大きくすることにより、細い信号線路同士を接続する際に生じる接着材の形状等を問題にする必要が無くなるので、再現性・量産性に優れた実装構造を実現することが可能となる。
【図面の簡単な説明】
【図1】 図1は本発明の実施の形態1の高周波半導体装置の実装構造の概略端面図である。
【図2】 図2は図1のII−II線矢視概略断面図である。
【図3】 図3は上記実施の形態1の誘電体基板の概略下面図である。
【図4】 図4は上記実施の形態1の外部回路基板の概略上面図である。
【図5】 図5は上記ミリ波半導体装置の誘電体基板の概略横断面図である。
【図6】 図6は電磁結合部分の伝送特性(S21)と反射特性(S11)とを測定評価した結果を示すグラフである。
【図7】 図7は本発明の実施の形態2の高周波半導体装置の実装構造の概略端面図である。
【図8】 図8は本発明の実施の形態3の高周波半導体装置の実装構造の概略端面図である。
【図9】 図9は上記実施の形態3の誘電体基板の概略下面図である。
【図10】 図10は上記実施の形態3の外部回路基板の概略上面図である。
【図11】 図11は本発明の実施の形態4の高周波半導体装置の実装構造の概略端面図である。
【図12】 図12は送受信装置の概略構成図を示す。
【図13】 図13は従来の高周波半導体装置の実装構造の概略端面図である。
【図14】 図14は他の従来の高周波半導体装置の実装構造の概略端面図である。
【符号の説明】
1 高周波半導体装置
2,202,302 外部回路基板
3,203 誘電体基板
4 高周波半導体素子
5 第1の信号線路
6,206 第1の補助グランド層
7 第1のグランド層
8 スロット孔
12,312 第2の信号線路
13,313 第2のグランド層
14 第2の補助グランド層
15,215 第1のビアホール
16,216 第1のビアホール導電体
17,117,217 接着剤層
18,218 第2のビアホール
19,219 第2のビアホール導電体
Claims (11)
- 誘電体基板と上記誘電体基板の表面に搭載された高周波半導体素子とを有する高周波半導体装置と、回路基板とを備え、上記誘電体基板の裏面を上記回路基板の表面に対向させて、上記高周波半導体装置を上記回路基板に実装した高周波半導体装置の実装構造において、
上記誘電体基板の表面に設けられると共に、上記高周波半導体素子に電気的に接続された第1の信号線路と、
上記誘電体基板内に少なくとも一部が埋め込まれ、上記第1の信号線路に重なる位置にスロット孔を有する第1のグランド層と、
上記誘電体基板の裏面に設けられた第1の補助グランド層と、
上記第1の補助グランド層から上記第1のグランド層に達する第1のビアホールと、
上記第1のビアホール内を埋める第1のビアホール導電体と、
上記回路基板の表面に設けられ、上記第1のグランド層のスロット孔を介して上記第1の信号線路に対向する第2の信号線路と、
上記回路基板の表面に設けられ、上記第1の補助グランド層に対向する第2の補助グランド層と、
上記回路基板の裏面に設けられた第2のグランド層と、
上記回路基板を貫通する第2のビアホールと、
上記第2のビアホール内を埋めると共に、上記第2の補助グランド層と上記第2のグランド層とを互いに電気的に接続する第2のビアホール導電体と、
上記第1の補助グランド層と上記第2の補助グランド層との間に設けられ、上記第1の補助グランド層と上記第2の補助グランド層とを電気的かつ物理的に接続する導電性の接着剤層と
を備えたことを特徴とする高周波半導体装置の実装構造。 - 請求項1に記載の高周波半導体装置の実装構造において、
上記誘電体基板の表面に形成されたキャビティ内に、上記高周波半導体素子の少なくとも一部が入っていることを特徴とする高周波半導体装置の実装構造。 - 請求項1に記載の高周波半導体装置の実装構造において、
上記第1のビアホールは複数あって、上記複数の第1のビアホールのうちの隣り合うもの同士の間隔は0μmを越えλg1/4(λg1:上記誘電体基板中における信号の波長)以下に設定されていることを特徴とする高周波半導体装置の実装構造。 - 請求項1に記載の高周波半導体装置の実装構造において、
上記第2のビアホールは複数あって、上記複数の第2のビアホールのうちの隣り合うもの同士の間隔は0μmを越えλg2/4(λg2:上記回路基板中における信号の波長)以下に設定されていることを特徴とする高周波半導体装置の実装構造。 - 請求項1に記載の高周波半導体装置の実装構造において、
上記誘電体基板と上記第2の信号線路との間には、厚さ5μm以上200μm以下の空気層が介在していることを特徴とする高周波半導体装置の実装構造。 - 請求項1に記載の高周波半導体装置の実装構造において、
上記接着剤層は、圧縮部分にのみ導電性を有する誘電体を含むことを特徴とする高周波半導体装置の実装構造。 - 請求項1に記載の高周波半導体装置の実装構造において、
上記第1のビアホールは、上記高周波半導体素子に重なるように配置されていることを特徴とする高周波半導体装置の実装構造。 - 請求項1に記載の高周波半導体装置の実装構造において、
上記第2の信号線路は、入力部と、この入力部に対して所定の間隔をあけて設けられた出力部とから成り、
上記第1,第2のビアホールは、上記入力部と上記出力部との間の領域に重なるように複数配置されていることを特徴とする高周波半導体装置の実装構造。 - 請求項1に記載の高周波半導体装置の実装構造において、
上記回路基板の裏面にアンテナが設けられていることを特徴とする高周波半導体装置の実装構造。 - 請求項1に記載の高周波半導体装置の実装構造をフロントエンド部に用いたことを特徴とする高周波送信装置。
- 請求項1に記載の高周波半導体装置の実装構造をフロントエンド部に用いたことを特徴とする高周波受信装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003058245A JP4237517B2 (ja) | 2003-03-05 | 2003-03-05 | 高周波半導体装置の実装構造及びこれを用いた高周波送信装置並びに高周波受信装置 |
AU2003292839A AU2003292839A1 (en) | 2003-03-05 | 2003-12-26 | Packaging structure of high frequency semiconductor device, high frequency transmitter and high frequency receiver employing it |
PCT/JP2003/016856 WO2004079821A1 (ja) | 2003-03-05 | 2003-12-26 | 高周波半導体装置の実装構造及びこれを用いた高周波送信装置並びに高周波受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003058245A JP4237517B2 (ja) | 2003-03-05 | 2003-03-05 | 高周波半導体装置の実装構造及びこれを用いた高周波送信装置並びに高周波受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004273509A JP2004273509A (ja) | 2004-09-30 |
JP4237517B2 true JP4237517B2 (ja) | 2009-03-11 |
Family
ID=32958787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003058245A Expired - Fee Related JP4237517B2 (ja) | 2003-03-05 | 2003-03-05 | 高周波半導体装置の実装構造及びこれを用いた高周波送信装置並びに高周波受信装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP4237517B2 (ja) |
AU (1) | AU2003292839A1 (ja) |
WO (1) | WO2004079821A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6524986B2 (ja) | 2016-09-16 | 2019-06-05 | 株式会社村田製作所 | 高周波モジュール、アンテナ付き基板、及び高周波回路基板 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01168093A (ja) * | 1987-12-23 | 1989-07-03 | Fujitsu Ltd | 回路基板の構造 |
JP3426878B2 (ja) * | 1996-11-12 | 2003-07-14 | 京セラ株式会社 | 配線基板の実装構造 |
US5952709A (en) * | 1995-12-28 | 1999-09-14 | Kyocera Corporation | High-frequency semiconductor device and mounted structure thereof |
US6057600A (en) * | 1997-11-27 | 2000-05-02 | Kyocera Corporation | Structure for mounting a high-frequency package |
JP2000022042A (ja) * | 1998-06-30 | 2000-01-21 | Kyocera Corp | 高周波用パッケージ |
US6356173B1 (en) * | 1998-05-29 | 2002-03-12 | Kyocera Corporation | High-frequency module coupled via aperture in a ground plane |
JP3556470B2 (ja) * | 1998-05-29 | 2004-08-18 | 京セラ株式会社 | 高周波用モジュール |
JP2000164764A (ja) * | 1998-11-26 | 2000-06-16 | Kyocera Corp | 高周波用配線基板の実装構造 |
JP3451038B2 (ja) * | 1999-08-27 | 2003-09-29 | シャープ株式会社 | 誘電体回路基板およびそれを含むミリ波半導体装置 |
JP2001284916A (ja) * | 2000-03-29 | 2001-10-12 | Kyocera Corp | 配線基板およびその導波管との接続構造 |
JP4261726B2 (ja) * | 2000-03-15 | 2009-04-30 | 京セラ株式会社 | 配線基板、並びに配線基板と導波管との接続構造 |
JP2001298123A (ja) * | 2000-04-17 | 2001-10-26 | Hitachi Ltd | 高周波用配線基板 |
JP4616968B2 (ja) * | 2000-06-05 | 2011-01-19 | 新日本無線株式会社 | インターポーザを使用した高周波用半導体装置 |
JP2002084110A (ja) * | 2000-09-06 | 2002-03-22 | Matsushita Electric Ind Co Ltd | 電力合成分配器 |
-
2003
- 2003-03-05 JP JP2003058245A patent/JP4237517B2/ja not_active Expired - Fee Related
- 2003-12-26 AU AU2003292839A patent/AU2003292839A1/en not_active Abandoned
- 2003-12-26 WO PCT/JP2003/016856 patent/WO2004079821A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JP2004273509A (ja) | 2004-09-30 |
AU2003292839A1 (en) | 2004-09-28 |
WO2004079821A1 (ja) | 2004-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1515389B1 (en) | Multilayer high frequency device with planar antenna thereon and manufacturing method thereof | |
JP3500268B2 (ja) | 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ | |
JPH10303640A (ja) | アンテナ装置 | |
JP3457802B2 (ja) | 高周波用半導体装置 | |
JP2004153415A (ja) | 高周波線路−導波管変換器 | |
JP5728101B1 (ja) | Mmic集積回路モジュール | |
JPS6013323B2 (ja) | マイクロ波電波で動作するマイクロ波回路 | |
JPH10303333A (ja) | 高周波用パッケージ | |
JP3305589B2 (ja) | 高周波用半導体装置の実装構造 | |
JP4237517B2 (ja) | 高周波半導体装置の実装構造及びこれを用いた高周波送信装置並びに高周波受信装置 | |
JP3217677B2 (ja) | 高周波用半導体装置 | |
JP3398282B2 (ja) | 高周波用半導体装置 | |
JP2006229073A (ja) | 半導体パッケージおよびその作製方法 | |
JP2006279199A (ja) | 高周波線路−導波管変換器 | |
JP3618046B2 (ja) | 高周波回路用パッケージ | |
JP3181036B2 (ja) | 高周波用パッケージの実装構造 | |
JP3071761B2 (ja) | 高周波用半導体装置の実装構造 | |
JPH09167825A (ja) | 複合マイクロ波集積回路 | |
JP3725983B2 (ja) | 高周波回路用パッケージ | |
JP2004297465A (ja) | 高周波用パッケージ | |
JP3145670B2 (ja) | 高周波用半導体パッケージの実装構造 | |
JP2000164764A (ja) | 高周波用配線基板の実装構造 | |
JP2001230342A (ja) | 高周波回路部品搭載用基板の実装構造 | |
JP3261094B2 (ja) | 高周波用配線基板の実装構造 | |
JP2004055570A (ja) | 高周波用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081027 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081218 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |