JP3876770B2 - 配線構造 - Google Patents
配線構造 Download PDFInfo
- Publication number
- JP3876770B2 JP3876770B2 JP2002167509A JP2002167509A JP3876770B2 JP 3876770 B2 JP3876770 B2 JP 3876770B2 JP 2002167509 A JP2002167509 A JP 2002167509A JP 2002167509 A JP2002167509 A JP 2002167509A JP 3876770 B2 JP3876770 B2 JP 3876770B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electrode
- main surface
- distance
- insulating plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09672—Superposed layout, i.e. in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
Description
【０００１】
【発明の属する技術分野】
本発明は、主に電力用半導体モジュール内の配線構造に関する。
【０００２】
【従来の技術】
従来技術として、図１７のような構造を紹介する。図１７はパワーデバイスモジュールの斜視図で、内部配線を示すためにモジュール外殻の一部を透視して示している。図中、
１、２はそれぞれモジュールの第１と第２の電極で、ここではコレクタ電極とエミッタ電極となっている。これらは、たとえば厚さ１ミリ内外の銅板からなり、一端は図のようにモジュールの外部に露出していてネジ孔が穿たれ、外部のバスバーとネジ締めによって接続できるようになっている。
【０００３】
４はモジュールの基板となる金属基板で、たとえば厚さ４ミリ程度の銅板からなる。
【０００４】
５は絶縁板で、通常はセラミクスよりなり、金属基板４に半田にて接続されている。この図では分割された４つの絶縁板を実装している。
【０００５】
１１は銅箔よりなる第１の配線（ここではエミッタ配線）で、絶縁板５に密着形成されている。
【０００６】
さらに、明確には図示されていないが、前記絶縁板５の上には、同様に密着形成された銅箔１２があり、この上に半導体チップ６が半田接続されている。半導体チップ６の裏面はコレクタ電極になっているので、よって銅箔１２はコレクタ配線である。そして、図のように半導体チップ６上のエミッタパッドとエミッタ配線１１たる銅箔との間は、アルミワイヤ７によって電気的に接続されている。
【０００７】
なお、先に述べた第１と第２の電極１、２のもう一方の端部は、図のようにそれぞれ絶縁板５上のこれら第１と第２の配線１１、１２と接続している。図１７に示すように、第１の配線１１と第１の電極１とは接続されており、第２の配線１２と第２の電極２とは、図示されていないが、ちょうど１２の図番線の端部にあるパッドにて接続されている。
【０００８】
８はプラスチック製のモジュール外殻である。
【０００９】
【発明が解決しようとする課題】
このような構成では、モジュール内部で大電流が流れる電極同士（図１７においてはコレクタ電極とエミッタ電極）の距離が離れているので配線インダクタンスも大きく、高速スイッチング時には誘起電圧がデバイスの駆動条件を制限することもある。また、スイッチングのたびに、これら電極から電磁波が発生し、周囲の駆動回路に電磁干渉（ＥＭＩ）を引き起こす原因となる。とくに、モジュール内に駆動回路が一体化されたＩＰＭ（インテリジェント・パワー・モジュール）ではその傾向が強く、一般にはこれを回避するために駆動回路近傍に遮蔽板を設けるなどの対応がとられている。
【００１０】
しかし、こうした遮蔽板などの対策は課題の根本解決ではない。本発明はこのような課題を解決するために考案したもので、従来と同じ配線材を使いながら電力用半導体モジュール内の電力配線の配線インダクタンスを低減し、干渉電磁波そのものをなるべく出さない電極構造を提供するものである。
【００１１】
【課題を解決するための手段】
上記の目的を達成するため、本発明の配線構造においては、金属基板の一主面に臨んで絶縁板と、前記絶縁板の表面に第１の配線とを有し、さらに前記第１の配線に流れる電流とは対向する電流を流す第２の配線を有し、前記主面の法線方向から眺めた投影図において、前記第２の配線は前記第１の配線を覆い被さるように、前記第２の配線の縁が前記第１の配線の縁より、至るところせり出し、前記第１と第２の配線には前記主面と平行な面から離れて起立する部分をそれぞれ有し、前記第２の配線の起立部は前記第１の配線の起立部をコ字状に囲い込むような形状をなす構成とする。
【００１２】
【発明の効果】
本発明では、このような構成にすることにより、配線に従来と同じ素材を使いながら電力用モジュール内の強電配線からの干渉電磁波の放射を抑制することができる。
【００１３】
【発明の実施の形態】
次に本発明を、実施の形態をもって詳しく説明する。
〔参考例〕
以下、図１から図６を用いて、本発明の参考例を説明する。
【００１４】
図１は絶縁板５上に形成された第１の配線１１（以下、配線１１と記す）と、これを覆い被さるように配置された、配線１１とは対向する電流が流れる第２の配線１２（以下、配線１２と記す）の様子を描いたものである。図中の番号は前記図１７と同じである。
【００１５】
４はモジュールの基板となる金属基板である。
【００１６】
５は絶縁板で、金属基板４に半田にて接続されている。
【００１７】
絶縁板５は主にセラミクスよりなり、配線１１はその表面に密着形成されたもので、厚さ数百μｍの銅箔あるいはアルミ箔よりなる。配線１２は配線１１の上に何か絶縁膜を介して配置されている。従来の電力用トランジスタモジュール内の絶縁板上回路では、図１７に示すように配線はすべて絶縁板５上に展開されていたが、たとえば、配線１１の上にさらに銅箔付きセラミクス板を乗せるなどの方法も実現できる。本発明ではさらに、配線１２の幅を配線１１の幅より広くすることで、両配線間から出る電磁波を抑制することができる。
【００１８】
すなわち、本参考例では、金属基板４の一主面に臨んで絶縁板５を有し、絶縁板５の表面に臨んで第１の配線１１を有し、さらに第１の配線１１に流れる電流とは対向する電流を流す第２の配線１２を有し、前記主面の法線方向から眺めた投影図において、第２の配線１２は第１の配線１１に覆い被さるように、第２の配線１２の縁が第１の配線１１の縁より、至るところせり出している。
【００１９】
このような構成にすることにより、配線に従来と同じ素材を使いながら電力用モジュール内の強電配線からの干渉電磁波の放射を抑制することができる。さらに、線間容量が増し、配線インダクタンスが低減することから、スイッチング時にトランジスタに影響する誘導起電力が小さくなり、ターンオフ時のコレクタ電圧のオーバーシュート値が低くなるため、スイッチング速度を早く出来る。あるいは、スイッチング速度はそのままで大電流を駆動するのを妨げないようになる。
【００２０】
とくに本構造では、導体による鏡像力によって絶縁板５上に配置される第１の配線１１と第２の配線１２間から出る配線からのＥＭＩを抑制できる。
【００２１】
図２は、図１の構成の効果を説明するための断面図で、金属基板４の効果による鏡像を描いてある。図中、１１’と１２’はそれぞれ配線１１と配線１２の電磁気学的鏡像である。たとえば、配線１１が電位Ｖ１を、配線１２が電位Ｖ２を持つとすると、周囲の電界はあたかも金属基板４が存在せず、代わりにこの位置に−Ｖ１という電位を持つ配線１１’と、−Ｖ２という電位をもつ配線１２’がある場合と同様の分布になる。磁界は電界の時間変化に相関するので、電極周辺に電界が抑制されれば、相対的に磁界の広がりも抑制され、電磁波放射が抑制される。よって、以降では電界分布をもって電磁波放射の抑制効果を説明する。
【００２２】
図５（ａ）は一例として、このような状況下で、配線１１と配線１２とが同じ幅であってそれぞれに異なる電位を与えたときの周囲の電界分布を計算したものである。等高線はｌｏｇスケールで、４桁の電界強度差を１６本の等高線で表している。
【００２３】
一方、図５（ｂ）は配線１２の端部が配線１１よりせり出している場合の電界分布である。等高線のスケールは図５（ａ）と同じである。このように、配線１２の幅を少し大きくするだけで、配線周囲の電界分布は大幅に抑えられる。
【００２４】
ちなみに、図１７の従来例においては、第１と第２の配線（エミッタ配線とコレクタ配線）は、ともに絶縁板５上に並列していた。配線間からの電磁波の広がりは、両配線の断面中心間距離にほぼ比例するので、従来例のような構成では、周囲への電磁界の放射は図５（ａ）より遥かに大きい。
【００２５】
このように、配線周囲への電界の広がりを抑制する効果は、配線１２のせり出し具合に依存する。すなわち、図２に示すように、金属基板４から配線１２までの距離をＴ１、配線１１と配線１２の端部間の距離をｄ１と定義すると、ｘ＝ｄ１／Ｔ１という値がＥＭＩに対するパラメータとなる。図６は、配線の中央線上空（図２中に描いた一点鎖線）の任意の点における電界強度を、図５（ａ）の場合を基準とし、ｘをパラメータとして描いたものである。このように、ｘ＝０．５となるところで電界強度はｘ＝０すなわち図５（ａ）の状態の半分になり、電磁波抑制効果が認められる。さらに、ｘ＝１．５で１／１０、ｘ＝３でおよそ１／１００にまで低下する。ちなみに、図５（ｂ）においては、ｘはおよそ１．８である。なお、この計算では絶縁板５の誘電率等の違いは無視した。物質の誘電率は真空（もしくは空気中）の誘電率よりも高いので、そうした誘電体の存在はいずれにせよ電磁界の広がりを抑制する方向に働く。
【００２６】
また、図３、図４のように、配線１２の端部を絶縁板５に近接するように曲げると、ｘの値が大きくなって効果的である。
【００２７】
このように、第２の配線１２の縁が、第１の配線１１の縁より、せり出している寸法ｄ１が、第２の配線１２の縁から金属基板４までの距離Ｔ１の半分以上であるような構成により、絶縁板５上に配置されるこれら配線からのＥＭＩは大幅に抑制される。
【００２８】
また、図１などでは配線１２の断面は平板として描いたが、配線１２の端部の金属基板４からの距離が上記までに説明した図中と同じであれば、配線１２の断面形状は任意である。
【００２９】
〔第１の実施の形態〕
次に、図７から図１６を用いて、本発明の第１の実施の形態を説明する。
【００３０】
図７（ａ）と図７（ｂ）は、トランジスタモジュール内部に実装されたトランジスタチップの各電極と連絡している前述の配線１１と配線１２から、モジュール外部へ電気信号を引き出すための電極部の様子を描いたものである。図７（ａ）は図７（ｂ）中の線分Ａ−Ａ’を通る面で切った断面図、図７（ｂ）は図７（ａ）の構造を上部から眺めた透視図である。図中、１と２はそれぞれ配線１１、配線１２と電気的に接続する第１の電極（以下、電極１という）と第２の電極（以下、電極２という）である。電極１と電極２はそれぞれ配線１１、配線１２と接続する部分で屈曲部をもち、図に示した半田９などにてそれぞれ電気的に接続している。２２は第２の電極２の襟状領域である。
【００３１】
なお、図７（ｂ）では配線１１、１２と電極１、２との接続関係を明示するだけの目的で、接続部を少しずらして描いている。
【００３２】
これら図でわかるように、板状の電極２は電極１をコ字状に取り囲んでいて、この配置によって起立した電極１と電極２との間から出る干渉電磁波を抑制することが出来る。
【００３３】
すなわち、本実施の形態では、金属基板４の一主面に臨んで絶縁板５を有し、絶縁板５の表面に第１の配線（本実施の形態では、電極１と配線１１とを併せて「第１の配線」と表現している。図７（ａ）のように組み立ててしまえば機能は同じである。）を有し、さらに第１の配線に流れる電流とは対向する電流を流す第２の配線（電極２と配線１２とを併せて「第２の配線」と表現）を有し、前記主面の法線方向から眺めた投影図において、前記第２の配線は前記第１の配線を覆い被さるように、前記第２の配線の縁が前記第１の配線の縁より、至るところせり出していて、前記第１と第２の配線には前記主面と平行な面から離れて起立する部分をそれぞれ有し、前記第２の配線の起立部は前記第１の配線の起立部をコ字状に囲い込むような形状をなしている。
【００３４】
このような構成にすることにより、配線に従来と同じ素材を使いながら電力用モジュール内の強電配線からの干渉電磁波の放射を抑制することができる。さらに、線間容量が増し、配線インダクタンスが低減することから、スイッチング時にトランジスタに影響する誘導起電力が小さくなり、ターンオフ時のコレクタ電圧のオーバーシュート値が低くなるため、スイッチング速度を早く出来る。あるいは、スイッチング速度はそのままで大電流を駆動するのを妨げないようになる。また、モジュール内配線の起立部はとくにＥＭＩが出やすいが、配線から起立する電極部分からのＥＭＩを抑制できる。
【００３５】
図８は電極２の展開図である。配線１２と半田接続する側の襟状領域に●印を付けたが、半田接続する領域の形状は●印のように点状でも、この辺全域でも、任意である。なお、電極抵抗の観点から、電極１と電極２の断面積がほぼ同等になるように、電極２の板厚は電極１の板厚より薄くすることもできる。たとえば、電極２の板厚を電極１の板厚の半分とし、図１７に示したようにモジュールに露出する端子部においては電極２の板を２枚重ねにするような構成とすれば、電極の容積や重量をそれほど増やさずに両電極とも同等の電流容量を確保することができる。電極１と、これをコ字状に取り囲む電極２との間には、絶縁性の高いプラスチックを流し込むなどの方法で、絶縁を確保しつつ固定することができる。
【００３６】
また、コ字状の電極２の開口部からは電磁界が出てしまうが、図７（ｂ）に示した２つの寸法すなわち、コ字状の電極２の断面形状において端部同士の間の距離をＴ２、該端部同士を結ぶ線分から電極１までの距離をｄ２としたとき、ｘ＝ｄ２／Ｔ２という値を適宜選ぶことによって、電磁界放射を効果的に抑制できる。
【００３７】
図９は、上記のｘをパラメータに開口部方向の任意の点における電界強度を示したグラフである。ここでｘ＝０.２５すなわち、前記コ字状の第２の配線起立部の端部間を結ぶ線分Ｔ２から前記第１の配線起立部の端部ｄ２までの距離が、該線分の長さの１／４であると電界強度はｘ＝０の時の半分になり、著しい電界抑制効果がある。さらに、ｘ＝１では１／１０、ｘ＝２ではおよそ１／１００になる。なお、この電界抑制効果に本質的なのはｘの値だけであり、この値が同じであれば電極２の断面形状はコ字状に留まらず任意の形状をとっても効果は同じである。
【００３８】
すなわち、本構造では、前記第１と第２の配線起立部の断面において、前記コ字状の第２の配線起立部の端部間を結ぶ線分Ｔ２より前記第１の配線起立部の端部が奥まっている構成により、ＥＭＩ抑制効果をさらに高めることができる。
【００３９】
このような構成により、ＥＭＩ抑制効果をとくに高めることができる。
【００４０】
また、起立する電極２にあって、電極２と配線１２とが接続する側と反対側の絶縁板５と対面する部分に、襟状領域２２を設けている。図１０（ａ）は図７（ａ）に対応する断面図で、この襟状領域２２がない場合の電界分布である。等高線の意味は図５（ａ）と同じである。このように起立部には電極２の鏡像によって電界が広がっている。一方、図１０（ｂ）は襟状領域を付けた場合で、このように顕著な電界抑制効果が出る。この効果も図７（ａ）に示した寸法すなわち、図７（ａ）中に示した襟状領域２２の幅ｄ３と、襟状領域２２の端部から金属基板４までの距離Ｔ３の比、ｘ＝ｄ３／Ｔ３によって決まる。
【００４１】
図１１は、このパラメータｘによる、襟状領域から任意の距離離れた絶縁板表面の電界強度を示したグラフである。このグラフによれば、ｘ＝０.５すなわち、襟状領域２２が前記第２の配線起立部と繋がっている部分から、襟状領域２２の端部までの寸法ｄ３が、襟状領域２２の端部から金属基板４までの距離Ｔ３の半分であると、電界強度はｘ＝０の状態の時の半分になり、著しい効果をもつ。さらにｘ＝２では１／１０以下、ｘ＝４では１／１００以下となる。
【００４２】
すなわち、本構造では、前記コ字状をなす第２の配線起立部の端部のうち、前記第２の配線の前記主面と平行な部分と繋がっていない部分に、前記主面と平行、かつ、前記第１の配線と対向せず、絶縁板５と対向する襟状領域２２を有する構成により、起立部から発生するＥＭＩ抑制効果をさらに高くすることができる。
【００４３】
このような構成により、起立部から発生するＥＭＩ抑制効果をさらに高くすることができる。
【００４４】
また、図１２、図１３に示す構成は変形例である。図１２は図８に対応する電極２の展開図、図１３は図７（ｂ）に対応する上部からの透視図である。このように電極１などの主面の向きは配線に対して自由度を持つ。
【００４５】
また、図１４から図１６は、本発明の効果を保ちつつ、接続部の応力を緩和するための構成で、図８に対応する電極２の展開図である。図１４では、電極２の起立部と配線と接続する側の襟状領域との間の屈曲部に、屈曲部の稜線に沿ったスリット（切れ込み）があり、細くなった領域で実装時の応力を緩和する。このスリットからは電磁波が漏れるが、ここでスリットの幅をＴ４とし、スリットから電極１までの距離をｄ４（図示なし）とし、ｘ＝ｄ４／Ｔ４が０.５以上の値をとるようにすれば、漏洩電磁波は著しく抑制することができる。なお、図示しないが電極１にも同様の細工をすれば、同様の応力緩和効果を得られる。
【００４６】
図１５は、配線２と半田接続する電極２の部分に図のように縦にスリットを形成し、●印のある部分でのみ半田接続をする。これが実装された様子は図７（ａ）とほぼ同様である。組立時の熱歪みはもっぱら上下方向（金属基板４の主面の法線方向）にかかるので、このように細く長い領域を形成しておけば、電極材である金属のしなりによって応力を十分緩和することができる。また、図１６は接続部を複数の、細く、しなりやすい線材にしたもので、電流容量を確保しながら同等の効果を得られる。なお、ここでも●印は電極２との接続部である。
【図面の簡単な説明】
【図１】 本発明の参考例である配線構造の斜視図。
【図２】前記図１の配線と鏡像を説明する断面図。
【図３】第２の配線の端部を絶縁板に近接するように曲げた図２の変形例の断面図。
【図４】第２の配線の端部を絶縁板に近接するように曲げた図２の変形例の断面図。
【図５】（ａ）は幅の同じ２つの配線に電位差を加えたときの、配線周囲の電界強度分布、（ｂ）は本発明による、幅の異なる２つの配線に電位差を加えたときの、配線周囲の電界強度分布。
【図６】配線周囲の電界強度の、パラメータ（ｄ１／Ｔ１）依存性を説明するグラフ。
【図７】 （ａ）は本発明の第１の実施の形態である配線構造を説明する断面図、（ｂ）は本発明の第１の実施の形態である配線構造を説明する上面からの透視図。
【図８】板状の電極２の展開図。
【図９】電極２周辺の電界強度の、パラメータ（ｄ２／Ｔ２）依存性を説明するグラフ。
【図１０】（ａ）は起立部に襟状領域を持たない場合の電界強度分布、（ｂ）は起立部に襟状領域を持つ構造の電界強度分布。
【図１１】起立部周辺の電界強度の、パラメータ（ｄ３／Ｔ３）依存性を説明するグラフ。
【図１２】別の構成の電極２の展開図。
【図１３】別の構成の配線構造を説明する上面からの透視図。
【図１４】別の構成の電極２の展開図。
【図１５】別の構成の電極２の展開図。
【図１６】別の構成の電極２の展開図。
【図１７】従来技術を説明するモジュール構造の斜視図（内部透視図）。
【符号の説明】
１…第１の電極
２…第２の電極
４…金属基板
５…絶縁板
６…半導体チップ
７…アルミワイヤ
８…モジュール外殻
９…半田
１１…第１の配線
１２…第２の配線
２２…第２の電極の襟状領域
【発明の属する技術分野】
本発明は、主に電力用半導体モジュール内の配線構造に関する。
【０００２】
【従来の技術】
従来技術として、図１７のような構造を紹介する。図１７はパワーデバイスモジュールの斜視図で、内部配線を示すためにモジュール外殻の一部を透視して示している。図中、
１、２はそれぞれモジュールの第１と第２の電極で、ここではコレクタ電極とエミッタ電極となっている。これらは、たとえば厚さ１ミリ内外の銅板からなり、一端は図のようにモジュールの外部に露出していてネジ孔が穿たれ、外部のバスバーとネジ締めによって接続できるようになっている。
【０００３】
４はモジュールの基板となる金属基板で、たとえば厚さ４ミリ程度の銅板からなる。
【０００４】
５は絶縁板で、通常はセラミクスよりなり、金属基板４に半田にて接続されている。この図では分割された４つの絶縁板を実装している。
【０００５】
１１は銅箔よりなる第１の配線（ここではエミッタ配線）で、絶縁板５に密着形成されている。
【０００６】
さらに、明確には図示されていないが、前記絶縁板５の上には、同様に密着形成された銅箔１２があり、この上に半導体チップ６が半田接続されている。半導体チップ６の裏面はコレクタ電極になっているので、よって銅箔１２はコレクタ配線である。そして、図のように半導体チップ６上のエミッタパッドとエミッタ配線１１たる銅箔との間は、アルミワイヤ７によって電気的に接続されている。
【０００７】
なお、先に述べた第１と第２の電極１、２のもう一方の端部は、図のようにそれぞれ絶縁板５上のこれら第１と第２の配線１１、１２と接続している。図１７に示すように、第１の配線１１と第１の電極１とは接続されており、第２の配線１２と第２の電極２とは、図示されていないが、ちょうど１２の図番線の端部にあるパッドにて接続されている。
【０００８】
８はプラスチック製のモジュール外殻である。
【０００９】
【発明が解決しようとする課題】
このような構成では、モジュール内部で大電流が流れる電極同士（図１７においてはコレクタ電極とエミッタ電極）の距離が離れているので配線インダクタンスも大きく、高速スイッチング時には誘起電圧がデバイスの駆動条件を制限することもある。また、スイッチングのたびに、これら電極から電磁波が発生し、周囲の駆動回路に電磁干渉（ＥＭＩ）を引き起こす原因となる。とくに、モジュール内に駆動回路が一体化されたＩＰＭ（インテリジェント・パワー・モジュール）ではその傾向が強く、一般にはこれを回避するために駆動回路近傍に遮蔽板を設けるなどの対応がとられている。
【００１０】
しかし、こうした遮蔽板などの対策は課題の根本解決ではない。本発明はこのような課題を解決するために考案したもので、従来と同じ配線材を使いながら電力用半導体モジュール内の電力配線の配線インダクタンスを低減し、干渉電磁波そのものをなるべく出さない電極構造を提供するものである。
【００１１】
【課題を解決するための手段】
上記の目的を達成するため、本発明の配線構造においては、金属基板の一主面に臨んで絶縁板と、前記絶縁板の表面に第１の配線とを有し、さらに前記第１の配線に流れる電流とは対向する電流を流す第２の配線を有し、前記主面の法線方向から眺めた投影図において、前記第２の配線は前記第１の配線を覆い被さるように、前記第２の配線の縁が前記第１の配線の縁より、至るところせり出し、前記第１と第２の配線には前記主面と平行な面から離れて起立する部分をそれぞれ有し、前記第２の配線の起立部は前記第１の配線の起立部をコ字状に囲い込むような形状をなす構成とする。
【００１２】
【発明の効果】
本発明では、このような構成にすることにより、配線に従来と同じ素材を使いながら電力用モジュール内の強電配線からの干渉電磁波の放射を抑制することができる。
【００１３】
【発明の実施の形態】
次に本発明を、実施の形態をもって詳しく説明する。
〔参考例〕
以下、図１から図６を用いて、本発明の参考例を説明する。
【００１４】
図１は絶縁板５上に形成された第１の配線１１（以下、配線１１と記す）と、これを覆い被さるように配置された、配線１１とは対向する電流が流れる第２の配線１２（以下、配線１２と記す）の様子を描いたものである。図中の番号は前記図１７と同じである。
【００１５】
４はモジュールの基板となる金属基板である。
【００１６】
５は絶縁板で、金属基板４に半田にて接続されている。
【００１７】
絶縁板５は主にセラミクスよりなり、配線１１はその表面に密着形成されたもので、厚さ数百μｍの銅箔あるいはアルミ箔よりなる。配線１２は配線１１の上に何か絶縁膜を介して配置されている。従来の電力用トランジスタモジュール内の絶縁板上回路では、図１７に示すように配線はすべて絶縁板５上に展開されていたが、たとえば、配線１１の上にさらに銅箔付きセラミクス板を乗せるなどの方法も実現できる。本発明ではさらに、配線１２の幅を配線１１の幅より広くすることで、両配線間から出る電磁波を抑制することができる。
【００１８】
すなわち、本参考例では、金属基板４の一主面に臨んで絶縁板５を有し、絶縁板５の表面に臨んで第１の配線１１を有し、さらに第１の配線１１に流れる電流とは対向する電流を流す第２の配線１２を有し、前記主面の法線方向から眺めた投影図において、第２の配線１２は第１の配線１１に覆い被さるように、第２の配線１２の縁が第１の配線１１の縁より、至るところせり出している。
【００１９】
このような構成にすることにより、配線に従来と同じ素材を使いながら電力用モジュール内の強電配線からの干渉電磁波の放射を抑制することができる。さらに、線間容量が増し、配線インダクタンスが低減することから、スイッチング時にトランジスタに影響する誘導起電力が小さくなり、ターンオフ時のコレクタ電圧のオーバーシュート値が低くなるため、スイッチング速度を早く出来る。あるいは、スイッチング速度はそのままで大電流を駆動するのを妨げないようになる。
【００２０】
とくに本構造では、導体による鏡像力によって絶縁板５上に配置される第１の配線１１と第２の配線１２間から出る配線からのＥＭＩを抑制できる。
【００２１】
図２は、図１の構成の効果を説明するための断面図で、金属基板４の効果による鏡像を描いてある。図中、１１’と１２’はそれぞれ配線１１と配線１２の電磁気学的鏡像である。たとえば、配線１１が電位Ｖ１を、配線１２が電位Ｖ２を持つとすると、周囲の電界はあたかも金属基板４が存在せず、代わりにこの位置に−Ｖ１という電位を持つ配線１１’と、−Ｖ２という電位をもつ配線１２’がある場合と同様の分布になる。磁界は電界の時間変化に相関するので、電極周辺に電界が抑制されれば、相対的に磁界の広がりも抑制され、電磁波放射が抑制される。よって、以降では電界分布をもって電磁波放射の抑制効果を説明する。
【００２２】
図５（ａ）は一例として、このような状況下で、配線１１と配線１２とが同じ幅であってそれぞれに異なる電位を与えたときの周囲の電界分布を計算したものである。等高線はｌｏｇスケールで、４桁の電界強度差を１６本の等高線で表している。
【００２３】
一方、図５（ｂ）は配線１２の端部が配線１１よりせり出している場合の電界分布である。等高線のスケールは図５（ａ）と同じである。このように、配線１２の幅を少し大きくするだけで、配線周囲の電界分布は大幅に抑えられる。
【００２４】
ちなみに、図１７の従来例においては、第１と第２の配線（エミッタ配線とコレクタ配線）は、ともに絶縁板５上に並列していた。配線間からの電磁波の広がりは、両配線の断面中心間距離にほぼ比例するので、従来例のような構成では、周囲への電磁界の放射は図５（ａ）より遥かに大きい。
【００２５】
このように、配線周囲への電界の広がりを抑制する効果は、配線１２のせり出し具合に依存する。すなわち、図２に示すように、金属基板４から配線１２までの距離をＴ１、配線１１と配線１２の端部間の距離をｄ１と定義すると、ｘ＝ｄ１／Ｔ１という値がＥＭＩに対するパラメータとなる。図６は、配線の中央線上空（図２中に描いた一点鎖線）の任意の点における電界強度を、図５（ａ）の場合を基準とし、ｘをパラメータとして描いたものである。このように、ｘ＝０．５となるところで電界強度はｘ＝０すなわち図５（ａ）の状態の半分になり、電磁波抑制効果が認められる。さらに、ｘ＝１．５で１／１０、ｘ＝３でおよそ１／１００にまで低下する。ちなみに、図５（ｂ）においては、ｘはおよそ１．８である。なお、この計算では絶縁板５の誘電率等の違いは無視した。物質の誘電率は真空（もしくは空気中）の誘電率よりも高いので、そうした誘電体の存在はいずれにせよ電磁界の広がりを抑制する方向に働く。
【００２６】
また、図３、図４のように、配線１２の端部を絶縁板５に近接するように曲げると、ｘの値が大きくなって効果的である。
【００２７】
このように、第２の配線１２の縁が、第１の配線１１の縁より、せり出している寸法ｄ１が、第２の配線１２の縁から金属基板４までの距離Ｔ１の半分以上であるような構成により、絶縁板５上に配置されるこれら配線からのＥＭＩは大幅に抑制される。
【００２８】
また、図１などでは配線１２の断面は平板として描いたが、配線１２の端部の金属基板４からの距離が上記までに説明した図中と同じであれば、配線１２の断面形状は任意である。
【００２９】
〔第１の実施の形態〕
次に、図７から図１６を用いて、本発明の第１の実施の形態を説明する。
【００３０】
図７（ａ）と図７（ｂ）は、トランジスタモジュール内部に実装されたトランジスタチップの各電極と連絡している前述の配線１１と配線１２から、モジュール外部へ電気信号を引き出すための電極部の様子を描いたものである。図７（ａ）は図７（ｂ）中の線分Ａ−Ａ’を通る面で切った断面図、図７（ｂ）は図７（ａ）の構造を上部から眺めた透視図である。図中、１と２はそれぞれ配線１１、配線１２と電気的に接続する第１の電極（以下、電極１という）と第２の電極（以下、電極２という）である。電極１と電極２はそれぞれ配線１１、配線１２と接続する部分で屈曲部をもち、図に示した半田９などにてそれぞれ電気的に接続している。２２は第２の電極２の襟状領域である。
【００３１】
なお、図７（ｂ）では配線１１、１２と電極１、２との接続関係を明示するだけの目的で、接続部を少しずらして描いている。
【００３２】
これら図でわかるように、板状の電極２は電極１をコ字状に取り囲んでいて、この配置によって起立した電極１と電極２との間から出る干渉電磁波を抑制することが出来る。
【００３３】
すなわち、本実施の形態では、金属基板４の一主面に臨んで絶縁板５を有し、絶縁板５の表面に第１の配線（本実施の形態では、電極１と配線１１とを併せて「第１の配線」と表現している。図７（ａ）のように組み立ててしまえば機能は同じである。）を有し、さらに第１の配線に流れる電流とは対向する電流を流す第２の配線（電極２と配線１２とを併せて「第２の配線」と表現）を有し、前記主面の法線方向から眺めた投影図において、前記第２の配線は前記第１の配線を覆い被さるように、前記第２の配線の縁が前記第１の配線の縁より、至るところせり出していて、前記第１と第２の配線には前記主面と平行な面から離れて起立する部分をそれぞれ有し、前記第２の配線の起立部は前記第１の配線の起立部をコ字状に囲い込むような形状をなしている。
【００３４】
このような構成にすることにより、配線に従来と同じ素材を使いながら電力用モジュール内の強電配線からの干渉電磁波の放射を抑制することができる。さらに、線間容量が増し、配線インダクタンスが低減することから、スイッチング時にトランジスタに影響する誘導起電力が小さくなり、ターンオフ時のコレクタ電圧のオーバーシュート値が低くなるため、スイッチング速度を早く出来る。あるいは、スイッチング速度はそのままで大電流を駆動するのを妨げないようになる。また、モジュール内配線の起立部はとくにＥＭＩが出やすいが、配線から起立する電極部分からのＥＭＩを抑制できる。
【００３５】
図８は電極２の展開図である。配線１２と半田接続する側の襟状領域に●印を付けたが、半田接続する領域の形状は●印のように点状でも、この辺全域でも、任意である。なお、電極抵抗の観点から、電極１と電極２の断面積がほぼ同等になるように、電極２の板厚は電極１の板厚より薄くすることもできる。たとえば、電極２の板厚を電極１の板厚の半分とし、図１７に示したようにモジュールに露出する端子部においては電極２の板を２枚重ねにするような構成とすれば、電極の容積や重量をそれほど増やさずに両電極とも同等の電流容量を確保することができる。電極１と、これをコ字状に取り囲む電極２との間には、絶縁性の高いプラスチックを流し込むなどの方法で、絶縁を確保しつつ固定することができる。
【００３６】
また、コ字状の電極２の開口部からは電磁界が出てしまうが、図７（ｂ）に示した２つの寸法すなわち、コ字状の電極２の断面形状において端部同士の間の距離をＴ２、該端部同士を結ぶ線分から電極１までの距離をｄ２としたとき、ｘ＝ｄ２／Ｔ２という値を適宜選ぶことによって、電磁界放射を効果的に抑制できる。
【００３７】
図９は、上記のｘをパラメータに開口部方向の任意の点における電界強度を示したグラフである。ここでｘ＝０.２５すなわち、前記コ字状の第２の配線起立部の端部間を結ぶ線分Ｔ２から前記第１の配線起立部の端部ｄ２までの距離が、該線分の長さの１／４であると電界強度はｘ＝０の時の半分になり、著しい電界抑制効果がある。さらに、ｘ＝１では１／１０、ｘ＝２ではおよそ１／１００になる。なお、この電界抑制効果に本質的なのはｘの値だけであり、この値が同じであれば電極２の断面形状はコ字状に留まらず任意の形状をとっても効果は同じである。
【００３８】
すなわち、本構造では、前記第１と第２の配線起立部の断面において、前記コ字状の第２の配線起立部の端部間を結ぶ線分Ｔ２より前記第１の配線起立部の端部が奥まっている構成により、ＥＭＩ抑制効果をさらに高めることができる。
【００３９】
このような構成により、ＥＭＩ抑制効果をとくに高めることができる。
【００４０】
また、起立する電極２にあって、電極２と配線１２とが接続する側と反対側の絶縁板５と対面する部分に、襟状領域２２を設けている。図１０（ａ）は図７（ａ）に対応する断面図で、この襟状領域２２がない場合の電界分布である。等高線の意味は図５（ａ）と同じである。このように起立部には電極２の鏡像によって電界が広がっている。一方、図１０（ｂ）は襟状領域を付けた場合で、このように顕著な電界抑制効果が出る。この効果も図７（ａ）に示した寸法すなわち、図７（ａ）中に示した襟状領域２２の幅ｄ３と、襟状領域２２の端部から金属基板４までの距離Ｔ３の比、ｘ＝ｄ３／Ｔ３によって決まる。
【００４１】
図１１は、このパラメータｘによる、襟状領域から任意の距離離れた絶縁板表面の電界強度を示したグラフである。このグラフによれば、ｘ＝０.５すなわち、襟状領域２２が前記第２の配線起立部と繋がっている部分から、襟状領域２２の端部までの寸法ｄ３が、襟状領域２２の端部から金属基板４までの距離Ｔ３の半分であると、電界強度はｘ＝０の状態の時の半分になり、著しい効果をもつ。さらにｘ＝２では１／１０以下、ｘ＝４では１／１００以下となる。
【００４２】
すなわち、本構造では、前記コ字状をなす第２の配線起立部の端部のうち、前記第２の配線の前記主面と平行な部分と繋がっていない部分に、前記主面と平行、かつ、前記第１の配線と対向せず、絶縁板５と対向する襟状領域２２を有する構成により、起立部から発生するＥＭＩ抑制効果をさらに高くすることができる。
【００４３】
このような構成により、起立部から発生するＥＭＩ抑制効果をさらに高くすることができる。
【００４４】
また、図１２、図１３に示す構成は変形例である。図１２は図８に対応する電極２の展開図、図１３は図７（ｂ）に対応する上部からの透視図である。このように電極１などの主面の向きは配線に対して自由度を持つ。
【００４５】
また、図１４から図１６は、本発明の効果を保ちつつ、接続部の応力を緩和するための構成で、図８に対応する電極２の展開図である。図１４では、電極２の起立部と配線と接続する側の襟状領域との間の屈曲部に、屈曲部の稜線に沿ったスリット（切れ込み）があり、細くなった領域で実装時の応力を緩和する。このスリットからは電磁波が漏れるが、ここでスリットの幅をＴ４とし、スリットから電極１までの距離をｄ４（図示なし）とし、ｘ＝ｄ４／Ｔ４が０.５以上の値をとるようにすれば、漏洩電磁波は著しく抑制することができる。なお、図示しないが電極１にも同様の細工をすれば、同様の応力緩和効果を得られる。
【００４６】
図１５は、配線２と半田接続する電極２の部分に図のように縦にスリットを形成し、●印のある部分でのみ半田接続をする。これが実装された様子は図７（ａ）とほぼ同様である。組立時の熱歪みはもっぱら上下方向（金属基板４の主面の法線方向）にかかるので、このように細く長い領域を形成しておけば、電極材である金属のしなりによって応力を十分緩和することができる。また、図１６は接続部を複数の、細く、しなりやすい線材にしたもので、電流容量を確保しながら同等の効果を得られる。なお、ここでも●印は電極２との接続部である。
【図面の簡単な説明】
【図１】 本発明の参考例である配線構造の斜視図。
【図２】前記図１の配線と鏡像を説明する断面図。
【図３】第２の配線の端部を絶縁板に近接するように曲げた図２の変形例の断面図。
【図４】第２の配線の端部を絶縁板に近接するように曲げた図２の変形例の断面図。
【図５】（ａ）は幅の同じ２つの配線に電位差を加えたときの、配線周囲の電界強度分布、（ｂ）は本発明による、幅の異なる２つの配線に電位差を加えたときの、配線周囲の電界強度分布。
【図６】配線周囲の電界強度の、パラメータ（ｄ１／Ｔ１）依存性を説明するグラフ。
【図７】 （ａ）は本発明の第１の実施の形態である配線構造を説明する断面図、（ｂ）は本発明の第１の実施の形態である配線構造を説明する上面からの透視図。
【図８】板状の電極２の展開図。
【図９】電極２周辺の電界強度の、パラメータ（ｄ２／Ｔ２）依存性を説明するグラフ。
【図１０】（ａ）は起立部に襟状領域を持たない場合の電界強度分布、（ｂ）は起立部に襟状領域を持つ構造の電界強度分布。
【図１１】起立部周辺の電界強度の、パラメータ（ｄ３／Ｔ３）依存性を説明するグラフ。
【図１２】別の構成の電極２の展開図。
【図１３】別の構成の配線構造を説明する上面からの透視図。
【図１４】別の構成の電極２の展開図。
【図１５】別の構成の電極２の展開図。
【図１６】別の構成の電極２の展開図。
【図１７】従来技術を説明するモジュール構造の斜視図（内部透視図）。
【符号の説明】
１…第１の電極
２…第２の電極
４…金属基板
５…絶縁板
６…半導体チップ
７…アルミワイヤ
８…モジュール外殻
９…半田
１１…第１の配線
１２…第２の配線
２２…第２の電極の襟状領域
Claims (7)
- 金属基板の一主面に臨んで絶縁板を有し、
前記絶縁板の表面に第１の配線を有し、
さらに前記第１の配線に流れる電流とは対向する電流を流す第２の配線を有し、
前記主面の法線方向から眺めた投影図において、前記第２の配線は前記第１の配線を覆い被さるように、前記第２の配線の縁が前記第１の配線の縁より、至るところせり出していて、
前記第１と第２の配線には前記主面と平行な面から離れて起立する部分をそれぞれ有し、
前記第２の配線の起立部は前記第１の配線の起立部をコ字状に囲い込むような形状をなす、
ことを特徴とする配線構造。 - 前記第１と第２の配線起立部の断面において、前記コ字状の第２の配線起立部の端部間を結ぶ線分より前記第１の配線起立部の端部が奥まっている、
ことを特徴とする請求項１に記載の配線構造。 - 前記コ字状の第２の配線起立部の端部間を結ぶ線分から前記第１の配線起立部の端部までの距離が、該線分の長さの１／４以上である、
ことを特徴とする請求項２に記載の配線構造。 - 前記コ字状をなす第２の配線起立部の端部のうち、前記第２の配線の前記主面と平行な部分と繋がっていない部分に、前記主面と平行、かつ、前記第１の配線と対向せず、前記絶縁板と対向する襟状領域を有する、
ことを特徴とする請求項１に記載の配線構造。 - 前記襟状領域が前記第２の配線起立部と繋がっている部分から、前記襟状領域の端部までの寸法が、前記襟状領域の端部から前記金属基板までの距離の半分以上である、
ことを特徴とする請求項４に記載の配線構造。 - 前記第２の配線の起立部と、前記第２の配線の前記主面と平行な部分、とが繋がっている部分に、屈曲部の稜線に沿った切れ込みを有し、
前記切れ込みによって離された両部位の端部間の距離は、該端部から前記第１の配線までの距離の２倍以下である、
ことを特徴とする請求項１に記載の配線構造。 - 前記第２の配線起立部と前記第２の配線の前記主面と平行な部分とが繋がっている部分に、屈曲部の稜線に直角な切れ込みを有し、
前記切れ込みによって離された両部位の端部間の距離は、該端部から前記第１の配線までの距離の２倍以下である、
ことを特徴とする請求項１に記載の配線構造。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002167509A JP3876770B2 (ja) | 2002-06-07 | 2002-06-07 | 配線構造 |
| US10/445,037 US6828506B2 (en) | 2002-06-07 | 2003-05-27 | Wiring structure |
| EP03012717A EP1369920B1 (en) | 2002-06-07 | 2003-06-04 | Wiring structure |
| DE60323180T DE60323180D1 (de) | 2002-06-07 | 2003-06-04 | Verdrahtungsstruktur |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002167509A JP3876770B2 (ja) | 2002-06-07 | 2002-06-07 | 配線構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004014862A JP2004014862A (ja) | 2004-01-15 |
| JP3876770B2 true JP3876770B2 (ja) | 2007-02-07 |
Family
ID=29545890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002167509A Expired - Fee Related JP3876770B2 (ja) | 2002-06-07 | 2002-06-07 | 配線構造 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6828506B2 (ja) |
| EP (1) | EP1369920B1 (ja) |
| JP (1) | JP3876770B2 (ja) |
| DE (1) | DE60323180D1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7310242B2 (en) * | 2004-05-21 | 2007-12-18 | General Motors Corporation | Self-shielding high voltage distribution box |
| JP2007220976A (ja) * | 2006-02-17 | 2007-08-30 | Toyota Motor Corp | 半導体モジュールおよびそれを備えるハイブリッド車両の駆動装置 |
| WO2008065791A1 (fr) * | 2006-11-30 | 2008-06-05 | Murata Manufacturing Co., Ltd. | Procédé de correction d'erreur de caractéristiques hautes fréquences d'un composant électronique |
| US9731603B2 (en) * | 2012-04-19 | 2017-08-15 | GM Global Technology Operations LLC | Electric and hybrid vehicle high current conductor |
| US9655265B2 (en) | 2014-05-26 | 2017-05-16 | Infineon Technologies Ag | Electronic module |
| WO2023228782A1 (ja) * | 2022-05-27 | 2023-11-30 | ローム株式会社 | 半導体装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US34088A (en) * | 1862-01-07 | Improvement in baskets | ||
| US3541473A (en) * | 1967-10-02 | 1970-11-17 | Allen Bradley Co | Suppression of electro-magnetic interference in electrical power conductors |
| US4442315A (en) * | 1980-11-17 | 1984-04-10 | Fukuda Denshi Kabushiki Kaisha | X-Ray transmissive electrode-shielded wire assembly and manufacture thereof |
| JPS6393126A (ja) | 1986-10-08 | 1988-04-23 | Fuji Electric Co Ltd | 半導体装置 |
| US5136123A (en) * | 1987-07-17 | 1992-08-04 | Junkosha Co., Ltd. | Multilayer circuit board |
| FR2640819B1 (fr) * | 1988-12-20 | 1991-05-31 | Thomson Csf | Cable semi-rigide destine a la transmission des ondes hyperfrequence |
| JPH06233554A (ja) | 1993-01-28 | 1994-08-19 | Fuji Electric Co Ltd | インバータ装置 |
| US5444295A (en) | 1993-09-07 | 1995-08-22 | Delco Electronics Corp. | Linear dual switch module |
| GB9621353D0 (en) * | 1996-10-11 | 1996-12-04 | Tunewell Technology Ltd | Improvements in or relating to a power distribution system |
| JP3552549B2 (ja) | 1998-09-08 | 2004-08-11 | 株式会社豊田自動織機 | 半導体モジュールの電極端子接続構造 |
| US20020034088A1 (en) | 2000-09-20 | 2002-03-21 | Scott Parkhill | Leadframe-based module DC bus design to reduce module inductance |
-
2002
- 2002-06-07 JP JP2002167509A patent/JP3876770B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-27 US US10/445,037 patent/US6828506B2/en not_active Expired - Fee Related
- 2003-06-04 EP EP03012717A patent/EP1369920B1/en not_active Expired - Fee Related
- 2003-06-04 DE DE60323180T patent/DE60323180D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE60323180D1 (de) | 2008-10-09 |
| JP2004014862A (ja) | 2004-01-15 |
| EP1369920B1 (en) | 2008-08-27 |
| EP1369920A3 (en) | 2004-02-04 |
| US20030226685A1 (en) | 2003-12-11 |
| US6828506B2 (en) | 2004-12-07 |
| EP1369920A2 (en) | 2003-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6522544B1 (en) | Power module | |
| US8488316B2 (en) | Power module | |
| JP2013219290A (ja) | 半導体装置 | |
| JP2004071977A (ja) | 半導体装置 | |
| JP6790902B2 (ja) | 電子装置 | |
| JP3876770B2 (ja) | 配線構造 | |
| KR20050042724A (ko) | 반도체 장치 | |
| JP3259576B2 (ja) | スイッチング電源用整流部の組立構造 | |
| EP1149419B1 (en) | Multi-chip module for use in high-power applications | |
| JPH1197598A (ja) | 半導体装置 | |
| JP2003133514A (ja) | パワーモジュール | |
| JP2002118215A (ja) | 半導体装置 | |
| JP4096831B2 (ja) | 半導体装置の実装構造 | |
| JPH0864722A (ja) | 混成集積回路装置 | |
| CN217691153U (zh) | 芯片封装体以及电子装置 | |
| US20240106196A1 (en) | Semiconductor light emitting device | |
| JP2550922B2 (ja) | マルチチップモジュールの実装構造 | |
| JPH10189803A (ja) | 放熱板への絶縁基板取付構造 | |
| JP2999930B2 (ja) | 混成集積回路装置およびその製造方法 | |
| US20050206013A1 (en) | Chip module | |
| JPH04171848A (ja) | 半導体装置 | |
| JP2798334B2 (ja) | 半導体装置 | |
| CN117480602A (zh) | 半导体模块 | |
| JP2913500B2 (ja) | 半導体装置 | |
| JP2590377B2 (ja) | パワートランジスタ搭載装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060502 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060616 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060616 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061010 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061023 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131110 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |