KR20130136439A - 전기 회로의 제조 방법 및 전기 회로 - Google Patents

전기 회로의 제조 방법 및 전기 회로 Download PDF

Info

Publication number
KR20130136439A
KR20130136439A KR1020137004469A KR20137004469A KR20130136439A KR 20130136439 A KR20130136439 A KR 20130136439A KR 1020137004469 A KR1020137004469 A KR 1020137004469A KR 20137004469 A KR20137004469 A KR 20137004469A KR 20130136439 A KR20130136439 A KR 20130136439A
Authority
KR
South Korea
Prior art keywords
substrate
conductor layer
component
sections
conductor
Prior art date
Application number
KR1020137004469A
Other languages
English (en)
Inventor
엑카르트 가이니츠
Original Assignee
로베르트 보쉬 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로베르트 보쉬 게엠베하 filed Critical 로베르트 보쉬 게엠베하
Publication of KR20130136439A publication Critical patent/KR20130136439A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/20845—Modifications to facilitate cooling, ventilating, or heating for automotive electronic casings
    • H05K7/20854—Heat transfer by conduction from internal heat source to heat radiating structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13033—TRIAC - Triode for Alternating Current - A bidirectional switching device containing two thyristor structures with common gate contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Thermal Sciences (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

본 발명은 전기 회로의 제조 방법에 관한 것이다. 조립식 기판이 제공되고, 상기 기판은 제 1 및 제 2 도체 층 및 상기 제 1 도체 층과 제 2 도체 층 사이에 제공된 유전체를 포함한다. 본 발명에 따라 제 1 도체 층은 상기 제 2 도체 층보다 수 배 더 두껍다. 냉각될 적어도 하나의 부품은, 부품과 제 1 도체 층 사이에 열전달 접속을 형성하면서, 조립식 기판의 제 1 도체 층 상에 조립된다. 본 발명은 또한 상기 방식으로 제조된 전기 회로에 관한 것이다. 본 발명에 따라 전기 회로는 조립식 기판을 포함하고, 상기 기판은 제 1 및 제 2 도체 층과 이들 사이에 놓인 유전체로 제조된다. 본 발명에 따라 제 1 도체 층은 제 2 도체 층보다 수 배 더 두껍다. 적어도 하나의 냉각될 부품은 제 2 도체 층 상에 조립된다. 본 발명에 따라 상기 부품과 상기 제 1 도체 층 사이에 열전달 접속이 제공된다.

Description

전기 회로의 제조 방법 및 전기 회로{METHOD FOR PRODUCING AN ELECTRICAL CIRCUIT AND ELECTRICAL CIRCUIT}
본 발명은 전기 회로의 제조 방법 및 전기 회로에 관한 것이다.
전기 또는 전자 콤포넌트들의 폐열 방출을 위해 히트 싱크를 사용하는 것은 공지되어 있다. 상기 히트 싱크는 인쇄 회로 기판 또는 기판을 통해 콤포넌트들과 열 전도 접속된다. 열은 먼저 열원, 즉 컴포넌트로부터 상기 컴포넌트가 조립된 인쇄 회로 기판으로 전달된다. 열은 인쇄 회로 기판으로부터 히트 싱크로 전달된다.
소위 절연 금속 기판(IMS, insulated metal substrate)은 더 나은 열 방출을 위해 두꺼운 금속 판을 포함하고, 상기 금속 판은 히트 싱크 상에 조립되는 한편, 유전체를 통해 금속 판에 접속되는 구리 피복은 그것 상에 조립될 전기 컴포넌트를 위한 스트립 도체를 제공한다. 스트립 도체가 구리 피복의 구조화에 의해, 특히 포토 리소그래피 및 후속하는 에칭에 의해 형성될 수 있도록, 구리 피복은 얇게(최대 300 ㎛) 형성된다. 따라서, 상기 배치에서 반드시 나타나는 단점은 컴포넌트들이 조립되는 구리 피복이 작은 두께로 인해 열을 충분히 발산할 수 없다는 것이다. 특히 후속하는 유전체가 재료로 인해 낮은 열전도율을 갖는다. 높은 열 부하시, 유전체의 절연 효과에 의해 그리고 구리 피복을 통한 적은 열 발산에 의해 컴포넌트의 조립 지점에 점 형태의 열 축적("Hot Spot")이 나타난다.
DE 103 31 857 B4에는 더 두꺼운 금속 판이 파워 반도체(=열원)를 지지하는 파워 반도체 장치가 개시되어 있다. 금속 판은 절연 수지 층 및 더 얇은 금속 층으로 이루어진 통합된 컴플렉스 상에 배치되고, 이 경우 절연 층을 가진 상기 통합된 컴플렉스가 먼저 금속 판 상에 배치되고, 열 공급 가압에 의해 금속 판과 결합되고, 상기 금속 판은 이 경우 미리 주조 재료 내에 매립된다. 여기서, 컴플렉스는 더 두꺼운 금속판을 지나 멀리 놓이며 가장자리 영역에서 주조 재료와 결합된다.
이러한 단계적인 제조 공정은 많은 층 결합 단계를 필요로 하고, 적어도 이미 완전히 장착된 회로 컴포넌트를 구비한 나머지 회로와 컴플렉스의 고정(상기 단계들 중 하나로서)이 실시된다. 따라서, 압력 및 온도가 제한되고, 또한 회로는 압력 및 온도에 의해 부하를 받는다. 또한, 층들의 단계적인 고정에 의해 온도 부하를 견딜 수 있는 소정 배치가 달성될 수 없는데, 그 이유는 개별 층 제조 단계에 의해 층들 사이에 잔류 공기가 주어질 수 있고, 이것이 핫 스팟을 발생시키기 때문이다. 끝으로, 개별 컴포넌트들은 대량 생산품으로 제조된 표준 부품이 아니므로, 복잡한 제조의 코스트와 더불어 부품 코스트가 높다.
본 발명의 과제는 더 간단하고 더 경제적인 생산을 가능하게 하고 증가된 열 방출을 가능하게 하는 전기 회로 및 그 제조 방법을 제공하는 것이다.
상기 과제는 독립 청구항의 대상에 의해 해결된다.
본 발명은 경제적인 표준 부품의 사용을 가능하게 하고 필요한 프로세스 단계의 감소를 가능하게 한다. 또한, 더 부하를 견딜 수 있고 더 효율적인 열 방출이 이루어진다. 또한, 형성된 회로는 고장 안전성을 갖는데, 그 이유는 열 방출 컴포넌트의 배치 동안 회로 컴포넌트들이 가열 및 압력에 노출되기 때문이다. 끝으로, 본 발명은 다른 컴포넌트들이 브레이크다운 테스트를 방해하지 않거나 또는 브레이크다운 테스트가 회로의 전기 부품을 위험하게 하지 않으면서, 열 방출 층들의 전기 브레이크다운 강도를 테스트할 수 있게 한다.
본 발명에 따라 조립식 기판이 사용되고, 상기 기판은 제 1 및 제 2 도체 층을 포함하며, 상기 도체 층들은 유전체에 의해 분리된다. 제 1 도체 층은 제 2 도체 층보다 수 배 더 두껍고, 열원을 형성하며 냉각되어야 하는 부품으로부터 직접 열 흡수하기 위해 사용된다. 제 1 도체 층의 큰 두께에 의해, 발생한 열이 멀리 발산된다. 제 1 도체 층은 실질적으로 열 전달을 위해 사용된다. 제 2 도체 층은 특히 유전체의 보호를 위해 사용되며 경우에 따라 접속을 위해 사용될 수 있고 스트립 도체 내에 구조화될 수 있다. 보호에 의해 유전체가 얇은, 절연층으로 형성될 수 있고, 상기 절연층은 특히 낮은 두께로 인해 높은 열 전도성을 허용한다. 제 2 도체 층은 제조(및 후속 조립) 동안 기계적 영향으로부터 유전체를 보호한다. 상기 제 1 도체 층에 후속하는 유전체는 큰 통과 표면을 가지고 멀리 발산된 열 흐름을 제 2 도체 층으로 전달할 수 있다. 제 2 도체 층은 히트 싱크(또는 히트 싱크로 연장하는 히트 브릿지)의 콘택팅을 위해 사용된다. 본 발명에 따른 제조 방법을 사용해서 본 발명에 따른 회로의 제조시, 이미 완성된 층 구조를 가진 조립식 기판이 전제된다. 이러한 기판은 인쇄 회로 기판 또는 기판의 통상의 제조 방법에 따라 형성되고, 제조시 (추가 컴포넌트가 없으므로) 기판의 특성만을 고려한 압력 및 온도가 사용된다. 특히, 더 높은 온도, 압력 또는 다른 제조 파라미터가 사용될 수 있고, 회로 매립을 위한 주조 재료, 반도체 소자 또는 열 페이스트와 같은 다른 컴포넌트들은 지속적으로 저하될 것이다.
제 1 도체 층은 특히 Cu, Al, Cu-합금, Al-합금 또는 다른 열 전도 재료로 이루어진 금속 판이다. 제 1 도체 층은 캐리어로서 사용된다. 제 1 도체 층은 0.5 - 10 ㎜, 0.8 - 8 ㎜, 1 - 5 ㎜ 또는 1 - 3 ㎜의 두께를 가질 수 있다. 제 1 도체 층의 두께는 특히 적어도 0.5, 0,8, 1 또는 2 ㎜이다. 이는 그것 상에 직접 조립된, 냉각될 부품으로부터의 큰 열 발산을 가능하게 한다.
제 2 도체 층은 특히 구리로 이루어진 금속 피복이다. 제 2 도체 층의 두께는 0.03 - 0.45 ㎜, 특히 0.07 - 0.3 mm 이다. 제 2 도체 층의 두께는 0.4 또는 0.2 ㎜ 이하이다. 본 발명이 반드시 제 2 도체 층에 구조들을 제공하기 않더라도, 다른 목적을 위해서도 사용되므로 대량 생산품으로서 바람직하게 제조되는 컴포넌트를 사용하기 위해 통상의 포토리소그래픽 방법 또는 구조화를 위한 밀링 방법이 가능하도록 두께가 선택된다.
유전체는 전기 절연 재료, 특히 에폭시수지 층 또는 다른 열 전도, 절연 접착제로 이루어진다. 일반적인 층으로서 형성되는 유전체의 두께는 바람직하게 0.03 - 0.3 ㎜, 특히 0.075 - 0.2 ㎜이다. 유전체는 기판의 제조 동안 화학적 또는 물리적 경화에 의해 또는 냉각에 의한 응고에 의해 유동성 상태로부터 탄성 상태로 바뀌도록 형성된다. 제 1 도체 층, 유전체 및 제 2 도체 층은 기판의 제조시 연달아 가압되는 한편, 유전체는 유동성이다. 유전체에 의한 도체 층들 사이의 인성의, 적어도 부분적으로 탄성의 접속이 주어짐으로써, 본 발명에 따라 사용되는 기판은 기계적으로 강하다. 본 발명에 따라 사용되는 기판은 그 제조 동안 층들이 진공 하에서 압축되는(그리고 경우에 따라 가열되는) 것을 특징으로 한다. 이로 인해, 기판은 유전체를 통해 양호한 열 전도성을 갖는데, 그 이유는 모든 층들 사이의 잔류 공기가 제거되기 때문이다. 이로 인해, 핫 스팟이 방지된다. 또한, 기판의 재료 선택에 의해(특히 유전체의 탄성에 의해) 기판이 세라믹에 기초한 인쇄 회로 기판과는 달리 손상되지 않으면서 기계적 부하를 흡수할 수 있다.
본 발명에 따라 제공된 전기 회로는 바람직하게 특히 자동차 분야용 파워 회로이다. 냉각될 소자들은 바람직하게 파워 반도체, 예컨대 트랜지스터, IGBT, 다이오드, FET, 바이폴라 트랜지스터, 사이리스터, TRIAC, 또는 저항, 초크 또는 트랜스포머와 같은 높은 전력 손실을 가진 다른 소자들이다. 상기 소자들은 또한 높은 열 방출을 가진 클록 제어된 소자들, 예컨대 프로세서 또는 컨트롤러일 수 있다. 본 발명은 특히 자동차 분야에서 제어 회로, 출력단 또는 드라이버 회로에, 예컨대 엔진 제어부 또는 전기 구동 장치 제어부용으로 사용된다.
본 발명은 전기 회로의 제조 방법을 제공하며, 이 방법에서는 먼저 제 1 도체 층 및 제 2 도체 층 그리고 유전체를 가진 조립식 기판이 제공된다. 기판은 제 1 도체 층과 제 2 도체 층 사이에 배치된다. 제 1 도체 층은 제 2 도체 층보다 수 배 더 두껍다. 수 배는 1.2 내지 350 또는 바람직하게는 3 - 100 일 수 있고, 일반적으로 실수이다. 적어도 냉각될 부품이 조립식 기판의 제 1 도체 층 상에 조립된다. 상기 부품과 제 1 도체 층 사이의 열 전달 접속은 조립에 의해 형성된다. 부품과 제 1 도체 층은 직접 접촉에 의해, 바람직하게는 직접적인 물리적 접촉 및/또는 재료 접속, 예컨대 얇은 납땜 층이 직접 접촉을 형성하는 납땜 접속에 의해 서로 직접 접속된다. 특정 실시예들은 열 전도 재료의 얇은 층(즉, 열 전도 페이스트 또는 열 전도 패드)을 통한 접촉이 제공되는 것을 필요로 할 수 있다. 상기 접촉에 의한 높은 열 전도로 인해, 전술한 접촉이 직접 접촉으로 간주될 수 있다.
본 발명의 특별한 관점에 따라, 조립식 기판이 제 1 도체 층, 유전체 및 제 2 도체 층의 (바람직하게는 진공 하에서) 서로 결합된 스택으로서 제공된다. 간단히 구현되는 변형예에서, 기판은 소위 금속 코어 인쇄 회로 기판으로서 제공되고, 다른 명칭 IMS(isolated metal substrate), 절연된 금속 기판, 또는 (진공 하에서) 적층된 인쇄 회로 기판를 가진 금속 캐리어라고도 한다. 이러한 IMS는 충분히 공지되어 있고 대량으로 적은 코스트로 제조된다. 이들은 본 발명에 따른 회로 또는 본 발명에 따른 방법에 대한 출발 재료로서 사용된다. 소자들이 더 얇은 제 2 층 상에 조립되는 통상의 사용 대신에, 본 발명에서는 냉각될 소자들이 더 두꺼운 도체 층 상에 조립됨으로써, 상기 층은 열을 방해 없이 제 1 도체 층의 전체 두께에 걸쳐 발산할 수 있다. 본 발명에 따라 통상의 사용은 유전체를 통해 점 형태 열 축적부로 여전히 발산되지 않은 열 흐름의 전달을 야기할 수 있는 것이며, 본 발명에 따라 이 단점은 소자들이 더 두꺼운 제 1 도체 층으로 조립됨으로써 극복된다. 본 발명의 주요 관점은 소자들이 더 두꺼운, 도체 층 상에 조립되는, 회전되지 않은 방식으로 통상의 IMS의 사용에 있다. 선행 기술에서 스트립 도체에도 사용된 더 얇은 층은 본 발명에 따라 히트 싱크용 접촉면으로서 사용된다.
본 발명에 따른 방법의 다른 실시예에서, 적어도 하나의 냉각될 부품의 조립은 특히 부품을 향한 제 1 도체 층의 표면 상에 제 1 도체 층을 향한 소자의 콘택의 납땜에 의해, 부품과 제 1 도체 층 사이의 전기 접촉을 형성하는 것을 포함한다. 전기 접속을 형성하기 위한 다른 방법들, 예컨대 클램핑, 플랜징 또는 나사 결합도 사용될 수 있다. 제 1의, 더 두꺼운 도체 층은 열 방출과 더불어 소자들의 전기 콘택팅을 위해 사용된다. 따라서, 예컨대 납땜 접속에 의해, 제 1 도체 층을 가압하는 콘택 또는 본딩에 의해 제 1 도체 층과의 전기 접속이 형성될 수 있다. 특히, 제 1 도체 층을 가압하도록 또는 부품의 상부 접촉면을 가압하도록 배치된 탄성 도체 스트랩이 사용될 수 있다.
또한, 기판의 전체 두께에 걸친 개별 기판 섹션의 분리에 의해 적어도 하나의 부품의 조립 전 또는 후에 기판이 구조화된다. 따라서, 기판은 구체적으로 분리된 개별 기판 섹션들로 세분된다. 상기 조치에 의해, 스트립 도체에 의해 제공되는 바와 같이, 개별 전기 접속이 가능하다. 따라서, 기판 섹션과 전기 접촉 인터페이스 또는 추가 기판 섹션 사이의 전기 접속이 형성된다. 접속은 상기 조치에 의해 제공되고, 특히 납땜된 또는 스프링 콘택 내에 지지된 스트립에 의해 제공되고, 상기 스트랩은 기판 섹션의 제 1 도체 층 또는 부품의 상부 콘택을 접촉시키고, 또한 전기 인터페이스의 접촉점 또는 제 1 도체 층 또는 추가 기판 섹션의 부품의 상부 콘택과 동일한 방식으로 접속된다. 기판 섹션들의 적어도 하나가 적어도 하나의 부품을 지지한다.
적어도 하나의 부품과 전기 접촉 인터페이스 사이에 또는 상기 부품과 상기 제 1 도체 층 상에 조립된 추가 부품 사이에 전기 접속이 적어도 하나의 도체의 본딩에 의해, 납땜에 의해 또는 도체, 특히 금속 브릿지의 납땜에 의해 형성될 수 있다. 접촉 인터페이스는 외부 콤포넌트의 접속을 위한 전기 인터페이스에 상응한다.
또한, 기판의 적어도 일부 및 적어도 하나의 부품이 성형되는 방법이 제공될 수 있다(특히 사출 성형 방법에 의해 사출 가능한 플라스틱 내로 매립에 의해). 이는 특히 기판 섹션들이 사용되는 경우 제공되고, 기판 섹션들은 적어도 하나의 부품의 조립 후에 성형된다. 본 발명에 따른 회로는 이 관점에 따라 주조 물질을 포함하고, 상기 주조 물질 내에 기판의 적어도 일부(특히 제 1 층) 및 적어도 하나의 부품이 매립된다. 기판(섹션)과 전기 인터페이스 사이의 또는 기판 섹션들 사이의 접속이 사용되면, 이들은 바람직하게 성형된다.
기판의 개별 기판 섹션은 스탬핑, 소잉, 절삭, 레이저 분리 또는 스크라이빙(바람직하게는 양면) 및 밀링에 의해 서로 분리된다. 대안으로서 또는 이와 조합해서, 히트 싱크가 제공되고, 상기 히트 싱크 상에 개별 기판 섹션들이 조립된다. 조립에 의해 기판의 제 2 도체 층과 히트 싱크 사이의 열 전달 접속이 형성된다. 히트 싱크는 금속 판에 의해 제공될 수 있고, 상기 금속 판에 회로의 몇몇 또는 모든 기판 섹션들이 배치된다. 열 전달 접속은 제 2 도체 층과 히트 싱크 사이의 직접 접촉에 의해 제공된다(경우에 따라 열 전도 페이스트로 이루어진 층에 의해 지원). 히트 싱크는 열 흡수를 위한 접촉면을 포함하는 냉각 핑거를 가진 히트 싱크에 의해 제공될 수 있다. 제 2 도체 층은 상기 핑거와 열 전달 방식으로 접속된다.
대안적 실시예에서, 전체 기판이 아니라 제 1 도체 층만이 구조화되고, 즉 서로 전기적으로 분리된 섹션으로 예컨대 밀링에 의해 또는 조립식 기판의 제공에 의해 세분되고, 상기 기판은 이미 구조화된 제 1 도체 층을 포함한다. 제 1 도체 층의 개별 섹션들은 유전체 및 제 2 도체 층에 의해 서로 고정 위치로 배치된다. 구조화가 회로에 의존할 수 있기 때문에, 이 변형예는 특히 동일한(동일한 방식의) 회로의 대량 생산을 위해 제공된다.
다른 실시예에 따라, 제 2 도체 층의 가장자리 영역이 특히 에칭 또는 밀링에 의해 제거된다. 가장자리 영역에서 제 2 도체 층은 그 전체 두께에 걸쳐 제거된다. 이로 인해, 가장자리 영역 내에 제 2 도체 층에 대한 유전체의 돌출부가 형성된다. 본 발명에 따른 회로는 동일한 방식으로 가장자리 영역을 포함하고, 상기 가장자리 영역에서 유전체는 측면으로 제 2 도체 층을 지나 돌출함으로써, 돌출부를 형성한다. 이는 제 1 도체 층과 제 2 도체 층(또는 히트 싱크)의 확실한 전기적 분리를 위해 사용된다.
다른 실시예에 따라, 조립식 기판은 예컨대 상기 기판 제조 방법의 최종 제어의 범주에서 전기적 브레이크다운 강도가 측정된 기판으로서 제공되고, 상기 기판 제조 방법의 최종 제품은 본 발명에 따라 사용되는 기판이다. 이로 인해, 본 발명에 따른 제조 방법의 불량률이 줄어든다. 대안으로서, 기판의 제공은 제 1 및 제 2 도체 층 사이에 테스트 전압의 인가에 의해 브레이크다운 강도의 결정 및 바람직하게는 부품의 조립 전에 측정 전류의 검출을 포함할 수 있다. 이로 인해, 층 구성이 전기 회로의 제조 동안 이미 테스트될 수 있고, 결함을 가진 기판은 부품의 조립 전에(주조 전에) 폐기된다. 이로 인해, 불량에 의한 코스트가 줄어든다.
본 발명은 또한 전기 회로에 의해 구현된다. 회로의 특징들은 전술한 또는 전술한 조치에 의해 나타나는 회로 컴포넌트의 해당 특징에 상응한다. 이는 특히 기판, 소자, 기판 섹션 등에 적용된다. 본 발명에 따른 전기 회로는 조립식 기판을 포함하고, 상기 기판은 제 1 및 제 2 도체 층 그리고 그 사이에 놓인 유전체로 제조된다. (장착된 컴포넌트에서 유지될 수 없는 제조 파라미터 하에서) 미리 제조에 의해, 기판은 높은 열 전도성 및 탄성을 갖는다. 또한, 소자들(기판의 제조 파라미터에 속하지 않기 때문에)이 압력 또는 열 부하에 의해 손상되지 않는다. 제 1 도전 층은 제 2 도전 층보다 수 배 더 두껍다. 회로는 또한 적어도 하나의 냉각될 부품을 포함하고, 상기 부품은 제 1 도체 층 상에 조립된다. 부품과 제 1 도체 층 사이에 열 전달 접속이 바람직하게는 납땜 접속, 즉 부품과 제 1 도체 층 사이에 얇은 납땜 층에 의해 제공되는 직접 접촉에 의해 제공된다. 직접 접촉은 특히 직접적인 물리적 접촉에 의해 형성될 수 있다. 대안으로서, 접촉이 열 전도 층을 제공하는 열 페이스트에 의해 지원될 수 있다. 직접 접촉은 부품과 제 1 도체 층 사이의 높은 열 전달을 제공한다.
본 발명에 따른 전기 회로의 실시예에서 기판은 다수의 개별적인, 별도의 기판 섹션으로 분할된다. 기판 섹션의 적어도 2개에 적어도 하나의 냉각될 부품이 배치된다. 기판 섹션들은 히트 싱크 상에 고정된다. 이는 기판 섹션의 제 2 도체 층과 열 전달 방식으로 접속된다(바람직하게는 직접 접촉을 통해, 경우에 따라 열 전도 페이스트에 의해 지원). 기판 섹션들 및 적어도 하나의 부품은 주조 물질 내에 매립된다. 주조 물질은 전기 절연 플라스틱 재료, 바람직하게는 사출 성형 가능한 플라스틱 재료로 이루어진다. 기판 섹션들을 서로 및/또는 기판 섹션을 접촉 인터페이스(전술한 바와 같은)와 접속하기 위해, 전술한 바와 같이 전기 접속부들(금속 브릿지, 납땜 접속부, 본딩 접속부 또는 이들의 조합)이 회로 내에 제공될 수 있다.
대안으로서, 제 1 도체 층이 서로 전기적으로 분리되는 섹션들로 세분될 수 있다. 섹션들은 유전체와 기계적으로 고정 접속된다. 제 1 도체 층은 리드 프레임의 형태로 유전체 및 제 2 도체 층과 함께 형성될 수 있다.
본 발명에 의해, 더 간단하고 더 경제적인 생산을 가능하게 하고 증가된 열 방출을 가능하게 하는 전기 회로 및 그 제조 방법이 제공된다.
도 1은 본 발명에 따른 전기 회로의 단면도.
도 1에 도시된 본 발명에 따른 회로는 기판(10)을 포함하고, 상기 기판은 2개의 섹션(12, 14)으로 분할된다. 기판은 제 1 도체 층(20), 층 형태의 유전체(22), 및 제 2 도제 층(24)을 포함한다. 제 1 도체 층(20) 상에 소자들(30, 32, 34)이 납땜 접속에 의해 조립된다. 모든 섹션의 제 2 도체 층(24)은 납땜 접속을 통해 금속판(40) 형태의 공통 히트 싱크 상에 고정되고, 각각의 섹션에 대해 하나의 납땜 접속(42)이 제공된다. 대안적 열전달 접속부(42)는 열 전도 접착제로 이루어진 층 형태의 전기 절연, 열 전도 접속부일 수 있다.
제 2 도체 층(24)은 유전체에 대해 언더컷되므로, 돌출부(50)가 제공된다.
각각의 소자들(30-34)은 상부 및 하부 접촉면을 갖는다. 하부 접촉면(31)은 직접 제 1 도체 층(20) 상에 납땜됨으로써, 상기 도체 층과 열전달 접속이 제공된다. 소자들(32-34)의 상부 접촉면들(31')은 금속으로 이루어진 접촉 브릿지를 통해 접속된다. 접촉 브릿지(60)는 부품(30)의 상부 콘택(31')을 부품(32)의 상부 콘택(31')과 접속한다. 2개의 부품들(30, 32)은 기판(10)의 상이한 섹션들(12, 14) 상에 제공된다. 파선으로 도시된 접촉 브릿지(62)는 부품(30)의 상부 접촉면(31')을 부품(32)의 상부 접촉면(31')과 접속하고, 상기 2개의 부품(30) 및 (32)은 기판(10)의 동일한 섹션(14)에 제공된다. 부품들(32 및 34)의 하부 콘택(31)이 전기적으로 액티브하면, 상기 콘택들은 제 1 도체 층(20)을 통해 그리고 부품(32)의 하부 콘택(31)과 섹션(14)의 제 1 도체 층(22) 사이의 납땜 접속을 통해 서로 접속된다.
추가의 전기 접속은 소자(34)의 상부 콘택(31')을 접촉 인터페이스(70)와 접속시키는 접촉 브릿지(64; 점선 표시)에 의해 이루어진다. 접촉 브릿지(64)는 (회로의 다른 접촉 브릿지와 같이) 납땜 접속을 통해 각각의 접촉 면과 접속될 수 있거나 또는 탄성을 가질 수 있고, 도시되지 않은 소자에 의해 하부로 기판을 향해 가압되며, 결과하는 프레스 접촉을 통해 접촉 면과 접속될 수 있다. 접촉 인터페이스(70)는 브릿지의 콘택팅을 위한 접촉 면(71)을 가지며, 외부 컴포넌트(센서, 파워 서플라이....)의 접속을 위해 회로의 외부면을 통해 연장된다. 또한, 소자들은 제어 입력부들(도시되지 않음)을 포함하고, 상기 제어 입력부들은 특히 본딩 접속부(도시되지 않음)를 통해 접촉된다. 도 1에 도시된 전기 접속부(접촉 브릿지 60-66)는 고전류 접속부이며, 상기 고전류 접속부는 특히 그 횡단면(및 그 재료, Cu 또는 Al)을 통해 파워 전류를 전송하도록 설계된다. 끝으로, 추가 전기 접속은 기판(10)의 섹션(14)의 제 1 도체 층(20) 상에 직접 접속된 접촉 면을 가진 접촉 브릿지(66) 형태로 이루어진다. 접촉 브릿지는 납땜 접속을 통해 제 1 도체 층(20)과 접속될 수 있다.
회로는 주조 재료(80) 내에 매립되고, 접촉 인터페이스(70)와 접촉 브릿지(66)(및 금속 판(40))를 제외하고, 모든 컴포넌트가 주조 재료(80)에 의해 매립된다. 접촉 인터페이스(70) 및 접촉 브릿지(66)는 회로 즉, 주조 재료의 외부면을 통해 돌출한다. 또한, 금속 판(40)은 주조 재료에 의해 커버되지 않는 하부면을 갖는다. 반대편 상부면 상에 나머지 회로 컴포넌트가 배치된다.
도 1에 따른 회로의 제조시 먼저 기판(10)이 제공되고, 상기 기판은 섹션(12 및 14)을 형성하기 위해 절단된다. 소자들은 기판 상에 고정되며(절삭 전에 또는 바람직하게는 후에), 기판은 이미 섹션으로 분할되어, 섹션용 결합된 캐리어로서 사용되는 금속 판(4) 상에 고정된다. 또한, 접촉 브릿지들(60-66) 및 접촉 인터페이스(70)는 부품들 또는 제 1 도체 층과 함께 고정된다. 부품들(30-34), 접촉 브릿지들(60-66) 및 접촉 인터페이스(70)는 납땜에 의해 고정된다. 부품들(30-34), 접촉 브릿지들(60-66) 및 접촉 인터페이스(70)의 고정 후에 회로는 주조 재료(80) 내로 삽입된다. 또한, 금속 판(40)은 열 전도 페이스트 또는 열 전도 접착제(42)에 의해 제 2 도체 층(24)에 열 전도 접속된다. 금속판(40)은 이 경우 히트 싱크를 형성한다. 바람직하게는 금속판이 제 2 도체 층에 열 전도 접속된 후에 성형이 실시된다. 성형 동안 접촉 브릿지(66) 및 접촉 인터페이스(70)의 외부 영역(즉, 회로의 추후 외부면으로부터 연장된 영역)은 재료가 성형된 몰드 내에서 주조되지 않는다. 대안으로서, 상기 영역은 주조 후에 노출될 수 있다.
10 기판
12, 14 기판 섹션
20, 24 도체 층
22 유전체
30-34 부품
40 히트 싱크
42 열 전도 접속부
50 돌출부
60-64 금속 브릿지
70 접촉 인터페이스

Claims (10)

  1. 제 1 및 제 2 도체 층(20, 24) 그리고 상기 제 1 도체 층과 제 2 도체 층 사이에 제공된 유전체(22)를 포함하며, 상기 제 1 도체 층(20)은 상기 제 2 도체 층(24)보다 수 배 더 두꺼운, 조립식 기판(10)을 제공하는 단계; 및 냉각될 적어도 하나의 부품(30 - 34)을, 상기 부품과 상기 제 1 도체 층 사이의 열전달 접속을 형성하면서, 상기 조립식 기판의 상기 제 1 도체 층(20) 상에 조립하는 단계를 포함하는 전기 회로의 제조 방법.
  2. 제 1 항에 있어서, 상기 조립식 기판(10)이 상기 제 1 도체 층(20), 상기 유전체(22) 및 상기 제 2 도체 층(24)의 진공 하에서 서로 접속된 스택으로서, 금속 코어-인쇄 회로 기판 또는 절연된 금속 기판, IMS로서 또는 진공 하에서 적층된 인쇄 회로 기판을 가진 금속 캐리어로서 제공되는 것을 특징으로 하는 전기 회로의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 냉각될 적어도 하나의 부품(30 - 34)의 조립은 특히 상기 제 1 도체 층을 향한 소자의 콘택을 상기 부품을 향한 상기 제 1 도체 층의 표면 상에 납땜함으로써, 상기 부품(30 - 34)과 상기 제 1 도체 층(20) 사이의 전기 접촉을 형성하는 것을 포함하는 것을 특징으로 하는 전기 회로의 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 기판(10)이 상기 적어도 하나의 부품(30 - 34)의 조립 전 또는 조립 후에, 상기 기판의 전체 두께에 걸쳐 개별 기판 섹션들(12, 14)의 분리에 의해 구조화되고, 상기 기판 섹션들 중 적어도 하나는 적어도 하나의 부품을 지지하고, 기판 섹션(14)과 전기 접촉 인터페이스(70) 또는 다른 기판 섹션(12) 사이의 전기 접속이 형성되고, 상기 기판 섹션들은 상기 적어도 하나의 부품의 조립 후에 성형되는 것을 특징으로 하는 전기 회로의 제조 방법.
  5. 제 4 항에 있어서, 상기 개별 기판 섹션들(12, 14)이 스탬핑, 소잉, 절삭, 레이저 분리 또는 스크라이빙 및 밀링에 의해 서로 분리되고, 또한 히트 싱크(40)가 제공되고, 상기 히트 싱크 상에 개별 기판 섹션들이 상기 기판의 상기 제 2 도체 층(24)과 상기 히트 싱크(40) 사이의 열 전달 접속부(42)를 형성하면서 조립되는 것을 특징으로 하는 전기 회로의 제조 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 적어도 하나의 부품(30 - 34)과 전기 접촉 인터페이스(70) 사이에 또는 상기 부품(32)과 상기 제 1 도체 층 상에 조립된 다른 부품(34) 사이에 전기 접속이 적어도 하나의 도체의 본딩에 의해, 납땜에 의해 또는 도체, 특히 금속 브릿지(60 - 64)의 납땜에 의해 형성되는 것을 특징으로 하는 전기 회로의 제조 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 제 2 도체 층의 가장자리 영역이 특히 에칭 또는 밀링에 의해 제거되고, 상기 제 2 도체 층(24)에 대한 상기 유전체(22)의 돌출부(50)가 상기 가장자리 영역에 형성되는 것을 특징으로 하는 전기 회로의 제조 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서, 상기 조립식 기판(10)이 측정된 전기 브레이크다운 강도를 가진 기판(10)으로서 제공되거나, 또는 상기 기판의 제공은 상기 제 1 및 제 2 도체 층 사이에 테스트 전압의 인가에 의해 브레이크다운 강도의 결정 및 측정 전류의 검출을 포함하는 것을 특징으로 하는 전기 회로의 제조 방법.
  9. 제 1 및 제 2 도체 층(20, 24) 그리고 그 사이에 놓인 유전체(22)로 제조된 조립식 기판(10) 및 냉각될 적어도 하나의 부품(30 - 34)을 포함하고, 상기 제 1 도체 층(20)은 상기 제 2 도체 층(24)보다 수배 더 두껍고, 상기 부품은 상기 제 1 도체 층(20) 상에 조립되고, 상기 부품(30 - 34)과 상기 제 1 도체 층(20) 사이에 열 전달 접속이 제공되는, 전기 회로.
  10. 제 9 항에 있어서, 상기 기판(10)이 다수의 개별적인, 분리된 기판 섹션들(12, 14)로 분할되고, 상기 기판 섹션들 중 적어도 2개에 냉각될 적어도 하나의 부품(30 - 34)이 배치되고, 상기 기판 섹션들은 히트 싱크(40) 상에 고정되며, 상기 히트 싱크는 상기 기판 섹션들의 제 2 도체 층(24)과 열 전달 방식으로 접속되고, 상기 기판 섹션들(12, 14) 및 적어도 하나의 부품(30 - 34)이 주조 물질(80) 내에 매립되는 것을 특징으로 하는 전기 회로.
KR1020137004469A 2010-08-25 2011-07-13 전기 회로의 제조 방법 및 전기 회로 KR20130136439A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102010039728A DE102010039728A1 (de) 2010-08-25 2010-08-25 Verfahren zur Herstellung einer elektrischen Schaltung und elektrischen Schaltung
DE102010039728.8 2010-08-25
PCT/EP2011/061979 WO2012025294A1 (de) 2010-08-25 2011-07-13 Verfahren zur herstellung einer elektrischen schaltung und elektrischen schaltung

Publications (1)

Publication Number Publication Date
KR20130136439A true KR20130136439A (ko) 2013-12-12

Family

ID=44630288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137004469A KR20130136439A (ko) 2010-08-25 2011-07-13 전기 회로의 제조 방법 및 전기 회로

Country Status (7)

Country Link
US (1) US20130148307A1 (ko)
EP (1) EP2609620B1 (ko)
JP (1) JP5882325B2 (ko)
KR (1) KR20130136439A (ko)
CN (1) CN103069565A (ko)
DE (1) DE102010039728A1 (ko)
WO (1) WO2012025294A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI755470B (zh) * 2018-01-16 2022-02-21 優顯科技股份有限公司 導電薄膜、光電半導體裝置及其製造方法
JP7147502B2 (ja) 2018-11-19 2022-10-05 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62287676A (ja) * 1986-06-06 1987-12-14 Kobe Steel Ltd Ａ１板にセラミツクス溶射したｌｅｄ用基板
JPH02114943U (ko) * 1989-02-28 1990-09-14
JPH08111491A (ja) * 1994-10-12 1996-04-30 Toshiba Corp 半導体装置
JPH08124984A (ja) * 1994-10-19 1996-05-17 Mitsubishi Materials Corp シリコンウェーハの表面近傍に存在する八面体状酸素析出物の推定方法
JP3512977B2 (ja) * 1996-08-27 2004-03-31 同和鉱業株式会社 高信頼性半導体用基板
DE19927046B4 (de) * 1999-06-14 2007-01-25 Electrovac Ag Keramik-Metall-Substrat als Mehrfachsubstrat
JP2003168769A (ja) * 2001-11-30 2003-06-13 Mitsubishi Electric Corp 電力用半導体装置
EP1324386B1 (de) * 2001-12-24 2011-06-15 ABB Research Ltd. Halbleitermodul und Verfahren zum Herstellen eines Halbleitermoduls
JP3740116B2 (ja) * 2002-11-11 2006-02-01 三菱電機株式会社 モールド樹脂封止型パワー半導体装置及びその製造方法
JP4362597B2 (ja) * 2003-05-30 2009-11-11 Ｄｏｗａメタルテック株式会社 金属−セラミックス回路基板およびその製造方法
EP1518847B1 (en) * 2003-09-29 2013-08-28 Dowa Metaltech Co., Ltd. Aluminum/ceramic bonding substrate and method for producing same
JP3988735B2 (ja) * 2004-03-15 2007-10-10 日立金属株式会社 半導体装置及びその製造方法
JP4595665B2 (ja) * 2005-05-13 2010-12-08 富士電機システムズ株式会社 配線基板の製造方法
WO2007026547A1 (ja) * 2005-08-29 2007-03-08 Hitachi Metals, Ltd. 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法
JP4450230B2 (ja) * 2005-12-26 2010-04-14 株式会社デンソー 半導体装置
JP5076440B2 (ja) * 2006-10-16 2012-11-21 富士電機株式会社 半導体装置及び半導体装置の製造方法
WO2008069343A1 (ja) * 2006-12-05 2008-06-12 Sumitomo Bakelite Company Limited 半導体パッケージ、コア層材料、ビルドアップ層材料および封止樹脂組成物
JP4531087B2 (ja) * 2007-11-19 2010-08-25 三菱電機株式会社 電力用半導体装置
JP5206102B2 (ja) * 2008-05-08 2013-06-12 トヨタ自動車株式会社 半導体装置
US8237260B2 (en) * 2008-11-26 2012-08-07 Infineon Technologies Ag Power semiconductor module with segmented base plate

Also Published As

Publication number Publication date
CN103069565A (zh) 2013-04-24
US20130148307A1 (en) 2013-06-13
EP2609620A1 (de) 2013-07-03
EP2609620B1 (de) 2020-05-13
DE102010039728A1 (de) 2012-03-01
WO2012025294A1 (de) 2012-03-01
JP5882325B2 (ja) 2016-03-09
JP2013536585A (ja) 2013-09-19

Similar Documents

Publication Publication Date Title
US6690087B2 (en) Power semiconductor module ceramic substrate with upper and lower plates attached to a metal base
JP5374831B2 (ja) 複数の半導体チップおよび電子部品を備える２枚の基板を有するパワーエレクトロニックパッケージ
JP4635564B2 (ja) 半導体装置
JP6764807B2 (ja) 半導体モジュール
US11239123B2 (en) Semiconductor module, semiconductor device, and vehicle
US10763244B2 (en) Power module having power device connected between heat sink and drive unit
US20080054425A1 (en) Power electronic package having two substrates with multiple electronic components
JP2011114176A (ja) パワー半導体装置
WO2007026944A1 (ja) 回路装置およびその製造方法
KR100536115B1 (ko) 전력 반도체장치
JP2009536458A (ja) 半導体モジュール及びその製造方法
US9437508B2 (en) Method for manufacturing semiconductor device and semiconductor device
JP2016181536A (ja) パワー半導体装置
CN117043945A (zh) 功率半导体模块和制造方法
JP3935381B2 (ja) 両面電極半導体素子を有する電子回路装置及び該電子回路装置の製造方法
CN116259594A (zh) 半导体装置及半导体装置的制造方法
US20160329260A1 (en) Electronic device including a metal substrate and a semiconductor module embedded in a laminate
CN111354710B (zh) 半导体装置及其制造方法
KR20130136439A (ko) 전기 회로의 제조 방법 및 전기 회로
JP2000183281A (ja) 半導体装置及びその製造方法
US20050167696A1 (en) Silicon nitride insulating substrate for power semiconductor module
JP2004048084A (ja) 半導体パワーモジュール
JP4961314B2 (ja) パワー半導体装置
US20240194576A1 (en) Power module for a vehicle
CN111312678A (zh) 功率半导体模块和用于制造功率半导体模块的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application