CN116259594A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN116259594A
CN116259594A CN202211327562.8A CN202211327562A CN116259594A CN 116259594 A CN116259594 A CN 116259594A CN 202211327562 A CN202211327562 A CN 202211327562A CN 116259594 A CN116259594 A CN 116259594A
Authority
CN
China
Prior art keywords
hole
semiconductor device
cooling body
conductor layer
screw
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211327562.8A
Other languages
English (en)
Inventor
堀元人
池田良成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN116259594A publication Critical patent/CN116259594A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4018—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by the type of device to be heated or cooled
    • H01L2023/4031—Packaged discrete devices, e.g. to-3 housings, diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/405—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4062—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to or through board or cabinet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4068—Heatconductors between device and heatsink, e.g. compliant heat-spreaders, heat-conducting bands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4075—Mechanical elements
    • H01L2023/4087—Mounting accessories, interposers, clamping or screwing parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供抑制与半导体装置隔着导体层的连接相伴的质量的降低的半导体装置及半导体装置的制造方法。半导体模块具备导体层、导体层上的绝缘板、绝缘板上的电路图案层以及电路图案层上的半导体芯片。导体层具有第一贯通孔。绝缘板在与第一贯通孔相对的部位具有开口尺寸比第一贯通孔大的第二贯通孔。电路图案层在与第二贯通孔相对的部位具有开口尺寸比第二贯通孔大的开口部。在与冷却体连接时，在导体层与冷却体之间设置热传导介质，通过插通于开口部、第二贯通孔以及第一贯通孔而与螺纹安装孔螺合的螺纹部件，向冷却体侧按压第二贯通孔内的、导体层的第一贯通孔的周围。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及半导体装置及半导体装置的制造方法。
背景技术
已知有如下技术：一种树脂密封型半导体装置，其在具有金属基座、金属基座的上方的绝缘层、金属基座的更上方的导电图案的金属绝缘板的一部分，设置有螺纹固定于外部翅片的安装孔，在该金属绝缘板的导电图案上安装有半导体芯片，并且通过树脂材料对其安装侧表面进行外包，在树脂材料设置有到达金属绝缘板的安装孔且直径比安装孔大的孔(专利文献1)。
此外，已知有如下技术：一种电子装置，其具备：将形成有晶体管电路的管芯(ペレット)进行键合的头部、以及由该头部的上表面的密封部及下表面的绝缘板部构成的树脂密封封装体，在树脂密封封装体和头部开设有贯通树脂密封封装体和头部的安装孔，在该安装孔中插通有自攻螺纹部件并将其拧入散热板等，从而固定电子装置(专利文献2)。
此外，已知有如下技术：绝缘电路基板在一侧表面设置有金属层，在另一侧表面设置有接合半导体芯片的电路层，该一侧表面翘曲成凹曲面状，将绝缘电路基板以使其凹曲面状的表面与散热体的抵接面相对的方式隔着润滑脂载置，在穿设于绝缘电路基板的最突出部的贯通孔中贯通安装螺钉而与散热体的内螺纹部拧紧，按压最突出部的电路层而将绝缘电路基板压接于散热体的抵接面(专利文献3)。
此外，已知有如下技术：电路装置具有覆盖电路基板的上表面的整个区域的绝缘层、形成于绝缘层的表面的导电图案、安装于导电图案的预定部位的半导体元件等、以及以使电路基板的上表面的一部分露出的方式密封半导体元件等的密封树脂，通过将螺钉插入设置于露出的所述一部分的贯穿孔而进行按压，从而将电路装置安装于散热器，(专利文献4、5)。在此，已知有如下技术：在按压时，使插入贯通孔的螺钉的头部与残留于从密封树脂露出的电路基板的露出区域的绝缘层接触，或者使插入贯通孔的螺钉的头部与以包围贯通孔的方式呈圆环状残留于露出区域的绝缘层或导电图案接触，或者使插入贯通孔的螺钉的头部与遍及露出区域的整个区域地去除绝缘层及导电图案而得的去除区域接触(专利文献4、5)。
此外，已知有如下技术：在功率半导体模块的中央设置有贯通孔，在该贯通孔插通有螺栓，并将散热翅片紧固于功率半导体模块，所述功率半导体模块利用环氧树脂材料对在表面背面贴附有铜箔的绝缘基板和搭载于其上的半导体芯片进行模塑(专利文献6)。
此外，已知有如下技术：在半导体装置的中央设置有贯通孔，在该贯通孔插通有螺钉，将半导体装置安装于冷却体，该半导体装置具备带导电图案的绝缘基板、搭载于绝缘基板上的半导体芯片、与带导电图案的绝缘基板相对地设置的梁部、以及具有弹性的密封树脂。(专利文献7)。
现有技术文献
专利文献
专利文献1：日本特开昭62-88347号公报
专利文献2：日本特开昭64-1261号公报
专利文献3：日本特开2004-288828号公报
专利文献4：日本特开2010-10568号公报
专利文献5：日本特开2010-34346号公报
专利文献6：国际公开第2013/146212号小册子
专利文献7：国际公开第2014/013883号小册子
发明内容
技术问题
然而，作为将半导体装置与散热基座等冷却体连接的方法，已知有使用烧结材料和/或焊料这样的接合材料的方法，其中，所述半导体装置具有如下结构：具备导体层、导体层上的绝缘板以及绝缘板上的电路图案层的绝缘电路基板，并且在该电路图案层上搭载有半导体芯片。例如，在绝缘电路基板的导体层与冷却体之间配置有烧结银、烧结铜等烧结材料，进行加热及加压，从而导体层与冷却体通过烧结材料而连接。或者，在绝缘电路基板的导体层与冷却体之间配置焊料，进行加热，从而导体层与冷却体通过焊料连接。
但是，在这样使用烧结材料和/或焊料这样的接合材料将绝缘电路基板的导体层与冷却体连接的方法中，根据包含绝缘电路基板的半导体装置的结构，由于在连接时进行的加热、加压，有可能产生绝缘电路基板的电路图案层与搭载于该电路图案层的半导体芯片之间的接合材料的再熔融、半导体装置的结构部件的损伤、结构部件间的分离等，导致半导体装置的质量降低。
在一个方面，本发明的目的在于，抑制与半导体装置的隔着导体层的连接相伴的质量的降低。
技术方案
在一个方式中，提供一种半导体装置，其具备：导体层，其具有第一贯通孔；绝缘板，其配置在所述导体层上，且在与所述第一贯通孔相对的部位具有开口尺寸比所述第一贯通孔的开口尺寸大的第二贯通孔；电路图案层，其配置在所述绝缘板上，且在与所述第二贯通孔相对的部位具有开口尺寸比所述第二贯通孔的开口尺寸大的开口部；以及半导体芯片，其搭载在所述电路图案层上。
此外，在一个方式中，提供一种半导体装置的制造方法，具备：准备绝缘电路基板的工序；以及在电路图案层上搭载半导体芯片的工序，其中，所述绝缘电路基板包括：导体层，其具有第一贯通孔；绝缘板，其配置在所述导体层上，且在与所述第一贯通孔相对的部位具有开口尺寸比所述第一贯通孔的开口尺寸大的第二贯通孔；所电路图案层，其配置在所述绝缘板上，且在与所述第二贯通孔相对的部位具有开口尺寸比所述第二贯通孔的开口尺寸大的开口部。
发明效果
在一个方面，能够抑制与半导体装置隔着导体层的连接相伴的质量的降低。
附图说明
图1是对第一实施方式的半导体模块的一例进行说明的图。
图2是对第一实施方式的绝缘电路基板的一例进行说明的图。
图3是第一实施方式的绝缘电路基板的一例的各层的分解图。
图4是示出第一实施方式的半导体模块的结构例的图。
图5是对第二实施方式的半导体装置的一例进行说明的图(其1)。
图6是对第二实施方式的半导体装置的一例进行说明的图(其2)。
图7是对第三实施方式的半导体装置的一例进行说明的图(其1)。
图8是对第三实施方式的半导体装置的一例进行说明的图(其2)。
图9是对第四实施方式的半导体装置的一例进行说明的图(其1)。
图10是对第四实施方式的半导体装置的一例进行说明的图(其2)。
图11是对第五实施方式的半导体模块的一例进行说明的图。
图12是对第五实施方式的半导体装置的一例进行说明的图。
图13是对第六实施方式的半导体装置的制造方法的一例进行说明的图。
符号说明
1、1a：半导体模块(半导体装置)
2A、2B、2C、2D：半导体装置
10：密封树脂
10a：第三贯通孔
20：绝缘电路基板
21：导体层
21a：第一贯通孔
21b、22b、23b：内缘
21c、22c：台面区域
22：绝缘板
22a：第二贯通孔
23：电路图案层
23a：开口部
23d：第一图案部
23e：第二图案部
23f：第三图案部
23h：第四图案部
23i：第五图案部
30：P端子
40：N端子
50：输出端子
60、61、62：控制端子
70、71、72：半导体芯片
80、81a、81b、81c、82a、82b、82c：导电部件
90、90a：冷却体
91、91a：螺纹安装孔
100：热传导介质
110A、110B、110C：垫圈
111A、111B、111C、131B：孔
120A、120B、120C：螺纹部件
121A、121B、121C：螺纹部
121Ca：第一部位
121Cb：第二部位
122A、122B、122C：头部
130B：间隔件
140：接合材料
D1、D2、D3：直径
具体实施方式
[第一实施方式]
图1是对第一实施方式的半导体模块的一例进行说明的图。在图1的(A)中示意性地示出半导体模块的一例的主要部分俯视图。在图1的(B)中示意性地示出半导体模块的一例的主要部分侧视图。在图1的(C)中示意性地示出半导体模块的一例的主要部分剖视图。图1的(C)是图1的(A)的I-I剖面示意图。
图1的(A)～图1的(C)所示出的半导体模块(也称为“半导体装置”)1是二合一(2in1)型的半导体模块的一例。半导体模块1包括密封树脂10和设置于密封树脂10的内部的绝缘电路基板20。密封树脂10使用环氧树脂等树脂材料。密封树脂10中可以含有二氧化硅等绝缘性的填料。使用烧结材料和/或焊料等接合材料140在绝缘电路基板20搭载有半导体芯片70，使用引线等导电部件80连接半导体芯片70。在绝缘电路基板20还连接有正极(P)端子30、负极(N)端子40、输出端子50以及控制端子60。P端子30、N端子40、输出端子50以及控制端子60的一端侧设置于密封树脂10的内部而与绝缘电路基板20的预定的部位连接，另一端侧被引出到密封树脂10的外部，用于半导体模块1的外部连接。
如图1的(C)所示，绝缘电路基板20包括导体层21、配置在导体层21上的绝缘板22、以及配置在绝缘板22上的电路图案层23。导体层21使用热传导性良好的材料，例如铜等金属材料。绝缘板22使用热传导性及绝缘性良好的材料，例如氧化铝、以氧化铝为主要成分的复合陶瓷、氮化铝、氮化硅等陶瓷材料。此外，绝缘板22可以使用树脂材料。电路图案层23使用导电性良好的材料，例如铜等金属材料。电路图案层23以预定的图案形状设置，从而与搭载于绝缘电路基板20的半导体芯片70等以及所连接的P端子30、N端子40、输出端子50以及控制端子60一起形成半导体模块1的预定的电路。包括这样的导体层21、绝缘板22以及电路图案层23的绝缘电路基板20例如使用DCB(Direct Copper Bonding：直接铜键合)基板、AMB(Active Metal Brazed：活性金属钎焊)基板等。
绝缘电路基板20的导体层21具有第一贯通孔21a。配置在导体层21上的绝缘板22在与导体层21的第一贯通孔21a相对的部位具有开口尺寸比第一贯通孔21a的开口尺寸大的第二贯通孔22a。配置在绝缘板22上的电路图案层23在与绝缘板22的第二贯通孔22a相对的部位具有开口尺寸比第二贯通孔22a的开口尺寸大的开口部23a。
密封树脂10被设置为，密封绝缘电路基板20的电路图案层23(以及搭载于其上的半导体芯片70等)。密封树脂10被设置为，使绝缘电路基板20的导体层21的主面(与绝缘板22侧相反的一侧的主面)露出。在密封树脂10中，在与导体层21的第一贯通孔21a(以及绝缘板22的第二贯通孔22a及电路图案层23的开口部23a)相对的部位设置有开口尺寸比第一贯通孔21a的开口尺寸大的第三贯通孔10a。密封树脂10的第三贯通孔10a的开口尺寸被设为比电路图案层23的开口部23a的开口尺寸小的开口尺寸、或者被设为比绝缘板22的第二贯通孔22a的开口尺寸小的开口尺寸。在图1的(A)以及图1的(C)中，作为一例，图示了开口尺寸比第二贯通孔22a的开口尺寸小的第三贯通孔10a。
绝缘电路基板20的第一贯通孔21a、第二贯通孔22a及开口部23a、密封树脂10的第三贯通孔10a例如被设置为位于半导体模块1的中央部。
参照图2以及图3，对上述那样的半导体模块1中使用的绝缘电路基板20进一步进行说明。
图2是对第一实施方式的绝缘电路基板的一例进行说明的图。在图2的(A)中示意性地示出绝缘电路基板的一例的主要部分俯视图。在图2的(B)及图2的(C)中示意性地示出绝缘电路基板的一例的主要部分剖视图。图2的(B)是图2的(A)的II-II剖面示意图。图2的(C)是图2的(B)的P2部放大剖视图。
此外，图3是第一实施方式的绝缘电路基板的一例的各层的分解图。在图3的(A)中示意性地示出电路图案层的主要部分分解俯视图。在图3的(B)中示意性地示出绝缘板的主要部分分解俯视图。在图3的(C)中示意性地示出导体层的主要部分分解俯视图。
如图2的(A)～图2的(C)所示，绝缘电路基板20包括导体层21、导体层21上的绝缘板22、以及绝缘板22上的电路图案层23。如图2的(A)～图2的(C)以及图3的(C)所示，在导体层21设置有具有直径D1的开口尺寸的第一贯通孔21a。如图2的(A)～图2的(C)以及图3的(B)所示，在绝缘板22设置有第二贯通孔22a，该第二贯通孔22a具有比导体层21的第一贯通孔21a大的直径D2的开口尺寸。如图2的(A)～图2的(C)以及图3的(A)所示，在电路图案层23设置有开口部23a，该开口部23a具有比绝缘板22的第二贯通孔22a大的直径D3的开口尺寸。
如图2的(A)～图2的(C)所示，导体层21的第一贯通孔21a被设置为，在俯视及剖视下被绝缘板22的第二贯通孔22a内包，在第一贯通孔21a的内缘21b与第二贯通孔22a的内缘22b之间存在导体层21的台面区域21c。如图2的(A)～图2的(C)所示，绝缘板22的第二贯通孔22a(及导体层21的第一贯通孔21a)被设置为，在俯视及剖视下被电路图案层23的开口部23a内包，在第二贯通孔22a的内缘22b与开口部23a的内缘23b之间存在绝缘板22的台面区域22c。
设置于绝缘电路基板20的导体层21的第一贯通孔21a的直径D1例如设定为，供如后述那样将绝缘电路基板20与冷却体连接时使用的螺纹部件的前端部侧的螺纹部插通、且无法供相反侧的头部插通的尺寸。
在上述那样的绝缘电路基板20的电路图案层23的预定的部位搭载有上述那样的半导体芯片70等部件。
图4是示出第一实施方式的半导体模块的结构例的图。在图4中示意性地示出半导体模块的内部结构的一例的主要部分俯视图。
在图4中，省略半导体模块1的密封树脂10的一部分的图示，示意性地图示了密封树脂10的内部结构的一例。图4所示的半导体模块1是具有二合一型的结构的半导体模块的一例。
绝缘电路基板20的电路图案层23包括第一图案部23d、第二图案部23e、第三图案部23f、第四图案部23h以及第五图案部23i。
在电路图案层23的第一图案部23d上，隔着烧结材料、焊料等接合材料(未图示)搭载有构成上臂的半导体芯片70，在此作为一例而搭载有四个半导体芯片71。在电路图案层23的第二图案部23e上，隔着烧结材料、焊料等接合材料(未图示)搭载有构成下臂的半导体芯片70，在此作为一例而搭载有四个半导体芯片72。半导体芯片71及半导体芯片72例如使用RC-IGBT(Reverse Conducting-Insulated Gate Bipolar Transistor：反向导通绝缘栅双极型晶体管)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)这样的半导体元件。MOSFET在内部具备与开关区域反向并联连接的体二极管。在使用RC-IGBT的情况下，在半导体芯片71、72内内置有反向并联连接的二极管。
半导体芯片71及半导体芯片72分别具有：设置于一侧主面(在该例中为下表面)的第一负载电极(例如正极电极)、设置于另一侧主面(在该例中为上表面)的第二负载电极(例如负极电极)及控制电极(包括与第二负载电极相等电位的感测电极)。例如，下表面的第一负载电极作为集电电极或者漏电极而发挥功能，上表面的第二负载电极作为发射电极或者源电极而发挥功能，上表面的控制电极作为栅电极而发挥功能。在第二负载电极连接有用于测定针对栅极的基准电位的辅助源极布线(MOSFET的情况)、辅助发射极布线(RC-IGBT的情况)。
上臂的半导体芯片71的下表面的第一负载电极隔着接合材料与连接有P端子30的第一图案部23d连接，上表面的第二负载电极经由导线等导电部件81a与连接有输出端子50的第二图案部23e连接。下臂的半导体芯片72的下表面的第一负载电极隔着接合材料与连接有输出端子50的第二图案部23e连接，上表面的第二负载电极经由导线等导电部件82a与连接有N端子40的电路图案层23的第三图案部23f连接。上臂的半导体芯片71的上表面的控制电极(包括感测电极)经由导线等导电部件81b与电路图案层23的第四图案部23h连接，第四图案部23h经由导线等导电部件81c与控制端子60的一部分(控制端子61)连接。下臂的半导体芯片72的上表面的控制电极(包括感测电极)经由引线等导电部件82b与电路图案层23的第五图案部23i连接，第五图案部23i经由引线等导电部件82c与控制端子60的一部分(控制端子62)连接。
在半导体模块1中，与P端子30及控制端子61连接的半导体芯片71和与N端子40及控制端子62连接的半导体芯片72串联连接，在半导体芯片71与半导体芯片72的连接节点连接有输出端子50。在半导体模块1中，从P端子30进入的电流在第一图案部23d流通，经由由控制端子61控制的上臂的半导体芯片71以及导电部件81a在第二图案部23e流通，并流向输出端子50。从输出端子50进入的电流在第二图案部23e流通，经由由控制端子62控制的下臂的半导体芯片72及导电部件82a在第三图案部23f流通，并流向N端子40。
例如，三个这样的半导体模块1彼此并联连接。与并联连接的半导体模块1的各输出端子50相连的、被串联连接的半导体芯片71与半导体芯片72之间的连接节点分别为U相、V相、W相的输出节点，与电动机等负载连接。
应予说明，在此，示例了包括构成上臂的四个半导体芯片71和构成下臂的四个半导体芯片72的半导体模块1，但半导体模块1的半导体芯片71的个数及半导体芯片72的个数并不限于此。能够在绝缘电路基板20形成有与所搭载的半导体芯片71及半导体芯片72的个数、布局相对应的图案形状的电路图案层23。
如上所述，在图1至图4所示的半导体模块1的绝缘电路基板20在导体层21设置有直径D1的第一贯通孔21a，在绝缘板22设置有比直径D1大的直径D2的第二贯通孔22a，在电路图案层23设置有比直径D2大的直径D3的开口部23a。在密封树脂10设置有第三贯通孔10a，所述第三贯通孔10a的直径比第一贯通孔21a的直径D1大，例如比直径D1大且比直径D2小。第一贯通孔21a、第二贯通孔22a、开口部23a以及第三贯通孔10a设置于彼此相对的部位。
在将半导体模块1的绝缘电路基板20与散热基座等冷却体连接时，在绝缘电路基板20的导体层21与冷却体之间存在复合物、热传导片这样的热传导介质。而且，在密封树脂10的第三贯通孔10a以及绝缘电路基板20的开口部23a、第二贯通孔22a以及第一贯通孔21a插通有螺纹部件，该螺纹部件的前端部侧与冷却体螺合。此时，绝缘电路基板20能够通过螺合于冷却体的螺纹部件的与前端部侧相反一侧的头部，将绝缘板22的第二贯通孔22a内的导体层21的第一贯通孔21a的周围(台面区域21c)向冷却体侧按压。
在半导体模块1中，由于能够不使用烧结材料、焊料等接合材料，而使用复合物、热传导片那样的热传导介质以及螺纹部件等，将绝缘电路基板20与冷却体连接，所以不需要连接时的加热、加压。由此，能够抑制将半导体芯片70(半导体芯片71及半导体芯片72)与绝缘电路基板20的电路图案层23(第一图案部23d及第二图案部23e)连接的烧结材料、焊料等接合材料140的因热而导致的再熔融、半导体芯片70以及与其连接的部件的因压力而导致的损伤、因热、压力引起的密封树脂10从半导体芯片70等的绝缘电路基板20的剥离(分离)等。此外，在使用螺纹部件进行连接时，能够通过螺纹部件按压绝缘电路基板20的导体层21，由此能够抑制在按压电路图案层23的情况下可能产生的电路图案层23的损伤、由与螺纹部件的电连接引起的不良状况、在按压绝缘板22的情况下可能产生的绝缘板22的损伤等。
根据绝缘电路基板20，可以实现能够有效地抑制与隔着导体层21与冷却体连接相伴的质量的降低的半导体模块1。
以下，将具有上述那样的结构的半导体模块1与冷却体的连接例作为第二、第三以及第四实施方式进行说明。
[第二实施方式]
图5及图6是对第二实施方式的半导体装置的一例进行说明的图。在图5中示意性地示出半导体装置的一例的主要部分分解剖视图。在图6中示意性地示出半导体装置的一例的主要部分剖视图。
在具备上述第一实施方式中所述那样的半导体模块1的半导体装置的组装(制造)中，除了半导体模块1以外，还准备图5所示那样的冷却体90、热传导介质100、垫圈110A以及螺纹部件120A。
在此，冷却体90例如使用作为散热基座、散热器等而发挥功能的金属板。冷却体90的金属板使用热传导性良好的金属材料，例如铜、铝等金属板。在冷却体90的金属板可以设置板状或针状的翅片，此外，也可以内置能够供液体或气体的制冷剂流通的流路。冷却体90配置于半导体模块1的从密封树脂10露出的导体层21侧、即导体层21的与绝缘板22侧相反的一侧。冷却体90在与导体层21的第一贯通孔21a相对的部位具有供插通于第一贯通孔21a的螺纹部件120A螺合的螺纹安装孔91。
热传导介质100配置在半导体模块1与冷却体90之间。热传导介质100例如使用复合物、热传导片那样的TIM(Thermal Interface Material：热界面材料)。热传导介质100可以预先涂覆或粘贴于半导体模块1的从密封树脂10露出的导体层21侧，也可以预先涂覆或粘贴于冷却体90的与半导体模块1的导体层21相对的面侧。热传导介质100在配置于半导体模块1与冷却体90之间时，配置于半导体模块1的导体层21的第一贯通孔21a以及冷却体90的螺纹安装孔91的周围。
垫圈110A及螺纹部件120A例如使用金属制的部件。除此以外，对于垫圈110A及螺纹部件120A，只要能够充分确保它们自身的机械强度、以及使用它们将半导体模块1与冷却体90连接时的连接强度等，则也可以使用树脂制的部件。
垫圈110A使用能够容纳于密封树脂10的第三贯通孔10a且具有能够与导体层21的第一贯通孔21a的周围(台面区域21c)抵接的外径的平垫圈。垫圈110A具有孔111A，该孔111A具有能够供插通于导体层21的第一贯通孔21a的螺纹部件120A的螺纹部121A插通的开口尺寸。
螺纹部件120A使用螺钉、螺栓或螺丝钉。螺纹部件120A具有螺纹部121A及头部122A。螺纹部121A具有能够插通于垫圈110A的孔111A及导体层21的第一贯通孔21a的直径，前端部与冷却体90的螺纹安装孔91螺合。头部122A设置于螺纹部121A的与前端部侧相反的一侧。头部122A具有比垫圈110A的孔111A大且比密封树脂10的第三贯通孔10a小的直径。即，螺纹部件120A具有能够与垫圈110A一起容纳于密封树脂10的第三贯通孔10a的尺寸的头部122A。
应予说明，在将密封树脂10的第三贯通孔10a设定为比绝缘板22的第二贯通孔22a大的开口尺寸的情况下，使用外径比绝缘板22的第二贯通孔22a的外径小的垫圈110A、以及具有直径比第二贯通孔22a小的头部122A的螺纹部件120A。
垫圈110A使用在密封树脂10的第三贯通孔10a内与绝缘板22的第二贯通孔22a内的、导体层21的第一贯通孔21a的周围(台面区域21c)抵接那样的外径的部件。螺纹部件120A使用具有能够将这样的垫圈110A向冷却体90侧按压的头部122A的部件。
在组装时，例如准备该图5所示那样的半导体模块1、冷却体90、热传导介质100、垫圈110A以及螺纹部件120A。半导体模块1和冷却体90以彼此的第一贯通孔21a与螺纹安装孔91相对的方式配置，在这样配置的半导体模块1与冷却体90之间配置热传导介质100。并且，将螺纹部件120A插通于垫圈110A的孔111A，将其螺纹部121A插通于密封树脂10的第三贯通孔10a、电路图案层23的开口部23a、绝缘板22的第二贯通孔22a以及导体层21的第一贯通孔21a。插通的螺纹部121A的前端部与冷却体90的螺纹安装孔91螺合。由此，得到图6所示那样的半导体装置2A、即、使用螺纹部件120A及垫圈110A并隔着热传导介质100将半导体模块1与冷却体90连接的半导体装置2A。
在图6所示的半导体装置2A中，插通于密封树脂10的第三贯通孔10a、电路图案层23的开口部23a、绝缘板22的第二贯通孔22a以及导体层21的第一贯通孔21a的螺纹部件120A的螺纹部121A的前端部与冷却体90的螺纹安装孔91螺合。半导体模块1的导体层21隔着垫圈110A被螺纹部件120A的头部122A向冷却体90侧按压，并隔着热传导介质100与冷却体90连接。
此时，垫圈110A在密封树脂10的第三贯通孔10a的内部与绝缘板22的第二贯通孔22a内的、导体层21的第一贯通孔21a的周围(台面区域21c)抵接。与该导体层21的第一贯通孔21a的周围抵接的垫圈110A被螺合于冷却体90的螺纹安装孔91的螺纹部件120A的头部122A向冷却体90侧按压。由此，半导体模块1通过螺纹部件120A及垫圈110A将导体层21向冷却体90侧按压，隔着热传导介质100与冷却体90连接。若使被螺纹部件120A及垫圈110A向冷却体90侧按压的导体层21的厚度比较厚，则刚性得到提高，半导体模块1的隔着导体层21的与冷却体90的连接强度得到提高。
在半导体装置2A中，半导体模块1和冷却体90不使用烧结材料、焊料等接合材料，而使用TIM那样的热传导介质100、以及螺纹部件120A及垫圈110A进行连接，因此不需要连接时的加热、加压。由此，能够抑制将半导体芯片70与电路图案层23连接的烧结材料、焊料等接合材料140的因热导致的再熔融、半导体芯片70以及与其连接的部件的因压力导致的损伤、因热、压力引起的密封树脂10从搭载有半导体芯片70等的绝缘电路基板20的剥离等。
另外，在半导体装置2A中，通过螺纹部件120A的头部122A，隔着垫圈110A，将导体层21的第一贯通孔21a的周围向冷却体90侧按压。由此，能够抑制在按压电路图案层23的情况下可能产生的电路图案层23的损伤、由与金属制的螺纹部件120A及垫圈110A的电连接引起的不良状况、在按压绝缘板22的情况下可能产生的绝缘板22的损伤等。
实现能够有效地抑制与半导体模块1隔着导体层21与冷却体90连接相伴的质量的降低的半导体装置2A。
此外，在半导体装置2A中，若螺纹部件120A及垫圈110A使用金属制的部件，则导体层21与冷却体90经由垫圈110A及螺纹部件120A而被热连接。在半导体模块1产生的热除了经由热传导介质100传导至冷却体90以外，还经由垫圈110A及螺纹部件120A传导至冷却体90。由此，能够提高来自半导体模块1的散热性，能够抑制因过热而导致的半导体模块1的损伤、性能降低。
在半导体装置2A中，若螺纹部件120A及垫圈110A使用金属制的部件，则导体层21与冷却体90经由垫圈110A及螺纹部件120A被电连接。另一方面，在半导体装置2A中，螺纹部件120A的头部122A与垫圈110A一起收容于密封树脂10的第三贯通孔10a。因此，在螺纹部件120A及垫圈110A与从密封树脂10向外部延伸的上述那样的P端子30、N端子40、输出端子50以及控制端子60之间确保足够的爬电距离(绝缘距离)。由此，能够抑制因使用金属制的螺纹部件120A及垫圈110A而导致的半导体模块1的噪声等电气不良、性能降低。
应予说明，对于螺纹部件120A及垫圈110A，能够充分确保它们自身的机械强度、以及半导体模块1与冷却体90的连接强度，并且如果不需要上述那样的螺纹部件120A及垫圈110A与冷却体90的热连接及电连接，则也能够使用树脂制的部件。
在半导体装置2A中，在半导体模块1与冷却体90的连接中，使用隔着TIM那样的热传导介质100的螺纹部件120A的拧紧的方法，不需要使用烧结材料、焊料等接合材料的情况那样的特别的设备，能够进行半导体模块1相对于各种种类、大小的冷却体90的连接。
[第三实施方式]
图7及图8是对第三实施方式的半导体装置的一例进行说明的图。在图7中示意性地示出半导体装置的一例的主要部分分解剖视图。在图8中示意性地示出半导体装置的一例的主要部分剖视图。
在具备上述第一实施方式中所述那样的半导体模块1的半导体装置的组装(制造)中，除了半导体模块1以外，还准备图7所示那样的冷却体90、热传导介质100、间隔件130B、垫圈110B以及螺纹部件120B。
在此，冷却体90使用上述第二实施方式中所述那样的冷却体90，即，在与导体层21的第一贯通孔21a相对的部位具有供插通于第一贯通孔21a的螺纹部件120B螺合的螺纹安装孔91的冷却体90。
热传导介质100使用上述第二实施方式中所述那样的热传导介质100，即，配置于半导体模块1与冷却体90之间且配置于导体层21的第一贯通孔21a及冷却体90的螺纹安装孔91的周围的TIM。
间隔件130B例如使用金属制的部件。除此以外，对于间隔件130B，只要能够充分确保其自身的机械强度、以及使用其将半导体模块1与冷却体90连接时的连接强度等，就可以使用树脂制的部件。间隔件130B使用具有能够容纳于半导体模块1的密封树脂10的第三贯通孔10a的外径及高度的圆筒形间隔件。间隔件130B具有能够供被插通于导体层21的第一贯通孔21a的螺纹部件120B的螺纹部121B插通的开口尺寸的孔131B。间隔件130B使用在密封树脂10的第三贯通孔10a内一端能够与绝缘板22的第二贯通孔22a内的、导体层21的第一贯通孔21a的周围(台面区域21c)抵接的部件。
应予说明，在将密封树脂10的第三贯通孔10a设定为比绝缘板22的第二贯通孔22a大的开口尺寸的情况下，使用外径比绝缘板22的第二贯通孔22a小的间隔件130B。
垫圈110B及螺纹部件120B例如使用金属制的部件。除此以外，对于垫圈110B及螺纹部件120B，只要能够充分确保它们自身的机械强度、以及使用它们将半导体模块1与冷却体90连接时的连接强度等，就可以使用树脂制的部件。
垫圈110B使用具有比密封树脂10的第三贯通孔10a大的外径的平垫圈。垫圈110B具有能够供被插通于导体层21的第一贯通孔21a的螺纹部件120B的螺纹部121B插通的开口尺寸的孔111B。垫圈110B使用能够与一端抵接于导体层21的第一贯通孔21a的周围的间隔件130B的另一端抵接的部件。
螺纹部件120B使用螺钉、螺栓或螺丝钉。螺纹部件120B具有螺纹部121B及头部122B。螺纹部121B具有能够插通于垫圈110B的孔111B、间隔件130B的孔131B以及导体层21的第一贯通孔21a的直径，螺纹部121B的顶端部与冷却体90的螺纹安装孔91螺合。头部122B设置于螺纹部121B的与前端部侧相反的一侧。头部122B具有比垫圈110B的孔111B大的直径。
在组装时，例如准备该图7所示那样的半导体模块1、冷却体90、热传导介质100、间隔件130B、垫圈110B以及螺纹部件120B。半导体模块1和冷却体90以彼此的第一贯通孔21a与螺纹安装孔91相对的方式配置，在这样配置的半导体模块1与冷却体90之间配置有热传导介质100。并且，将螺纹部件120B插通于垫圈110B的孔111B及间隔件130B的孔131B，将其螺纹部121B插通于密封树脂10的第三贯通孔10a、电路图案层23的开口部23a、绝缘板22的第二贯通孔22a以及导体层21的第一贯通孔21a。插通的螺纹部121B的前端部与冷却体90的螺纹安装孔91螺合。由此，得到图8所示那样的半导体装置2B，即，得到使用螺纹部件120B、垫圈110B以及间隔件130B并隔着热传导介质100将半导体模块1与冷却体90连接而成的半导体装置2B。
在图8所示的半导体装置2B中，插通于密封树脂10的第三贯通孔10a、电路图案层23的开口部23a、绝缘板22的第二贯通孔22a以及导体层21的第一贯通孔21a的螺纹部件120B的螺纹部121B的前端部与冷却体90的螺纹安装孔91螺合。半导体模块1的导体层21隔着间隔件130B及垫圈110B被螺纹部件120B的头部122B向冷却体90侧按压，并隔着热传导介质100与冷却体90连接。
此时，在密封树脂10的第三贯通孔10a的内部，间隔件130B的一端与绝缘板22的第二贯通孔22a内的、导体层21的第一贯通孔21a的周围(台面区域21c)抵接。隔着被配置于密封树脂10的第三贯通孔10a的外部的垫圈110B，一端与该导体层21的第一贯通孔21a的周围抵接的间隔件130B的另一端被与冷却体90的螺纹安装孔91螺合的螺纹部件120B的头部122B向冷却体90侧按压。螺纹部件120B的头部122B与垫圈110B同样地配置在密封树脂10的第三贯通孔10a的外部。由此，半导体模块1通过螺纹部件120B、垫圈110B以及间隔件130B将导体层21向冷却体90侧按压，并且隔着热传导介质100与冷却体90连接。若使被螺纹部件120B、垫圈110B以及间隔件130B向冷却体90侧按压的导体层21的厚度比较厚，则刚性提高，半导体模块1的隔着导体层21的与冷却体90的连接强度得到提高。
在半导体装置2B中，半导体模块1和冷却体90不使用烧结材料、焊料等接合材料，而使用TIM那样的热传导介质100、以及螺纹部件120B、垫圈110B以及间隔件130B进行连接，因此不需要连接时的加热、加压。由此，能够抑制将半导体芯片70与电路图案层23连接的烧结材料、焊料等接合材料140的因热导致的再熔融、半导体芯片70以及与其连接的部件的因压力导致的损伤、因热、压力引起的密封树脂10从搭载有半导体芯片70等的绝缘电路基板20的剥离等。
另外，在半导体装置2B中，通过螺纹部件120B的头部122B，隔着垫圈110B及间隔件130B，将导体层21的第一贯通孔21a的周围向冷却体90侧按压。由此，能够抑制在按压电路图案层23的情况下可能产生的电路图案层23的损伤、由与金属制的螺纹部件120B、垫圈110B以及间隔件130B的电连接引起的不良状况、在按压绝缘板22的情况下可能产生的绝缘板22的损伤等。
实现能够有效地抑制与半导体模块1隔着导体层21与冷却体90连接相伴的质量的降低的半导体装置2B。
此外，在半导体装置2B中，若螺纹部件120B、垫圈110B以及间隔件130B使用金属制的部件，则导体层21与冷却体90经由间隔件130B、垫圈110B以及螺纹部件120B而被热连接以及电连接。在半导体模块1产生的热除了经由热传导介质100传导至冷却体90以外，还经由间隔件130B、垫圈110B以及螺纹部件120B传导至冷却体90。由此，能够提高来自半导体模块1的散热性，能够抑制因过热而导致的半导体模块1的损伤、性能降低。
在半导体装置2B中，螺纹部件120B的头部122B配置于密封树脂10的第三贯通孔10a的外部。因此，能够使用头部122B比较大的螺纹部件120B。
在半导体装置2B中，在半导体模块1与冷却体90的连接中，使用隔着热传导介质100的螺纹部件120B的拧紧的方法，不需要使用烧结材料、焊料等接合材料的情况那样的特别的设备，能够进行半导体模块1相对于各种类、大小的冷却体90的连接。
[第四实施方式]
图9及图10是对第四实施方式的半导体装置的一例进行说明的图。在图9中示意性地示出半导体装置的一例的主要部分分解剖视图。在图10中示意性地示出半导体装置的一例的主要部分剖视图。
在具备上述第一实施方式中所述那样的半导体模块1的半导体装置的组装(制造)中，除了半导体模块1以外，还准备图9所示那样的冷却体90、热传导介质100、垫圈110C以及螺纹部件120C。
在此，冷却体90使用上述第二实施方式中所述那样的冷却体90，即，在与导体层21的第一贯通孔21a相对的部位具有供插通于第一贯通孔21a的螺纹部件120C螺合的螺纹安装孔91的冷却体90。
热传导介质100使用上述第二实施方式中所述那样的热传导介质100，即，配置于半导体模块1与冷却体90之间且配置于导体层21的第一贯通孔21a及冷却体90的螺纹安装孔91的周围的TIM。
垫圈110C及螺纹部件120C例如使用金属制的部件。除此以外，对于垫圈110C及螺纹部件120C，只要能够充分确保它们自身的机械强度、以及使用它们将半导体模块1与冷却体90连接时的连接强度等，就可以使用树脂制的部件。
垫圈110C使用具有比密封树脂10的第三贯通孔10a大的外径的平垫圈。垫圈110C具有能够供螺纹部件120C的螺纹部121C插通的开口尺寸的孔111C。
螺纹部件120C使用螺钉、螺栓或螺丝钉。螺纹部件120C具有前端部与冷却体90的螺纹安装孔91螺合的螺纹部121C、以及设置于螺纹部121C的与前端部侧相反的一侧的头部122C。螺纹部121C具有第一部位121Ca和第二部位121Cb，该第一部位121Ca具有插通于垫圈110C的孔111C及密封树脂10的第三贯通孔10a但不插通于导体层21的第一贯通孔21a的直径，该第二部位121Cb的直径比该第一部位121Ca的直径小且具有插通于第一贯通孔21a的直径。头部122C具有比垫圈110C的孔111C大的直径。
在组装时，例如准备该图9所示那样的半导体模块1、冷却体90、热传导介质100、垫圈110C以及螺纹部件120C。半导体模块1和冷却体90以彼此的第一贯通孔21a与螺纹安装孔91相对的方式配置，在这样配置的半导体模块1与冷却体90之间配置热传导介质100。然后，将螺纹部件120C插通于垫圈110C的孔111C，将其螺纹部121C的粗径的第一部位121Ca插通于密封树脂10的第三贯通孔10a、电路图案层23的开口部23a以及绝缘板22的第二贯通孔22a，将螺纹部121C的细径的第二部位121Cb插通于导体层21的第一贯通孔21a。插通的螺纹部121C的前端部与冷却体90的螺纹安装孔91螺合。由此，得到图10所示那样的半导体装置2C，即，得到使用螺纹部件120C及垫圈110C并隔着热传导介质100将半导体模块1与冷却体90连接的半导体装置2C。
在图10所示的半导体装置2C中，插通于密封树脂10的第三贯通孔10a、电路图案层23的开口部23a、绝缘板22的第二贯通孔22a以及导体层21的第一贯通孔21a的螺纹部件120C的螺纹部121C的前端部与冷却体90的螺纹安装孔91螺合。半导体模块1的导体层21被螺纹部件120C向冷却体90侧按压，并隔着热传导介质100与冷却体90连接。
此时，螺纹部件120C的螺纹部121C的粗径的第一部位121Ca在密封树脂10的第三贯通孔10a的内部与绝缘板22的第二贯通孔22a内的、导体层21的第一贯通孔21a的周围(导体层21的台面区域21c)抵接。通过螺纹部件120C(其细径的第二部位121Cb)向螺纹安装孔91的螺合，与该导体层21的第一贯通孔21a的周围抵接的粗径的第一部位121Ca将导体层21向冷却体90侧按压。这样，导体层21被螺纹部121C的粗径的第一部位121Ca向冷却体90侧按压，半导体模块1隔着热传导介质100与冷却体90连接。若使被螺纹部121C的粗径的第一部位121Ca向冷却体90侧按压的导体层21的厚度比较厚，则刚性提高，半导体模块1的隔着导体层21的与冷却体90的连接强度得到提高。
在半导体装置2C中，半导体模块1和冷却体90不使用烧结材料、焊料等接合材料，而使用TIM那样的热传导介质100、以及螺纹部件120C及垫圈110C进行连接，因此不需要连接时的加热、加压。由此，能够抑制将半导体芯片70与电路图案层23连接的烧结材料、焊料等接合材料140的因热导致的再熔融、半导体芯片70以及与其连接的部件的因压力导致的损伤、因热、压力引起的密封树脂10从搭载有半导体芯片70等的绝缘电路基板20的剥离等。
另外，在半导体装置2C中，通过螺纹部件120C的螺纹部121C中的粗径的第一部位121Ca，导体层21的第一贯通孔21a的周围被向冷却体90侧按压。由此，能够抑制在按压电路图案层23的情况下可能产生的电路图案层23的损伤、由与金属制的螺纹部件120C及垫圈110C的电连接引起的不良状况、在按压绝缘板22的情况下可能产生的绝缘板22的损伤等。
实现能够有效地抑制与半导体模块1隔着导体层21与冷却体90连接相伴的质量的降低的半导体装置2C。
此外，在半导体装置2C中，若螺纹部件120C使用金属制的部件，则导体层21与冷却体90经由螺纹部件120C而被热连接以及电连接。在半导体模块1产生的热除了经由热传导介质100传导至冷却体90以外，还经由螺纹部件120C传导至冷却体90。由此，能够提高来自半导体模块1的散热性，能够抑制因过热而导致的半导体模块1的损伤、性能降低。
在半导体装置2C中，螺纹部件120C的头部122C配置于密封树脂10的第三贯通孔10a的外部。因此，能够使用头部122C比较大的螺纹部件120C。
在半导体装置2C中，在半导体模块1与冷却体90的连接中，使用隔着热传导介质100的螺纹部件120C的拧紧的方法，不需要使用烧结材料、焊料等接合材料的情况那样的特别的设备，能够进行半导体模块1相对于各种类、大小的冷却体90的连接。
接着，将变形例作为第五实施方式进行说明。
[第五实施方式]
图11是对第五实施方式的半导体模块的一例进行说明的图。在图11的(A)中示意性地示出半导体装置的一例的主要部分俯视图。在图11的(B)中示意性地示出半导体装置的一例的主要部分剖视图。图11的(B)是图11的(A)的XI-XI剖面示意图。
图11的(A)及图11的(B)所示的半导体模块(也称为“半导体装置”)1a与上述第一实施方式中所述的半导体模块1的不同点在于，在不同的部位具有两组彼此相对地配置的导体层21的第一贯通孔21a、绝缘板22的第二贯通孔22a、电路图案层23的开口部23a以及密封树脂10的第三贯通孔10a。半导体芯片70使用接合材料140、导电部件80与半导体模块1a的电路图案层23连接。在电路图案层23还连接有P端子30、N端子40、输出端子50以及控制端子60等。
在半导体模块1a中，能够在各组第三贯通孔10a、开口部23a、第二贯通孔22a以及第一贯通孔21a中分别插通预定的螺纹部件。半导体模块1a隔着热传导介质与冷却体连接。在图12中示出将半导体模块1a与冷却体连接而成的半导体装置的一例。
图12是对第五实施方式的半导体装置的一例进行说明的图。在图12中示意性地示出半导体装置的一例的主要部分剖视图。
在与半导体模块1a连接的冷却体90a，在与各组导体层21的第一贯通孔21a对置的部位分别设置有螺纹安装孔91a。半导体模块1a和冷却体90a以彼此对应的第一贯通孔21a和螺纹安装孔91a相对的方式配置，在它们之间配置有TIM那样的热传导介质100。并且，例如，将在上述第二实施方式中所述那样的螺纹部件120A插通于垫圈110A，并分别插通于各组第三贯通孔10a、开口部23a、第二贯通孔22a以及第一贯通孔21a。插通的各螺纹部件120A的螺纹部121A的前端部分别与冷却体90a的螺纹安装孔91a螺合。由此，得到图12所示那样的半导体装置2D，即，得到使用两组螺纹部件120A及垫圈110A并隔着热传导介质100将半导体模块1a与冷却体90a连接的半导体装置2D。
在半导体装置2D中，能够获得与上述第二实施方式中关于半导体装置2A说明的效果同样的效果。在半导体装置2D中，进一步地，半导体模块1a和冷却体90a在不同的两个部位使用螺纹部件120A及垫圈110A而连接，因此避免半导体模块1a在冷却体90a的平面方向上旋转而偏移。
应予说明，在此，示出了使用上述第二实施方式中所述那样的螺纹部件120A及垫圈110A将半导体模块1a与冷却体90a连接的例子。除此以外，半导体模块1a也能够使用在上述第三实施方式中所述那样的螺纹部件120B、垫圈110B以及间隔件130B、或者使用在上述第四实施方式中所述那样的螺纹部件120C及垫圈110C而与冷却体90a连接。
此外，彼此相对地配置的第一贯通孔21a、第二贯通孔22a、开口部23a、第三贯通孔10a、以及螺纹安装孔91a的组不限于图11的(A)、图11的(B)以及图12所示的那样的配置及组数。例如，可以在俯视时在与半导体模块1a的边(密封树脂10的外缘)平行的直线上(例如通过半导体模块1a的中央部的直线上)设置三组以上，或者在俯视时在通过半导体模块1a的中央部的对角线上的不同部位设置两组或三组以上，或者在俯视时在半导体模块1a的四个角设置四组。
接下来，将半导体模块及具备该半导体模块的半导体装置的制造方法的例子作为第六实施方式进行说明。
[第六实施方式]
图13是对第六实施方式的半导体装置的制造方法的一例进行说明的图。
例如，准备上述第一实施方式中所述那样的绝缘电路基板20(步骤S1)。即，准备绝缘电路基板20，该绝缘电路基板20包括导体层21、导体层21上的绝缘板22以及绝缘板22上的电路图案层23，在导体层21设置有第一贯通孔21a，在绝缘板22设置有开口尺寸比第一贯通孔21a的开口尺寸大的第二贯通孔22a，在电路图案层23设置有开口尺寸比第二贯通孔22a的开口尺寸大的开口部23a。在此，第二贯通孔22a设置于与第一贯通孔21a相对的部位，开口部23a设置于与第二贯通孔22a相对的部位，第一贯通孔21a、第二贯通孔22a以及开口部23a设置于彼此相对的部位。第一贯通孔21a、第二贯通孔22a以及开口部23a在绝缘电路基板20的预定的部位设置有一组或两组以上。
在准备好的绝缘电路基板20搭载上述那样的半导体芯片70、P端子30、N端子40、输出端子50以及控制端子60等(步骤S2)。在绝缘电路基板20，在电路图案层23的预定部位连接P端子30、N端子40、输出端子50以及控制端子60。半导体芯片70使用烧结材料、焊料等接合材料140搭载于电路图案层23的预定的部位，并使用引线等导电部件80进行连接。
在向绝缘电路基板20搭载半导体芯片70等后，形成密封树脂10(步骤S3)。通过密封树脂10，对P端子30、N端子40、输出端子50以及控制端子60各自的一部分、半导体芯片70以及搭载该半导体芯片70的电路图案层23、与半导体芯片70连接的导电部件80进行密封。密封树脂10形成为在与导体层21的第一贯通孔21a相对的部位具有开口尺寸比第一贯通孔21a的开口尺寸大的第三贯通孔10a。在第一贯通孔21a(以及与其相对的第二贯通孔22a及开口部23a)被设置于多个部位的情况下，第三贯通孔10a形成于与各第一贯通孔21a相对的部位。
通过步骤S1、S2以及S3的工序，形成具备绝缘电路基板20以及密封树脂10的半导体模块1、1a。
所形成的半导体模块1等隔着TIM那样的热传导介质100配置在上述那样的冷却体90或冷却体90a之上(步骤S4)。半导体模块1等以其导体层21的第一贯通孔21a与冷却体90等的螺纹安装孔91相对的方式配置。热传导介质100配置在半导体模块1等与冷却体90等之间的、第一贯通孔21a以及螺纹安装孔91等的周围。
隔着热传导介质100配置在冷却体90等之上的半导体模块1等使用预定的螺纹部件等与冷却体90等连接(步骤S5)并固定。例如，使用在上述第二实施方式中所述那样的螺纹部件120A及垫圈110A，将半导体模块1等与冷却体90等连接。除此以外，也可以使用在上述第三实施方式中所述那样的螺纹部件120B、垫圈110B以及间隔件130B，或者使用在上述第四实施方式中所述那样的螺纹部件120C及垫圈110C，将半导体模块1等与冷却体90等连接。
在步骤S5的工序中，通过预定的螺纹部件等，绝缘板22的第二贯通孔22a内的、导体层21的第一贯通孔21a的周围(台面区域21c)被向冷却体90等一侧按压，半导体模块1等隔着热传导介质100与冷却体90等连接。
通过以上那样的方法，制造具备半导体模块1等和冷却体90等的半导体装置。在该方法中，能够实现半导体模块1等与冷却体90等的不需要加热以及加压的连接。由此，能够抑制接合材料140的再熔融、密封树脂10的剥离。另外，半导体模块1等与冷却体90等通过利用预定的螺纹部件等按压导体层21而被连接。由此，能够抑制对电路图案层23、绝缘板22进行按压而连接的情况那样的对它们的损伤、电气不良的产生。根据该方法，实现能够有效地抑制与半导体模块1隔着导体层21与冷却体90连接相伴的质量的降低的半导体装置。

Claims (14)

1.一种半导体装置，其特征在于，具备：
导体层，其具有第一贯通孔；
绝缘板，其配置在所述导体层上，且在与所述第一贯通孔相对的部位具有开口尺寸比所述第一贯通孔的开口尺寸大的第二贯通孔；
电路图案层，其配置在所述绝缘板上，且在与所述第二贯通孔相对的部位具有开口尺寸比所述第二贯通孔的开口尺寸大的开口部；以及
半导体芯片，其搭载在所述电路图案层上。
2.根据权利要求1所述的半导体装置，其特征在于，
所述半导体装置具备密封树脂，所述密封树脂密封所述电路图案层及所述半导体芯片，且在与所述第一贯通孔相对的部位具有开口尺寸比所述第一贯通孔的开口尺寸大的第三贯通孔。
3.根据权利要求2所述的半导体装置，其特征在于，
所述半导体装置具备：
冷却体，其配置于所述导体层的与所述绝缘板侧相反的一侧，且在与所述第一贯通孔相对的部位具有螺纹安装孔；以及
热传导介质，其配置在所述导体层与所述冷却体之间且配置在所述第一贯通孔及所述螺纹安装孔的周围。
4.根据权利要求3所述的半导体装置，其特征在于，
所述半导体装置具备螺纹部件，所述螺纹部件具有：
螺纹部，其插通于所述第三贯通孔、所述开口部、所述第二贯通孔以及所述第一贯通孔，且前端部与所述螺纹安装孔螺合；以及
头部，其设置于所述螺纹部的与所述前端部侧相反的一侧，且向所述冷却体侧按压所述第二贯通孔内的所述第一贯通孔的周围。
5.根据权利要求4所述的半导体装置，其特征在于，
所述导体层通过所述螺纹部件与所述冷却体热连接以及电连接。
6.根据权利要求4所述的半导体装置，其特征在于，
所述头部配置在所述第三贯通孔的内部，且向所述冷却体侧按压所述第二贯通孔内的所述第一贯通孔的周围。
7.根据权利要求4所述的半导体装置，其特征在于，
所述半导体装置具备筒状的间隔件，所述间隔件配置于所述第三贯通孔的内部，且一端与所述第二贯通孔内的所述第一贯通孔的周围抵接，
所述头部配置在所述第三贯通孔的外部，按压所述间隔件的另一端，并隔着所述间隔件向所述冷却体侧按压所述第二贯通孔内的所述第一贯通孔的周围。
8.根据权利要求4所述的半导体装置，其特征在于，
所述螺纹部具有第一部位和第二部位，所述第一部位插通于所述第三贯通孔且不插通于所述第一贯通孔，所述第二部位插通于所述第一贯通孔且直径比所述第一部位的直径细，
所述头部配置在所述第三贯通孔的外部，且隔着所述第一部位向所述冷却体侧按压所述第二贯通孔内的所述第一贯通孔的周围。
9.根据权利要求4至8中任一项所述的半导体装置，其特征在于，
所述半导体装置具有多组所述第一贯通孔、所述第二贯通孔、所述开口部、所述第三贯通孔以及所述螺纹安装孔，
在所述多组的每一组中，多个所述螺纹部件分别被配置为，所述螺纹部插通于所述第三贯通孔、所述开口部、所述第二贯通孔以及所述第一贯通孔，所述前端部螺合于所述螺纹安装孔，并且所述头部向所述冷却体侧按压所述第二贯通孔内的所述第一贯通孔的周围。
10.根据权利要求1所述的半导体装置，其特征在于，
所述导体层的厚度比所述电路图案层的厚度厚。
11.一种半导体装置的制造方法，其特征在于，具备：
准备绝缘电路基板的工序；以及
在电路图案层上搭载半导体芯片的工序，
所述绝缘电路基板包括：
导体层，其具有第一贯通孔；
绝缘板，其配置在所述导体层上，且在与所述第一贯通孔相对的部位具有开口尺寸比所述第一贯通孔的开口尺寸大的第二贯通孔；以及
所述电路图案层，其配置在所述绝缘板上，且在与所述第二贯通孔相对的部位具有开口尺寸比所述第二贯通孔的开口尺寸大的开口部。
12.根据权利要求11所述的半导体装置的制造方法，其特征在于，
所述半导体装置的制造方法具备形成密封树脂的工序，所述密封树脂密封所述电路图案层及所述半导体芯片，且在与所述第一贯通孔相对的部位具有开口尺寸比所述第一贯通孔的开口尺寸大的第三贯通孔。
13.根据权利要求12所述的半导体装置的制造方法，其特征在于，
所述半导体装置的制造方法具备：
在所述导体层的与所述绝缘板侧相反的一侧配置冷却体的工序，所述冷却体在与所述第一贯通孔相对的部位具有螺纹安装孔；以及
在所述导体层与所述冷却体之间且在所述第一贯通孔及所述螺纹安装孔的周围配置热传导介质的工序。
14.根据权利要求13所述的半导体装置的制造方法，其特征在于，
所述半导体装置的制造方法具备如下工序：将螺纹部件的螺纹部插通于所述第三贯通孔、所述开口部、所述第二贯通孔以及所述第一贯通孔，将所述螺纹部的前端部与所述螺纹安装孔螺合，通过所述螺纹部件的、设置于所述螺纹部的与所述前端部侧相反的一侧的头部，将所述第二贯通孔内的所述第一贯通孔的周围向所述冷却体侧按压。
CN202211327562.8A 2021-12-09 2022-10-26 半导体装置及半导体装置的制造方法 Pending CN116259594A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-199976 2021-12-09
JP2021199976A JP2023085765A (ja) 2021-12-09 2021-12-09 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN116259594A true CN116259594A (zh) 2023-06-13

Family

ID=86681592

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211327562.8A Pending CN116259594A (zh) 2021-12-09 2022-10-26 半导体装置及半导体装置的制造方法

Country Status (3)

Country Link
US (1) US20230187311A1 (zh)
JP (1) JP2023085765A (zh)
CN (1) CN116259594A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7170870B2 (ja) * 2019-06-25 2022-11-14 三菱電機株式会社 半導体装置
EP4195893B1 (en) * 2021-12-07 2024-09-04 Infineon Technologies AG Housing for a power semiconductor module arrangement

Also Published As

Publication number Publication date
JP2023085765A (ja) 2023-06-21
US20230187311A1 (en) 2023-06-15

Similar Documents

Publication Publication Date Title
US8680666B2 (en) Bond wireless power module with double-sided single device cooling and immersion bath cooling
US6946740B2 (en) High power MCM package
JP4569473B2 (ja) 樹脂封止型パワー半導体モジュール
JP4192396B2 (ja) 半導体スイッチングモジュ−ル及びそれを用いた半導体装置
US8018047B2 (en) Power semiconductor module including a multilayer substrate
CN108735692B (zh) 半导体装置
US8610263B2 (en) Semiconductor device module
JP2000164800A (ja) 半導体モジュール
JP2004047850A (ja) パワー半導体装置
CN116259594A (zh) 半导体装置及半导体装置的制造方法
JP2008060529A (ja) 複数の電子構成部品を備える２枚の基板を有するパワーエレクトロニックパッケージ
JP2022179649A (ja) 半導体装置及びその製造方法
US20120235293A1 (en) Semiconductor device including a base plate
JP7237647B2 (ja) 回路基板および電子装置
EP1696484B1 (en) Process for assembling a double-sided circuit component
JP2004221381A (ja) 半導体装置
CN114097076A (zh) 半导体封装、电子装置及半导体封装的制造方法
KR20180087330A (ko) 파워 모듈의 양면 냉각을 위한 금속 슬러그
EP1531494A2 (en) Double-sided multi-chip circuit component
CN114709178A (zh) 功率模块及其内部定位方法
CN112397472A (zh) 半导体装置
JPH11220074A (ja) 半導体装置
JP4992302B2 (ja) パワー半導体モジュール
US20050167696A1 (en) Silicon nitride insulating substrate for power semiconductor module
WO2023017708A1 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination