CN104766840B - 电子元件模块 - Google Patents

电子元件模块 Download PDF

Info

Publication number
CN104766840B
CN104766840B CN201410344731.8A CN201410344731A CN104766840B CN 104766840 B CN104766840 B CN 104766840B CN 201410344731 A CN201410344731 A CN 201410344731A CN 104766840 B CN104766840 B CN 104766840B
Authority
CN
China
Prior art keywords
substrate
electronic component
stop part
incorporating section
element incorporating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410344731.8A
Other languages
English (en)
Other versions
CN104766840A (zh
Inventor
赵珉基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020140014737A external-priority patent/KR101539885B1/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN104766840A publication Critical patent/CN104766840A/zh
Application granted granted Critical
Publication of CN104766840B publication Critical patent/CN104766840B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1327—Moulding over PCB locally or completely

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供了一种电子元件模块，该电子元件模块能够通过将电子元件安装在基板的两个表面上来增大集成度。根据本公开的示例性实施方式的电子元件模块包括：第一基板，具有在其上安装了至少一个电子元件的一个表面；以及第二基板，粘合至所述第一基板的一个表面并且包括其中收纳了至少一个电子元件的至少一个元件收纳部，其中，该第二基板包括核心层和金属配线层，该金属配线层形成在核心层的两个表面上并且具有多个电极垫。

Description

电子元件模块
相关申请的交叉引用
本申请要求于2014年1月3日向韩国知识产权局提交的韩国专利申请第10-2014-0000907号以及于2014年2月10日向韩国知识产权局提交的韩国专利申请第10-2014-0014737号的权益，通过引用将其全部内容结合于本文中。
技术领域
本公开涉及一种电子元件模块，更具体地，涉及一种通过在基板的两个表面上安装电子元件而具有增大的集成度的电子元件模块。
背景技术
近年来，在电子产品市场上，便携式装置的需求快速增加。因此，需要不断地使安装在电子产品上安装的电子元件小型化和轻型化。
为了实现电子元件小型化和轻型化，需要在单个芯片上设置多个单独元件的片上系统(SOC)技术、在单个封装内集成多个单独元件的系统封装(SIP)技术以及减小单独安装的元件的尺寸的技术。
同时，为了制造具有小尺寸和高性能的电子元件模块，还开发出了其中电子元件被安装在基板的两个表面上的结构。
然而，在其中电子元件被安装在基板的两个表面上的情况下，会难以在基板上形成外部连接端。
即，由于电子元件被安装在基板的两个表面上，故其中未明确指定形成外部连接端的位置。因此，需要一种允许容易形成外部连接端的双侧安装型电子元件模块。
[相关技术文献]
(专利文献1)韩国专利第10-0782774号
发明内容
本公开的一个方面可提供一种双侧安装型电子元件模块，该模块允许在基板的两个表面上安装电子元件。
根据本公开的一个方面，一种电子元件模块可包括：第一基板，具有一个表面，至少一个电子元件被安装在一个表面上；以及第二基板，粘合至第一基板的一个表面并且第二基板包括至少一个元件收纳部，至少一个电子元件被收纳在至少一个元件收纳部(component accommodating part)中，其中，第二基板可包括核心层和金属配线层，金属配线层形成在核心层的两个表面上并且具有多个电极垫(electrode pad)。
电子元件模块可进一步包括介于第一基板与第二基板之间的粘合层。
第一基板的一个表面可被设置具有与第二基板的元件收纳部的形状相对应的阻挡部，以阻挡粘合层的运动。
阻挡部可形成为凹槽或形成为凸起。
阻挡部与元件收纳部可在水平方向上分隔预定距离。
阻挡部与元件收纳部的转角部分分隔的距离可大于与元件收纳部的笔直部分分隔的距离。
阻挡部在元件收纳部的转角部分中可以是曲面形的或者是圆滑的(rounded)。
第一基板的一个表面可被设置具有绝缘保护层，并且阻挡部形成在绝缘保护层上。
绝缘保护层可仅形成在阻挡部的内侧。
绝缘保护层可仅形成在阻挡部的外侧。
第二基板可包括被布置在金属配线层中的任意一个之上的绝缘保护层。
第二基板可以被设置具有通过形成在绝缘保护层中的通孔而暴露的至少一个电极垫。
电极垫被布置为与绝缘保护层分隔并且被布置在形成在绝缘保护层中的通孔中。
电极垫可填充形成在绝缘保护层中的通孔。
粘合层可粘合至第二基板的核心层。
电子元件模块可进一步包括模塑部(mold part)，模塑部密封安装在第一基板的另一个表面上的至少一个电子元件。
根据本公开的另一个方面，一种电子元件模块可包括：第一基板，在第一基板上安装至少一个电子元件；第二基板，粘合至第一基板并且第二基板包括至少一个元件收纳部，至少一个电子元件被收纳在元件收纳部中；以及粘合层，介于第一基板与第二基板之间，其中，第一基板可被设置具有与第二基板的元件收纳部的形状相对应的阻挡部，以阻止粘合层的运动，并且在阻挡部的转角部分中的阻挡部与元件收纳部之间的距离可大于阻挡部的笔直部分中的阻挡部与元件收纳部之间的距离。
根据本公开的另一个方面，一种电子元件模块可包括：第一基板，在第一基板上安装至少一个电子元件；第二基板，粘合至第一基板并且第二基板包括至少一个元件收纳部，至少一个电子元件被收纳在元件收纳部中；以及粘合层，介于第一基板与第二基板之间，其中，第二基板可包括核心层和绝缘保护层，绝缘保护层被布置在核心层的一个表面上，并且粘合层可粘合至第二基板的核心层的另一个表面。
附图说明
通过以下结合附图所做的详细描述，将更加清楚地理解本公开的以上和其他方面、特征和其他优势，附图中：
图1为示意性示出了根据本公开的示例性实施方式的电子元件模块的剖视图；
图2为示出图1的电子元件模块的内部部分的局部剖面透视图；
图3为图1的电子元件模块的分解透视图；
图4为示意性示出根据本公开的示例性实施方式的第一基板与第二基板的耦接结构的剖视图；
图5至图7为示意性示出根据本公开的另一个示例性实施方式的第二基板的剖视图；
图8为图4的底视图；以及
图9A至图12B为示意性示出根据本公开的另一个示例性实施方式的阻挡部的视图。
具体实施方式
在下文中，将参照附图详细描述本公开的实施方式。然而，本公开可体现为具有多种不同的形式并且不应理解为限于在本文中所阐述的实施方式。确切地说，提供这些实施方式使得本公开将变的彻底并且完整，并且将本公开的范围充分地传达给本领域的技术人员。在附图中，为了清晰起见，可放大部件的形状和尺寸，并且在所有示图中使用相同的参考数字来表示相同或相似的部件。
图1为示意性示出根据本公开的示例性实施方式的电子元件模块的剖视图；图2为示出图1的电子元件模块的内部部分的局部剖面透视图；并且图3为图1的电子元件模块的分解透视图。此外，图4为示意性示出根据本公开的示例性实施方式的第一基板和第二基板的耦接结构的剖视图，其示出了沿着图8的直线V-V截取的横截面。
参照图1至图4，根据本示例性实施方式的电子元件模块100可被配置为包括一个或多个电子元件1、第一基板10、第二基板20以及模塑部30。
电子元件1可包括诸如无源元件1a和有源元件1b的各种元件，并且可被安装在基板上的任何元件可以被用作电子元件1。
电子元件1可以被安装在下述的第一基板10的顶面与底面两者之上。例如，图1示出了其中无源元件1a和有源元件1b被安装在第一基板10的顶面上并且仅无源元件1a被安装在第一基板10的底面上的情况。然而，本公开不限于此，但是根据电子元件1的尺寸或形状以及电子元件模块100的设计，电子元件1可以不同的布置而被设置在第一基板10的两个表面上。
模塑部30可形成在第一基板10的至少一个表面上。根据本示例性实施方式，模塑部30形成在第一基板10的顶面上，从而密封电子元件1。
模塑部30填充安装在第一基板10上的电子元件1之间的空间，从而防止在电子元件1之间发生电气短路。此外，模塑部30可封闭电子元件1的外部并且将电子元件1固定到基板，从而安全地保护电子元件1不受到外部影响。
模塑部30可由包含诸如环氧树脂的树脂材料的绝缘材料等形成。此外，可通过将具有安装在其顶面上的电子元件1的第一基板10安置在模塑未显示)中并且将树脂注入至该模塑中来形成根据本示例性实施方式的模塑部30。然而，本公开不限于此。
基板可包括第一基板10和第二基板20。可通过基于核心层10a或20a在其两个表面上重复堆叠金属配线层15和绝缘材料层10b来形成基板。这里，金属配线层15可包括电路图案15或焊垫13和16。
第一基板10具有安装在其两个表面上的一个或多个电子元件1，这些电子元件。作为第一基板10，可以使用在本领域中众所周知的各种基板(例如，陶瓷基板、印刷电路板、柔性板等)。此外，在第一基板10的两个表面上可形成多个焊垫。这里，焊垫可包括用于安装电子元件1的安装电极13或者用于与第二基板20电气连接的外部连接垫16。
此外，虽然未显示，但第一基板10可被设置具有使焊垫13和16彼此电连接的配线图案。
例如，根据本示例性实施方式的第一基板10可以是包括多个层的多层基板，并且可以是具有四个金属配线层的基板。
此外，根据本示例性实施方式的第一基板10可包括导电过孔14，导电过孔14将形成在第一基板10的顶面上的安装电极13和外部连接垫16电连接至形成在第一基板10内部的电路图案15。
此外，根据本示例性实施方式的第一基板10可具有腔体(未显示)，这些腔体允许将电子元件1嵌入第一基板10中。
此外，根据本示例性实施方式的第一基板10可具有在其底面上形成的外部连接垫16。外部连接垫16可被设置为电连接至第二基板20，并且外部连接垫可通过第二基板20连接至外部连接端28。
因此，当第二基板200耦接至第一基板1时，在面向第二基板20的顶面的位置中，外部连接垫16可被布置在第一基板10的底面上。如果需要，可以以不同的形式布置多个外部连接垫16。
此外，如图4中所示，绝缘保护层19可形成在第一基板10的两个表面上。这里，绝缘保护层19可由阻焊剂(solder resist)形成。
因此，第一基板10的焊垫13和16可以被形成为穿透绝缘保护层19。具体地，焊垫13和16的一侧可与绝缘保护层19接触。
第二基板20可被布置在第一基板10下面，以耦接至第一基板10。
此外，根据本示例性实施方式的第二基板20可具有元件收纳部22，该元件收纳部形成为第二基板20内部的中空空间。元件收纳部22可被用作其中收纳安装在第一基板10的底面上的电子元件1的空间。因此，在面向第二基板20的元件收纳部22的位置中，电子元件1可仅被安装在第一基板10的底面上。
类似于第一基板10，在本领域中众所周知的各种基板(例如，陶瓷基板、印刷电路板、柔性板等)可以被用作第二基板20。
此外，电极垫24可形成在第二基板20的两个表面上。成在第二基板20的顶面上的电极垫24可被设置为电连接至第一基板10的外部连接垫16。此外，形成在第二基板20的底面上的电极垫24可被设置为紧固至外部连接端28。同时，虽然未显示，但第二基板20的两个表面可设置具有将电极垫24彼此连接的配线图案。
第二基板20可包括导电过孔25，导电过孔25将形成在第二基板的两个表面上的电极垫电连接至形成在第二基板20的内部的电路图案。
此外，根据本示例性实施方式的第二基板20的厚度可大于安装在第一基板10的底面上的电子元件1的高度，以稳定地保护被收纳在元件收纳部22内的电子元件1。然而，本公开不限于此。
根据本示例性实施方式的第二基板20可为包括多个层的多层基板，并且可在各个层之间形成用于进行电气连接的电路图案(未示出)。
例如，如在图4中所示，根据本示例性实施方式的第二基板20可以是具有两个金属配线层的双层基板，并且可具有形成在核心层20a的两个表面上的作为金属配线层的电极垫24。即，电极垫24可以是金属配线的一部分。
在其中第二基板20具有如在本示例性实施方式中的双层结构的情况下，与其中第二基板20由两个或多个层(例如，四层的基板)形成的情况相比，可降低制造成本。另外，由于可大幅减小形成在第二基板20内的导电过孔25的数量，故可以减少信号传输路径，使得可显著减少在高频信号特性方面所不需要的寄生成分(parasitic components)L和C的生成。因此，可减少高频匹配特性的恶化。
此外，绝缘保护层26可仅形成在核心层20a的一个表面上，即，第二基板20的底面。即，第二基板20的顶面仅设置具有形成在核心层上的电极垫24而并未设置具有绝缘保护层。这种配置旨在确保在第一基板10与第二基板20之间的最大距离。因此，本公开的配置不限于此。如果需要，可省略在第一基板10的底面上的绝缘保护层19。
由于省略了在第二基板20的顶面上的绝缘保护层，故可通过绝缘保护层的厚度来进一步增加第一基板10的底面与第二基板20的顶面之间的距离。
结果，在制造电子元件模块100的过程中，可容易地去除第一基板10与第二基板20之间的通量。此外，在形成粘合层50的过程中，可容易地在第一基板10与第二基板20之间注入用于形成粘合层50的液体绝缘材料。此外，可显著减少用于在第一基板10与第二基板20之间形成的粘合层50的未填充的绝缘材料或者在粘合层50中生成的气孔。
可在第二基板20的底面上形成绝缘保护层26。在这种情况下，绝缘保护层26可以形成为覆盖金属配线层的一部分。此外，在没有被绝缘保护层26覆盖的情况下，电极垫24可被布置为穿过绝缘保护层26以向外露出。
结果，外部连接端28可被紧固至第二基板20的底面上的电极垫24。
这里，根据本示例性实施方式的第二基板20可具有彼此分隔预定距离的电极垫24和绝缘保护层26。即，电极垫24可被布置在形成在绝缘保护层26内的通孔中，并且可被布置为与绝缘保护层26分隔预定的距离。因此，可在绝缘保护层26与电极垫24之间形成空间。然而，本公开不限于此。
此外，根据本示例性实施方式的外部连接端28可形成为焊锡球或焊接凸点，并且可通过焊料印刷方法形成。
这里，在其中焊料印刷方法被用于其中在第二基板的底面上未形成绝缘保护层的状态下的情况下，印刷的焊料印刷量的偏差量会增加，导致外部连接端的高度上的偏差增加，从而在主面板(未示出)上安装电子元件模块的过程中会出现安装缺陷。
然而，根据本示例性实施方式，在将被印刷焊料的第二基板20的底面上形成绝缘保护层26，并且因此，金属掩膜可以被牢固地粘附至第二基板20，从而允许印刷的焊料的量是均匀的。
可在第二基板20的底面上形成外部连接端28。外部连接端28可将电子元件模块100电气连接和物理连接至在其上将安装电子元件模块100的主基板(未示出)。
上述外部连接端28可被布置在形成在第二基板20的底面上的电极垫24上。外部连接端28可形成为具有凸点的形式，但是不限于此。例如，可以以各种形式(诸如焊锡球等)形成外部连接端28。
外部连接端28可通过过孔25电连接至形成在第二基板20的顶面上的电极垫24。因此，在其中第二基板20耦接至第一基板10的情况下，第一基板10可通过第二基板20电连接至外部连接端28。
根据本示例性实施方式的第一基板10和第二基板20可具有由具有低热膨胀的材料形成的核心层10a和20a，以便显著减少热变形或扭曲。此外，第一基板10和第二基板20的核心层10a和20a可由相同的材料形成。
同时，根据本公开的实施方式的第二基板20不限于图4的上述配置。
图5至图7为示意性示出根据本公开的另一个示例性实施方式的第二基板的剖视图。
如图5中所示，根据本公开的另一个示例性实施方式的第二基板20可形成为具有与绝缘保护层26相接触的电极垫24。即，在电极垫24与绝缘保护层26之间不存在空间，并且电极垫24可形成为填充形成在绝缘保护层26中的所有通孔。
这里，电极垫24的边缘部分可由绝缘保护层26覆盖。即，电极垫24的边缘部分可埋入绝缘保护层26中。在这种情况下，可防止电极垫24与第二基板20分层。
然而，本发明的构思不限于此，如果需要，可应用各种配置。例如，电极垫24的暴露面和绝缘保护层26的外表面可被布置在基本相同的平面上。
此外，如图6和图7中所示，根据本公开的示例性实施方式，可在第二基板20的两个表面上形成绝缘保护层26。在这种情况下，如图6中所示，电极垫24和绝缘保护层26可形成为彼此接触，或者如图7中所示，可形成为彼此分隔。
此外，如果需要，可进行改变。例如，在第二基板20的顶面上的电极垫24可具有与在其底面上的电极垫24的形式不同的形式。
同时，第二基板20的绝缘保护层26和电极垫24的这种配置同样可应用于第一基板10的绝缘保护层19和焊垫13和16。
此外，根据本示例性实施方式的电子元件模块100可具有形成在第一基板10的底面上的阻挡部60。
在形成下面将被描述的绝缘部50的情况下，可使用阻挡部60。具体地，阻挡部60可被设置为允许仅在第一基板10与第二基板20之间的间隙中形成绝缘部50。
在第一基板10与第二基板20之间形成绝缘部50的过程中，可设置阻挡部60，以阻挡在第一基板10与第二基板20之间注入的液体绝缘材料被灌入到第二基板20的元件收纳部22的内部空间中。
因此，可以以连续的环形形状形成根据本示例性实施方式的阻挡部60，以与在第二基板20中形成的元件收纳部22的形状相对应。更具体地，阻挡部60可形成为在第一基板10的底面中的具有预定深度的环形凹槽。
同样，在其中阻挡部60形成为凹槽的情况下，由于在阻挡部60的边缘部分周围生成表面张力，故注入的液体绝缘材料不容易被引入至凹槽中。
然而，阻挡部60的配置不限于此。阻挡部60可进行各种变形。例如，阻挡部可以凸起预定的高度。
在制造第一基板10的过程中，可预先形成上述阻挡部60。然而，本公开不限于此，并且在安装电子元件1的过程中，可通过安装结构(具有凸起的形式的情况)与电子元件1一起形成阻挡部。
同时，在本示例性实施方式中的阻挡部60形成为与形成在第二基板20中的元件收纳部22的形状相对应，但是不限于此。
由于阻挡部60被设置为阻挡绝缘材料被引入到安装在元件收纳部22中的电子元件1中，只要该阻挡部具有封闭电子元件1的外围的任意的环形形状，而非元件收纳部22的形状，故该阻挡部就可形成为具有不同的形状。
根据本示例性实施方式的阻挡部60可以是凹槽，该凹槽形成在第一基板10的绝缘保护层19中。此外，如图8中所示，可形成根据本示例性实施方式的阻挡部60，使得与其他笔直部分相比，其转角部分与元件收纳部22分隔更远的距离。
图8为图4的底视图，示出了第一基板10和第二基板20的底部，其中省略了电子元件。
参照图4和图8，根据本示例性实施方式的阻挡部60可形成为具有转角部分，该转角部分与第二基板20的元件收纳部22进一步分隔距离D2。为此，阻挡部60的转角部分可以是曲面形的，即，圆滑的。即，阻挡部60的笔直的边缘部分可与元件收纳部22分隔预定的距离D1，并且其转角部分可与元件收纳部22分隔比距离D1更大的距离D2。
在其中D1和D2彼此相等的情况下，当液体绝缘材料注入第一基板10和第二基板20内以形成粘合层50时，在上述转角部分中聚集较大量的绝缘材料，使得液体绝缘材料可通过转角部分溢出到阻挡部60的内部。
因此，为了解决上述问题，与阻挡部60的其他部分相比，根据本示例性实施方式的阻挡部60的转角部分可与元件收纳部22分隔更远。例如，D2可比D1大5％或以上。
同时，阻挡部60不限于上述图8的配置。
图9A至图12B为示意性示出根据本公开的另一个示例性实施方式的阻挡部的示图，并且示出了阻挡部的底视图或者沿着线V-V截取的其剖视图。
首先，参照图9A和图9B，根据本示例性实施方式的阻挡部60可包括凹槽区域61和坝区域(dam region)62。
这里，凹槽区域61可被配置为与图4的阻挡部60相同，并且坝区域62可形成为具有通过沿着凹槽区域61的内周界凸起预定的高度的凸起形式。
坝区域62可通过丝网印刷(或筛网印刷)方法形成，但是不限于此。例如，可通过使用诸如贴上胶带、安装具有凸起形式的电子元件等各种方法来形成坝区域62。此外，可通过使用配线图案(或虚设图案)形成坝区域62。
同样，在其中在阻挡部60中另外形成坝区域62的情况下，可进一步确保阻挡效果。
可通过去除其中在图4的配置中的第一基板10和第二基板20彼此相对的绝缘保护层的一部分来形成在图10A和图10B中所示的阻挡部60，绝缘保护层19的一部分保持在与阻挡部的内部相对应的位置中。
在这种情况下，绝缘保护层19可用作坝并且可阻挡液体绝缘材料的流动。此外，与上述示例性实施方式相比，可进一步确保在第一基板10和第二基板20之间的间隙。
通过保持其中第一基板10和第二基板20彼此相对的绝缘保护层19的一部分，并且去除与阻挡部60的内部对应的绝缘保护层19的一部分，可形成在图11A和图11B中所示的阻挡部60，其在概念上与在图10A和10B中所示的配置相反。
此外，在图12A和图12B中示出的阻挡部60可形成为从第一基板10中凸起预定高度的坝。在这种情况下，阻挡部60可以是形成在第一基板10上的环形的凸起。例如，根据本示例性实施方式的阻挡部60可以是使用绝缘保护层19的凸起，并且可通过使用阻焊剂丝网印刷(或筛网印刷)方法形成。
然而，本公开不限于此，而是可利用各种方法形成阻挡部60。例如，可通过贴上胶带或者使具有凸起形式的元件与第一基板10的绝缘保护层粘合来形成阻挡部。此外，可通过使用配线图案(或虚设图案)来形成阻挡部60。
此外，如上所述，根据本示例性实施方式的电子元件模块100可具有介于第一基板10与第二基板20之间的粘合层50。粘合层50可由绝缘材料形成并且可填充在第一基板10与第二基板20之间的空间，从而保护将第一基板10和第二基板20彼此电连接的导电构件(例如，凸点等)。此外，粘合层50可用于将第一基板10与第二基板20相隔离并且提高第一基板10与第二基板20之间的粘合性，从而提高可靠性。
底部填充树脂(underfill resin)可用于粘合层50。即，环氧树脂等可被用作粘合层50的材料，但是粘合层50的材料不限于此。
通过注入液体绝缘材料，即，在第一基板10与第二基板20之间的液体底部填充树脂，然后固化该材料，可形成粘合层50。在这种情况下，上述阻挡部60可阻止液体绝缘材料流入阻挡部60的内部。
此外，在本示例性实施方式中的粘合层50仅介于第一基板10与第二基板20之间，但是不限于此。即，粘合层50还可介于第一基板10与安装在第一基板10的底面上的电子元件1之间的间隙中。在这种情况下，可形成粘合层50，以覆盖第一基板10的整个底面。
如上所述，根据本公开的本示例性实施方式，电子元件模块可具有安装在第一基板的两个表面上的电子元件。此外，外部连接端可以被设置在第一基板的底面上的第二基板上。
结果，多个电子元件可被安装在单个基板(即，第一基板)上，从而增大集成度。此外，由于在单独的第二基板上形成用于连接安装电子元件的第一基板和外部装置的外部连接端，故可便于布置外部连接端。
此外，由于双层基板被用作第二基板，故可降低制造成本，并且鉴于高频信号特性，还可减小信号传输路径，从而减少不必要的寄生成分。
此外，由于与阻挡部的其他部分相比，进一步地分开了根据本示例性实施方式的阻挡部的转角部分与元件收纳部，故这可防止被聚集在在转角部分中的在第一基板与第二基板之间注入的较大量的绝缘材料溢出到阻挡部的内部。
尽管上面已经示出并描述了示例性实施方式，但是对于本领域的技术人员显而易见的是在不背离由所附权利要求限定的本公开的精神和范围的情况下可进行变形和改变。

Claims (14)

1.一种电子元件模块，包括：
第一基板，具有一个表面，至少一个电子元件被安装在所述一个表面上；
第二基板，粘合至所述第一基板的一个表面并且所述第二基板包括至少一个元件收纳部，所述至少一个电子元件被收纳在所述至少一个元件收纳部中；
粘合层，形成于间隙中，并且将所述第一基板粘结至所述第二基板；
导电构件，形成在所述粘合层中并且将所述第一基板与所述第二基板电连接，
其中，所述第二基板包括核心层、设置在所述核心层的两个表面上的电极垫以及设置在所述核心层的底面上的绝缘保护层，并且
所述粘合层直接与所述核心层的顶面粘结。
2.根据权利要求1所述的电子元件模块，其中，所述第一基板的所述一个表面被设置具有与所述第二基板的所述元件收纳部的形状相对应的阻挡部，以阻挡所述粘合层的运动。
3.根据权利要求2所述的电子元件模块，其中，所述阻挡部形成为凹槽或形成为凸起。
4.根据权利要求2所述的电子元件模块，其中，所述阻挡部与所述元件收纳部在水平方向上分隔预定距离。
5.根据权利要求4所述的电子元件模块，其中，所述第一基板的所述一个表面被设置具有绝缘保护层，并且
所述阻挡部形成在所述绝缘保护层上。
6.根据权利要求5所述的电子元件模块，其中，所述绝缘保护层仅形成在所述阻挡部的内侧。
7.根据权利要求5所述的电子元件模块，其中，所述绝缘保护层仅形成在所述阻挡部的外侧。
8.根据权利要求1所述的电子元件模块，其中，所述第二基板被设置具有通过形成在所述绝缘保护层中的通孔而暴露的至少一个电极垫。
9.根据权利要求8所述的电子元件模块，其中，所述电极垫被布置为在形成在所述绝缘保护层中的所述通孔中与所述绝缘保护层分隔。
10.根据权利要求9所述的电子元件模块，其中，所述电极垫填充形成在所述绝缘保护层中的所述通孔。
11.根据权利要求1所述的电子元件模块，进一步包括模塑部，所述模塑部密封安装在所述第一基板的另一个表面上的所述至少一个电子元件。
12.一种电子元件模块，包括：
第一基板，具有一个表面，至少一个电子元件被安装在所述一个表面上；
第二基板，粘合至所述第一基板的一个表面并且所述第二基板包括至少一个元件收纳部，所述至少一个电子元件被收纳在所述至少一个元件收纳部中；
粘合层，插入在所述第一基板和所述第二基板之间，
其中，所述第二基板包括核心层、以及形成在所述核心层的两个表面上且具有多个电极垫的金属配线层，
所述第一基板的一个表面被设置具有与所述第二基板的所述元件收纳部的形状相对应的阻挡部，以阻挡所述粘合层的运动，
所述阻挡部与所述元件收纳部在水平方向上分隔预定距离，并且
所述阻挡部与所述元件收纳部的转角部分分隔的距离大于与所述元件收纳部的笔直部分分隔的距离。
13.根据权利要求12所述的电子元件模块，其中，所述阻挡部在所述元件收纳部的所述转角部分上是曲面形的或者是圆滑的。
14.一种电子元件模块，包括：
第一基板，在所述第一基板上安装至少一个电子元件；
第二基板，粘合至所述第一基板并且所述第二基板包括至少一个元件收纳部，所述至少一个电子元件被收纳在所述元件收纳部中；以及
粘合层，介于所述第一基板与所述第二基板之间，
其中，所述第一基板被设置具有与所述第二基板的所述元件收纳部的形状相对应的阻挡部，以阻止所述粘合层的运动，并且
在所述阻挡部的转角部分所述阻挡部与所述元件收纳部之间的距离大于在所述阻挡部的笔直部分所述阻挡部与所述元件收纳部之间的距离。
CN201410344731.8A 2014-01-03 2014-07-18 电子元件模块 Active CN104766840B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20140000907 2014-01-03
KR10-2014-0000907 2014-01-03
KR1020140014737A KR101539885B1 (ko) 2014-01-03 2014-02-10 전자 소자 모듈
KR10-2014-0014737 2014-02-10

Publications (2)

Publication Number Publication Date
CN104766840A CN104766840A (zh) 2015-07-08
CN104766840B true CN104766840B (zh) 2017-12-12

Family

ID=53496292

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410344731.8A Active CN104766840B (zh) 2014-01-03 2014-07-18 电子元件模块

Country Status (2)

Country Link
US (1) US9392695B2 (zh)
CN (1) CN104766840B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9842818B2 (en) * 2016-03-28 2017-12-12 Intel Corporation Variable ball height on ball grid array packages by solder paste transfer
CN107623994A (zh) * 2016-07-14 2018-01-23 塞舌尔商元鼎音讯股份有限公司 电路板组件及芯片模块
CN109786273B (zh) * 2017-11-14 2021-02-12 中芯国际集成电路制造(上海)有限公司 集成电路结构及其形成方法
KR102107025B1 (ko) * 2018-09-14 2020-05-07 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
KR102149387B1 (ko) 2019-02-13 2020-08-28 삼성전기주식회사 전자 소자 모듈
KR102400533B1 (ko) 2020-08-12 2022-05-19 삼성전기주식회사 전자 소자 모듈 및 이의 제조방법
CN114549390A (zh) * 2020-11-25 2022-05-27 鸿富锦精密电子（成都）有限公司 电路板检测方法、电子装置及存储介质
CN113438810A (zh) * 2021-05-18 2021-09-24 深圳市致趣科技有限公司 连接器制作方法、电子设备、连接器及应用
CN116845032A (zh) * 2022-04-18 2023-10-03 锐石创芯(重庆)科技有限公司 一种芯片封装结构

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11102991A (ja) 1997-09-29 1999-04-13 Mitsui High Tec Inc 半導体素子搭載フレーム
JP3109477B2 (ja) * 1998-05-26 2000-11-13 日本電気株式会社 マルチチップモジュール
JP2003258192A (ja) * 2002-03-01 2003-09-12 Hitachi Ltd 半導体装置およびその製造方法
US20040022038A1 (en) * 2002-07-31 2004-02-05 Intel Corporation Electronic package with back side, cavity mounted capacitors and method of fabrication therefor
US6833628B2 (en) * 2002-12-17 2004-12-21 Delphi Technologies, Inc. Mutli-chip module
WO2005076351A1 (ja) * 2004-02-09 2005-08-18 Murata Manufacturing Co., Ltd. 部品内蔵モジュールおよびその製造方法
US7640655B2 (en) * 2005-09-13 2010-01-05 Shinko Electric Industries Co., Ltd. Electronic component embedded board and its manufacturing method
KR100782774B1 (ko) 2006-05-25 2007-12-05 삼성전기주식회사 Ｓｉｐ 모듈
JP5007164B2 (ja) 2007-06-29 2012-08-22 株式会社フジクラ 多層配線板及び多層配線板製造方法
TWI548204B (zh) * 2010-03-29 2016-09-01 Kyocera Kinseki Corp Piezoelectric vibrator
JP2012204557A (ja) 2011-03-25 2012-10-22 Teramikros Inc 半導体装置及びその製造方法並びに半導体装置の実装構造
JP2013005099A (ja) * 2011-06-14 2013-01-07 Nippon Dempa Kogyo Co Ltd 圧電デバイスとその製造方法
KR101274460B1 (ko) 2011-11-22 2013-06-18 삼성전기주식회사 반도체 패키지 및 그 제조 방법
JP6083152B2 (ja) * 2012-08-24 2017-02-22 ソニー株式会社 配線基板及び配線基板の製造方法

Also Published As

Publication number Publication date
US9392695B2 (en) 2016-07-12
US20150195913A1 (en) 2015-07-09
CN104766840A (zh) 2015-07-08

Similar Documents

Publication Publication Date Title
CN104766840B (zh) 电子元件模块
KR101642560B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR101274460B1 (ko) 반도체 패키지 및 그 제조 방법
KR101994715B1 (ko) 전자 소자 모듈 제조 방법
TWI575617B (zh) An electronic component, an electronic component manufacturing method, and an electronic component manufacturing apparatus
KR101477392B1 (ko) 전자 소자 모듈
US20150062854A1 (en) Electronic component module and method of manufacturing the same
JP2005251889A (ja) 立体的電子回路装置
KR101548799B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR20150009728A (ko) 전자 소자 모듈 및 그 실장 구조
KR20150092876A (ko) 전자 소자 모듈 및 그 제조 방법
KR102117469B1 (ko) 전자 소자 모듈 및 그 제조 방법
US20100155111A1 (en) Mounting structure
KR101539885B1 (ko) 전자 소자 모듈
KR20150000174A (ko) 전자 소자 모듈 및 그 제조 방법
KR101829936B1 (ko) 반도체 패키지 및 그 제조 방법
US10431548B2 (en) Electronic component module and method of manufacturing the same
JP2001168493A5 (zh)
CN105518852B (zh) 低剖面电子封装及其制造方法
KR101539846B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR101525665B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR101983175B1 (ko) 전자 소자 모듈 및 그 제조 방법
JP2008211127A (ja) 部品内蔵基板と、これを用いた電子機器、ならびにこれらに用いる製造方法
KR20160062967A (ko) 반도체 패키지 및 반도체 패키지 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant