JP3293440B2

JP3293440B2 - 積層セラミック電子部品及びその製造方法

Info

Publication number: JP3293440B2
Application number: JP34481195A
Authority: JP
Inventors: 邦彦浜田; 康信米田; 敏明谷田
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1995-12-05
Filing date: 1995-12-05
Publication date: 2002-06-17
Anticipated expiration: 2015-12-05
Also published as: JPH09162064A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本願発明は、電子部品に関
し、詳しくは、積層セラミックコンデンサや積層ＬＣ複
合部品などのような、セラミック中に内部電極が配設さ
れた素子に内部電極と導通する外部電極を配設してなる
積層セラミック電子部品及びその製造方法に関する。

【０００２】

【従来の技術及び発明が解決しようとする課題】例え
ば、代表的な積層セラミック電子部品の一つである積層
セラミックコンデンサは、図１に示すように、セラミッ
ク１中に複数の内部電極２が配設された素子（コンデン
サ素子）３の両端側に、内部電極２と導通する外部電極
４を配設することにより形成されている。

【０００３】そして、上記素子３に外部電極４を形成す
る方法としては、内部電極２の端部が露出した素子３の
両端部に、Ａｇ、Ａｇ−Ｐｄ、Ｃｕなどの金属粉末（導
電成分）に、ガラスフリット、有機バインダー、溶剤な
どを配合してなる導電ペーストを塗布し、焼き付ける方
法が一般的に用いられている。

【０００４】ところで、上記従来の方法により外部電極
４を形成した場合、素子３の両端面の内部電極２の露出
部分（接続部分）２ａの周辺近傍部のセラミック１の表
面（素子表面）１ａと外部電極４との間にガラス層、又
はガラスと空洞からなる層（以下、これらの層を単に
「ガラス・空洞層」ともいう）（図示せず）が形成され
るが、その厚みは通常２μm未満であることから、(１) 実装時のはんだ付け工程で外部電極４に加わる熱応
力が素子３を構成するセラミック１に伝わりやすく、セ
ラミック１にクラックが発生することがある、(２) 外部電極に発生する熱が直接的にセラミック１に伝
わるため、セラミック１にクラックが発生することがあ
る、(３) ガラス・空洞層の厚みが小さいため、湿気や水分の
浸入、あるいはメッキ工程におけるメッキ液の浸入など
を十分に防止することができず、絶縁抵抗の低下や特性
の劣化などを招くことがあるというような問題点があ
る。

【０００５】本願発明は前記問題点を解決するものであ
り、はんだ付け工程などにおいて外部電極を介して素子
に熱応力が加わることによるクラックの発生や、湿気や
水分、あるいはメッキ工程でのメッキ液の浸入などを十
分に抑制、防止することが可能な外部電極を備えた積層
セラミック電子部品及びその製造方法を提供することを
目的とする。

【０００６】

【課題を解決するための手段】上記問題点を解決するた
め、本願発明（請求項１）の積層セラミック電子部品
は、セラミック中に内部電極を配設し、その一部を表面
に露出させた素子に、前記露出部分を介して内部電極と
接続する外部電極を配設してなる積層セラミック電子部
品であって、前記素子の、前記内部電極露出部分（接続
部分）の周辺近傍部のセラミックと外部電極との間に、
厚みが２〜１５μmの、ガラス、又はガラス及び空洞か
らなる層を介在させたことを特徴としている。

【０００７】また、請求項２の積層セラミック電子部品
は、前記ガラス、又はガラス及び空洞からなる層に、セ
ラミック粒を含ませたことを特徴としている。

【０００８】また、請求項３の積層セラミック電子部品
は、前記ガラスにセラミックの結晶を含ませたことを特
徴としている。

【０００９】また、本願発明（請求項４）の積層セラミ
ック電子部品の製造方法は、セラミック中に内部電極を
配設し、その一部を表面に露出させた素子に、前記露出
部分を介して内部電極と接続する外部電極を配設してな
る積層セラミック電子部品の製造方法であって、外部電
極形成用の導電ペーストとして、焼付け工程の、下記ガ
ラスフリットが軟化しはじめる温度では焼結が実質的に
進行しにくい導電金属粉末と、少なくとも焼付け工程の
最高温度では十分に流動性を有し、かつ、セラミックを
濡らしやすいガラスフリットとを含有してなる導電ペー
ストを用い、該導電ペーストを素子表面の前記内部電極
露出部分及びその周辺近傍の所定の位置に付与して焼付
けを行うことにより、内部電極露出部分（接続部分）の
周辺近傍部のセラミックとの間に、厚みが２〜１５μm
の、ガラス、又はガラス及び空洞からなる層が介在する
ような態様で、内部電極と導通する外部電極を形成する
ことを特徴としている。

【００１０】また、本願発明（請求項５）の積層セラミ
ック電子部品の製造方法は、セラミック中に内部電極を
配設し、その一部を表面に露出させた素子に、前記露出
部分を介して内部電極と接続する外部電極を配設してな
る積層セラミック電子部品の製造方法であって、外部電
極形成用の導電ペーストとして、内部電極を構成する金
属種よりも拡散速度の大きい金属種からなる導電金属粉
末を含有してなる導電ペーストを用い、該導電ペースト
を素子表面の前記内部電極露出部分及びその周辺近傍の
所定の位置に付与し、外部電極から内部電極への拡散が
進行するカーケンダール効果が認められる温度で焼付け
を行うことにより、内部電極露出部分（接続部分）の周
辺近傍部のセラミックとの間に、厚みが２〜１５μm
の、ガラス、又はガラス及び空洞からなる層が介在する
ような態様で、内部電極と導通する外部電極を形成する
ことを特徴としている。

【００１１】

【作用】本願発明（請求項１）の積層セラミック電子部
品においては、素子の、内部電極露出部分（接続部分）
の周辺近傍部のセラミックと外部電極との間に、厚みが
２〜１５μmの、ガラス・空洞層（ガラス、又はガラス
及び空洞からなる層）を介在させるようにしているの
で、従来の、セラミックと外部電極との間に２μm未満
のガラス・空洞層しか形成されない積層セラミック電子
部品に比べて、外部電極を介して素子に熱応力が加わる
ことを大幅に軽減することが可能になり、はんだ付け工
程などにおいて素子にクラックが発生することを抑制、
防止することが可能になる。また、ガラス・空洞層の厚
みが大きいため、湿気や水分、あるいはメッキ液などが
素子内部へ浸入することを確実に抑制、防止することが
可能になる。

【００１２】なお、ガラス・空洞層の厚みを２〜１５μ
mとするのが好ましいのは、ガラス・空洞層の厚みが２
μm未満の場合、熱衝撃試験や塩水煮沸試験で水分が浸
入して不良を発生しやすく、また、１５μmを越える
と、空洞部分が多い場合に、外部電極の密着力が低下す
ることによる。

【００１３】また、請求項２の積層セラミック電子部品
のように、前記ガラス・空洞層にセラミック粒を含ませ
ることにより、完全に溶融しないで固形分を含むため、
ガラス・空洞層の厚さを確保することができるようにな
り、本願発明をより実効あらしめることが可能になる。

【００１４】また、請求項３の積層セラミック電子部品
のように、前記ガラス層にセラミックの結晶を含ませた
場合、セラミックとガラスが反応し、セラミックがガラ
スに溶解した後析出することにより、溶融状態のガラス
の中に固形分が析出することになるため、ガラス層の厚
さを確保して、本願発明をより実効あらしめることが可
能になる。

【００１５】また、本願発明（請求項４）の積層セラミ
ック電子部品の製造方法においては、外部電極形成用の
導電ペーストとして、焼付け工程の、下記ガラスフリッ
トが軟化しはじめる温度では焼結が実質的に進行しにく
い導電金属粉末と、少なくとも焼付け工程の最高温度で
は十分な流動性を有し、かつ、セラミックを濡らしやす
いガラスフリットとを含有してなる導電ペーストを用
い、該導電ペーストを素子表面の前記内部電極露出部分
及びその周辺近傍の所定の位置に付与して焼付けを行う
ことにより、内部電極露出部分（接続部分）の周辺近傍
部のセラミックとの間に、厚みが２〜１５μmの、ガラ
ス、又はガラス及び空洞からなる層が介在するような態
様で、内部電極と導通する外部電極を形成するようにし
ているので、焼成工程では、まず、導電金属粉末の焼結
が抑制された状態でガラスフリットが軟化して流動し始
め、さらに温度が上昇すると、焼結不足の電極（導電ペ
ースト）中からガラス（ガラスフリット）が流れ出して
セラミック界面を濡らし、さらに、焼付け工程の最高温
度付近では、導電金属粉末の焼付けが進行して外部電極
が形成されるとともに、移動してきたガラス成分によ
り、外部電極とセラミック（内部電極露出部分（接続部
分）の周辺近傍部のセラミック）との間に、厚みが２〜
１５μmのガラス・空洞層を形成することが可能になる
ため、本願請求項１〜３の積層セラミック電子部品を確
実に製造することができるようになる。

【００１６】なお、本願発明（請求項４）の積層セラミ
ック電子部品の製造方法においては、導電ペーストとし
て、通常、上記導電金属粉末、及びガラスフリットの他
にバインダー、溶剤などを含有するものが用いられる
が、それらの配合割合などに特別の制約はない。

【００１７】また、本願発明（請求項５）の積層セラミ
ック電子部品の製造方法においては、外部電極形成用の
導電ペーストとして、内部電極を構成する金属種よりも
拡散速度の大きい金属種からなる導電金属粉末を含有し
てなる導電ペーストを用い、該導電ペーストを素子表面
の前記内部電極露出部分及びその周辺近傍の所定の位置
に付与し、外部電極から内部電極への拡散が進行するカ
ーケンダール効果が認められる温度で焼付けを行うこと
により、内部電極露出部分（接続部分）の周辺近傍部の
セラミックとの間に、厚みが２〜１５μmの、ガラス、
又はガラス及び空洞からなる層が介在するような態様
で、内部電極と導通する外部電極を形成するようにして
いるので、焼付け工程で、外部電極が内部電極中に拡散
し、内部電極が伸長することにより外部電極が押し上げ
られるため、外部電極とセラミック（内部電極露出部分
（接続部分）の周辺近傍部のセラミック）との間に十分
な厚みを有するガラス・空洞層が確実に形成される。

【００１８】

【発明の実施の形態】本願発明の実施の形態を、以下の
実施例を示して詳細に説明する。

【００１９】［実施例１］なお、この実施例１においては、図１に示すように、誘
電体であるセラミック１中に内部電極（パラジウム電
極）２が配設された素子（コンデンサ素子）３の両端側
に、内部電極２と導通する外部電極（銀電極）４を配設
してなる積層セラミックコンデンサを例にとって説明す
る。

【００２０】導電金属粉末として、銀粉末を用い、これ
に、約５００℃で分解する樹脂（アルキド樹脂）、軟化
点が約５００℃で、セラミックを濡らしやすいＺｎ−Ｂ
系のガラスフリット、及び有機ビヒクル（この実施例で
は、エチルセルロース系樹脂を溶剤に溶解したもの）を
下記の割合で配合して導電ペーストを得る。

【００２１】＜導電ペースト組成＞銀粉末（平均粒径１．０μm）：６７重量％アルキド樹脂：４．０重量％Ｚｎ−Ｂ系ガラスフリット：６．０重量％有機ビヒクル：残り

【００２２】それから、図２に示すように、導電ペース
ト４ａを、素子３の両端部の内部電極２が露出した部分
（内部電極露出部分）２ａを含む部分に、塗布し、８０
０℃で焼付けを行う。

【００２３】この焼付け工程においては、温度が５００
℃に達するまではアルキド樹脂が残存するため、導電金
属粉末の焼結は抑制される。そして、温度が５００℃を
越えるとガラス（Ｚｎ−Ｂ系ガラスフリット）が軟化し
て流動し始めるが、６００℃程度までは、まだ十分に焼
結されていない電極（導電ペースト）内にとどまってい
る。

【００２４】さらに、温度が上昇して６００℃以上にな
ると、セラミック（素子）を濡らしやすい性質を有する
ガラス（Ｚｎ−Ｂ系ガラスフリット）の流動性が大きく
なり、セラミック（素子）の表面を流れ出すようにな
る。

【００２５】そして、温度が焼付け工程の最高温度であ
る８００℃に達すると、図３に示すように、焼結が十分
に進行して外部電極（銀電極）４が形成されるととも
に、ガラス６が流動して、セラミック１の表面（素子表
面）１ａと外部電極４の間に、ガラス６と空洞７からな
る、十分な厚み（例えば約１０μm）を有するガラス・
空洞層５が形成される。

【００２６】上記のようにして製造した、ガラス・空洞
層の厚みを２〜１５μmの範囲内で変化させた積層セラ
ミックコンデンサと、前述の従来の製造方法により製造
した、ガラス・空洞層の厚みが１μmの積層セラミック
電子部品（従来例）について熱衝撃試験を行った（試料
数ｎ＝各２０）。なお、熱衝撃試験は、積層セラミック
コンデンサ（試料）を２５０℃、３００℃、３５０℃、
４００℃の溶融はんだに浸漬しクラックの発生数を調べ
ることにより行った。その結果を表１に示す。なお、表
１において、*印を付した試料番号１が従来例の試料で
ある。

【００２７】

【表１】

【００２８】表１より、本願発明の実施例の積層セラミ
ックコンデンサ（試料番号２〜５）においては、クラッ
クの発生率が、従来例（試料番号１）に比べて大幅に低
下していることがわかる。

【００２９】また、この実施例の積層セラミックコンデ
ンサと、前述の従来の製造方法により製造した積層セラ
ミックコンデンサ（従来例）について、塩水中で８時間
の煮沸を行う塩水煮沸試験を実施した（試料数ｎ＝１０
０）。その結果を表２に示す。なお、表２において、*
印を付した試料番号１は従来例の試料である。

【００３０】

【表２】

【００３１】表２より、従来例の試料（試料番号１）に
おいては、塩水煮沸後の絶縁抵抗不良の発生率が８０％
（１００個の試料のうち８０個に絶縁抵抗不良が発生）
であるのに対して、この実施例の各試料では、絶縁抵抗
不良の発生率が大幅に減少していることがわかる。

【００３２】なお、この実施例１では、導電金属粉末と
して、平均粒径１．０μmの銀粉末を用いた場合につい
て説明したが、焼結を抑制するために、(１) 銀粉末の一部（例えば３０重量％）を平均粒径（長
径）が５０μmの扁平銀粉末とする(２) 銀粉末に所定の割合（例えば５％）で銀よりも融点
の高い金属（パラジウムなど）の金属粉末を添加する(３) 銀粉末に所定の割合（例えば５％）で銅粉末などの
卑金属粉末を添加する(４) 銀粉末に所定の割合（例えば０．５％）でアルミナ
粉末などのセラミック粉末を添加するなどの手段を講じ
ることが可能である。

【００３３】［実施例２］導電金属粉末として、銀粉末を用い、これに、約５００
℃で分解する樹脂（アルキド樹脂）、軟化点が約６５０
℃で、セラミックを濡らしやすいＰｂ−Ｓｉ系のガラス
フリット、及び有機ビヒクル（この実施例では、エチル
セルロース系樹脂を溶剤に溶解したもの）を下記の割合
で配合して、導電ペーストを得る。

【００３４】＜導電ペースト組成＞銀粉末（平均粒径１．０μm）：７５重量％アルキド樹脂：４．０重量％Ｐｂ−Ｓｉ系ガラスフリット：５．０重量％有機ビヒクル：残り

【００３５】そして、この導電ペーストを、上記実施例
１の場合と同様に、内部電極（パラジウム電極）の端部
が露出した素子の両端部に、塗布し、８５０℃で焼付け
を行う。

【００３６】この焼付け工程においては、温度が５００
℃に達するまではアルキド樹脂が残存するため、導電金
属粉末の焼結は抑制される。そして、温度が５００℃を
越えるとガラス（Ｐｂ−Ｓｉ系ガラスフリット）が軟化
して流動し始めるが、７００℃程度までは、まだ十分に
焼結されていない電極（導電ペースト）内にとどまって
いる。

【００３７】さらに、温度が上昇して７００℃以上にな
ると、セラミック（素子）を濡らしやすい性質を有する
ガラス（Ｐｂ−Ｓｉ系ガラスフリット）の流動性が大き
くなり、セラミック（素子）の表面を流れ出す。

【００３８】そして、温度が焼付け工程の最高温度であ
る８５０℃に近づくと、カーケンダール効果により、図
４に示すように、外部電極４を構成する銀が、内部電極
２を構成するパラジウム中に拡散し、内部電極２が伸長
して外部電極４を押し上げる。その結果、セラミック１
と外部電極４の間に、ガラス６と空洞７からなる、十分
な厚み（例えば約１０μm）を有するガラス・空洞層５
が形成される。

【００３９】上記のようにして製造した、ガラス・空洞
層の厚みを２〜１５μmの範囲内で変化させた積層セラ
ミックコンデンサについて、上記実施例１の場合と同じ
条件で熱衝撃試験を行った（試料数ｎ＝２０）。その結
果を表３に示す。なお、表３において、*印を付した試
料番号６は従来例の試料（ガラス・空洞層の厚みが１μ
m）である。

【００４０】

【表３】

【００４１】表３より、この実施例の積層セラミックコ
ンデンサ（試料番号７〜１０）においては、クラックの
発生率が、従来例（試料番号６）に比べて大幅に低下し
ていることがわかる。

【００４２】また、この実施例の積層セラミックコンデ
ンサについて、上記実施例１の場合と同じ条件で塩水煮
沸試験を実施した（試料数ｎ＝１００）。その結果を表
４に示す。前述の従来の製造方法により製造した積層セ
ラミックコンデンサ（従来例）について、塩水中で８時
間の煮沸を行う塩水煮沸試験を実施した（試料数ｎ＝１
００）。なお、表４において、*印を付した試料番号６
は従来例の試料（ガラス・空洞層の厚みが１μm）であ
る。

【００４３】

【表４】

【００４４】表４より、従来例の試料（試料番号６）に
おいては、塩水煮沸後の絶縁抵抗不良の発生率が８０％
（１００個の試料のうち８０個に絶縁抵抗不良が発生）
であるのに対して、この実施例の各試料では、絶縁抵抗
不良の発生率が大幅に減少していることがわかる。な
お、この実施例２の試料においては、上記実施例１の場
合よりもさらに絶縁抵抗不良の発生率が低下している。

【００４５】また、図５に、ガラス・空洞層の厚みと、
温度差３５０℃の熱衝撃を与えた場合のクラック発生率
の関係を示す。図５より、ガラス・空洞層の厚みが２μ
m未満になると大幅にクラック発生率が上昇することが
わかる。

【００４６】また、図６に、塩水煮沸試験におけるガラ
ス・空洞層の厚みと塩水煮沸後の絶縁抵抗不良の発生率
関係、及びガラス・空洞層の厚みと寸法が１mm×２mm×
１．２５mmの試料における外部電極の密着力の関係を示
す。図６より、ガラス・空洞層の厚みが２μm未満にな
ると大幅に絶縁抵抗不良の発生率が上昇することがわか
るとともに、ガラス・空洞層の厚みが１５μmを越える
と外部電極の密着力が急激に低下することがわかる。

【００４７】なお、本願発明は、上記実施例に限定され
るものではなく、積層セラミック電子部品を構成するセ
ラミックの種類、内部電極及び外部電極を構成する金属
種、ガラス・空洞層のガラスと空洞の比率、導電ペース
トを構成する導電金属粉末やガラスフリットなどの種
類、あるいはそれらの配合割合、カーケンダール効果を
得るための内部電極の金属種と外部電極の金属種の組合
せ態様、焼付け条件、積層セラミック電子部品の種類な
どに関し、発明の要旨の範囲において、種々の応用、変
形を加えることが可能である。

【００４８】

【発明の効果】上述のように、本願発明（請求項１）の
積層セラミック電子部品は、素子の、内部電極露出部分
（接続部分）の周辺近傍部のセラミックと外部電極との
間に、厚みが２〜１５μmの、ガラス、又はガラス及び
空洞からなる層を介在させるようにしているので、外部
電極を介して素子に熱応力が加わることを抑制、防止し
て、はんだ付け工程などにおいて素子に熱応力によるク
ラックが発生することを確実に抑制、防止することがで
きる。また、ガラス・空洞層の厚みが大きいため、湿気
や水分、あるいはメッキ液などが素子内部へ浸入するこ
とを確実に抑制、防止することができる。

【００４９】また、請求項２の積層セラミック電子部品
のように、ガラス・空洞層にセラミック粒を含ませ、あ
るいは、請求項３の積層セラミック電子部品のように、
ガラス層にセラミックの結晶を含ませることにより、さ
らに確実に、ガラス・空洞層の厚みが大きいため、湿気
や水分、あるいはメッキ液などが素子内部へ浸入するこ
とを確実に抑制、防止することが可能になり、本願発明
をより実効あらしめることができる。

【００５０】また、上述の本願発明（請求項４及び５）
の積層セラミック電子部品の製造方法によれば、外部電
極とセラミックとの間に２〜１５μm以上のガラス・空
洞層を容易かつ確実に形成することが可能になり、上述
の効果を有する積層セラミック電子部品を確実に製造す
ることが可能になる。

【図面の簡単な説明】

【図１】積層セラミック電子部品（積層セラミックコン
デンサ）の構造を示す断面図である。

【図２】本願発明の一実施例にかかる積層セラミック電
子部品の製造方法の一工程を示す図である。

【図３】本願発明の一実施例にかかる積層セラミック電
子部品の製造方法の一工程において、素子表面と外部電
極との間にガラス・空洞層が形成された状態を示す図で
ある。

【図４】本願発明の他の実施例にかかる積層セラミック
電子部品の製造方法の一工程において、カーケンダール
効果により、素子表面と外部電極との間にガラス・空洞
層が形成された状態を示す図である。

【図５】ガラス・空洞層の厚みと温度差３５０℃の熱衝
撃を与えた場合のクラック発生率の関係を示す図であ
る。

【図６】塩水煮沸試験におけるガラス・空洞層の厚みと
塩水煮沸後の絶縁抵抗不良の発生率の関係、及びガラス
・空洞層の厚みと外部電極の密着力の関係を示す図であ
る。

【符号の説明】

１セラミック１ａセラミックの表面（素子表面）２内部電極２ａ内部電極露出部分３素子（コンデンサ素子）４外部電極４ａ導電ペースト５ガラス・空洞層６ガラス７空洞

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平４−280613（ＪＰ，Ａ) 特開平４−28110（ＪＰ，Ａ) 特開平１−315903（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01G 4/00 - 4/42

Claims

(57)【特許請求の範囲】

【請求項１】セラミック中に内部電極を配設し、その
一部を表面に露出させた素子に、前記露出部分を介して
内部電極と接続する外部電極を配設してなる積層セラミ
ック電子部品であって、前記素子の、前記内部電極露出部分（接続部分）の周辺
近傍部のセラミックと外部電極との間に、厚みが２〜１
５μmの、ガラス、又はガラス及び空洞からなる層を介
在させたことを特徴とする積層セラミック電子部品。
【請求項２】前記ガラス、又はガラス及び空洞からな
る層に、セラミック粒を含ませたことを特徴とする請求
項１記載の積層セラミック電子部品。
【請求項３】前記ガラスにセラミックの結晶を含ませ
たことを特徴とする請求項１又は２記載の積層セラミッ
ク電子部品。
【請求項４】セラミック中に内部電極を配設し、その
一部を表面に露出させた素子に、前記露出部分を介して
内部電極と接続する外部電極を配設してなる積層セラミ
ック電子部品の製造方法であって、外部電極形成用の導電ペーストとして、焼付け工程の、
下記ガラスフリットが軟化しはじめる温度では焼結が実
質的に進行しにくい導電金属粉末と、少なくとも焼付け
工程の最高温度では十分に流動性を有し、かつ、セラミ
ックを濡らしやすいガラスフリットとを含有してなる導
電ペーストを用い、該導電ペーストを素子表面の前記内部電極露出部分及び
その周辺近傍の所定の位置に付与して焼付けを行うこと
により、内部電極露出部分（接続部分）の周辺近傍部の
セラミックとの間に、厚みが２〜１５μmの、ガラス、
又はガラス及び空洞からなる層が介在するような態様
で、内部電極と導通する外部電極を形成することを特徴
とする積層セラミック電子部品の製造方法。
【請求項５】セラミック中に内部電極を配設し、その
一部を表面に露出させた素子に、前記露出部分を介して
内部電極と接続する外部電極を配設してなる積層セラミ
ック電子部品の製造方法であって、外部電極形成用の導電ペーストとして、内部電極を構成
する金属種よりも拡散速度の大きい金属種からなる導電
金属粉末を含有してなる導電ペーストを用い、該導電ペーストを素子表面の前記内部電極露出部分及び
その周辺近傍の所定の位置に付与し、外部電極から内部
電極への拡散が進行するカーケンダール効果が認められ
る温度で焼付けを行うことにより、内部電極露出部分
（接続部分）の周辺近傍部のセラミックとの間に、厚み
が２〜１５μmの、ガラス、又はガラス及び空洞からな
る層が介在するような態様で、内部電極と導通する外部
電極を形成することを特徴とする積層セラミック電子部
品の製造方法。