KR100449121B1 - 전자 부품, 전자 부품의 제조 방법 및 회로 기판 - Google Patents

Abstract

전자 부품이 베이스 부재 및 상기 베이스 부재에 복수개의 층으로 형성되는 외부 전극을 포함하고 , 상기 베이스 부재에 대한 외부 전극의 최외층은 주석 결정 입계를 포함하는 다결정 구조를 가지는 주석을 포함하고, 상기 주석 결정 입계에는 주석 이외의 금속 원자를 가진다. 그리고 상기로 구성된 전자 부품의 제조 방법은 주석 이외의 금속이 존재하는 주석층을 확산 열처리하여, 주석 이외의 금속을 주석 결정 입계로 확산시키는 것을 특징으로 한다.

Description

전자 부품, 전자 부품의 제조 방법 및 회로 기판{Electronic component, method for producing electronic component, and circuit board }

본 발명은 고 밀도의 실장을 위해 사용되는 전자 부품의 외부 전극의 구조에 관한 것이다. 특히, 본 발명은 주석(tin) 도금층이 외부 전극의 최외층으로서 형성된 전자 부품에 관한 것이다.

칩(chip)형 모노리식(monolithic) 커캐시터 같은 전자 부품은 보통 칩 베이스(base) 부재의 외부에 형성된 외부 전극을 솔더링(soldering)함으로서 인쇄 배선기판에 실장된다. 이런 경우에 있어서, 비교적 저렴하게 솔더링의 성능을 개선하기 위해서, 주석 도금층이 외부 전극의 최외층으로 흔히 형성한다. 그 이유는 주석 도금층이 니켈(nickel)이나 구리 층과 비교하여 솔더링하기가 더 용이하기 때문이고, 또한 전자 부품이 리플로우 솔더링(reflow soldering)이나 플로우 솔더링(flow soldering)등으로 실장될 때, 결함이 쉽게 발생되지 않기 때문이다.

그러나, 예를 들어, 주석 도금층이 세라믹 베이스 부재의 표면에 형성된 후막 전극에 직접 형성되면 주석 도금층의 일부가 후막 전극에 부착되지 않고, 솔더링 중에 후막 전극은 용해되어 솔더(solder)에 흡수되는 결함이 있다. 이러한 결함을 개선하기 위해서, 주석 도금층 아래에 니켈 하지막(underlying film) 혹은 니켈 합금 하지막이 종종 제공된다.

최근에, 외부 전극의 최외층으로서의 주석 도금층이 형성된 전자 부품을 온도가 주기적으로 변하는 환경에 위치시키면, 위스커(whisker)형 돌출부, 즉 위스커가 주석 도금층에 발생된다는 것이 공지되었다. 이렇게 발생된 위스커를 구리 계열의 하지막에 형성된 주석 도금층에서 발생한 선형 단일 결정 위스커와 대조해 보면, 상기 위스커는 다결정 구조를 가지고 있고 대략 100 ㎛의 최대 길이를 가지고 굴곡이 있다. 이하부터, 단일 결정 위스커와의 식별을 위해서, 온도가 주기적으로 변하는 환경에서 발생한 위스커를 '온도 주기 위스커'라 한다.

이러한 온도 주기 위스커가 회로기판에 실장된 전자 부품의 외부 전극에서 발생하면, 인접한 부품들 사이에서, 혹은 개별 부품과 배선 패턴(wiring pattern)사이에서 단락이 발생한다. 특히, 전자 부품의 실장 밀도가 급속히 증가하여 어떤 경우에는 인접한 전자 부품들 사이의 거리가 약 200㎛로 짧아진다. 회로 부품의 실장밀도가 시간이 갈수록 점점 증가해짐에 따라 인접 전자 부품사이의 거리 혹은 개별 부품과 배선 패턴 사이의 거리는 점점 짧아진다. 따라서 온도 주기 위스커가 약 100㎛의 길이라 할지라도, 온도 주기 위스커에 의해 회로는 단락될 가능성이 증가한다.

이러한 고 실장 밀도를 가진 회로기판에서는 전기적 단락을 무시하는 것이 불가능하다.

온도 주기 위스커를 억제하는 방법으로 주석 합금 도금층을 사용한다. 도금의 만족할만한 습윤성과 도금의 용이성을 위해서, 주석과 납의 합금이 종종 사용된다. 그러나 납 사용은 환경에 역효과를 초래하므로 바람직하지 않다. 반면에, 납 이외의 금속과 주석과의 합금은 연구 단계에 있고, 안정한 생산물을 아직은 기대할 수 없다.

온도 주기 위스커를 억제하는 다른 방법으로 주석이나 주석 합금 이외의 금속을 사용하는 것이 연구중이다. 예를 들어, 외부 전극의 최외층으로 금 도금층이나 납 도금층을 사용하는 방법이 연구 중에 있다. 그러나 이러한 재료는 비싼 금속이므로, 생산가가 현저히 증가한다.

따라서, 본 발명의 목적은 온도가 고온 및 저온으로 변하는 환경에서도 온도 주기 위스커가 발생되지 않는 외부 전극이 형성된 전자 부품을 제공하는데 있다.

철저한 연구의 결과로서, 본 발명자는 고온 상태와 저온 상태가 번갈아 반복되는 환경에서 주석 도금층에 발생하는 온도 주기 위스커는 온도의 변화에 의해 발생한 응력을 구동력으로 이용하여 특정한 지점에 주석 도금층의 주석 원자를 집중함으로서 형성된다는 것을 발견하였다. 즉, 주석 도금층은 다결정 구조이고, 주석 원자는 주석 결정 입계(grain boundary)를 따라 주석 도금층의 표면으로 이동하는 것을 고려한 것이다. 본 발명자는 주석 이외의 금속 원자를 확산시킴으로서 주석 원자가 주석 결정 입계를 따라 이동하는 것을 제지하여 위스커의 발생을 억제하는 것이 가능하다는 것을 발견하였다.

도 1은 본 발명의 한 실시형태에서의 전자 부품 단면도이다.

도 2는 본 발명에서 주석 도금층을 도시한 단면도이다.

도 3은 종래의 주석 도금층을 도시한 단면도이다.

〈도면의 주요 부분에 대한 간단한 설명〉

1...세라믹 커패시터 2...베이스 부재

3...외부 전극 4...후막 전극

5...니켈 도금층 6...주석 도금층

7...주석 결정 8...니켈 원자

본 발명의 제 1특징에 따르면, 전자 부품은 베이스 부재에 형성된 외부 전극을 포함한다. 각각의 외부 전극은 복수의 층을 포함하고, 복수의 층의 최외층은 다결정 구조의 주석 도금층이고, 주석 이외의 금속 원자는 결정 입계에서 확산된다.

이러한 구조를 가진 주석 도금층에서는, 주석 결정 입계를 따르는 주석 원자의 이동이 억제되므로, 주석 도금층에서 온도 변화에 기인한 응력이 발생하더라도 온도가 반복적으로 변하는 환경에서 위스커는 발생되지 않는다.

주석 이외의 금속 원자는 니켈 원자가 바람직하다. 니켈층이나 니켈 합금층은 주석 도금층 하부에 형성된다. 니켈층이나 니켈 합금층은 외부 전극의 바깥층에 형성되고, 주석 도금층이 니켈층이나 니켈 합금층에 더 형성하고 나서, 외부 전극은 소정조건하에서 열처리가 된다.

그렇게 함으로서, 니켈층 내지 니켈 합금층에서의 니켈 원자 부분은 결정 입계로 용이하게 확산된다.

본 발명의 다른 특징에 따르면, 전자 부품은 베이스 부재에 형성된 외부 전극을 포함한다. 여기에서, 각 외부 전극은 복수의 층을 형성하고, 복수의 층은 베이스 부재에 형성된 후막 전극, 후막 전극에 형성된 니켈층이나 니켈 합금층, 니켈층이나 니켈 합금층에 형성된 다각 결정 구조인 주석 도금층을 포함한다. 니켈층이나 니켈합금층에서의 니켈 원자는 주석 결정 입계 속으로 확산된다.

본 발명의 또 다른 특징에 따르면, 전자 부품을 제조하는 방법은 베이스 부재에 후막 전극을 형성하는 단계; 후막 전극에 니켈층이나 니켈 합금층을 형성하는 단계; 층구조를 가지는 금속막으로 구성된 외부 전극 및 예정된 조건하에서 열처리된 외부 전극을 생산하기 위해서 니켈층이나 니켈 합금층에 주석 도금층을 형성하는 단계;를 포함한다.

본 발명에 따라 제조된 전자 부품에서는, 약 100㎛의 길이를 가지고 온도가 주기적으로 변하는 환경에서 발생될 수 있는 온도 주기 위스커가 발생이 억제된다. 결과적으로, 회로기판에 복수의 전자 부품이 실장될 때, 인접 부품들 사이의 거리가 200㎛ 이하로 줄어든다 하더라도 온도 주기 위스커에 의해 발생되는 회로의 단락 가능성는 줄어들고, 고밀도의 실장이 가능해진다.

본 발명의 실시형태에서의 전자 부품을 도 1을 참조하여 설명하겠다.

도 1은 세라믹 베이스 부재(2) 및 세라믹 베이스 부재(2)의 양 측에 형성된 U자형의 외부 전극(3)을 포함하는 칩형 모놀리식 커패시터(1)의 단면도이다. 각각의 외부 전극(3)은 세라믹 베이스 부재(2)와 접촉된 후막 전극(4), 후막 전극(4)에 형성된 니켈 도금층(5), 최외층으로서 니켈 도금층(5)에 형성된 주석 도금층(6)을 포함한다. 후막 전극(4)은 은 페이스트를 베이킹(baking)함으로서 형성되고, 니켈 도금층(5)은 니켈을 전기 도금하여 형성되고, 주석 도금층(6)은 주석을 전기 도금하여 형성된다. 덧붙여서, 후막 전극(4)은 은 페이스트 대신에 구리 페이스트를 사용하여 형성될 수 있고, 니켈 합금 도금층은 니켈 도금층(5) 대신에 형성될 수 있다.

다음으로, 상기 언급된 전자 부품의 니켈 도금층(5) 및 주석 도금층(6)을 형성하는 방법을 상세히 설명하겠다.

먼저, 후막 전극(4)에 형성된 세라믹 베이스 부재(2)를 와츠(Watts)조라고 불리는 니켈 도금조에 담근다. 그리고 0.1∼10 A/dm²의 범위의 전류 밀도로 전기 도금을 실행하여, 약 1∼10㎛의 두께의 니켈 도금층(5)을 형성한다. 그 다음에 금속염으로서의 주석 황산염, 착화제로서의 구연산, 광택제로서의 4기 암모늄염 및 알킬베타인(alkylbetaine)을 함유한 계면 활성제 중 적어도 하나를 첨가한 약 산성 주석 도금조에 세라믹 베이스 부재(2)를 담그고, 0.1∼5A/dm²의 범위에서의 전류 밀도로 전기 도금을 실행한다. 그리고나면 두께 약 2∼10㎛의 주석 도금층(6)이 형성된다. 추가로, 주석 황산염 이외의 금속염이 2가 주석 이온을 제공하기만 하면 대신 사용될 수 있다. 또한, 전도제 및 산화방지제를 니켈 도금조 및 주석 도금조에 적당히 첨가한다. 도금의 다른 조건은 본 발명의 목적에 벗어나지 않는 범위 내에서 적당히 변용할 수 있다.

후막 전극(4), 니켈층(5), 주석막(6)을 포함하는 금속막을 층으로 만든 세라믹 베이스 부재(2)는 니켈층(5)에서의 니켈 원자가 주석 도금층(6)에서 결정 입계로 부분적으로 확산하도록 85°C에서 1시간 동안 열처리하여 형성된다. 다른 확산 온도도 사용 가능하다. 니켈 원자의 확산량은 약 0.001중량%∼1.0중량%이다. 금속 원자의 확산량이 약 0.001중량%보다 적다면, 위스커 억제 효과를 얻기가 어렵고, 금속 원자의 확산량이 약 1.0중량%를 넘어서면, 주석 도금층의 습성력이 감소하여 외부 전극의 특성을 악화시킨다. 열처리 조건은 니켈 원자가 상기 서술된 범위에서 확산되면 적당히 변용될 수 있다.

상기 예에서 상술된 것처럼 열 처리된 주석 도금층(6)이 제공된 전자 부품의 단면(실시예) 및 열처리 전의 주석 도금층(6)에 제공된 전자 부품의 단면(비교예)을 주사형 전자 현미경(scanning electron microscope; SEM)으로 관찰하였다. 도 2는 실시예에서 주석 도금층의 대표적인 단면도이고, 도 3은 비교예에서 주석 도금층(6)의 대표적인 단면도이다. 도 2 및 도 3에 도시된 바와 같이, 주석 도금층(6)은 다결정 구조를 가지고 있다. 실시예에서 니켈 원자(8)가 주석 결정(7)의 입계로 확산되는 상태가 확인되는 반면, 비교예에서는 니켈 원자의 확산이 확인되지 않았다.

다음으로, 상술한 바와 같이 열처리된 주석 도금층(6)이 제공된 전자 부품(실시예)과 열처리되기 전의 주석 도금층(6)이 제공된 전자 부품(비교예)을 고온 상태와 저온 상태가 서로 반복되는 환경에 방치한 후에, 위스커의 발생을 검사하였다. 구체적으로, 전자 부품은 -40°C∼85°C의 온도 변화, 30분의 머무르는 시간(온도 증가/감소 시간을 포함하여), 3∼5분의 온도 증가/감소 시간 및 1000회의 온도 반복 주기의 조건하에서 방치한 후에 SEM을 사용하여 주석 도금층(6)에 위스커 밀도를 관찰하였다. 그 결과를 표 1에 나타냈다.

	온도 주기 위스커 밀도(위스커 수/ ㎟)
실 시 예	0
비 교 예	1,000

상술한 결과에서 명확해지는 것처럼, 니켈 원자를 열처리에 의해 주석 도금층의 주석 결정 입계로 확산했던 실시예의 전자 부품에 대해서는, 고온 상태와 저온 상태가 번갈아 반복되는 환경에서도, 주석 도금층에서 위스커가 발생되는 것이 억제되는 것을 확인하였다. 반대로, 열처리가 실시되지 않고 니켈 원자가 주석 도금층의 주석 결정 입계로 확산되지 않은 비교예의 전자 부품에 대해서는, 고온 상태와 저온 상태가 번갈아 반복되는 환경에서 위스커가 발생하였다.

본 발명의 본질적 특색은 주석 원자가 주석 결정 입계를 따라 주석 도금층의 표면으로 이동하는 것을 억제함으로해서 온도 주기 위스커의 발생을 방지하는 것에 있다. 상술한 실시형태에서 니켈 원자가 니켈 도금층 아래에 형성된 주석 도금층을 열처리함으로서 니켈 원자가 주석 결정 입계로 확산되더라도, 본 발명은 니켈 원자가 주석 결정입계로 확산되는한, 제한을 받지 않는다. 주석 원자의 이동이 억제되기만 하면 주석 결정 입계로 확산되는 원자가 니켈 원자로만 제한되지 않는다. 예를 들어, 니켈 이외의 코발트 같은 전이 금속의 원자가 주석 결정 입계로 확산될 때에도, 주석 원자의 이동이 효과적으로 억제되면, 온도 주기 위스커의 억제 효과를 얻을 수 있다.

비록 칩형 단일 결정 세라믹 커패시터를 전자 부품으로서 상술했더라도, 본 발명은 그것에만 제한받지 않는다. 본 발명은 또한 칩형 세라믹 코일(coil) 혹은 칩형 세라믹 서미스터(thermistor) 등의 칩형 전자 부품에도 적용될 수 있다.

Claims (20)

1. 베이스 부재 및 상기 베이스 부재에 복수개의 층으로 형성되는 외부 전극을 포함하는 전자 부품으로서,

   상기 베이스 부재에 대한 외부 전극의 최외층은 주석 결정 입계를 포함하는 다결정 구조를 가지는 주석을 포함하고;

   상기 주석 결정 입계에는 주석 이외의 금속 원자를 가지고, 그리고 주석 이외의 금속이 니켈을 포함하는 것을 특징으로 하는 전자 부품.
2. 삭제
3. 제 2항에 있어서, 상기 외부 전극은 상기 주석층에 인접한 니켈 혹은 니켈 합금을 포함하는 층을 가지는 것을 특징으로 하는 전자 부품.
4. 제 3항에 있어서, 상기 외부 전극은 상기 베이스 부재에 형성된 후막 전극, 상기 후막 전극에 형성된 니켈 함유층 및;

   상기 니켈 함유층에 형성된 주석 도금층을 포함하는 것을 특징으로 하는 전자 부품.
5. 제 4항에 있어서, 상기 주석층의 두께가 약 2∼10㎛이고 주석 이외의 금속이 상기 주석층의 0.001∼1중량%인 것을 특징으로 하는 전자 부품.
6. 제 1항에 있어서, 상기 외부 전극은 주석층에 인접한 니켈 혹은 니켈 합금층을 포함하는 것을 특징으로 하는 전자 부품.
7. 제 6항에 있어서, 상기 외부 전극은 상기 베이스 부재에 형성된 후막 전극, 상기 후막 전극에 형성된 니켈 함유층 및 상기 니켈 함유층에 형성된 주석 도금층을 포함하는 것을 특징으로 하는 전자 부품.
8. 제 7항에 있어서, 상기 주석층은 약 2∼10㎛의 두께를 가지고, 주석 이외의 금속이 상기 주석층의 0.001∼1중량%인 것을 특징으로 하는 전자 부품.
9. 제 1항에 있어서, 상기 외부 전극은 상기 베이스 부재에 형성된 후막 전극, 상기 후막 전극에 형성된 니켈 함유층 및 상기 니켈 함유층에 형성된 주석 도금층을 포함하는 것을 특징으로 하는 전자 부품.
10. 제 1항에 있어서, 상기 주석층은 약 2∼10㎛의 두께를 가지고, 주석 이외의 금속이 상기 주석층의 0.001∼1중량%인 것을 특징으로 하는 전자 부품.
11. 제 9항에 기재된 적어도 2개의 전자 부품이 실장되는 회로 기판으로서, 상기 2개의 전자 부품들 사이의 거리가 200㎛ 이하인 것을 특징으로 하는 회로기판.
12. 제 6항에 기재된 적어도 2개의 전자 부품이 실장되는 회로 기판으로서, 상기 2개의 전자 부품들 사이의 거리가 200㎛ 이하인 것을 특징으로 하는 회로기판.
13. 제 4항에 기재된 적어도 2개의 전자 부품이 실장되는 회로 기판으로서, 상기 2개의 전자 부품들 사이의 거리가 200㎛ 이하인 것을 특징으로 하는 회로기판.
14. 제 3항에 기재된 적어도 2개의 전자 부품이 실장되는 회로 기판으로서, 상기 2개의 전자 부품들 사이의 거리가 200㎛ 이하인 것을 특징으로 하는 회로기판.
15. 제 2항에 기재된 적어도 2개의 전자 부품이 실장되는 회로 기판으로서, 상기 2개의 전자 부품들 사이의 거리가 200㎛ 이하인 것을 특징으로 하는 회로기판.
16. 제 1항에 기재된 적어도 2개의 전자 부품이 실장되는 회로 기판으로서, 상기 2개의 전자 부품들 사이의 거리가 200㎛ 이하인 것을 특징으로 하는 회로기판.
17. 베이스 부재에 적어도 1개의 외부 전극이 복수개의 층으로 형성되고, 상기 외부 전극은 상기 베이스 부재에 대한 최외층이 결정 입계를 포함한 다결정 구조를 가진 주석 도금층인 전자 부품의 제조 방법으로서,

    주석 이외의 금속이 존재하는 주석층을 확산 열처리하여, 주석 이외의 금속을 주석 결정 입계로 확산시키고, 그리고

    상기 주석 이외의 금속이 니켈로 형성되는 것을 특징으로 하는 전자 부품의 제조 방법.
18. 삭제
19. 제 18항에 있어서, 상기 외부 전극이 니켈이나 니켈 합금을 주석 도금층에 인접하도록 하는 것을 특징으로 하는 제조 방법.
20. 제 19항에 있어서, 상기 외부 전극이 상기 베이스 부재에 배열된 후막 전극을 형성하는 것을 특징으로 하는 제조 방법.