JPH0421795A - Ｓｎ―Ｐｂ合金膜形成方法及び電子部品実装方法 - Google Patents
Ｓｎ―Ｐｂ合金膜形成方法及び電子部品実装方法Info
- Publication number
- JPH0421795A JPH0421795A JP12646590A JP12646590A JPH0421795A JP H0421795 A JPH0421795 A JP H0421795A JP 12646590 A JP12646590 A JP 12646590A JP 12646590 A JP12646590 A JP 12646590A JP H0421795 A JPH0421795 A JP H0421795A
- Authority
- JP
- Japan
- Prior art keywords
- film
- alloy
- forming
- electronic component
- alloy film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 25
- 230000015572 biosynthetic process Effects 0.000 title claims description 4
- 229910001252 Pd alloy Inorganic materials 0.000 title 1
- 238000004806 packaging method and process Methods 0.000 title 1
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 47
- 239000000956 alloy Substances 0.000 claims abstract description 46
- 238000010438 heat treatment Methods 0.000 claims abstract description 12
- 239000004020 conductor Substances 0.000 claims abstract description 11
- 229910020816 Sn Pb Inorganic materials 0.000 claims description 21
- 229910020922 Sn-Pb Inorganic materials 0.000 claims description 21
- 229910008783 Sn—Pb Inorganic materials 0.000 claims description 21
- 229910000978 Pb alloy Inorganic materials 0.000 claims description 13
- 238000005275 alloying Methods 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 8
- 238000009713 electroplating Methods 0.000 claims description 5
- 230000008018 melting Effects 0.000 claims description 2
- 238000002844 melting Methods 0.000 claims description 2
- 229910009038 Sn—P Inorganic materials 0.000 claims 1
- 229910052718 tin Inorganic materials 0.000 abstract description 5
- 239000000919 ceramic Substances 0.000 abstract description 4
- 229910002855 Sn-Pd Inorganic materials 0.000 abstract 2
- 239000010408 film Substances 0.000 description 107
- 238000007747 plating Methods 0.000 description 13
- 239000008139 complexing agent Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 229910052745 lead Inorganic materials 0.000 description 7
- 239000000203 mixture Substances 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 239000000654 additive Substances 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000002244 precipitate Substances 0.000 description 3
- 230000000996 additive effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 150000001732 carboxylic acid derivatives Chemical class 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000012752 auxiliary agent Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000036571 hydration Effects 0.000 description 1
- 238000006703 hydration reaction Methods 0.000 description 1
- 150000002500 ions Chemical group 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 239000010802 sludge Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Electroplating Methods And Accessories (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
- Ceramic Capacitors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、各種電子部品の端子電極形成に好適なＳｎ−
Ｐｂ合金膜形成方法及び電子部品実装方法に関し、端子
電極をＳｎ−Ｐｂ合金膜によって構成する場合に、Ｓｎ
層及びＰｂ層の２層構造を得た後、熱処理して合金化す
ることにより、目標とする合金比率を容易、かつ、確実
に得ることができ、ブリッジが生じにくく、しかも、回
路基板に対して半田を使用することなく直接固着し得る
Ｓｎ−Ｐｂ合金膜を形成できるようにしたものである。
Ｐｂ合金膜形成方法及び電子部品実装方法に関し、端子
電極をＳｎ−Ｐｂ合金膜によって構成する場合に、Ｓｎ
層及びＰｂ層の２層構造を得た後、熱処理して合金化す
ることにより、目標とする合金比率を容易、かつ、確実
に得ることができ、ブリッジが生じにくく、しかも、回
路基板に対して半田を使用することなく直接固着し得る
Ｓｎ−Ｐｂ合金膜を形成できるようにしたものである。
〈従来の技術〉
面実装タイプの電子部品は、第５図に示すように、セラ
ミック等でなる本体１の端部に、端子電極２を設けた構
造となっていて、この端子電極２を回路基板上に設けた
導体パターンに半田付けして面実装するようになってい
る。端子電極２は、通常、（Ａｇ／Ｐｄ）膜２１、Ｃｕ
膜２２、Ｎｉ＠２３及びＳ ｎ −Ｐ ｂ合金膜２４の
多層膜とじて形成される。
ミック等でなる本体１の端部に、端子電極２を設けた構
造となっていて、この端子電極２を回路基板上に設けた
導体パターンに半田付けして面実装するようになってい
る。端子電極２は、通常、（Ａｇ／Ｐｄ）膜２１、Ｃｕ
膜２２、Ｎｉ＠２３及びＳ ｎ −Ｐ ｂ合金膜２４の
多層膜とじて形成される。
回路基板への実装に当っては、＠ａ図（ａ）に示すよう
に、回路基板３上に導体パターン４を設けておき、第６
図（ｂ）に示すように、導体パターン４の上に半田５を
印刷する。そして、第６図（Ｃ）に示すように、半田５
の上に端子電極２が位置するように電子部品６を搭載し
、プリヒート後に加熱して、第６図（ｄ）に示すように
端子電極２を回路基板３上に設けた導体パターン４に半
田５によって接合する。従って、端子電極２は最外側層
が半田付けの良好な電極材料で構成されていなければな
らず、そのための手段として、Ｓ ｎ −Ｐ ｂ合金膜
２４が設けられている。
に、回路基板３上に導体パターン４を設けておき、第６
図（ｂ）に示すように、導体パターン４の上に半田５を
印刷する。そして、第６図（Ｃ）に示すように、半田５
の上に端子電極２が位置するように電子部品６を搭載し
、プリヒート後に加熱して、第６図（ｄ）に示すように
端子電極２を回路基板３上に設けた導体パターン４に半
田５によって接合する。従って、端子電極２は最外側層
が半田付けの良好な電極材料で構成されていなければな
らず、そのための手段として、Ｓ ｎ −Ｐ ｂ合金膜
２４が設けられている。
Ｓｎ−Ｐｂ合金膜２４の代りに、Ｓｎ膜を設ける場合も
あるが、Ｓｎ膜は回路基板３上の実装密度が向上するに
つれて、Ｓｎ金属特有のウィスカーが発生して、部品間
ショートを生じ易い、これに対して、Ｓｎ−Ｐｂ合金膜
２４はウィスカーを抑制できる。しかもＳｎ−Ｐｂ合金
膜２４は、膜の融点をＳｎ膜よりも低温化することがで
き、良好な半田付は性を確保できる。このため、端子電
極２の最外側層はＳｎ−Ｐｂ合金膜によって形成する方
向に移行しつつある。
あるが、Ｓｎ膜は回路基板３上の実装密度が向上するに
つれて、Ｓｎ金属特有のウィスカーが発生して、部品間
ショートを生じ易い、これに対して、Ｓｎ−Ｐｂ合金膜
２４はウィスカーを抑制できる。しかもＳｎ−Ｐｂ合金
膜２４は、膜の融点をＳｎ膜よりも低温化することがで
き、良好な半田付は性を確保できる。このため、端子電
極２の最外側層はＳｎ−Ｐｂ合金膜によって形成する方
向に移行しつつある。
Ｓ ｎ −Ｐ ｂ合金膜２４を形成する場合、従来は、
本体１を構成する素材に悪影響を及ぼさない中性領域の
ＰＨにおいて、電気メッキ可能な中性浴ベースの合金浴
を使用していた。合金浴はＳｎ” Ｐｂ”、錯化剤、
電導助成剤及び添加剤等を含んでいる。そして、この合
金浴によりＳｎ、Ｐｂを共析させてＳ ｎ −Ｐ ｂ合
金膜を形成する。
本体１を構成する素材に悪影響を及ぼさない中性領域の
ＰＨにおいて、電気メッキ可能な中性浴ベースの合金浴
を使用していた。合金浴はＳｎ” Ｐｂ”、錯化剤、
電導助成剤及び添加剤等を含んでいる。そして、この合
金浴によりＳｎ、Ｐｂを共析させてＳ ｎ −Ｐ ｂ合
金膜を形成する。
〈発明が解決しようとする課題〉
しかしながら、上述した従来のＳｎ−Ｐｂ合金膜形成方
法には、次のような問題点がある。
法には、次のような問題点がある。
（Ａ）合金浴からＳ ｎ −Ｐ ｂ合金膜を形成する場
合、安定した合金比率を確保するためには、金属イオン
Ｓｎ”、Ｐｂ２“のそれぞれを均一に析出することが条
件となる。ところが、金属イオンの還元電位は、イオン
形態により異なり、電位的に負り仝厘！ナリがメッキの
２ｒ１期に（憂尖的に析出する現象が発生する。Ｓｎ”
及びＰｂ”の両者を含む合金浴の場合には、Ｐｂが優先
的に析出する。このため、希望する合金比率を安定して
得ることがきわめて困難てあった。
合、安定した合金比率を確保するためには、金属イオン
Ｓｎ”、Ｐｂ２“のそれぞれを均一に析出することが条
件となる。ところが、金属イオンの還元電位は、イオン
形態により異なり、電位的に負り仝厘！ナリがメッキの
２ｒ１期に（憂尖的に析出する現象が発生する。Ｓｎ”
及びＰｂ”の両者を含む合金浴の場合には、Ｐｂが優先
的に析出する。このため、希望する合金比率を安定して
得ることがきわめて困難てあった。
（Ｂ）！北側は、Ｓｎ、Ｐｂの水和沈降を防止するため
に投入されている。ところが、Ｓｎ及びＰｂの両者を含
む合金浴の場合、Ｓｎ及びＰｂの各錯化剤が同時に入る
ため、浴の錯化剤濃度が高くなる。このため、安定して
合金膜を析出させる条件下では、第７図に示すように、
メッキ合金膜２４０が本体１上に析出してブリッジを生
じる。
に投入されている。ところが、Ｓｎ及びＰｂの両者を含
む合金浴の場合、Ｓｎ及びＰｂの各錯化剤が同時に入る
ため、浴の錯化剤濃度が高くなる。このため、安定して
合金膜を析出させる条件下では、第７図に示すように、
メッキ合金膜２４０が本体１上に析出してブリッジを生
じる。
そこで、本発明の課題は、上述する従来の問題点を解決
し、目標とする合金比率を容易、かつ、確実に得ること
ができるようにするとともに、ブリッジを生じにくく、
しかも、回路基板に対して半田を使用することなく直接
固着し得るＳｎ−Ｐｂ合金膜を形成できるようにするこ
とである。
し、目標とする合金比率を容易、かつ、確実に得ること
ができるようにするとともに、ブリッジを生じにくく、
しかも、回路基板に対して半田を使用することなく直接
固着し得るＳｎ−Ｐｂ合金膜を形成できるようにするこ
とである。
く課題を解決するための手段〉
上述した課題解決のため、本発明に係るＳｎ−Ｐｂ合金
膜形成方法は、Ｓｎ膜及びＰｂｇの２層膜を得た後、非
酸化性雰囲気中で熱処理して前記Ｓｎ膜及びＰｂ膜を合
金化すること を特徴とする。
膜形成方法は、Ｓｎ膜及びＰｂｇの２層膜を得た後、非
酸化性雰囲気中で熱処理して前記Ｓｎ膜及びＰｂ膜を合
金化すること を特徴とする。
また、本発明に係る電子部品実装方法は、端子電極を有
する電子部品を回路基板上に固着する電子部品実装方法
であって、 前記電子部品の端子電極は、Ｓｎ膜及びＰｂ膜の２層膜
を得た後、非酸化性雰囲気中で熱処理して前記Ｓｎ膜及
びＰｂ膜を合金化することにより得られたＳｎ−Ｐｂ合
金膜を含み、 前記Ｓｎ−Ｐｂ合金膜を溶融させて、前記電子部品を前
記回路基板上の導体に直接固着すること を特徴とする。
する電子部品を回路基板上に固着する電子部品実装方法
であって、 前記電子部品の端子電極は、Ｓｎ膜及びＰｂ膜の２層膜
を得た後、非酸化性雰囲気中で熱処理して前記Ｓｎ膜及
びＰｂ膜を合金化することにより得られたＳｎ−Ｐｂ合
金膜を含み、 前記Ｓｎ−Ｐｂ合金膜を溶融させて、前記電子部品を前
記回路基板上の導体に直接固着すること を特徴とする。
Ｓｎ膜及びＰｂ膜の積層順序は任意である。
Ｓｎ膜を形成した後、その上にＰｂ膜を形成してもよい
し、Ｐｂ１ｌｉを形成した後、その上にＳｎ膜を形成し
てもよい。合金化の熱処理は、１５０℃〜３００℃の温
度範囲で行なう。
し、Ｐｂ１ｌｉを形成した後、その上にＳｎ膜を形成し
てもよい。合金化の熱処理は、１５０℃〜３００℃の温
度範囲で行なう。
Ｓｎ膜及びＰｂ膜は、−船釣には電気メッキによって形
成する。この他、スパッタまたは蒸着等の薄膜形成技術
によって形成してもよい。
成する。この他、スパッタまたは蒸着等の薄膜形成技術
によって形成してもよい。
く作用〉
本発明に係るＳｎ−Ｐｂ合金膜形成方法は、Ｓｎ膜及び
Ｐｂ膜の２層膜を得た後、非酸化性雰囲気中で熱処理し
てＳｎ膜及びＰｂ膜を合金化するので、Ｓｎ膜及びＰｂ
膜の個々の膜厚制御及び熱処理条件の選定等によって、
合金比率を希望の値に簡単、かつ、確実に設定できる。
Ｐｂ膜の２層膜を得た後、非酸化性雰囲気中で熱処理し
てＳｎ膜及びＰｂ膜を合金化するので、Ｓｎ膜及びＰｂ
膜の個々の膜厚制御及び熱処理条件の選定等によって、
合金比率を希望の値に簡単、かつ、確実に設定できる。
Ｓｎ膜及びＰｂ膜を電気メッキによって形成する場合、
各々の単独浴であるＳｎ浴及びＰｂ浴を使用し、メッキ
膜厚みを個々に制御できる。このため、浴組成条件が著
しく緩和され、主として、メッキ時間制御によってメッ
キ膜厚みを制御し、合金比率を希望の値に設定できる。
各々の単独浴であるＳｎ浴及びＰｂ浴を使用し、メッキ
膜厚みを個々に制御できる。このため、浴組成条件が著
しく緩和され、主として、メッキ時間制御によってメッ
キ膜厚みを制御し、合金比率を希望の値に設定できる。
また、単独浴であるＳｎ浴及びＰｂ浴を使用して、Ｓｎ
膜及びＰｂｇを個々に電気メッキすることになるため、
浴中の錯化剤濃度を上げることなく、膜を形成できる。
膜及びＰｂｇを個々に電気メッキすることになるため、
浴中の錯化剤濃度を上げることなく、膜を形成できる。
このため、ブリッジの発生がない。
本発明は外部接続用の端子電極を備える全ての電子部品
に通用できる。具体的には、各種セラミック部品、複合
部品または混成集積回路部品等である。セラミック部品
には、コンデンサ、インダクタ、抵抗、バリスタまたは
サーミスタ等が含まれる。複合部品には焼結体の内部に
コイル導体を埋設したコイル層、誕電体磁器の内部に電
極を埋設したコンデンサ層または抵抗を積層した積層型
のものが含まれる。混成集積回路部品は、上述の積層複
合部品と集積回路部品とを組合せたものである。
に通用できる。具体的には、各種セラミック部品、複合
部品または混成集積回路部品等である。セラミック部品
には、コンデンサ、インダクタ、抵抗、バリスタまたは
サーミスタ等が含まれる。複合部品には焼結体の内部に
コイル導体を埋設したコイル層、誕電体磁器の内部に電
極を埋設したコンデンサ層または抵抗を積層した積層型
のものが含まれる。混成集積回路部品は、上述の積層複
合部品と集積回路部品とを組合せたものである。
〈実施例〉
第１図（ａ）〜（ｃ）は本発明に係るＳｎ−Ｐｂ合金膜
形成方法を、面付は実装タイプの電子部品の端子電極形
成に通用した実施例を示している。まず、第１図（ａ）
に示すように、セラミック等でなる本体１の端部に、（
Ａｇ／Ｐｄ）膜２１、Ｃｕ膜２２及びＮｉ膜２３を付与
した後、Ｎｉ膜２３の上にＳｎ膜２５１を形成する。次
に、第１図（ｂ）に示すように、Ｓｎ膜２５１の上にＰ
ｂ膜２５２を形成する。
形成方法を、面付は実装タイプの電子部品の端子電極形
成に通用した実施例を示している。まず、第１図（ａ）
に示すように、セラミック等でなる本体１の端部に、（
Ａｇ／Ｐｄ）膜２１、Ｃｕ膜２２及びＮｉ膜２３を付与
した後、Ｎｉ膜２３の上にＳｎ膜２５１を形成する。次
に、第１図（ｂ）に示すように、Ｓｎ膜２５１の上にＰ
ｂ膜２５２を形成する。
この後、中性雰囲気または還元性雰囲気の非酸化性雰囲
気中で熱処理することにより、Ｓｎ膜２５１及びＰｂ＠
２５２を合金化し、第１図（Ｃ）に示すように、Ｓｎ−
Ｐｂ合金膜２５を形成する。
気中で熱処理することにより、Ｓｎ膜２５１及びＰｂ＠
２５２を合金化し、第１図（Ｃ）に示すように、Ｓｎ−
Ｐｂ合金膜２５を形成する。
このように、Ｓｎ＠２５１及びＰｂ膜２５２の２層膜を
得た後、非酸化性雰囲気中で熱処理してＳｎ膜及びＰｂ
膜を合金化し、Ｓｎ−Ｐｂ合金膜２５を得るので、Ｓｎ
膜２５１及びＰ ｂ膜２５２の個々の膜厚制御及び熱処
理条件の選定によって、合金比率を希望の値に簡単、か
つ、確実に設定できる。
得た後、非酸化性雰囲気中で熱処理してＳｎ膜及びＰｂ
膜を合金化し、Ｓｎ−Ｐｂ合金膜２５を得るので、Ｓｎ
膜２５１及びＰ ｂ膜２５２の個々の膜厚制御及び熱処
理条件の選定によって、合金比率を希望の値に簡単、か
つ、確実に設定できる。
実装に当っては、第２図（ａ）に示すように、回路基板
３上に形成された導体パターン４上に電子部品を搭載し
、この状態で加熱する。これにより、第２図（ｂ）に示
すように、Ｓｎ−Ｐｂ合金＠２５が溶融し、電子部品６
の端子電極２が回路基板３上の導体パターン４に直接固
着される。
３上に形成された導体パターン４上に電子部品を搭載し
、この状態で加熱する。これにより、第２図（ｂ）に示
すように、Ｓｎ−Ｐｂ合金＠２５が溶融し、電子部品６
の端子電極２が回路基板３上の導体パターン４に直接固
着される。
従って、従来必須であった半田塗布工程が不要であり、
工程が短縮される。
工程が短縮される。
次に、Ｓ ｎ ｌｉ ２５１及びＰｂ膜２５２を電気メ
ッキによフて形成する具体例を示す。Ｓｎ浴は次の浴組
成とした。
ッキによフて形成する具体例を示す。Ｓｎ浴は次の浴組
成とした。
＜Ｓｎ浴組成〉
Ｓｎ”濃度 ３０ｇ／ｕ錯化剤
１００ｇ／Ｊ２（有機カルボン酸） 導電性助剤 １５０ｇ／Ｉｌ添加剤
２０ ｃ ｃ ／ ＩｔｐＨｓ、 。
１００ｇ／Ｊ２（有機カルボン酸） 導電性助剤 １５０ｇ／Ｉｌ添加剤
２０ ｃ ｃ ／ ＩｔｐＨｓ、 。
浴温度 ２０〜ｂ
上記Ｓｎ浴を使用してＳｎ＠２５１を電気メッキした。
次に、Ｓｎ膜２５１の上にＰｂ膜２５２を電気メッキす
る。Ｐｂ浴は次の組成とした。
る。Ｐｂ浴は次の組成とした。
＜Ｐｂ浴組成〉
Ｐｂ”濃度 ５ｇ／ＩＬ錯化剤
８０ｇ／ρ （有機カルボン酸） 導電性助剤 １５０ｇ／Ａ 添加剤 １０ｃｃ／Ｊ２ＰＨ６，０ 浴温度 ２０〜２５℃ この後、Ｎ２中において２５０℃の温度条件で熱処理し
、Ｓｎ膜２５１及びＰｂ膜２５２を合金化して、Ｓｎ−
Ｐｂ合金膜２５を得た。
８０ｇ／ρ （有機カルボン酸） 導電性助剤 １５０ｇ／Ａ 添加剤 １０ｃｃ／Ｊ２ＰＨ６，０ 浴温度 ２０〜２５℃ この後、Ｎ２中において２５０℃の温度条件で熱処理し
、Ｓｎ膜２５１及びＰｂ膜２５２を合金化して、Ｓｎ−
Ｐｂ合金膜２５を得た。
第３図はＰｂ膜２５２の厚みを一定とした場合のメッキ
膜厚みと合金化率との関係を示している。図示するよう
に、Ｐｂ膜２５２の厚みを一定とした場合、Ｓｎ膜２５
１の厚みを変化させることにより、合金比率を制御で籾
る。
膜厚みと合金化率との関係を示している。図示するよう
に、Ｐｂ膜２５２の厚みを一定とした場合、Ｓｎ膜２５
１の厚みを変化させることにより、合金比率を制御で籾
る。
第４図はＳｎ膜２５１の厚みを一定とした場合のメッキ
膜厚みと合金化率との関係を示す。図示するように、Ｓ
ｎ膜２５１の厚みを一定とした場合、Ｐ ｂｌｌｉ２５
２の厚みを変化させることにより、合金比率を制御でき
る。
膜厚みと合金化率との関係を示す。図示するように、Ｓ
ｎ膜２５１の厚みを一定とした場合、Ｐ ｂｌｌｉ２５
２の厚みを変化させることにより、合金比率を制御でき
る。
また、メッキ膜のブリッジを観察した結果、特にブリッ
ジは認められなかった。
ジは認められなかった。
〈発明の効果〉
以上述べたように、本発明によれば、次のような効果が
得られる。
得られる。
（ａ）Ｓｎ膜及びＰｂｇの２層膜を得た後、非酸化性雰
囲気中で熱処理してＳｎ膜及びＰｂ膜を合金化するので
、Ｓｎ膜及びＰｂ膜の個々の膜厚制御及び熱処理条件の
選定によって、合金比率を希望の値に簡単、かつ、確実
に設定できる。
囲気中で熱処理してＳｎ膜及びＰｂ膜を合金化するので
、Ｓｎ膜及びＰｂ膜の個々の膜厚制御及び熱処理条件の
選定によって、合金比率を希望の値に簡単、かつ、確実
に設定できる。
（ｂ）Ｓｎ［及びＰｂｇを電気メッキによって形成する
場合、各々の単独浴であるＳｎ浴及びＰｂ浴を使用し、
メッキ膜厚みを個々に制御できるから、浴組成条件が著
しく緩和され、主として、メッキ時間制御によってメッ
キ膜厚みを制御し、合金比率を希望の値に設定できる。
場合、各々の単独浴であるＳｎ浴及びＰｂ浴を使用し、
メッキ膜厚みを個々に制御できるから、浴組成条件が著
しく緩和され、主として、メッキ時間制御によってメッ
キ膜厚みを制御し、合金比率を希望の値に設定できる。
（ｃ）単独浴であるＳｎ浴及びＰｂ浴を使用して、Ｓｎ
膜及びＰｂ膜を個々に電気メッキすることになるため、
洛中の錯化剤濃度を上げることなく、膜を形成できる。
膜及びＰｂ膜を個々に電気メッキすることになるため、
洛中の錯化剤濃度を上げることなく、膜を形成できる。
このため、ブリッジの発生かない。
第１図（ａ）〜（Ｃ）は本発明に係るＳｎ−Ｐｂ合金膜
形成方法を、面付は実装タイプの電子部品の端子電極形
成に通用した実施例を示す図、第２図（ａ）、（ｂ）は
本発明に係る電子部品実装方法を示す図、第３図はＰｂ
膜の厚みを一定とした場合のメッキ膜厚みと合金化率と
の関係を示す図、第４図はＳｎ＠の厚みを一定とした場
合のメッキ膜厚みと合金化率との関係を示す図、第５図
は従来の電子部品の端子電極構造を示す図、第６図（ａ
）〜（ｄ）は同じくその実装方法を示す図、第７図は同
じくその問題点を示す図である。 ２・・・端子電極 ２５ ・−・Ｓｎ−Ｐｂ合金膜 ２５１・・・Ｓｎ膜 ２５２−−−Ｐｂ膜第 図 ２めフ！厚力渚Ｓｎ村ル↑’）Ｉｆ／ｈ’ｔ’ Ｓｎ上
りＰｂの７５ＰｂＩ）ｑｘ値 第 図 暑めっト厚とと５１１４’４けＬ幸の１休・Ｐｂ上のａ
ｎ／１つきＳｎｎ 値 ＩＡＭＩ 第 図
形成方法を、面付は実装タイプの電子部品の端子電極形
成に通用した実施例を示す図、第２図（ａ）、（ｂ）は
本発明に係る電子部品実装方法を示す図、第３図はＰｂ
膜の厚みを一定とした場合のメッキ膜厚みと合金化率と
の関係を示す図、第４図はＳｎ＠の厚みを一定とした場
合のメッキ膜厚みと合金化率との関係を示す図、第５図
は従来の電子部品の端子電極構造を示す図、第６図（ａ
）〜（ｄ）は同じくその実装方法を示す図、第７図は同
じくその問題点を示す図である。 ２・・・端子電極 ２５ ・−・Ｓｎ−Ｐｂ合金膜 ２５１・・・Ｓｎ膜 ２５２−−−Ｐｂ膜第 図 ２めフ！厚力渚Ｓｎ村ル↑’）Ｉｆ／ｈ’ｔ’ Ｓｎ上
りＰｂの７５ＰｂＩ）ｑｘ値 第 図 暑めっト厚とと５１１４’４けＬ幸の１休・Ｐｂ上のａ
ｎ／１つきＳｎｎ 値 ＩＡＭＩ 第 図
Claims (7)
- （１）Ｓｎ膜及びＰｂ膜の２層膜を得た後、非酸化性雰
囲気中で熱処理して前記Ｓｎ膜及びＰｂ膜を合金化する
こと を特徴とするＳｎ−Ｐｂ合金膜形成方法。 - （２）電子部品に対し端子電極となるＳｎ−Ｐｂ合金膜
を形成するＳｎ−Ｐｂ合金膜形成方法であって、 Ｓｎ膜及びＰｂ膜の２層膜を得た後、非酸化性雰囲気中
で熱処理して前記Ｓｎ膜及びＰｂ膜を合金化すること を特徴とするＳｎ−Ｐｂ合金膜形成方法。 - （３）Ｓｎ膜を形成した後、その上にＰｂ膜を形成する
ことを特徴とする請求項１または２項に記載のＳｎ−Ｐ
ｂ合金膜形成方法。 - （４）Ｐｂ膜を形成した後、その上にＳｎ膜を形成する
ことを特徴とする請求項１または２に記載のＳｎ−Ｐｂ
合金膜形成方法。 - （５）前記熱処理は、１５０℃〜３００℃の温度範囲で
行なうことを特徴とする請求項１、２、３または４に記
載のＳｎ−Ｐｂ合金膜形成方法。 - （６）前記Ｓｎ膜及び前記Ｐｂ膜は、電気メッキによっ
て形成することを特徴とする請求項１、２、３、４また
は５に記載のＳｎ−Ｐｂ合金膜形成方法。 - （７）端子電極を有する電子部品を回路基板上に実装す
る電子部品実装方法であって、 前記電子部品の端子電極は、Ｓｎ膜及びＰｂ膜の２層膜
を得た後、非酸化性雰囲気中で熱処理して前記Ｓｎ膜及
びＰｂ膜を合金化することにより得られたＳｎ−Ｐｂ合
金膜を含み、 前記Ｓｎ−Ｐｂ合金膜を溶融させて、前記電子部品を前
記回路基板上の導体に直接固着すること を特徴とする電子部品実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12646590A JPH0421795A (ja) | 1990-05-16 | 1990-05-16 | Ｓｎ―Ｐｂ合金膜形成方法及び電子部品実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12646590A JPH0421795A (ja) | 1990-05-16 | 1990-05-16 | Ｓｎ―Ｐｂ合金膜形成方法及び電子部品実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0421795A true JPH0421795A (ja) | 1992-01-24 |
Family
ID=14935894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12646590A Pending JPH0421795A (ja) | 1990-05-16 | 1990-05-16 | Ｓｎ―Ｐｂ合金膜形成方法及び電子部品実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0421795A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5532070A (en) * | 1992-06-02 | 1996-07-02 | Ibiden Co., Ltd. | Solder-precoated conductor circuit substrate and method of producing the same |
| KR100449121B1 (ko) * | 2000-05-24 | 2004-09-18 | 가부시키가이샤 무라타 세이사쿠쇼 | 전자 부품, 전자 부품의 제조 방법 및 회로 기판 |
-
1990
- 1990-05-16 JP JP12646590A patent/JPH0421795A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5532070A (en) * | 1992-06-02 | 1996-07-02 | Ibiden Co., Ltd. | Solder-precoated conductor circuit substrate and method of producing the same |
| KR100449121B1 (ko) * | 2000-05-24 | 2004-09-18 | 가부시키가이샤 무라타 세이사쿠쇼 | 전자 부품, 전자 부품의 제조 방법 및 회로 기판 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4016050A (en) | Conduction system for thin film and hybrid integrated circuits | |
| JP3475910B2 (ja) | 電子部品、電子部品の製造方法および回路基板 | |
| JP3477692B2 (ja) | 電子部品 | |
| JPS6032311B2 (ja) | 導電体及びその製造方法 | |
| JP2002203868A (ja) | 電極の形成方法 | |
| JPH0421795A (ja) | Ｓｎ―Ｐｂ合金膜形成方法及び電子部品実装方法 | |
| JPH08264371A (ja) | 無電解メッキ膜付電子部品の製造方法 | |
| JPH10106883A (ja) | 積層セラミック電子部品 | |
| JPH03179793A (ja) | セラミックス基板の表面構造およびその製造方法 | |
| JP2007123674A (ja) | 配線基板、及び電子装置 | |
| JP2006131949A (ja) | 電子部品、及びめっき方法 | |
| US20030156395A1 (en) | Electronic component and method of manufacturing same | |
| JPH09260106A (ja) | 電子部品の製造方法 | |
| JP3214239B2 (ja) | セラミック電子部品のメッキ方法 | |
| JP2021027196A (ja) | 電子部品および実装構造体 | |
| JPH051393A (ja) | 銀銅合金メツキ浴及び銀銅合金ロウ材 | |
| JP2000077253A (ja) | 電子部品、チップ型セラミック電子部品、およびそれらの製造方法 | |
| JPH0547585A (ja) | 電子部品 | |
| JP2002141456A (ja) | 電子装置 | |
| JP2004250765A (ja) | 金めっき液、及び電子部品の製造方法 | |
| JP2004238689A (ja) | めっき材及び電子部品用端子、コネクタ、リード部材及び半導体装置 | |
| JPH08306584A (ja) | 外部接続電極付電子部品及び回路モジュール | |
| JP2005002380A (ja) | 金属酸化物粉体成形焼成物上の導電膜にニッケルメッキを施す方法と、導電膜用ニッケルメッキ液組成物 | |
| JP2000216044A (ja) | 電子部品 | |
| SU472571A1 (ru) | Способ металлизации комбинированных металл-диэлектрик поверхностей |