KR101517860B1 - 인쇄회로기판 및 그 제조 방법 - Google Patents

인쇄회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101517860B1
KR101517860B1 KR1020130161567A KR20130161567A KR101517860B1 KR 101517860 B1 KR101517860 B1 KR 101517860B1 KR 1020130161567 A KR1020130161567 A KR 1020130161567A KR 20130161567 A KR20130161567 A KR 20130161567A KR 101517860 B1 KR101517860 B1 KR 101517860B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
via structure
reflow element
nickel
Prior art date
Application number
KR1020130161567A
Other languages
English (en)
Inventor
박종철
김준철
박세훈
육종민
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020130161567A priority Critical patent/KR101517860B1/ko
Application granted granted Critical
Publication of KR101517860B1 publication Critical patent/KR101517860B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인쇄회로기판 및 제조 방법에 관한 것으로, 보다 상세하게는 소자를 기판에 내장시킴으로서 신뢰성 있는 비아구조를 가진 인쇄회로기판 및 그 제조 방법에 관한 것으로, 리플로우 공정에 의해 금속 비아층과 리플로우 엘레먼트층의 반응에 따라 생성되는 금속간 화합물의 취성 파괴 발생하는 계면을 소성변형을 일으키는 계면으로 변경하여 가공경화 효과에 따른 파괴 속도를 낮출 수 있고, 금속 비아층의 안정된 계면 형성에 따라 접속 계면의 전기적 연결이 유지됨에 따라 장기간 열처리 후에도 안정적인 전기적 성능이 유지되는 효과가 있다.

Description

인쇄회로기판 및 그 제조 방법 {Printed Circuit Board and Method of Manufacturing the Same}
본 발명은 인쇄회로기판 및 제조 방법에 관한 것으로, 보다 상세하게는 소자를 기판에 내장시킴으로서 신뢰성 있는 비아구조를 가진 인쇄회로기판 및 그 제조 방법에 관한 것이다.
도 1a 내지 도 1d는 종래의 소자를 기판에 내장시킨 인쇄회로기판을 도시한 단면 블록도이다.
도 1a는 소자(110)가 기판(120)에 내장된 인쇄회로기판(100)의 단면을 나타낸다.
도 1b는 도 1a의 A영역을 확대한 단면을 나타낸다.
도 1a와 도 1b에 도시된 바와 같이, 인쇄회로기판(100)은 내장된 소자(110)가 외부접속을 위하여 기판(120)측으로 오목한 형상을 가지도록 형성된 구리 비아층(130)을 가진다.
또한, 소자(110)는 구리 비아층(130)과 리플로우(reflow, 합금 형성) 공정 이후 금속간 화합물(IMC)을 계면에 형성시키는 주석을 포함하는 리플로우 엘리먼트층(111)을 가진다.
즉, 내장된 소자(110)를 중심으로 설명하면, 기판(120)내에 내장된 소자(110)는 일정 외면이 리플로우 엘리먼트층(111)으로 덮이거나 연결되고, 리플로우 엘리먼트층(111)은 외부 접속을 위하여 기판(120) 외면 상에 형성되고 기판(120) 내측으로 오목한 구리 비아층(130)과 접한다.
도 1c는 종래의 소자(110)가 기판(120)에 내장된 인쇄회로기판(100)을 리플로우 공정한 이후의 단면을 나타낸다.
도 1c에 도시된 바와 같이, 리플로우 공정을 하면, 구리 비아층(130)은 리플로우 엘리먼트층(111)과 반응하여 층이 맞닿은 계면 상에 금속간 화합물(140)이 형성된다.
금속간 화합물(140)은 도시된 바와 같이 금속 반응에 의하여 불규칙적인 형상을 가진다.
금속간 화합물(140)은 구리 비아층(130)의 성분인 구리와 리플로우 엘리멘트층(111)의 성분인 주석이 반응하여 취성이 큰 Cu6Sn5 등의 물질로 이루어진다.
도 1d는 종래의 소자(110)가 기판(120)에 내장된 인쇄회로기판(100)을 신뢰성 시험한 이후의 단면을 나타낸다.
도 1d에 도시된 바와 같이, 시효 경화 시험, 낙하 충격 시험 또는 열충격 시험 등을 포함하는 신뢰성 시험을 한 종래의 인쇄회로기판(100)은 구리 비아층(130)과 리플로우 엘리먼트층(111) 사이의 계면에 형성된 금속간 화합물(140)에서 취성 파괴가 발생한다.
즉, 금속간 화합물(140)은 취성이 커서 쉽게 파괴를 일으키는 물질이고, 외부 충격에 의해서 균열 끝단이 날카롭게 형성되어 파괴가 진행된다. 파괴가 진행됨에 따라 응력 집중 인자가 크게 증가되어 파괴가 더욱 가속화 또는 쉽게 발생시키는 구조를 가지게 된다.
본 발명의 목적은 소자가 내장된 인쇄회로기판에 있어서 외부 접속을 위한 금속 비아를 형성함에 있어서 격벽을 가진 비아 구조를 채택함으로써 외부 충격에 대한 신뢰성을 크게 향상시킨 인쇄회로기판 및 그 제조 방법 을 제공하는 것이다.
상기의 목적을 달성하기 위한 소자가 내장된 기판을 준비하는 단계; 상기 기판의 표면을 가공하여 내측으로 오목하되, 중앙이 일정 높이를 가지도록 돌출된 비아 구조를 형성하는 단계; 및 상기 비아 구조를 금속으로 채우는 단계;를 포함하는 인쇄회로기판의 제조 방법이 제공된다.
바람직하게는, 상기 비아 구조는, 상기 소자의 표면에 있는 리플로우 엘리먼트층의 깊이에서 상기 기판의 내측으로 갈수록 폭이 좁아지도록 경사진 것을 특징으로 한다.
바람직하게는, 상기 리플로우 엘리먼트층은 주석층 및 니켈층을 포함하되, 상기 비아 구조는 상기 니켈층이 드러나도록 형성된 것을 특징으로 한다.
바람직하게는, 상기 기판을 리플로우(reflow) 공정하여, 상기 금속과 상기 리플로우 엘리먼트층 간의 반응을 통해 금속간 화합물을 계면에 형성시키되, 상기 비아 구조에 따라 상기 금속간 화합물이 형성됨으로써 외부 충격에 따른 파괴 진행 끝단이 소성변형을 일으키도록 하는 단계;를 더 포함하는 것을 특징으로 한다.
바람직하게는, 상기 비아 구조를 형성하는 단계는, 상기 기판의 상면에 대하여 에너지가 외곽측이 내측보다 강한 레이저 빔을 이용하여 상기 비아 구조를 형성하는 단계인 것을 특징으로 한다.
또한, 기판에 내장된 소자; 상기 소자의 표면에 위치한 리플로우 엘리먼트층; 상기 리플로우 엘리먼트층이 드러나도록 상기 기판의 상면에서 내측으로 깎여 생성된 비아 구조; 및 상기 비아 구조를 채운 금속 비아층;을 포함하되, 상기 비아 구조는 상기 기판의 내측으로 오목하되, 비아의 중앙이 일정 높이를 가지도록 돌출된 것을 특징으로 하는 인쇄회로기판이 제공된다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 리플로우 공정에 의해 금속 비아층과 리플로우 엘레먼트층의 반응에 따라 생성되는 금속간 화합물의 취성 파괴 발생하는 계면을 소성변형을 일으키는 계면으로 변경하여 가공경화 효과에 따른 파괴 속도를 낮추는 효과가 있다.
또한, 본 발명은 금속 비아층의 안정된 계면 형성에 따라 접속 계면의 전기적 연결이 유지됨에 따라 장기간 열처리 후에도 안정적인 전기적 성능이 유지되는 효과가 있다.
도 1a 내지 도 1d는 종래의 소자를 기판에 내장시킨 인쇄회로기판을 도시한 단면 블록도.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 방법을 설명하기 위한 공정별 단면도.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판의 구성을 도시한 블록도.
도 4는 본 발명의 효과를 설명하기 위한 종래기술과 대비한 구조 블록도.
도 5는 본 발명의 일 실시예에 따른 인쇄회로기판이 보이는 낙하충격에 대한 파괴율 그래프.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 한편, 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 방법을 설명하기 위한 공정별 단면도이다.
먼저, 도 2a에 도시된 바와 같이 소자(210)가 내장된 기판(200)의 상면에 비아 구조(220)를 형성한다.
이 때, 형성한 비아 구조(220)는 기판(200)의 내측으로 오목한 일반적 비아 구조를 가지되, 비아의 내부 중앙이 일정 높이로 돌출된 볼록부(221)를 가지도록 형성된다.
본 발명의 바람직한 일 실시예에 따르면, 비아 구조(220)는 레이저를 통해 비아 가공을 통해 형성하되, 레이저 빔의 에너지를 외곽을 중심부보다 강하게 함으로써 비아의 내부 중앙이 일정 높이로 덜 깎여 돌출되도록 제조한다.
본 발명의 바람직한 다른 실시예에 따르면, 비아 구조(220)는 리플로우 엘리먼트층(211)이 내측으로 깎여 형성된다. 이 때, 리플로우 엘리먼트층(211)은 기판(200)에 내장된 소자(210)의 표면에 적층되어 형성되고, 주석층(215), 니켈층(217) 및 주석과 니켈의 반응에 따라 형성된 합금(Ni3Sn4)층(216)을 포함한다. 즉, 소자(210)의 외측으로 갈수록, 귀금속층(218), 니켈층(217), 합금층(216), 주석층(215) 순서로 적층된 형상을 가진다.
보다 상세한 예를 들면, 비아 구조(220)는 가장 기판 내측으로 깍인 외곽측은 니켈층(217) 또는 귀금속층(218)이 드러나도록 오목하며, 비아의 내부 중앙은 합금층(216)이 드러나도록 볼록하다.
본 발명의 바람직한 또 다른 실시예에 따르면, 비아 구조(220)는 리플로우 엘리먼트층(211)의 위치에서, 비아의 폭이 내측으로 갈수록 좁아지도록 경사진 벽(222)을 포함한다.
이 후, 도 2b에 도시된 바와 같이 비아 구조(220)를 금속으로 채워 금속 비아층(230)을 형성한다.
바람직하게는, 금속 비아층(230)은 구리를 주성분으로 한다.
이 후, 도 2c에 도시된 바와 같이 리플로우(reflow, 합금 형성) 공정에 따라 리플로우 엘리먼트층(211)이 금속 비아층(230)과 반응하여 금속간 화합물(240)이 계면에 형성된다.
이 때, 금속 비아층(230)이 리플로우 엘리먼트층(211)에 대하여 외곽층은 깊되 내부 중앙이 일정 높이로 돌출된 볼록부(221)에 상응하여 얕게 채워져 있어, 금속간 화합물(240)은 금속 비아층(230)과 리플로우 엘리먼트층(211) 사이의 긴 계면을 따라 형성된다. 이로 인하여, 시효 경화 시험, 낙하 충격 시험, 열충격 시험 등을 포함하는 신뢰성 시험에 따른 금속간 화합물(240)의 파괴 계면이 균열 끝단이 날카롭지 않게 형성된다.
본 발명의 바람직한 일 실시예에 따르면, 금속 비아층(230)은 주석층(215), 합금층(216), 니켈층(217) 및 귀금속층(218)을 따라 형성되어, 금속간 화합물(240)의 계면이 니켈층(217) 또는 귀금속층(218)까지 형성되어 소성변형을 가지게 된다.
도 4는 본 발명의 효과를 설명하기 위한 종래기술과 대비한 구조 블록도이고, 도 5는 본 발명의 일 실시예에 따른 인쇄회로기판이 보이는 낙하충격에 대한 파괴율 그래프이다.
도 4의 왼쪽 블록도를 보면, 종래의 비아 내측이 평평한 구조를 가진 경우, 금속간 화합물(410)이 구리 비아층(420)과 리플로우 엘리먼트층(430)(특히, 주석층) 사이의 평평한 계면으로 형성되어, 신뢰성 시험에 따라 파괴 진행의 끝단이 날카로워지는 것을 확인할 수 있다.
이렇게 파괴 진행의 끝단이 날카로운 경우 응력 집중인자가 증가하여 파괴가 쉽게 발생된다.
도 4의 오른쪽 블록도를 보면, 본 발명이 적용된 비아의 구조를 가진 경우, 금속간 화합물(460)이 비아의 구조를 따라 경사진 계면으로 형성되어, 파괴 진행의 끝단이 소성변형을 일으켜 반경이 커짐을 확인할 수 있다.
이렇게 파괴 진행의 끝단의 반경이 커지는 경우, 응력 집중인자가 감소하여 파괴가 쉽게 발생하지 않는 효과를 가진다.
도 5는 이러한 효과를 확인할 수 있는 실험 결과이다.
즉, 도 4의 왼쪽 블록도와 같은 구조를 채택하여 시효경화 낙하충격을 반복적으로 실시하면 파괴율이 매우 높아지는 반면, 본 발명이 적용된 도 4의 오른쪽 블록도와 같은 구조를 채택하면 파괴율이 낮아지는 것을 확인할 수 있다.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판의 구성을 도시한 블록도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판(300)은 내장된 소자(310); 소자(310)의 표면에 있는 리플로우 엘리먼트층(311); 및 기판(300)의 상면에서 내측으로 깎여 형성되되, 중앙이 일정 높이를 가지도록 돌출된 비아 구조를 채운 금속 비아층(320)을 포함한다.
소자(310), 리플로우 엘리먼트층(311) 및 금속 비아층(320)은 도 2a 내지 2c를 통해 설명한 바와 유사하여 상세한 설명을 생략한다.
바람직하게는, 소자(310)는 수동소자이다.
이상에서는 본 발명의 바람직한 실시예 및 응용예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예 및 응용예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.
300 : 인쇄회로기판 310 : 내장된 소자
311 : 리플로우 엘리먼트층 320 : 금속 비아층

Claims (7)

  1. (a) 순차적으로 형성된 귀금속층, 니켈층, 니켈과 주석의 합금층 및 주석층을 포함하는 리플로우 엘리먼트층이 형성된 소자가 내장된 기판을 준비하는 단계;
    (b) 상기 리플로우 엘리먼트층을 구성하는 상기 니켈층 또는 상기 귀금속층이 드러나도록 상기 기판의 표면을 가공하여 내측으로 오목하되, 중앙이 일정 높이를 가지도록 돌출된 비아 구조를 형성하는 단계;
    (c) 상기 비아 구조를 금속으로 채워 금속 비아층을 형성하는 단계; 및
    (d) 상기 기판에 리플로우(reflow) 공정을 적용하여, 상기 금속 비아층과 상기 리플로우 엘리먼트층의 계면에 금속간 화합물을 형성시키되, 상기 비아 구조에 따라 상기 금속간 화합물을 상기 니켈층 또는 상기 귀금속층까지 형성함으로써 외부 충격에 따른 상기 금속간 화합물의 파괴 진행 끝단이 소성변형을 일으키도록 하는 단계;를 포함하는, 인쇄회로기판의 제조 방법.
  2. 제1항에 있어서,
    상기 비아 구조는, 상기 기판의 표면으로부터 상기 리플로우 엘리먼트층의 내부까지 형성되어 있고, 상기 리플로우 엘리먼트층을 구성하는 상기 주석층에서 상기 귀금속층으로 갈수록 폭이 좁아지도록 경사진 것을 특징으로 하는 인쇄회로기판의 제조 방법.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 비아 구조를 형성하는 (b) 단계에서는, 상기 기판의 상면에 대하여 에너지가 외곽측이 내측보다 강한 레이저 빔을 이용하여 상기 비아 구조를 형성하는 것을 특징으로 하는 인쇄회로기판의 제조 방법.
  6. 기판에 내장된 소자;
    상기 소자의 표면에 순차적으로 형성된 귀금속층, 니켈층, 니켈과 주석의 합금층 및 주석층을 포함하는 리플로우 엘리먼트층;
    상기 리플로우 엘리먼트층을 구성하는 상기 니켈층 또는 상기 귀금속층이 드러나도록 상기 기판의 상면에서 내측으로 깎여 생성된 비아 구조; 및
    상기 비아 구조를 채운 금속 비아층;을 포함하되,
    상기 비아 구조는 상기 기판의 내측으로 오목하되, 비아의 중앙이 일정 높이를 가지도록 돌출되어 있고,
    상기 금속 비아층과 상기 리플로우 엘리먼트층의 계면에 금속간 화합물이 형성되어 있되, 외부 충격에 따른 상기 금속간 화합물의 파괴 진행 끝단이 소성변형을 일으키도록 상기 금속간 화합물이 상기 비아 구조에 따라 상기 니켈층 또는 상기 귀금속층까지 형성되어 있는 것을 특징으로 하는, 인쇄회로기판.
  7. 제6항에 있어서,
    상기 비아 구조는, 상기 기판의 표면으로부터 상기 리플로우 엘리먼트층의 내부까지 형성되어 있고, 상기 리플로우 엘리먼트층을 구성하는 상기 주석층에서 상기 귀금속층으로 갈수록 폭이 좁아지도록 경사진 것을 특징으로 하는 인쇄회로기판.
KR1020130161567A 2013-12-23 2013-12-23 인쇄회로기판 및 그 제조 방법 KR101517860B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130161567A KR101517860B1 (ko) 2013-12-23 2013-12-23 인쇄회로기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130161567A KR101517860B1 (ko) 2013-12-23 2013-12-23 인쇄회로기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR101517860B1 true KR101517860B1 (ko) 2015-05-15

Family

ID=53393923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130161567A KR101517860B1 (ko) 2013-12-23 2013-12-23 인쇄회로기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101517860B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010107723A (ko) * 2000-05-24 2001-12-07 무라타 야스타카 전자 부품, 전자 부품의 제조 방법 및 회로 기판
JP2011146490A (ja) * 2010-01-14 2011-07-28 Renesas Electronics Corp 回路基板及びその製造方法、半導体装置、並びに電子回路装置
JP2012212818A (ja) * 2011-03-31 2012-11-01 Tdk Corp 電子部品内蔵基板及びその製造方法
JP2013038374A (ja) * 2011-01-20 2013-02-21 Ibiden Co Ltd 配線板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010107723A (ko) * 2000-05-24 2001-12-07 무라타 야스타카 전자 부품, 전자 부품의 제조 방법 및 회로 기판
JP2011146490A (ja) * 2010-01-14 2011-07-28 Renesas Electronics Corp 回路基板及びその製造方法、半導体装置、並びに電子回路装置
JP2013038374A (ja) * 2011-01-20 2013-02-21 Ibiden Co Ltd 配線板及びその製造方法
JP2012212818A (ja) * 2011-03-31 2012-11-01 Tdk Corp 電子部品内蔵基板及びその製造方法

Similar Documents

Publication Publication Date Title
JP6156345B2 (ja) 電子部品及びその製造方法
KR101629435B1 (ko) 인쇄회로기판 및 그 제조방법
TW201628470A (zh) 電子零件之製造方法及電子零件
JP2009026969A (ja) 積層型半導体装置及びその製造方法
JP2011086773A (ja) 半導体装置及び回路基板並びに電子機器
JP2015088729A (ja) 基板構造およびその製造方法
JP2013106033A (ja) 半導体パッケージ及びその製造方法
US20140190728A1 (en) Circuit board and method for manufacturing the same
US10147615B2 (en) Fabrication method of package structure
US7906200B2 (en) Composite circuit substrate structure
CN103974522A (zh) 布线基板及其制造方法
US20140352135A1 (en) Circuit board structure with embedded fine-pitch wires and fabrication method thereof
KR101517860B1 (ko) 인쇄회로기판 및 그 제조 방법
JP2013171912A (ja) 発光装置
US20160183371A1 (en) Microvia structure of flexible circuit board and manufacturing method thereof
CN107305849B (zh) 封装结构及其制作方法
JP2019186319A5 (ko)
JP5245276B2 (ja) 電子部品の実装構造及びその実装方法
US20120049363A1 (en) Package structure
JP2010251402A (ja) スルーホールの加工方法
JP5967131B2 (ja) 半導体装置の製造方法
TWI476792B (zh) 平面式磁性元件及其製造方法
JP2012151303A (ja) モジュール基板及びモジュール基板の製造方法
JP2014107565A (ja) 絶縁層の導通方法
JP5765546B2 (ja) 半導体装置及び回路基板並びに電子機器

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190313

Year of fee payment: 5