JPH11251204A - セラミック電子部品およびその製造方法 - Google Patents
セラミック電子部品およびその製造方法Info
- Publication number
- JPH11251204A JPH11251204A JP10055199A JP5519998A JPH11251204A JP H11251204 A JPH11251204 A JP H11251204A JP 10055199 A JP10055199 A JP 10055199A JP 5519998 A JP5519998 A JP 5519998A JP H11251204 A JPH11251204 A JP H11251204A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic element
- face
- conductive paste
- ceramic
- external electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 外部電極の水分に対するシール性が優れると
ともに、回路基板に実装した時の機械的ストレスに強
い、セラミック電子部品およびその製造方法を提供する
ことを目的とする。 【解決手段】 内部電極が埋設された、相対向する端面
とその端面に連なる側面とからなるセラミック素子と、
このセラミック素子の相対向する端面に導電ペーストを
塗布、焼付けして形成された、前記内部電極と接続する
外部電極とを備えたセラミック電子部品において、前記
セラミック素子は、その端面の角部および稜部に丸み面
を有し、前記外部電極は、前記素子の端面を覆うととも
に、その端面から前記丸み面に至るように形成した、前
記素子に接する第１電極層と、その第１電極層を覆うと
ともに、前記丸み面から前記セラミック素子の側面に至
るように形成した第２電極層とからなる、ことを特徴と
する。
ともに、回路基板に実装した時の機械的ストレスに強
い、セラミック電子部品およびその製造方法を提供する
ことを目的とする。 【解決手段】 内部電極が埋設された、相対向する端面
とその端面に連なる側面とからなるセラミック素子と、
このセラミック素子の相対向する端面に導電ペーストを
塗布、焼付けして形成された、前記内部電極と接続する
外部電極とを備えたセラミック電子部品において、前記
セラミック素子は、その端面の角部および稜部に丸み面
を有し、前記外部電極は、前記素子の端面を覆うととも
に、その端面から前記丸み面に至るように形成した、前
記素子に接する第１電極層と、その第１電極層を覆うと
ともに、前記丸み面から前記セラミック素子の側面に至
るように形成した第２電極層とからなる、ことを特徴と
する。
Description
【０００１】
【発明の属する技術分野】本発明は、セラミック電子部
品およびその製造方法に関し、特に、外部電極の水分に
対するシール性が優れるとともに、回路基板に実装した
時の機械的ストレスに強いセラミック電子部品およびそ
の製造方法に関する。
品およびその製造方法に関し、特に、外部電極の水分に
対するシール性が優れるとともに、回路基板に実装した
時の機械的ストレスに強いセラミック電子部品およびそ
の製造方法に関する。
【０００２】
【従来の技術】例えば、セラミック電子部品である積層
セラミックコンデンサは、図５に示すように、セラミッ
ク素子１０と、この素子１０の相対向する端部に形成さ
れた外部電極４０とから構成される。そして、このセラ
ミック素子１０は、複数の内部電極２０がセラミック層
３０を介して重なり合うように配置され、かつ交互に両
端面に引き出された構造を有し、また、外部電極４０
は、セラミック素子１０の両端部に導電ペーストを塗
布、焼付けして形成され、内部電極２０と接続される。
セラミックコンデンサは、図５に示すように、セラミッ
ク素子１０と、この素子１０の相対向する端部に形成さ
れた外部電極４０とから構成される。そして、このセラ
ミック素子１０は、複数の内部電極２０がセラミック層
３０を介して重なり合うように配置され、かつ交互に両
端面に引き出された構造を有し、また、外部電極４０
は、セラミック素子１０の両端部に導電ペーストを塗
布、焼付けして形成され、内部電極２０と接続される。
【０００３】このような積層セラミックコンデンサを、
外部電極４０上に湿式メッキ膜を形成したり、湿度の高
い環境に放置したりする際、外部電極４０の厚みが薄い
と、水分に対するシール性が損なわれ、水分がセラミッ
ク素子１０の内部に浸入し、絶縁抵抗が低下するという
問題が生じる。そこで、外部電極４０のシール性が損な
われないように、厚みの厚い外部電極４０をセラミック
素子１０の端面に形成することが行われている。具体的
には、導電ペーストをセラミック素子１０の各端部に２
回以上塗布した後、焼付けて外部電極４０を形成する方
法が採用されていた。
外部電極４０上に湿式メッキ膜を形成したり、湿度の高
い環境に放置したりする際、外部電極４０の厚みが薄い
と、水分に対するシール性が損なわれ、水分がセラミッ
ク素子１０の内部に浸入し、絶縁抵抗が低下するという
問題が生じる。そこで、外部電極４０のシール性が損な
われないように、厚みの厚い外部電極４０をセラミック
素子１０の端面に形成することが行われている。具体的
には、導電ペーストをセラミック素子１０の各端部に２
回以上塗布した後、焼付けて外部電極４０を形成する方
法が採用されていた。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
ようにして、セラミック素子１０の端部に肉厚に形成さ
れた外部電極４０は、図５に示すように、セラミック素
子１０の端面のみならず、その端面に連なる側面におい
ても、その厚みが厚く形成されることから、焼付け時の
収縮応力が、セラミック素子１０の側面に与えられ、そ
の部分のセラミック強度が弱くなることがある。
ようにして、セラミック素子１０の端部に肉厚に形成さ
れた外部電極４０は、図５に示すように、セラミック素
子１０の端面のみならず、その端面に連なる側面におい
ても、その厚みが厚く形成されることから、焼付け時の
収縮応力が、セラミック素子１０の側面に与えられ、そ
の部分のセラミック強度が弱くなることがある。
【０００５】このような積層セラミックコンデンサを、
図６に示すように、外部電極４０を回路基板７０のラン
ド５０に、はんだ６０で接続固定して実装した後、基板
７０に矢印８０の方向に機械的ストレスを与えると、セ
ラミック素子１０の側面にクラック９０が発生しやすく
なって、導通不良や絶縁抵抗不良が発生する問題が生じ
る。
図６に示すように、外部電極４０を回路基板７０のラン
ド５０に、はんだ６０で接続固定して実装した後、基板
７０に矢印８０の方向に機械的ストレスを与えると、セ
ラミック素子１０の側面にクラック９０が発生しやすく
なって、導通不良や絶縁抵抗不良が発生する問題が生じ
る。
【０００６】そこで、本発明の目的は、外部電極の水分
に対するシール性が優れるとともに、回路基板に実装し
た時の機械的ストレスに強い、セラミック電子部品およ
びその製造方法を提供するものである。
に対するシール性が優れるとともに、回路基板に実装し
た時の機械的ストレスに強い、セラミック電子部品およ
びその製造方法を提供するものである。
【０００７】
【課題を解決するため手段】本発明は、内部電極が埋設
された、相対向する端面とその端面に連なる側面とから
なるセラミック素子と、このセラミック素子の相対向す
る端面に導電ペーストを塗布、焼付けして形成された、
前記内部電極と接続する外部電極とを備えたセラミック
電子部品において、前記セラミック素子は、その端面の
角部および稜部に丸み面を有し、前記外部電極は、前記
素子の端面を覆うとともに、その端面から前記丸み面に
至るように形成した、前記素子に接する第１電極層と、
その第１電極層を覆うとともに、前記丸み面から前記セ
ラミック素子の側面に至るように形成した第２電極層と
からなる、ことを特徴とするセラミック電子部品であ
る。
された、相対向する端面とその端面に連なる側面とから
なるセラミック素子と、このセラミック素子の相対向す
る端面に導電ペーストを塗布、焼付けして形成された、
前記内部電極と接続する外部電極とを備えたセラミック
電子部品において、前記セラミック素子は、その端面の
角部および稜部に丸み面を有し、前記外部電極は、前記
素子の端面を覆うとともに、その端面から前記丸み面に
至るように形成した、前記素子に接する第１電極層と、
その第１電極層を覆うとともに、前記丸み面から前記セ
ラミック素子の側面に至るように形成した第２電極層と
からなる、ことを特徴とするセラミック電子部品であ
る。
【０００８】また、本発明は、内部電極が埋設された、
相対向する端面とその端面に連なる側面とからなるセラ
ミック素子の、その端面に導電ペーストを塗布、焼付け
て、前記内部電極と接続する外部電極を形成するセラミ
ック電子部品の製造方法であって、前記セラミック素子
の端面の角部および稜部に丸み面が形成されたセラミッ
ク素子を用意する工程と、前記セラミック素子の端面を
覆い、その端面から丸み面に至るように導電ペーストを
塗布して第１導電ペースト膜を形成する工程と、前記セ
ラミック素子に形成された第１導電ペースト膜を覆い、
前記丸み面から前記セラミック素子の側面に至るように
第２導電ペースト膜を形成する工程と、前記セラミック
素子に形成された前記第１導電ペースト膜および第２導
電ペースト膜を同時、または別々に焼付ける工程を備え
たセラミック電子部品の製造方法である。
相対向する端面とその端面に連なる側面とからなるセラ
ミック素子の、その端面に導電ペーストを塗布、焼付け
て、前記内部電極と接続する外部電極を形成するセラミ
ック電子部品の製造方法であって、前記セラミック素子
の端面の角部および稜部に丸み面が形成されたセラミッ
ク素子を用意する工程と、前記セラミック素子の端面を
覆い、その端面から丸み面に至るように導電ペーストを
塗布して第１導電ペースト膜を形成する工程と、前記セ
ラミック素子に形成された第１導電ペースト膜を覆い、
前記丸み面から前記セラミック素子の側面に至るように
第２導電ペースト膜を形成する工程と、前記セラミック
素子に形成された前記第１導電ペースト膜および第２導
電ペースト膜を同時、または別々に焼付ける工程を備え
たセラミック電子部品の製造方法である。
【０００９】本発明によれば、セラミック素子に形成さ
れた外部電極が、セラミック素子の端面を覆うととも
に、その端面から丸み面に至るように形成した第１電極
層と、その第１電極層を覆うとともに、丸み面からセラ
ミック素子の側面に至るように形成した第２電極層とか
らなる。よって、セラミック素子の端面に形成された外
部電極は、比較的厚みが厚く、セラミック素子の側面に
形成された外部電極は、端面に形成された外部電極に比
べ、厚みが薄くなる。このため、この外部電極を有する
セラミック電子部品は、水分に対するシール性が優れる
とともに、強度が弱くならない。
れた外部電極が、セラミック素子の端面を覆うととも
に、その端面から丸み面に至るように形成した第１電極
層と、その第１電極層を覆うとともに、丸み面からセラ
ミック素子の側面に至るように形成した第２電極層とか
らなる。よって、セラミック素子の端面に形成された外
部電極は、比較的厚みが厚く、セラミック素子の側面に
形成された外部電極は、端面に形成された外部電極に比
べ、厚みが薄くなる。このため、この外部電極を有する
セラミック電子部品は、水分に対するシール性が優れる
とともに、強度が弱くならない。
【００１０】
【発明の実施の形態】本発明のセラミック電子部品であ
る積層セラミックコンデンサを図１、図２を用いて説明
する。
る積層セラミックコンデンサを図１、図２を用いて説明
する。
【００１１】本発明の積層セラミックコンデンサは、図
１に示すような、端面の角部および稜部に丸み面９を有
する、直方体状のセラミック素子１の相対向する両端部
に、導電ペーストを塗布、焼付けて、図２の断面図に示
すような、外部電極４が形成される。この外部電極４
は、セラミック素子１の端面を覆うとともに、その端面
から丸み面９に至るように形成された、セラミック素子
１に接する第１電極層４ａと、その第１電極層４ａを覆
うとともに、セラミック素子１の丸み面９から側面に至
るように形成された第２電極層４ｂとからなる。そし
て、この第１、第２電極層４ａ、４ｂは、内部電極２と
接続される。また、セラミック素子１は、複数の内部電
極２がセラミック層３を介して重なり合うように配置さ
れ、かつ交互に両端面に引出されている構造を有する。
１に示すような、端面の角部および稜部に丸み面９を有
する、直方体状のセラミック素子１の相対向する両端部
に、導電ペーストを塗布、焼付けて、図２の断面図に示
すような、外部電極４が形成される。この外部電極４
は、セラミック素子１の端面を覆うとともに、その端面
から丸み面９に至るように形成された、セラミック素子
１に接する第１電極層４ａと、その第１電極層４ａを覆
うとともに、セラミック素子１の丸み面９から側面に至
るように形成された第２電極層４ｂとからなる。そし
て、この第１、第２電極層４ａ、４ｂは、内部電極２と
接続される。また、セラミック素子１は、複数の内部電
極２がセラミック層３を介して重なり合うように配置さ
れ、かつ交互に両端面に引出されている構造を有する。
【００１２】本発明によれば、セラミック素子１に形成
された外部電極４が、内部電極２が引き出された端面の
角部および稜部に丸み面９を有するセラミック素子１の
端面を覆うとともに、その端面から丸み面９に至るよう
に形成した第１電極層４ａと、その第１電極層４ａを覆
うとともに、丸み面９からセラミック素子１の側面に至
るように形成した第２電極層４ｂとからなる。よって、
セラミック素子１の端面に形成された外部電極４は、比
較的厚みが厚く、セラミック素子１の側面に形成された
外部電極４は、端面に形成された外部電極４に比べ、厚
みが薄くなる。このため、この外部電極４を有するセラ
ミック電子部品は、水分に対するシール性が優れるとと
もに、そのセラミック素子１の側面に与えられる焼付け
時の収縮応力が小さくなって、その部分のセラミック強
度が弱くならない。
された外部電極４が、内部電極２が引き出された端面の
角部および稜部に丸み面９を有するセラミック素子１の
端面を覆うとともに、その端面から丸み面９に至るよう
に形成した第１電極層４ａと、その第１電極層４ａを覆
うとともに、丸み面９からセラミック素子１の側面に至
るように形成した第２電極層４ｂとからなる。よって、
セラミック素子１の端面に形成された外部電極４は、比
較的厚みが厚く、セラミック素子１の側面に形成された
外部電極４は、端面に形成された外部電極４に比べ、厚
みが薄くなる。このため、この外部電極４を有するセラ
ミック電子部品は、水分に対するシール性が優れるとと
もに、そのセラミック素子１の側面に与えられる焼付け
時の収縮応力が小さくなって、その部分のセラミック強
度が弱くならない。
【００１３】次に、本発明のセラミック電子部品の製造
方法の一例を、図を用いて以下に説明する。
方法の一例を、図を用いて以下に説明する。
【００１４】まず、図１に示すような、内部電極２が端
面に引出された、直方体状のセラミック素子１を用意す
る。この素子１の相対向する端面の角部および稜部には
丸み面９が形成されている。この丸み面９は、多数のセ
ラミック素子１を研磨剤などとバレルポットの中に入れ
て回転させるなどして形成する。次に、平板５上にＡｇ
などからなる導電ペーストを供給し、丸み面９の曲率半
径以下の厚みｔになるように、図３（ａ）に示すような
第１導電ペースト層１２を形成する。次いで、図３
（ｂ）に示すように、第１導電ペースト層１２に、セラ
ミック素子１の一方の端部を平板５に対し垂直に押し当
てて浸漬した後、図３（ｃ）に示すように、第１導電ペ
ースト層１２からセラミック素子１を引き上げて、セラ
ミック素子１の端面を覆い、その端面から丸み面９に至
るように、セラミック素子１に導電ペーストを付着す
る。すなわち、セラミック素子１の側面に導電ペースト
を付着させることなく、セラミック素子１の端面に第１
導電ペースト膜１３を形成する。次に、セラミック素子
１の他方の端部にも、上記と同様の方法で第１導電ペー
スト膜１３を形成する。なお、第１導電ペースト膜１３
の形成方法は、上記の方法に限ることなく、セラミック
素子１の端部を平板５に押し当てないで塗布する方法で
もよい。
面に引出された、直方体状のセラミック素子１を用意す
る。この素子１の相対向する端面の角部および稜部には
丸み面９が形成されている。この丸み面９は、多数のセ
ラミック素子１を研磨剤などとバレルポットの中に入れ
て回転させるなどして形成する。次に、平板５上にＡｇ
などからなる導電ペーストを供給し、丸み面９の曲率半
径以下の厚みｔになるように、図３（ａ）に示すような
第１導電ペースト層１２を形成する。次いで、図３
（ｂ）に示すように、第１導電ペースト層１２に、セラ
ミック素子１の一方の端部を平板５に対し垂直に押し当
てて浸漬した後、図３（ｃ）に示すように、第１導電ペ
ースト層１２からセラミック素子１を引き上げて、セラ
ミック素子１の端面を覆い、その端面から丸み面９に至
るように、セラミック素子１に導電ペーストを付着す
る。すなわち、セラミック素子１の側面に導電ペースト
を付着させることなく、セラミック素子１の端面に第１
導電ペースト膜１３を形成する。次に、セラミック素子
１の他方の端部にも、上記と同様の方法で第１導電ペー
スト膜１３を形成する。なお、第１導電ペースト膜１３
の形成方法は、上記の方法に限ることなく、セラミック
素子１の端部を平板５に押し当てないで塗布する方法で
もよい。
【００１５】次に、平板６上にＡｇなどからなる導電ペ
ーストを供給し、必要な厚みになるように、図４（ａ）
に示すような第２導電ペースト層１４を形成する。次い
で、図４（ｂ）に示すように、第２導電ペースト層１４
に、第１導電ペースト膜１３が形成されたセラミック素
子１の端部を、第１導電ペースト膜１３を覆い、かつセ
ラミック素子１の丸み面９から側面に導電ペーストが付
着するように、平板６上に対し垂直に押し当てて浸漬す
る。その後、図４（ｃ）に示すように、第２導電ペース
ト層１４からセラミック素子１を引き上げて第２導電ペ
ースト膜１５を形成する。なお、第２導電ペースト膜１
５の形成方法も、平板６対し垂直に押し当てないで塗布
する方法であってもよい。
ーストを供給し、必要な厚みになるように、図４（ａ）
に示すような第２導電ペースト層１４を形成する。次い
で、図４（ｂ）に示すように、第２導電ペースト層１４
に、第１導電ペースト膜１３が形成されたセラミック素
子１の端部を、第１導電ペースト膜１３を覆い、かつセ
ラミック素子１の丸み面９から側面に導電ペーストが付
着するように、平板６上に対し垂直に押し当てて浸漬す
る。その後、図４（ｃ）に示すように、第２導電ペース
ト層１４からセラミック素子１を引き上げて第２導電ペ
ースト膜１５を形成する。なお、第２導電ペースト膜１
５の形成方法も、平板６対し垂直に押し当てないで塗布
する方法であってもよい。
【００１６】次に、第１導電ペースト膜１３が形成され
たセラミック素子１の他方の端部にも、上記と同様の方
法で第２導電ペースト膜１５を形成する。
たセラミック素子１の他方の端部にも、上記と同様の方
法で第２導電ペースト膜１５を形成する。
【００１７】このようにして、セラミック素子１の端面
には、第１、第２導電ペースト膜１３、１５の２層から
なる導電ペースト膜が形成され、その導電ペースト膜の
厚みは比較的厚くなるとともに、セラミック素子１の側
面には、第２導電ペースト膜１５の１層からなる導電ペ
ースト膜が形成され、その導電ペースト膜の厚みは、端
面の導電ペースト膜の厚みに比べ薄くなる。
には、第１、第２導電ペースト膜１３、１５の２層から
なる導電ペースト膜が形成され、その導電ペースト膜の
厚みは比較的厚くなるとともに、セラミック素子１の側
面には、第２導電ペースト膜１５の１層からなる導電ペ
ースト膜が形成され、その導電ペースト膜の厚みは、端
面の導電ペースト膜の厚みに比べ薄くなる。
【００１８】次に、セラミック素子１の両端部それぞれ
に形成した第１、第２導電ペースト膜１３、１５を同時
に焼付けて外部電極４を形成し、さらに、必要があれ
ば、外部電極４の上に湿式メッキ膜を形成して積層セラ
ミックコンデンサを作製する。
に形成した第１、第２導電ペースト膜１３、１５を同時
に焼付けて外部電極４を形成し、さらに、必要があれ
ば、外部電極４の上に湿式メッキ膜を形成して積層セラ
ミックコンデンサを作製する。
【００１９】なお、第１、第２導電ペースト膜１３、１
５の焼付けは、上記実施例のように、第１、第２導電ペ
ースト膜１３、１５を形成した後に同時に行うのではな
く、それぞれの導電ペースト膜を形成する毎に別々に行
ってもよい。
５の焼付けは、上記実施例のように、第１、第２導電ペ
ースト膜１３、１５を形成した後に同時に行うのではな
く、それぞれの導電ペースト膜を形成する毎に別々に行
ってもよい。
【００２０】次に、本発明のセラミック電子部品の効果
を確認するために、上記実施例の製造方法に従って作製
した積層セラミックコンデンサ（本発明品）と、比較例
として従来の外部電極構造を有する積層セラミックコン
デンサ（比較品）それぞれを２０個用意し、この積層セ
ラミックコンデンサをガラスエポキシ基板に実装して耐
基板曲げ試験を行い、セラミック素子にクラックが入っ
たときの基板のたわみ量を測定した。この測定結果を以
下の表１に示す。
を確認するために、上記実施例の製造方法に従って作製
した積層セラミックコンデンサ（本発明品）と、比較例
として従来の外部電極構造を有する積層セラミックコン
デンサ（比較品）それぞれを２０個用意し、この積層セ
ラミックコンデンサをガラスエポキシ基板に実装して耐
基板曲げ試験を行い、セラミック素子にクラックが入っ
たときの基板のたわみ量を測定した。この測定結果を以
下の表１に示す。
【００２１】
【表１】
【００２２】表１より、比較品は、セラミック素子の端
面に形成された外部電極の厚みが平均９４μｍ、側面に
形成された外部電極の厚みが平均４５μｍあり、この比
較品の耐基板曲げ試験でのたわみ量は平均３．４mmであ
った。
面に形成された外部電極の厚みが平均９４μｍ、側面に
形成された外部電極の厚みが平均４５μｍあり、この比
較品の耐基板曲げ試験でのたわみ量は平均３．４mmであ
った。
【００２３】これに対し、本発明品のセラミック素子の
端面に形成された外部電極の厚みは平均９５μｍと比較
品とほぼ同じ厚みであるものの、側面に形成された外部
電極の厚みは平均２３μｍと比較品に比べ約１／２と薄
く、この本発明品の耐基板曲げ試験でのたわみ量は、平
均５．２ｍｍと比較品に比べ約１．５倍大きい結果を得
た。
端面に形成された外部電極の厚みは平均９５μｍと比較
品とほぼ同じ厚みであるものの、側面に形成された外部
電極の厚みは平均２３μｍと比較品に比べ約１／２と薄
く、この本発明品の耐基板曲げ試験でのたわみ量は、平
均５．２ｍｍと比較品に比べ約１．５倍大きい結果を得
た。
【００２４】また、上記の本発明品と比較品について、
相対湿度が９０％以上の環境の中に１０００時間放置す
る耐湿試験を行った結果、本発明品および比較品は共
に、絶縁抵抗が低下しないことを確認した。
相対湿度が９０％以上の環境の中に１０００時間放置す
る耐湿試験を行った結果、本発明品および比較品は共
に、絶縁抵抗が低下しないことを確認した。
【００２５】従って、本発明品は、セラミック素子の端
面に形成された外部電極の厚みが比較品とほぼ同じ厚み
で比較的厚く、セラミック素子の側面に形成された外部
電極の厚みが、端面に形成された外部電極の厚みに比べ
薄いため、外部電極の水分に対するシール性が損なわれ
ることなく、回路基板に実装した時の機械的ストレス
が、比較品に比べ強いことが分かる。
面に形成された外部電極の厚みが比較品とほぼ同じ厚み
で比較的厚く、セラミック素子の側面に形成された外部
電極の厚みが、端面に形成された外部電極の厚みに比べ
薄いため、外部電極の水分に対するシール性が損なわれ
ることなく、回路基板に実装した時の機械的ストレス
が、比較品に比べ強いことが分かる。
【００２６】なお、本発明のセラミック電子部品は、上
記実施例の積層セラミックコンデンサに限ることなく、
内部電極が埋設されたセラミック素子と、このセラミッ
ク素子の相対向する端面に引き出された内部電極と接続
する外部電極とを備えたセラミック電子部品、たとえ
ば、積層インダクタ、積層ＬＣフイルタなどであっても
よい。
記実施例の積層セラミックコンデンサに限ることなく、
内部電極が埋設されたセラミック素子と、このセラミッ
ク素子の相対向する端面に引き出された内部電極と接続
する外部電極とを備えたセラミック電子部品、たとえ
ば、積層インダクタ、積層ＬＣフイルタなどであっても
よい。
【００２７】また、本発明のセラミック電子部品の製造
方法は、上記実施例に記載した内容に限ることなく、本
発明の趣旨を逸脱しない範囲の変更を任意に行い得る。
たとえば、導電ペーストは、Ａｇなどからなるものに限
るものでなく、ＰｄやＰｄ／Ａｇ合金、Ｎｉ、Ｃｕな
ど、他の金属などからなるものであってもよい。また、
セラミック素子の形状は、上記実施例のような直方体状
に限るものでなく、円柱状など、その他の形状であって
もよい。
方法は、上記実施例に記載した内容に限ることなく、本
発明の趣旨を逸脱しない範囲の変更を任意に行い得る。
たとえば、導電ペーストは、Ａｇなどからなるものに限
るものでなく、ＰｄやＰｄ／Ａｇ合金、Ｎｉ、Ｃｕな
ど、他の金属などからなるものであってもよい。また、
セラミック素子の形状は、上記実施例のような直方体状
に限るものでなく、円柱状など、その他の形状であって
もよい。
【００２８】
【発明の効果】本発明によれば、セラミック素子に形成
された外部電極が、内部電極が引き出された端面の角部
および稜部に丸み面を有するセラミック素子の端面を覆
うとともに、その端面から丸み面に至るように形成した
第１電極層と、その第１電極層を覆うとともに、丸み面
からセラミック素子の側面に至るように形成した第２電
極層とからなる。よって、セラミック素子の端面に形成
された外部電極は、比較的厚みが厚く、セラミック素子
の側面に形成された外部電極は、端面に形成された外部
電極に比べ厚みが薄くなる。このため、この外部電極を
有するセラミック電子部品は、水分に対するシール性が
優れるとともに、そのセラミック素子の側面に与えられ
る焼付け時の収縮応力が小さくなって、その部分のセラ
ミック強度が弱くならない。したがって、この外部電極
上に湿式メッキ膜を形成したり、この外部電極を有する
セラミック電子部品を湿度の高い環境に放置したりして
も、絶縁抵抗が低下することなく、回路基板に実装した
時の機械的ストレスの強い外部電極を有するセラミック
電子部品およびその製造方法を提供することができる。
された外部電極が、内部電極が引き出された端面の角部
および稜部に丸み面を有するセラミック素子の端面を覆
うとともに、その端面から丸み面に至るように形成した
第１電極層と、その第１電極層を覆うとともに、丸み面
からセラミック素子の側面に至るように形成した第２電
極層とからなる。よって、セラミック素子の端面に形成
された外部電極は、比較的厚みが厚く、セラミック素子
の側面に形成された外部電極は、端面に形成された外部
電極に比べ厚みが薄くなる。このため、この外部電極を
有するセラミック電子部品は、水分に対するシール性が
優れるとともに、そのセラミック素子の側面に与えられ
る焼付け時の収縮応力が小さくなって、その部分のセラ
ミック強度が弱くならない。したがって、この外部電極
上に湿式メッキ膜を形成したり、この外部電極を有する
セラミック電子部品を湿度の高い環境に放置したりして
も、絶縁抵抗が低下することなく、回路基板に実装した
時の機械的ストレスの強い外部電極を有するセラミック
電子部品およびその製造方法を提供することができる。
【図１】本発明のセラミック電子部品に用いられるセラ
ミック素子の斜視図である。
ミック素子の斜視図である。
【図２】本発明のセラミック電子部品の断面図である。
【図３】（ａ）〜（ｃ）は、本発明に係る第１導電ペー
スト膜形成方法の説明図である。
スト膜形成方法の説明図である。
【図４】（ａ）〜（ｃ）は、本発明に係る第２導電ペー
スト膜形成方法の説明図である。
スト膜形成方法の説明図である。
【図５】従来のセラミック電子部品の断面図である。
【図６】積層セラミックコンデンサが実装された回路基
板に機械的ストレスを与えた状態を示す説明図である。
板に機械的ストレスを与えた状態を示す説明図である。
１・・・セラミック素子 ２・・・内部電極 ３・・・セラミック層 ４・・・外部電極 ４ａ・・・第１電極層 ４ｂ・・・第２電極層 ９・・・丸み面 １２・・・第１導電ペースト層 １３・・・第１導電ペースト膜 １４・・・第２導電ペースト層 １５・・・第２導電ペースト膜
Claims (2)
- 【請求項１】 内部電極が埋設された、相対向する端面
とその端面に連なる側面とからなるセラミック素子と、
このセラミック素子の相対向する端面に導電ペーストを
塗布、焼付けして形成された、前記内部電極と接続する
外部電極とを備えたセラミック電子部品において、 前記セラミック素子は、その端面の角部および稜部に丸
み面を有し、前記外部電極は、前記素子の端面を覆うと
ともに、その端面から前記丸み面に至るように形成し
た、前記素子に接する第１電極層と、その第１電極層を
覆うとともに、前記丸み面から前記セラミック素子の側
面に至るように形成した第２電極層とからなる、ことを
特徴とするセラミック電子部品。 - 【請求項２】 内部電極が埋設された、相対向する端面
とその端面に連なる側面とからなるセラミック素子の、
その端面に導電ペーストを塗布、焼付けて、前記内部電
極と接続する外部電極を形成するセラミック電子部品の
製造方法であって、前記セラミック素子の端面の角部お
よび稜部に丸み面が形成されたセラミック素子を用意す
る工程と、前記セラミック素子の端面を覆い、その端面
から丸み面に至るように導電ペーストを塗布して第１導
電ペースト膜を形成する工程と、前記セラミック素子に
形成された第１導電ペースト膜を覆い、前記丸み面から
前記セラミック素子の側面に至るように第２導電ペース
ト膜を形成する工程と、前記セラミック素子に形成され
た前記第１導電ペースト膜および第２導電ペースト膜を
同時、または別々に焼付ける工程を備えたセラミック電
子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05519998A JP3548883B2 (ja) | 1998-03-06 | 1998-03-06 | セラミック電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05519998A JP3548883B2 (ja) | 1998-03-06 | 1998-03-06 | セラミック電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11251204A true JPH11251204A (ja) | 1999-09-17 |
| JP3548883B2 JP3548883B2 (ja) | 2004-07-28 |
Family
ID=12992019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05519998A Expired - Lifetime JP3548883B2 (ja) | 1998-03-06 | 1998-03-06 | セラミック電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3548883B2 (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004128470A (ja) * | 2002-07-29 | 2004-04-22 | Murata Mfg Co Ltd | セラミック電子部品 |
| JP2005064282A (ja) * | 2003-08-14 | 2005-03-10 | Tdk Corp | チップ状電子部品の外部電極形成方法およびチップ状電子部品 |
| WO2007055247A1 (ja) * | 2005-11-09 | 2007-05-18 | Showa Denko K. K. | 固体電解コンデンサ及びその製造方法 |
| JP2008251990A (ja) * | 2007-03-30 | 2008-10-16 | Tdk Corp | 電子部品の製造方法 |
| JP2009044181A (ja) * | 2008-10-22 | 2009-02-26 | Tdk Corp | 外部電極形成方法 |
| JP2009188121A (ja) * | 2008-02-05 | 2009-08-20 | Tdk Corp | 電子部品の製造方法 |
| JP2010147309A (ja) * | 2008-12-19 | 2010-07-01 | Tdk Corp | 電子部品の製造方法 |
| JP2010206135A (ja) * | 2009-03-06 | 2010-09-16 | Tdk Corp | 電子部品の製造方法 |
| US7803421B2 (en) | 2005-12-15 | 2010-09-28 | Tdk Corporation | External electrode forming method |
| JP2011108875A (ja) * | 2009-11-18 | 2011-06-02 | Tdk Corp | 電子部品の製造方法及び電子部品 |
| JP2011108874A (ja) * | 2009-11-18 | 2011-06-02 | Tdk Corp | 電子部品の製造方法及び電子部品 |
| JP4947431B2 (ja) * | 2005-11-09 | 2012-06-06 | 株式会社村田製作所 | 固体電解コンデンサ及びその製造方法 |
| WO2013061730A1 (ja) * | 2011-10-24 | 2013-05-02 | ソニー株式会社 | 静電容量素子、及び共振回路 |
| JP2013187537A (ja) * | 2012-03-05 | 2013-09-19 | Samsung Electro-Mechanics Co Ltd | 積層セラミック電子部品及びその製造方法 |
| US20150325377A1 (en) * | 2014-05-09 | 2015-11-12 | Murata Manufacturing Co., Ltd. | Laminated ceramic electronic component |
| US9642260B2 (en) | 2013-08-26 | 2017-05-02 | Samsung Electro-Mechanics Co., Ltd. | Embedded multilayer ceramic electronic component and printed circuit board having the same |
| KR20180035170A (ko) * | 2016-09-28 | 2018-04-05 | 가부시키가이샤 무라타 세이사쿠쇼 | 전자부품 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH053131A (ja) * | 1991-04-17 | 1993-01-08 | Matsushita Electric Ind Co Ltd | 積層セラミツクコンデンサとその製造方法 |
| JPH0590062A (ja) * | 1991-09-26 | 1993-04-09 | Matsushita Electric Ind Co Ltd | 積層型粒界絶縁型半導体セラミツクコンデンサ |
| JPH07183154A (ja) * | 1993-12-22 | 1995-07-21 | Murata Mfg Co Ltd | 電子部品 |
| JPH08222471A (ja) * | 1995-02-10 | 1996-08-30 | Murata Mfg Co Ltd | 積層セラミックコンデンサ |
| JPH097878A (ja) * | 1995-06-23 | 1997-01-10 | Matsushita Electric Ind Co Ltd | セラミック電子部品とその製造方法 |
| JPH097877A (ja) * | 1995-04-18 | 1997-01-10 | Rohm Co Ltd | 多層セラミックチップ型コンデンサ及びその製造方法 |
-
1998
- 1998-03-06 JP JP05519998A patent/JP3548883B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH053131A (ja) * | 1991-04-17 | 1993-01-08 | Matsushita Electric Ind Co Ltd | 積層セラミツクコンデンサとその製造方法 |
| JPH0590062A (ja) * | 1991-09-26 | 1993-04-09 | Matsushita Electric Ind Co Ltd | 積層型粒界絶縁型半導体セラミツクコンデンサ |
| JPH07183154A (ja) * | 1993-12-22 | 1995-07-21 | Murata Mfg Co Ltd | 電子部品 |
| JPH08222471A (ja) * | 1995-02-10 | 1996-08-30 | Murata Mfg Co Ltd | 積層セラミックコンデンサ |
| JPH097877A (ja) * | 1995-04-18 | 1997-01-10 | Rohm Co Ltd | 多層セラミックチップ型コンデンサ及びその製造方法 |
| JPH097878A (ja) * | 1995-06-23 | 1997-01-10 | Matsushita Electric Ind Co Ltd | セラミック電子部品とその製造方法 |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004128470A (ja) * | 2002-07-29 | 2004-04-22 | Murata Mfg Co Ltd | セラミック電子部品 |
| JP2005064282A (ja) * | 2003-08-14 | 2005-03-10 | Tdk Corp | チップ状電子部品の外部電極形成方法およびチップ状電子部品 |
| WO2007055247A1 (ja) * | 2005-11-09 | 2007-05-18 | Showa Denko K. K. | 固体電解コンデンサ及びその製造方法 |
| JP4947431B2 (ja) * | 2005-11-09 | 2012-06-06 | 株式会社村田製作所 | 固体電解コンデンサ及びその製造方法 |
| US8174820B2 (en) | 2005-11-09 | 2012-05-08 | Murata Manufacturing Co., Ltd. | Solid electrolytic capacitor and method for manufacturing same |
| TWI423285B (zh) * | 2005-11-09 | 2014-01-11 | Murata Manufacturing Co | Solid electrolytic capacitor and manufacturing method thereof |
| US7803421B2 (en) | 2005-12-15 | 2010-09-28 | Tdk Corporation | External electrode forming method |
| JP2008251990A (ja) * | 2007-03-30 | 2008-10-16 | Tdk Corp | 電子部品の製造方法 |
| JP2009188121A (ja) * | 2008-02-05 | 2009-08-20 | Tdk Corp | 電子部品の製造方法 |
| JP4697285B2 (ja) * | 2008-10-22 | 2011-06-08 | Ｔｄｋ株式会社 | 外部電極形成方法 |
| JP2009044181A (ja) * | 2008-10-22 | 2009-02-26 | Tdk Corp | 外部電極形成方法 |
| JP2010147309A (ja) * | 2008-12-19 | 2010-07-01 | Tdk Corp | 電子部品の製造方法 |
| JP2010206135A (ja) * | 2009-03-06 | 2010-09-16 | Tdk Corp | 電子部品の製造方法 |
| JP2011108874A (ja) * | 2009-11-18 | 2011-06-02 | Tdk Corp | 電子部品の製造方法及び電子部品 |
| JP2011108875A (ja) * | 2009-11-18 | 2011-06-02 | Tdk Corp | 電子部品の製造方法及び電子部品 |
| WO2013061730A1 (ja) * | 2011-10-24 | 2013-05-02 | ソニー株式会社 | 静電容量素子、及び共振回路 |
| JP2013187537A (ja) * | 2012-03-05 | 2013-09-19 | Samsung Electro-Mechanics Co Ltd | 積層セラミック電子部品及びその製造方法 |
| US9642260B2 (en) | 2013-08-26 | 2017-05-02 | Samsung Electro-Mechanics Co., Ltd. | Embedded multilayer ceramic electronic component and printed circuit board having the same |
| US20150325377A1 (en) * | 2014-05-09 | 2015-11-12 | Murata Manufacturing Co., Ltd. | Laminated ceramic electronic component |
| US9805866B2 (en) * | 2014-05-09 | 2017-10-31 | Murata Manufacturing Co., Ltd. | Laminated ceramic electronic component |
| KR20180035170A (ko) * | 2016-09-28 | 2018-04-05 | 가부시키가이샤 무라타 세이사쿠쇼 | 전자부품 |
| US10497516B2 (en) | 2016-09-28 | 2019-12-03 | Murata Manufacturing Co., Ltd. | Electronic component with external electrodes including a fired electrode layer including glass and voids |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3548883B2 (ja) | 2004-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11251204A (ja) | セラミック電子部品およびその製造方法 | |
| JP7136427B2 (ja) | 積層セラミック電子部品及びその実装基板 | |
| US8305729B2 (en) | Laminated ceramic electronic component | |
| JP3376970B2 (ja) | セラミック電子部品 | |
| KR100337162B1 (ko) | 전자 다층 세라믹 부품 | |
| JP7247740B2 (ja) | 電子部品の実装構造体及びその製造方法 | |
| JP6939762B2 (ja) | 積層セラミック電子部品およびその実装構造 | |
| JP4586835B2 (ja) | 電子部品の製造方法 | |
| WO2006126333A1 (ja) | 積層セラミック電子部品およびその製造方法 | |
| KR101925286B1 (ko) | 적층 세라믹 전자부품 | |
| CN112242252A (zh) | 层叠陶瓷电容器 | |
| JP2012009679A (ja) | セラミック電子部品及びその製造方法 | |
| JPH11340089A (ja) | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 | |
| JP2012009556A (ja) | セラミック電子部品及びその製造方法 | |
| JPH08279437A (ja) | チップ型積層セラミックスコンデンサ | |
| JP2001015371A (ja) | チップ型セラミック電子部品及びその製造方法 | |
| JP4501969B2 (ja) | 電子部品の製造方法 | |
| JP3918095B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP2015043424A (ja) | 積層セラミックコンデンサ | |
| JP2000277381A (ja) | 多連型積層セラミックコンデンサ | |
| US20230260710A1 (en) | Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor | |
| JPH08115844A (ja) | 積層セラミックコンデンサ | |
| JP4574283B2 (ja) | 積層コンデンサ | |
| JPS6311703Y2 (ja) | ||
| JP2004095687A (ja) | 積層セラミックコンデンサ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040405 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |