JP2015216339A - 積層セラミック電子部品及びその実装基板 - Google Patents

積層セラミック電子部品及びその実装基板 Download PDF

Info

Publication number
JP2015216339A
JP2015216339A JP2014153612A JP2014153612A JP2015216339A JP 2015216339 A JP2015216339 A JP 2015216339A JP 2014153612 A JP2014153612 A JP 2014153612A JP 2014153612 A JP2014153612 A JP 2014153612A JP 2015216339 A JP2015216339 A JP 2015216339A
Authority
JP
Japan
Prior art keywords
glass
electrode
multilayer ceramic
electronic component
ceramic electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014153612A
Other languages
English (en)
Other versions
JP6223924B2 (ja
Inventor
イ・チャン・チェ
Chang Joo Lee
カン・へ・サン
Hee Sang Kang
カン・ブム・スク
Bum Suk Kang
キム・ヒュ・ヨン
Hyu-Yon Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2015216339A publication Critical patent/JP2015216339A/ja
Application granted granted Critical
Publication of JP6223924B2 publication Critical patent/JP6223924B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

【課題】外部電極の緻密度を向上させた積層セラミック電子部品及びその実装基板を提供する。
【解決手段】誘電体層111を含むセラミック本体110と、第1及び第2内部電極121,122と、第1、第2内部電極121,122と電気的に連結された第1及び第2外部電極131,132とを含む。第1、第2外部電極131、132は、第1、第2ベース電極131a〜131c、132a〜132c、及び第1、第2ベース電極上に配置された第1及び第2端子電極131d、132dを含む。第1及び第2ベース電極は、第1ガラスを含有する第1電極層131a、132a、及び第1、第2電極層上に形成され、第2ガラスを含有する第2電極層131c、132cを含む。第1電極層131a,132aと第2電極層131c、132cとの界面には、第1ガラスと第2ガラスとの反応による二次相131b,132bが配置される。
【選択図】図2

Description

本発明は、信頼性が改善された積層セラミック電子部品及びその実装基板に関する。
近年、電子製品の小型化の傾向に伴い、積層セラミック電子部品においても小型化及び大容量化が要求されている。
積層セラミック電子部品の小型化及び大容量化の要求に応じて、積層セラミック電子部品の外部電極も薄層化している。
外部電極ペーストは、銅(Cu)などの伝導性金属を主材料として含有して、チップ密閉性及びチップとの電気的連結性を保障し、ガラスを補助材料として含有して、上記金属の焼結収縮時に空き空間を満たすとともに、外部電極とチップとの結合力を付与する役割をする。
緻密な外部電極を形成するためには、微粒の銅粉を用いる方法、微粒のガラス粉を用いる方法、及び電極の焼成温度を上昇させる方法などを利用することができる。
しかし、微粒の銅粉を用いる場合、チップと外部電極との接触性及び外部電極の緻密度は向上するが、焼成開始及び完了温度が低くて、焼成後に高温で発生したガス(gas)が放出されないことによるブリスター(blister)不良が発生するという問題がある。
一方、低容量の積層セラミック電子部品の場合、内部誘電体層の厚さが厚いため、研磨後にニッケル内部電極の表面露出状態が不良となる恐れがあり、これにより、外部電極の形成時に生成されるべき銅‐ニッケル合金層の生成が困難となり得る。
そのため、セラミック本体と外部電極との間の接触性を実現することが困難であって、この問題を解決するためには、高温の焼成温度が要求される。
したがって、チップと外部電極との接触性を向上させるとともに、めっき液の浸透を防止するために、外部電極の緻密度を向上させることができる方法が依然として要求されている。
特開平11‐307391号公報
本発明は、信頼性が改善された積層セラミック電子部品及びその実装基板を提供することをその目的とする。
本発明の一形態によると、誘電体層を含むセラミック本体と、上記セラミック本体内で上記誘電体層を挟んで互いに対向するように配置された第1及び第2内部電極と、上記セラミック本体の外側に形成され、上記第1及び第2内部電極と電気的に連結された第1及び第2外部電極と、を含み、上記第1外部電極は、第1ベース電極及び上記第1ベース電極上に配置された第1端子電極を含み、上記第2外部電極は、第2ベース電極及び上記第2ベース電極上に配置された第2端子電極を含み、上記第1及び第2ベース電極は、第1ガラスを含有する第1電極層及び上記第1電極層上に形成され、第2ガラスを含有する第2電極層を含み、上記第1電極層と第2電極層との界面には、上記第1ガラスと第2ガラスとの反応による二次相(second phase)が配置された、積層セラミック電子部品が提供される。
上記二次相は、バリウム(Ba)、ケイ素(Si)、亜鉛(Zn)、及びカルシウム(Ca)からなる群から選択される一つ以上を含有する酸化物であることができる。
上記二次相は、針状、板状、球状、楕円状、及び無定形の何れか一つ以上の形態を有することができる。
上記二次相は、結晶形であることができる。
上記第1ガラスは、第2ガラスよりケイ素(Si)の含量が高いことができる。
上記第2ガラスは、第1ガラスよりバリウム(Ba)及び亜鉛(Zn)の含量が高いことができる。
本発明の他の形態によると、上部に複数個の電極パッドを有する印刷回路基板と、上記印刷回路基板上に設けられた積層セラミック電子部品と、を含み、上記積層セラミック電子部品は、誘電体層を含むセラミック本体と、上記セラミック本体内で上記誘電体層を挟んで互いに対向するように配置された第1及び第2内部電極と、上記セラミック本体の外側に形成され、上記第1及び第2内部電極と電気的に連結された第1及び第2外部電極と、を含み、上記第1外部電極は、第1ベース電極及び上記第1ベース電極上に配置された第1端子電極を含み、上記第2外部電極は、第2ベース電極及び上記第2ベース電極上に配置された第2端子電極を含み、上記第1及び第2ベース電極は、第1ガラスを含有する第1電極層及び上記第1電極層上に形成され、第2ガラスを含有する第2電極層を含み、上記第1電極層と第2電極層との界面には、上記第1ガラスと第2ガラスとの反応による二次相(second phase)が配置された、積層セラミック電子部品の実装基板が提供される。
上記二次相は、バリウム(Ba)、ケイ素(Si)、亜鉛(Zn)、及びカルシウム(Ca)からなる群から選択される一つ以上を含有する酸化物であることができる。
上記二次相は、針状、板状、球状、楕円状、及び無定形の何れか一つ以上の形態を有することができる。
上記二次相は、結晶形であることができる。
上記第1ガラスは、第2ガラスよりケイ素(Si)の含量が高いことができる。
上記第2ガラスは、第1ガラスよりバリウム(Ba)及び亜鉛(Zn)の含量が高いことができる。
本発明によると、めっき液の浸透を防止することができて、信頼性が改善された積層セラミック電子部品の実現が可能である。
本発明の一実施形態による積層セラミックキャパシターを概略的に示した斜視図である。 図1のA‐A’の断面図である。 図2のS領域の拡大図である。 本発明の一実施形態による積層セラミックキャパシターの外部電極の断面SEM(Scanning Electron Microscope)写真である。 図1の積層セラミックキャパシターが印刷回路基板に実装された状態を図示した斜視図である。 本発明の一実施形態による実施例及び比較例のめっき液に対する耐酸性特性を示したグラフである。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
[積層セラミック電子部品]
以下、添付図面を参照して本発明の好ましい実施形態を説明する。
図1は本発明の一実施形態による積層セラミックキャパシターを概略的に示した斜視図である。
図2は図1のA‐A’の断面図である。
図3は図2のS領域の拡大図である。
図1から図3を参照すると、本発明の一実施形態による積層セラミック電子部品は、誘電体層111を含むセラミック本体110と、上記セラミック本体110内で上記誘電体層111を挟んで互いに対向するように配置された第1及び第2内部電極121、122と、上記セラミック本体110の外側に形成され、上記第1及び第2内部電極121、122と電気的に連結された第1及び第2外部電極131、132と、を含み、上記第1外部電極131は、第1ベース電極131a、131b、131c及び上記第1ベース電極131a、131b、131c上に配置された第1端子電極131dを含み、上記第2外部電極132は、第2ベース電極132a、132b、132c及び上記第2ベース電極132a、132b、132c上に配置された第2端子電極132dを含み、上記第1及び第2ベース電極は、第1ガラスを含有する第1電極層131a、132a及び上記第1電極層131a、132a上に形成され、第2ガラスを含有する第2電極層131c、132cを含み、上記第1電極層131a、132aと第2電極層131c、132cとの界面には、上記第1ガラスと第2ガラスとの反応による二次相(second phase)131b、132bが配置されることができる。
以下、本発明の一実施形態による積層セラミック電子部品を説明するにあたり、特に積層セラミックキャパシターを例として説明するが、これに制限されるものではない。
本発明の一実施形態による積層セラミックキャパシターでは、図1を参照して、「長さ方向」は「L」方向、「幅方向」は「W」方向、「厚さ方向」は「T」方向と定義する。ここで、「厚さ方向」は、誘電体層を積み上げる方向、すなわち、「積層方向」と同一の概念で用いることができる。
本発明の一実施形態によると、上記誘電体層111を形成するための原料は、十分な静電容量が得られるものであれば特に制限されず、例えば、チタン酸バリウム(BaTiO)粉末であることができる。
上記誘電体層111を形成するための材料は、チタン酸バリウム(BaTiO)などの粉末に、本発明の目的に応じて、多様なセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などが添加されたものであることができる。
上記第1及び第2内部電極121、122を形成するための材料は、特に制限されず、例えば、銀(Ag)、鉛(Pb)、白金(Pt)、ニッケル(Ni)、及び銅(Cu)の一つ以上の物質を含有する導電性ペーストを用いることができる。
本発明の一実施形態による積層セラミックキャパシターは、上記第1内部電極121と電気的に連結された第1外部電極131と、上記第2内部電極122と電気的に連結された第2外部電極132と、を含むことができる。
上記第1及び第2外部電極131、132は、静電容量の形成のために上記第1及び第2内部電極121、122と電気的に連結されることができる。この際、上記第2外部電極132と上記第1外部電極131とは、互いに異なる電位に連結されることができる。
本発明の一実施形態によると、上記第1外部電極131は、第1ベース電極131a、131b、131cと、上記第1ベース電極131a、131b、131c上に配置された第1端子電極131dと、を含み、上記第2外部電極132は、第2ベース電極132a、132b、132cと、上記第2ベース電極132a、132b、132c上に配置された第2端子電極132dと、を含むことができる。
また、上記第1及び第2ベース電極は、第1ガラスを含有する第1電極層131a、132aと、上記第1電極層131a、132a上に形成され、第2ガラスを含有する第2電極層131c、132cと、を含み、上記第1電極層131a、132aと第2電極層131c、132cとの界面には、上記第1ガラスと第2ガラスとの反応による二次相131b、132bが配置されることができる。
以下、上記第1及び第2外部電極131、132の構造についてより詳細に説明する。
上記第1及び第2ベース電極のうち、第1電極層131a、132aは、銅(Cu)、ニッケル(Ni)、銀(Ag)、及び銀‐パラジウム(Ag‐Pd)からなる群から選択される一つ以上の導電性金属及び第1ガラスを含有することができる。
静電容量の形成のために、上記第1及び第2外部電極131、132が上記セラミック本体110の両端面に形成され、上記第1及び第2外部電極131、132に含まれる上記第1及び第2ベース電極のうち第1電極層131a、132aが、上記第1及び第2内部電極121、122と電気的に連結されることができる。
上記第1電極層131a、132aは、上記第1及び第2内部電極121、122と同一の材質の導電性物質を含有することができ、これに制限されないが、例えば、銅(Cu)、ニッケル(Ni)、銀(Ag)、及び銀‐パラジウム(Ag‐Pd)からなる群から選択される一つ以上の導電性金属を含有することができる。
上記第1電極層131a、132aは、上記導電性金属粉末に第1ガラスを添加して製造された導電性ペーストを塗布した後、焼成することで形成されることができる。
上記第1及び第2ベース電極のうち、第2電極層131c、132cは、銅(Cu)、ニッケル(Ni)、銀(Ag)、及び銀‐パラジウム(Ag‐Pd)からなる群から選択される一つ以上の導電性金属及び第2ガラスを含有することができる。
上記第2電極層131c、132cは、上記導電性金属粉末に第2ガラスを添加して製造された導電性ペーストを塗布した後、焼成することで形成されることができる。
上記第1及び第2ガラスは、後述する特徴を除き、一般的に用いられるものであれば特に制限されず、例えば、ケイ素系またはホウ素系酸化物を含有するものであることができる。
上記第1ガラスは、第2ガラスよりケイ素(Si)の含量が高くてもよい。
上記のように、第2ガラスよりケイ素(Si)の含量が高くなるように第1ガラスを調節して適用することで、上記第1及び第2内部電極121、122との接触性を向上させることができる。
但し、上記第1ガラスはケイ素(Si)の含量が高いため、緻密度の低い特性を有する。
上記第2ガラスは、第1ガラスよりバリウム(Ba)及び亜鉛(Zn)の含量が高くてもよい。
上記のように、第1ガラスよりバリウム(Ba)及び亜鉛(Zn)の含量が高くなるように第2ガラスを調節して適用することで、緻密度を向上させることができる。
但し、上記第2ガラスはバリウム(Ba)及び亜鉛(Zn)の含量が高いため、ニッケル(Ni)めっき液に対する耐酸性が劣る特性を有する。
すなわち、上記のように、内部電極との接触性を向上し、且つめっき液の浸透を防止するために、第1電極層及び第2電極層の二重層の形態を有するベース電極を適用したが、さらに優れためっき液浸透防止性を実現するために、本発明の一実施形態によると、上記第1電極層131a、132aと第2電極層131c、132cとの界面に、上記第1ガラスと第2ガラスとの反応による二次相131b、132bが配置されることができる。
上記第1電極層131a、132aと第2電極層131c、132cとの界面に上記第1ガラスと第2ガラスとの反応による二次相131b、132bが配置されることで、より優れためっき液浸透抑制効果が得られる。
上記二次相131b、132bは、バリウム(Ba)、ケイ素(Si)、亜鉛(Zn)、及びカルシウム(Ca)からなる群から選択される一つ以上を含有する酸化物であることができるが、必ずしもこれに制限されるものではない。
例えば、上記二次相131b、132bは、バリウム(Ba)、ケイ素(Si)、及び亜鉛(Zn)酸化物(Ba‐Zn‐Si‐O)であることができる。
上記二次相131b、132bの形成は、次のメカニズムにより行われることができる。
上述のように、ケイ素(Si)の含量が高い第1ガラスが含有された第1電極層131a、132aから、過濃度のケイ素(Si)が第2電極層131c、132cの方向に移動することができる。
一方、バリウム(Ba)及び亜鉛(Zn)の含量が高い第2ガラスが含有された第2電極層131c、132cから、過濃度のバリウム(Ba)及び亜鉛(Zn)が第1電極層131a、132aの方向に移動することができる。
これにより、上記第1電極層131a、132aと第2電極層131c、132cとの界面に、上記第1ガラスと第2ガラスとの反応による二次相131b、132bが配置されることができる。
上記二次相131b、132bは、針状、板状、球状、楕円状、及び無定形の何れか一つ以上の形態を有することができる。
本発明の一実施形態によると、上記二次相131b、132bは結晶形であることができる。
上記二次相131b、132bが結晶形であるため、一般的な非晶質ガラスに比べ、ニッケル(Ni)めっき液による侵食程度が少ない。
これにより、さらに優れためっき液浸透抑制効果が得られる。
本発明の一実施形態によると、上記積層セラミックキャパシターの焼成過程で温度プロファイル(Profile)を制御することで、上記二次相131b、132bが、ニッケル(Ni)めっき液による侵食程度がより少ない結晶形となるようにすることができる。
具体的には、上記焼成過程で、加熱によりバリウム(Ba)、ケイ素(Si)、及び亜鉛(Zn)酸化物(Ba‐Zn‐Si‐O)形態の二次相131b、132bを形成した後、冷却速度を減少させることで、上記二次相131b、132bが結晶形となるようにすることができる。
一方、上記第1外部電極131は、上記第1ベース電極131a、131b、131c上に形成された第1端子電極131dを含み、上記第2外部電極132は、上記第2ベース電極132a、132b、132c上に形成された第2端子電極132dを含むことができる。
上記第1及び第2端子電極131d、132dは、めっきにより形成されてもよく、特にニッケル/スズめっき層であることができるが、必ずしもこれに制限されるものではない。
図4は本発明の一実施形態による積層セラミックキャパシターの外部電極の断面SEM(Scanning Electron Microscope)写真である。
図4を参照すると、本発明の一実施形態による積層セラミックキャパシターの外部電極の断面から、上記第1電極層131a、132aと第2電極層131c、132cとの界面に上記第1ガラスと第2ガラスとの反応による二次相131b、132bが配置されていることが分かる。
上記のように、ニッケルめっき液による侵食程度が少ない結晶形の二次相131b、132bが第1電極層131a、132aと第2電極層131c、132cとの界面に配置されることで、めっき液の浸透を防いで、信頼性に優れた積層セラミックキャパシターを実現することができる。
以下、本発明の他の実施形態による積層セラミック電子部品の製造方法を詳細に説明するにあたり、特に積層セラミックキャパシターを例に挙げて説明するが、これに制限されるものではない。
先ず、誘電体層111と、上記誘電体層111を挟んで互いに対向するように配置された第1及び第2内部電極121、122と、を含むセラミック本体110を形成することができる。
上記誘電体層111は、チタン酸バリウム(BaTiO)などの粉末にセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤を配合し、バスケットミル(Basket Mill)を用いて製造したスラリーをキャリアフィルム(carrier film)上に塗布及び乾燥することで、数μmの厚さに製造されたセラミックグリーンシートで形成することができる。
次に、セラミックグリーンシート上に導電性ペーストをディスペンス(dispense)し、スキージー(squeegee)を一側方向に進行させながら、導電性ペーストで内部電極層を形成することができる。
この際、導電性ペーストは、銀(Ag)、鉛(Pb)、白金(Pt)などの貴金属材料、及びニッケル(Ni)、銅(Cu)の一つの物質で形成するか、少なくとも2つの物質を混合して形成することができる。
このように内部電極層が形成されると、セラミックグリーンシートをキャリアフィルムから分離した後、複数のセラミックグリーンシートを互いに重なるように積層することで、積層体を形成することができる。
次に、セラミックグリーンシート積層体を高温、高圧で圧着した後、圧着されたシート積層体を切断工程により所定のサイズに切断することで、セラミック本体を製造することができる。
次に、平均粒径が0.3μm以下の導電性金属粒子を10〜90重量部で含有する導電性金属、及び第1ガラスを含有する外部電極ペーストを製造することができる。この際、第1ガラスは、上記導電性金属に対して0.3〜2.0の含量比で含有されることができる。
上記導電性金属は、銅(Cu)、ニッケル(Ni)、銀(Ag)、及び銀‐パラジウム(Ag‐Pd)からなる群から選択される一つ以上であることができる。
上記第1ガラスは、ケイ素(Si)の含量が過量であるガラスであることができる。
次に、上記第1及び第2内部電極121、122と電気的に連結されるように、外部電極ペーストを上記セラミック本体110上に塗布して第1電極層を形成することができる。
次に、上記第1電極層上に、バリウム(Ba)及び亜鉛(Zn)の含量が過量である第2ガラスを含有する外部電極ペーストを塗布して第2電極層を形成することができる。
最後に、上記セラミック本体110を焼成して第1及び第2外部電極131、132を形成することができる。
上記セラミック本体110を焼成する段階は、750℃以下で行うことができる。
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれにより制限されるものではない。
本実施例による積層セラミックキャパシターは、下記の段階により製作された。
先ず、チタン酸バリウム(BaTiO)などの粉末を含有して形成されたスラリーをキャリアフィルム(carrier film)上に塗布及び乾燥することで複数個のセラミックグリーンシートを製造し、これにより誘電体層を形成した。
次に、ニッケル粒子の平均サイズが0.05〜0.2μmである内部電極用導電性ペーストを製造した。
上記セラミックグリーンシート上に上記内部電極用導電性ペーストをスクリーン印刷法で塗布して内部電極を形成した後、それを50層に積層することで、積層体を製作した。
その後、圧着、切断して2012規格のサイズ(Size)のチップを製作し、上記チップをH0.1%以下の還元雰囲気の温度1050〜1200℃で焼成した。
次に、外部電極内で結晶形の二次相が第1電極層と第2電極層との界面に配置されるように第1及び第2外部電極を形成し、めっきなどの工程を経て積層セラミックキャパシターを製作した。
比較例としては、外部電極内における二次相が非晶質形態である第1及び第2外部電極を製作したことを除き、上記実施例と同一の条件で積層セラミックキャパシターを製作した。
[積層セラミック電子部品の実装基板]
図5は図1の積層セラミック電子部品が印刷回路基板に実装された状態を図示した斜視図である。
図5を参照すると、本実施形態による積層セラミック電子部品の実装基板200は、積層セラミック電子部品が水平に実装される印刷回路基板210と、印刷回路基板210の上面に互いに離隔するように形成された複数個の電極パッド221、222と、を含む。
この際、積層セラミック電子部品は、第1及び第2外部電極131、132が、それぞれ電極パッド221、222上に接触するように配置された状態で、半田230により印刷回路基板210と電気的に連結されることができる。
上記の説明を除き、上述の本発明の一実施形態による積層セラミック電子部品の特徴と重複される説明は、ここでは省略する。
図6は本発明の一実施形態による実施例及び比較例のめっき液に対する耐酸性特性を示したグラフである。
図6を参照すると、非晶質形態の二次相を含む比較例1の場合、ニッケルめっき液による侵食程度がより激しいことが分かる。
一方、結晶形の二次相を含む実施例1の場合、ニッケルめっき液による侵食程度が少なくて、優れた信頼性を有することが分かる。
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
100 積層セラミック電子部品
110 セラミック本体
111 誘電体層
121、122 第1及び第2内部電極
131、132 第1及び第2外部電極
131a、131b、131c、132a、132b、132c 第1及び第2ベース電極
131d、132d 第1及び第2端子電極
131a、132a 第1電極層
131b、132b 二次相
131c、132c 第2電極層
200 積層セラミック電子部品の実装基板
210 印刷回路基板
221、222 電極パッド
230 半田

Claims (12)

  1. 誘電体層を含むセラミック本体と、
    前記セラミック本体内で前記誘電体層を挟んで互いに対向するように配置された第1及び第2内部電極と、
    前記セラミック本体の外側に形成され、前記第1及び第2内部電極と電気的に連結された第1及び第2外部電極と、を含み、
    前記第1外部電極は、第1ベース電極及び前記第1ベース電極上に配置された第1端子電極を含み、前記第2外部電極は、第2ベース電極及び前記第2ベース電極上に配置された第2端子電極を含み、前記第1及び第2ベース電極は、第1ガラスを含有する第1電極層及び前記第1電極層上に形成され、第2ガラスを含有する第2電極層を含み、前記第1電極層と第2電極層との界面には、前記第1ガラスと第2ガラスとの反応による二次相(second phase)が配置された、積層セラミック電子部品。
  2. 前記二次相は、バリウム(Ba)、ケイ素(Si)、亜鉛(Zn)、及びカルシウム(Ca)からなる群から選択される一つ以上を含有する酸化物である、請求項1に記載の積層セラミック電子部品。
  3. 前記二次相は、針状、板状、球状、楕円状、及び無定形の何れか一つ以上の形態を有する、請求項1に記載の積層セラミック電子部品。
  4. 前記二次相は、結晶形である、請求項1に記載の積層セラミック電子部品。
  5. 前記第1ガラスは、第2ガラスよりケイ素(Si)の含量が高い、請求項1に記載の積層セラミック電子部品。
  6. 前記第2ガラスは、第1ガラスよりバリウム(Ba)及び亜鉛(Zn)の含量が高い、請求項1に記載の積層セラミック電子部品。
  7. 上部に複数個の電極パッドを有する印刷回路基板と、
    前記印刷回路基板上に設けられた積層セラミック電子部品と、を含み、
    前記積層セラミック電子部品は、誘電体層を含むセラミック本体と、前記セラミック本体内で前記誘電体層を挟んで互いに対向するように配置された第1及び第2内部電極と、前記セラミック本体の外側に形成され、前記第1及び第2内部電極と電気的に連結された第1及び第2外部電極と、を含み、前記第1外部電極は、第1ベース電極及び前記第1ベース電極上に配置された第1端子電極を含み、前記第2外部電極は、第2ベース電極及び前記第2ベース電極上に配置された第2端子電極を含み、前記第1及び第2ベース電極は、第1ガラスを含有する第1電極層及び前記第1電極層上に形成され、第2ガラスを含有する第2電極層を含み、前記第1電極層と第2電極層との界面には、前記第1ガラスと第2ガラスとの反応による二次相(second phase)が配置された、積層セラミック電子部品の実装基板。
  8. 前記二次相は、バリウム(Ba)、ケイ素(Si)、亜鉛(Zn)、及びカルシウム(Ca)からなる群から選択される一つ以上を含有する酸化物である、請求項7に記載の積層セラミック電子部品の実装基板。
  9. 前記二次相は、針状、板状、球状、楕円状、及び無定形の何れか一つ以上の形態を有する、請求項7に記載の積層セラミック電子部品の実装基板。
  10. 前記二次相は、結晶形である、請求項7に記載の積層セラミック電子部品の実装基板。
  11. 前記第1ガラスは、第2ガラスよりケイ素(Si)の含量が高い、請求項7に記載の積層セラミック電子部品の実装基板。
  12. 前記第2ガラスは、第1ガラスよりバリウム(Ba)及び亜鉛(Zn)の含量が高い、請求項7に記載の積層セラミック電子部品の実装基板。
JP2014153612A 2014-05-07 2014-07-29 積層セラミック電子部品及びその実装基板 Active JP6223924B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140053949A KR102004789B1 (ko) 2014-05-07 2014-05-07 적층 세라믹 전자부품 및 그 실장 기판
KR10-2014-0053949 2014-05-07

Publications (2)

Publication Number Publication Date
JP2015216339A true JP2015216339A (ja) 2015-12-03
JP6223924B2 JP6223924B2 (ja) 2017-11-01

Family

ID=54752937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014153612A Active JP6223924B2 (ja) 2014-05-07 2014-07-29 積層セラミック電子部品及びその実装基板

Country Status (2)

Country Link
JP (1) JP6223924B2 (ja)
KR (1) KR102004789B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017199894A (ja) * 2016-04-25 2017-11-02 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層型キャパシター及びその実装基板
KR20190011678A (ko) * 2017-07-25 2019-02-07 다이요 유덴 가부시키가이샤 세라믹 전자 부품 및 세라믹 전자 부품의 제조 방법
CN110620012A (zh) * 2018-06-19 2019-12-27 三星电机株式会社 多层陶瓷电子组件以及用于多层陶瓷电子组件的安装的板
JP2020072246A (ja) * 2018-10-29 2020-05-07 サムソン エレクトロ−メカニックス カンパニーリミテッド. キャパシタ部品

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102076153B1 (ko) * 2018-05-02 2020-02-11 삼성전기주식회사 적층형 커패시터
KR102076148B1 (ko) * 2018-07-10 2020-02-11 삼성전기주식회사 적층형 커패시터

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250740A (ja) * 2000-03-08 2001-09-14 Murata Mfg Co Ltd セラミック電子部品
JP2006332284A (ja) * 2005-05-25 2006-12-07 Murata Mfg Co Ltd 電子部品および電子部品の製造方法
JP2012244150A (ja) * 2011-05-20 2012-12-10 Samsung Electro-Mechanics Co Ltd 積層型セラミック電子部品
US20140029157A1 (en) * 2012-07-26 2014-01-30 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and method of manufacturing the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3436127B2 (ja) 1998-04-22 2003-08-11 株式会社村田製作所 電子部品用端子電極及び電子部品

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250740A (ja) * 2000-03-08 2001-09-14 Murata Mfg Co Ltd セラミック電子部品
JP2006332284A (ja) * 2005-05-25 2006-12-07 Murata Mfg Co Ltd 電子部品および電子部品の製造方法
JP2012244150A (ja) * 2011-05-20 2012-12-10 Samsung Electro-Mechanics Co Ltd 積層型セラミック電子部品
US20140029157A1 (en) * 2012-07-26 2014-01-30 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and method of manufacturing the same
JP2014027248A (ja) * 2012-07-26 2014-02-06 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017199894A (ja) * 2016-04-25 2017-11-02 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層型キャパシター及びその実装基板
JP7171171B2 (ja) 2017-07-25 2022-11-15 太陽誘電株式会社 セラミック電子部品及びセラミック電子部品の製造方法
KR20190011678A (ko) * 2017-07-25 2019-02-07 다이요 유덴 가부시키가이샤 세라믹 전자 부품 및 세라믹 전자 부품의 제조 방법
JP2019024065A (ja) * 2017-07-25 2019-02-14 太陽誘電株式会社 セラミック電子部品及びセラミック電子部品の製造方法
KR102571464B1 (ko) * 2017-07-25 2023-08-28 다이요 유덴 가부시키가이샤 세라믹 전자 부품 및 세라믹 전자 부품의 제조 방법
CN110620012A (zh) * 2018-06-19 2019-12-27 三星电机株式会社 多层陶瓷电子组件以及用于多层陶瓷电子组件的安装的板
US11069481B2 (en) 2018-06-19 2021-07-20 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and board for mounting of the same
US20210335546A1 (en) * 2018-06-19 2021-10-28 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and board for mounting of the same
US20200066451A1 (en) * 2018-06-19 2020-02-27 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and board for mounting of the same
CN110620012B (zh) * 2018-06-19 2022-12-06 三星电机株式会社 多层陶瓷电子组件以及用于多层陶瓷电子组件的安装的板
US11682526B2 (en) 2018-06-19 2023-06-20 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and board for mounting of the same
US10573460B2 (en) 2018-06-19 2020-02-25 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and board for mounting of the same
JP2020072246A (ja) * 2018-10-29 2020-05-07 サムソン エレクトロ−メカニックス カンパニーリミテッド. キャパシタ部品
JP7188843B2 (ja) 2018-10-29 2022-12-13 サムソン エレクトロ-メカニックス カンパニーリミテッド. キャパシタ部品

Also Published As

Publication number Publication date
KR20150127339A (ko) 2015-11-17
JP6223924B2 (ja) 2017-11-01
KR102004789B1 (ko) 2019-07-29

Similar Documents

Publication Publication Date Title
JP5863714B2 (ja) 積層セラミックキャパシタ及びその製造方法
CN104658756B (zh) 多层陶瓷电子组件和其上安装有多层陶瓷电子组件的板
KR101376828B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
JP5483498B2 (ja) 積層セラミック電子部品及びその製造方法
JP6223924B2 (ja) 積層セラミック電子部品及びその実装基板
JP7207837B2 (ja) 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP2011139021A (ja) 積層セラミックキャパシタ
JP6493650B2 (ja) 積層セラミック電子部品
JP5156805B2 (ja) 積層セラミックキャパシタ
JP7235388B2 (ja) 積層セラミック電子部品
US20170287640A1 (en) Multilayer ceramic electronic component and method of manufacturing the same
JP2012099786A (ja) 積層型セラミックキャパシタ及びその製造方法
JP2013123024A (ja) 外部電極用導電性ペースト、これを用いた積層セラミック電子部品及びその製造方法
JP2012094809A (ja) 積層セラミック電子部品及びその製造方法
JP5925628B2 (ja) 積層セラミック電子部品及びその製造方法
KR102089697B1 (ko) 외부전극용 페이스트, 적층 세라믹 전자부품 및 그 제조방법
US20130155573A1 (en) Electronic component and manufacturing method thereof
JP2013098533A (ja) 積層セラミック電子部品の製造方法
JP5725678B2 (ja) 積層セラミック電子部品、その製造方法及びその実装基板
JP7166847B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR102076149B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
JP2014236214A (ja) 積層セラミック電子部品及び積層セラミック電子部品の実装基板
US20140022693A1 (en) Ceramic electronic component and method of manufacturing the same
US20220165500A1 (en) Multilayer electronic component
JP6992944B2 (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171004

R150 Certificate of patent or registration of utility model

Ref document number: 6223924

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250