JP2020141091A - 積層セラミックコンデンサ及びその製造方法 - Google Patents

積層セラミックコンデンサ及びその製造方法 Download PDF

Info

Publication number
JP2020141091A
JP2020141091A JP2019037394A JP2019037394A JP2020141091A JP 2020141091 A JP2020141091 A JP 2020141091A JP 2019037394 A JP2019037394 A JP 2019037394A JP 2019037394 A JP2019037394 A JP 2019037394A JP 2020141091 A JP2020141091 A JP 2020141091A
Authority
JP
Japan
Prior art keywords
pores
ceramic capacitor
multilayer ceramic
cover layer
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019037394A
Other languages
English (en)
Other versions
JP7296744B2 (ja
Inventor
和巳 金田
Kazumi Kaneda
和巳 金田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2019037394A priority Critical patent/JP7296744B2/ja
Publication of JP2020141091A publication Critical patent/JP2020141091A/ja
Application granted granted Critical
Publication of JP7296744B2 publication Critical patent/JP7296744B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】より信頼性の高い積層セラミックコンデンサを提供する。【解決手段】積層セラミックコンデンサ10は、複数の誘電体層17と内部電極層18が交互に積層された積層体20と、積層体20の積層方向の両側に形成されたカバー層22と、を備える。カバー層22は、複数のポア30を含む。複数のポア30は、積層体20の積層方向に直交する方向に沿って配向している。また、複数のポア30の周辺領域には、硼素(B)が存在する。硼素(B)の濃度は、ポア30から離れるほど低くなっている。【選択図】図2

Description

本発明は、積層セラミックコンデンサ及びその製造方法に関する。
近年、自動車や産業機器などの電子化に伴い、汎用製品よりも信頼性の高い積層セラミックコンデンサ(Multi-Layer Ceramic Capacitor:MLCC)が求められている。具体的には、使用温度範囲が広く、振動や衝撃に強く、耐久性が高く、不良発生率が低く、動作保証期間が長い積層セラミックコンデンサが求められている。従来、信頼性の高い積層セラミックコンデンサを製造するために、特許文献1、2に開示された技術が提案されている。
特許文献1には、複数の誘電体層と内部電極層が交互に積層された積層体を備え、複数の誘電体層のうち少なくとも一部に複数のポアを含む積層セラミックコンデンサが開示されている。この積層セラミックコンデンサによれば、積層セラミックコンデンサが基板に実装された状態において、基板が外力を受けた場合に積層体の基板に実装された側の面に生じる応力を緩和することができるため、積層セラミックコンデンサにクラックが発生することを防止することができる。
特許文献2には、セラミック層と内部電極層とが交互に積層された誘電体部と、該誘電体部の周囲に設けられたカバー部とを備え、カバー部に複数のポア(気孔)を含む積層セラミックコンデンサが開示されている。この積層セラミックコンデンサによれば、誘電体部に電圧が印加された際に誘電体部が電歪効果によって積層方向に伸びた場合でも、誘電体部とカバー部との間に生じる歪みを低減できるため、誘電体部とカバー部との間におけるデラミネーションの発生を防止することができる。
特開2016−082183号公報 国際公開番号WO2016/121745号公報
従来の積層セラミックコンデンサでは、誘電体層またはカバー部が複数のポアを含んでおり、この複数のポアによって積層セラミックコンデンサに生じる応力や歪みを緩和していた。しかし、この複数のポアを起点としてクラックが発生しやすくなり、積層セラミックコンデンサの信頼性を低下させることがあった。
本発明は上記の事情に鑑みてなされたものであり、より信頼性の高い積層セラミックコンデンサを提供することを目的とする。
課題を解決するための手段は、以下の通りである。
(1)複数の誘電体層と内部電極層が交互に積層された積層体と、
前記積層体の積層方向の両側に形成されたカバー層と、を備え、
前記カバー層は複数のポアを含み、
前記複数のポアは、前記積層体の積層方向に直交する方向に沿って配向している、積層セラミックコンデンサ。
(2)前記複数のポアの長手方向の大きさの平均値が、0.5〜6.0μmである、(1)に記載の積層セラミックコンデンサ。
(3)前記カバー層の断面を観察したとき、前記複数のポアが占める面積の比率が0.2〜5.0%である、(1)または(2)に記載の積層セラミックコンデンサ。
(4)前記カバー層の断面を観察したとき、前記複数のポアが占める面積の比率が0.5〜2.0%である、(1)から(3)のうちいずれかに記載の積層セラミックコンデンサ。
(5)前記誘電体層の厚さは、0.25〜0.4μmである、(1)から(4)のうちいずれかに記載の積層セラミックコンデンサ。
(6)複数の誘電体層と内部電極層が交互に積層された積層体と、
前記積層体の積層方向の両側に形成されたカバー層と、を備え、
前記カバー層は複数のポアを含み、
前記複数のポアの周辺領域に硼素(B)が存在する、積層セラミックコンデンサ。
(7)前記硼素(B)の濃度が、前記ポアから離れるほど低くなっている、(6)に記載の積層セラミックコンデンサ。
(8)前記積層体は、積層セラミックコンデンサの容量に寄与しない非容量部をさらに備え、
前記非容量部は複数のポアを含み、
前記非容量部に含まれる前記複数のポアは、前記積層体の積層方向に直交する方向に沿って配向している、(1)から(7)のうちいずれかに記載の積層セラミックコンデンサ。
(9)複数の誘電体層と内部電極層が交互に積層された積層体と、前記積層体の積層方向の両側に形成されたカバー層と、を備える積層セラミックコンデンサの製造方法であって、
前記カバー層の原料に窒化硼素(BN)粒子を添加する工程と、窒化硼素粒子が添加された原料をグリーンシートに展延する工程と、前記グリーンシートを切断しカバー層として積層して焼成前の素体を得る工程と、前記素体を焼成する工程を含む、積層セラミックコンデンサの製造方法。
(10)前記窒化硼素粒子は、六方晶窒化硼素粒子である、(9)に記載の積層セラミックコンデンサの製造方法。
本発明によれば、より信頼性の高い積層セラミックコンデンサを提供することができる。
積層セラミックコンデンサの斜視図である。 図1に示す積層セラミックコンデンサの、側面に平行な断面の模式図である。 図1に示す積層セラミックコンデンサの、端面に平行な断面の模式図である。 カバー層に含まれるポアの断面を拡大した模式図である。 積層セラミックコンデンサの製造方法の一例を示すフローシートである。 積層セラミックコンデンサの変形例を示す模式図であり、側面に平行な断面を示している。 積層セラミックコンデンサの変形例を示す模式図であり、端面に平行な断面を示している。
以下、図面を参照しつつ、本発明の実施形態に係る積層セラミックコンデンサ及びその製造方法について説明する。
図1は、本実施形態の積層セラミックコンデンサ10の斜視図である。
図1に示すように、本実施形態の積層セラミックコンデンサ10は、略直方体の素体16を備えている。素体16は、6つの面を備えている。本明細書では、内部電極層が左右の外部電極14に引き出される面を端面12a、12bと呼び、内部電極層及び誘電体層の積層方向上下の面を主面12c、12dと呼び、残りの一対の面を側面12e、12fと呼ぶ。
図2は、図1に示す積層セラミックコンデンサ10の、側面12e、12fに平行な断面の模式図である。図3は、図1に示す積層セラミックコンデンサ10の、端面12a、12bに平行な断面の模式図である。
図2、3に示すように、積層セラミックコンデンサ10は、規格で定められたチップ寸法及び形状(例えば1.0×0.5×0.5mmの略直方体)を有する素体16と、素体16の両端面側に形成される一対の外部電極14とを備える。
素体16は、複数の誘電体層17と内部電極層18とが交互に積層された積層体20と、積層体20の積層方向上下の面に形成された一対のカバー層22とを備えている。さらに、素体16は、積層体20(の内部電極層18)が外部に露出しないようにこれをカバーして一対の側面12e、12fを形成するサイドマージン24を備えている(図3参照)。
素体16の内部には、複数の内部電極層18が誘電体層17を介して積層されている。複数の内部電極層18の端部は、素体16の左右の端面12a、12bに交互に引き出されて外部電極14に電気的に接続している。
誘電体層17及びカバー層22の主成分は、例えば、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、及び酸化チタンからなる群から選択される少なくとも1種を含む誘電体材料(誘電体セラミック材料)である。
内部電極層18の主成分は、例えば、ニッケル、銅、パラジウム、白金、銀、金、及びこれらの合金からなる群から選択される少なくとも1種を含む金属材料である。
外部電極14の主成分は、例えば、ニッケル、銅、パラジウム、白金、銀、金、スズ、及びこれらの合金からなる群から選択される少なくとも1種を含む金属材料である。外部電極14は、金属材料からなる下地電極の上に、電解ニッケルめっき層を形成したものであってもよい。さらに、その電解ニッケルめっき層の上に、電解スズめっき層を形成してもよい。
積層セラミックコンデンサ10に要求される静電容量や耐圧性能等に応じて、内部電極層18及び誘電体層17の厚さが所定の範囲に設定される。また、積層体20の積層数は、例えば、数百〜千程度に設定される。
積層体20の周囲に形成されたカバー層22及びサイドマージン24は、誘電体層17及び内部電極層18を、外部の湿気や異物による汚染から保護する役割を有している。
誘電体層17の厚さは、0.25〜0.4μmであることが好ましい。誘電体層17の厚さがこの範囲にある場合、誘電体層17の厚さが十分に小さいため、誘電体層17の積層数を増やすことができる。その結果、積層体20の寸法を大きくすることなく、積層セラミックコンデンサ10の容量を増大させることができる。
本実施形態の積層セラミックコンデンサ10において、カバー層22の厚さ、サイドマージン24の厚さ及び内部電極層18の厚さは特に制限されるものではないが、カバー層22の厚さは通常4〜50μmであり、サイドマージン24の厚さは通常4〜50μmであり、内部電極層18の厚さは通常0.26〜1.00μmである。
図2、3に示すように、積層体20の上下の面に形成された一対のカバー層22は複数のポア30を含む。本実施形態の積層セラミックコンデンサ10において、複数のポア30は、積層体20の積層方向に直交する方向(図2、3において左右方向)に沿って配向している。言い換えると、複数のポア30は、カバー層22の外側の主面12c、12dに沿って配向している。ここで、「配向している」とは、複数のポア30の長手方向が特定の方向に揃っていることを意味する。以下、この「配向している」の意味についてさらに具体的に説明する。
図4は、カバー層22に含まれるポア30の断面を拡大した模式図である。
図4に示すように、ポア30の断面形状は、扁平状あるいは楕円状となっている。ポア30の断面を見たときに、その外周上の2点を結ぶ線分のうち最も長い線分を長軸Aとする。また、その外周上の2点を結ぶ線分のうち、長軸Aに直交する方向の線分で最も長い線分を短軸Bとする。
上記の「複数のポア30が積層体20の積層方向に直交する方向に沿って配向している」とは、複数のポア30の長軸Aと、積層体20の積層方向に直交する方向Dとがなす角度θが、0〜15°の範囲にあることを意味する。あるいは、複数のポア30の長軸Aと、カバー層22の外側の主面12c、12dとがなす角度θが、0〜15°の範囲にあることを意味する。ただし、カバー層22に含まれる全てのポア30が、このような条件を満たしている必要はない。例えば、カバー層22の断面を電子顕微鏡によって5000倍で観察したときに、20個のうち7個以上、好ましくは10個以上、より好ましくは14個以上のポア30が上記の条件を満たしているのであれば、「複数のポア30が積層体20の積層方向に直交する方向に沿って配向している」といえる。
カバー層22に含まれる複数のポア30の断面形状は、カバー層22の断面を電子顕微鏡で観察することで特定することができる。具体的には、電子顕微鏡で得られた画像のコントラストの差異によって、複数のポア30の断面形状を特定することができる。また、画像処理ソフトを用いることによって、複数のポア30のサイズ分布、面積等を算出することができる。
カバー層22に含まれる複数のポア30の長手方向の大きさの平均値は、好ましくは0.5〜6.0μmであり、より好ましくは1.0〜3.0μmである。長手方向の大きさの平均値は、例えば、電子顕微鏡で得られたカバー層22の断面の画像から任意に10個以上のポア30を選択し、それらのポア30の長手方向の大きさ(長軸Aの長さ)の平均値として求めることができる。
カバー層22に含まれる複数のポア30のアスペクト比(長軸Aの長さ/短軸Bの長さ)の平均値は、好ましくは1.5〜15であり、より好ましくは2.5〜10である。アスペクト比の平均値は、例えば、電子顕微鏡で得られたカバー層22の断面の画像から任意に10個以上のポア30を選択し、それらのポア30のアスペクト比(長軸Aの長さ/短軸Bの長さ)の平均値として求めることができる。
カバー層22に含まれる複数のポア30の面積率は、好ましくは0.2〜5.0%であり、より好ましくは0.5〜2.0%である。複数のポア30の面積率が0.2%よりも小さい場合、カバー層22に作用する機械的応力や熱応力を十分に緩和することができないおそれがある。一方、複数のポア30の面積率が5.0%よりも大きい場合、カバー層22において複数のポア30が占める割合が大きくなりすぎるため、積層セラミックコンデンサ10の絶縁信頼性が低下するおそれがある。
ここでいう「面積率」とは、以下を意味する。
面積率[%] = {(カバー層に含まれる複数のポアの断面積の合計)/(カバー層の断面積)}×100
上記の式において、カバー層の断面積、及び、カバー層に含まれる複数のポアの断面積の合計は、電子顕微鏡によって得られたカバー層の断面の画像から、画像処理ソフトを用いて算出することができる。
なお、カバー層22に含まれる複数のポア30の面積率は、例えば、カバー層22を形成するための粉末に添加する窒化硼素(BN)粒子の量を変えることによって調整することができる。
次に、上記のように構成された本実施形態の積層セラミックコンデンサ10の作用効果について説明する。
本実施形態の積層セラミックコンデンサ10によれば、カバー層22が複数のポア30を含むため、カバー層22に作用する機械的応力や熱応力を緩和することが可能であり、カバー層22にクラックが発生することを防止することができる。その結果、より信頼性の高い積層セラミックコンデンサ10を実現することができる。
また、カバー層22が複数のポア30を含むため、カバー層22の密度を低下させることができる。これにより、積層セラミックコンデンサ10の容量を維持しつつ、積層セラミックコンデンサ10の大幅な軽量化を図ることができる。
本実施形態の積層セラミックコンデンサ10によれば、複数のポア30は、積層体20の積層方向と直交する方向に配向している。したがって、カバー層22にクラックが発生した場合でも、クラックが積層体20の積層方向と直交する方向(図2、3において左右方向)に沿って進展し易くなる。その結果、カバー層22にクラックが発生した場合でも、クラックが積層体20の積層方向(図2、3において上下方向)に沿って進展しにくくなる。
クラックが積層体20の積層方向(図2、3において上下方向)に沿って進展した場合、誘電体層17を介して隣接する2つの内部電極層18が電気的に導通するため、一対の外部電極14の間でショートが発生する。このようなショートは、一般に、電子機器の重大な故障につながると言われている。
これに対して、クラックが積層体20の積層方向に直交する方向(図2、3において左右方向)に沿って進展した場合、誘電体層17あるいは内部電極層18の一部が外部に露出することで積層セラミックコンデンサ10の機能が失われることがあるが、ショートによる重大な故障にはつながらない。
したがって、本実施形態の積層セラミックコンデンサ10によれば、カバー層22にクラックが発生した場合でも、クラックが積層体20の積層方向に沿って進展することを防止できるため、ショートによる重大な故障の発生を防止することができる。
次に、本実施形態の積層セラミックコンデンサ10の製造方法について、図5のフローシートを参照しながら説明する。
(原料粉末準備工程:S11)
図5に示すように、まず、誘電体層とカバー層を形成するための原料粉末を準備する。原料粉末としては、誘電体材料を形成し得る各種の粉末を使用することができる。例えば、TiOとBaCOを等モル量で混合した原料粉末を使用することができる。
(スラリー調製工程(1):S12)
ステップS11で準備した原料粉末に、分散剤、バインダ、及び有機溶剤を加えて混合することでスラリーを調製する。分散剤としては、例えば、ポリカルボン酸アンモニウムを使用できる。バインダとしては、例えば、ポリビニルブチラール樹脂やポリビニルアセタール樹脂を使用できる。有機溶剤としては、例えば、エタノール及び/又はトルエンを使用できる。
(混合工程:S13)
ステップS12で調製したスラリーを、凝集粉がなくなるようにビーズを衝突させながら混合することによって、スラリー中に原料粉末を均一に分散させる。このような混合には、例えばビーズミルを使用することができる。
(仮焼成工程:S14)
ステップS13で得られたスラリーを乾燥させた後、粉砕する。粉砕によって得られた粉末を、大気中、1100℃の温度で1時間焼成する。これにより、TiOとBaCOが反応し、粉末中に誘電体材料であるチタン酸バリウム(BaTiO)が生成する。
(添加物配合工程:S15)
ステップS14で得られた粉末に、Mg:0.2wt%、Mn:0.2wt%、Ho:0.7wt%、及びSi:1.0wt%、を添加する(wt%は、Tiの含有量を100%としたときの割合を示している)。これらの元素は、酸化物などの化合物の形態で添加することができる。
また、カバー層を形成するための原料粉末には、ステップS15で添加する元素に加えて、窒化硼素(BN)の粒子を例えば0.01〜1.0wt%添加する。カバー層を形成するための粉末に窒化硼素の粒子を添加することによって、カバー層22の内部に複数のポア30を形成することができる。
窒化硼素(BN)には、主に、立方晶窒化硼素(cBN)と、六方晶窒化硼素(hBN)の2種類が知られているが、本実施形態の積層セラミックコンデンサの製造方法では、六方晶窒化硼素(hBN)の粒子を添加することが好ましい。hBNの粒子形状は円盤状あるいは扁平状であるため、カバー層の内部にアスペクト比の高い円盤状あるいは扁平状の複数のポア30を容易に形成できるためである。
窒化硼素(BN)粒子の粒径は、好ましくは、0.3〜10μmであり、より好ましくは、0.6〜5.0μmである。ここでいう「粒径」とは、BN粒子を電子顕微鏡で観察したときに、BN粒子の外周の2点を結ぶ線分のうち最も長い線分の長さを意味している。BN粒子の「粒径」は、例えば、電子顕微鏡で観察された画像中に存在するBN粒子を任意に10個以上選択し、それらの粒子の粒径の平均値として求めることができる。
(スラリー調製工程(2):S16)
ステップS15で得られた粉末に、分散剤、有機バインダ、および有機溶剤を添加して混合することでスラリーを調製する。
(グリーンシート成形工程:S17)
PET(ポリエチレンテレフタレート)フィルムなどのキャリアフィルム上に、ステップS16で調製したスラリーを、ドクターブレード法でシート状に塗布する。塗布したスラリーを乾燥させることでグリーンシートを作製する。グリーンシートの厚さは、好ましくは、0.4〜15μmである。
ステップS15で添加するBN粒子の粒径は、グリーンシートの厚さの0.5〜2.0倍であることが好ましい。BN粒子の粒径がこの範囲にあると、グリーンシートの展延方向に沿ってBN粒子の長手方向が揃いやすい。BN粒子は、スラリーに濡れるため、グリーンシート内に収まるように挙動する。したがって、BN粒子の粒径がグリーンシートの厚さより大きい場合でも、BN粒子がグリーンシートの外に飛び出すことはなく、BN粒子はグリーンシートが展延する方向(グリーンシートの厚さと垂直な方向)に沿って配向しやすい。
(内部電極印刷工程:S18)
複数枚のグリーンシートのうち、内部電極層18を形成するためのグリーンシートの上に、スクリーン印刷法、インクジェット印刷法、あるいはグラビア印刷法などによって、導電ペーストを塗布して所定のパターンを形成する。これにより、グリーンシートの上に、内部電極層18を形成するためのパターンが印刷される。導電ペーストの主成分は、例えばNiやCuなどである。
(積層・カット工程:S19)
パターンが印刷されたグリーンシートとパターンが印刷されていないグリーンシートを、ハンドリングしやすい大きさに切断する。その後、パターンが印刷されたグリーンシートと、パターンが印刷されていないカバー層用のグリーンシートを、所定の順序で、複数枚積み重ねる。パターンが印刷されていないグリーンシートは、最上面、最下面にそれぞれ複数枚積み重ねる。なお、パターンが印刷された複数枚のグリーンシートについては、内部電極層が交互に外部電極に引き出されるように、交互にその位置をずらしながら積み重ねる。複数枚のグリーンシートを積み重ねて得られた積層ブロックを、製品1個のサイズにカットする。これにより、焼成前の複数の素体が得られる。なお、カットは、押切り、ブレードダイシングなどの公知の方法で行うことができる。
(バレル研磨工程:S20)
ステップS19で得られた焼成前の素体を、バレル研磨する。このような研磨によって、素体16と外部電極14との密着を強固にすることができる。また、素体16の角部の欠けを防止することができる。
(外部電極形成工程:S21)
ステップS20で研磨した焼成前の素体の両端面に、焼成後に外部電極の下地を形成する導電ペーストを塗布して乾燥させる。このようなペーストとしては、例えば、Niを含む導電ペーストを用いることができる。
(焼成工程:S22)
ステップS21で導電ペーストを塗布した素体を、焼成炉にて、1000〜1350℃で、5分〜2時間焼成する。これにより、セラミックスからなる誘電体層と内部電極層とが一体化した素体16が得られる。内部電極層を形成するための導電ペーストがNi、Cuなどの卑金属を含む場合は、内部電極層の酸化を防止するため、還元雰囲気にて焼成を行うのが好ましい。
(めっき工程:S23)
ステップS22で得られた素体の両端面に形成された外部電極の表面に、Cu、Ni、Snの順番で電解めっき層を形成する。具体的には、ステップS22で得られた複数の素体を、めっき液とともにバレルに収容する。次に、バレルを回転させつつ、めっき液に通電を行う。これにより、素体の両端面に形成された外部電極の表面に、めっき層を形成することができる。Niめっきは、外部電極のはんだ耐熱性を向上させる目的で形成される。Snめっきは、外部電極のはんだ濡れ性を高める目的で形成される。
なお、素体の焼成前にその両端面に外部電極の下地を形成するための導電ペーストを塗布する例を説明したが、本発明はこのような態様に限定されない。例えば、素体を焼成した後、素体の両端面に外部電極を形成するための導電ペースト(例えばCuペースト)を塗布し、その焼き付けを行ってもよい。
以上の工程により、本実施形態の積層セラミックコンデンサ10を製造することができる。
本実施形態の積層セラミックコンデンサ10の製造方法において、カバー層を形成するための原料に窒化硼素(BN)の粒子を添加することで複数のポア30が形成される理由は、以下の通りである。
上記の添加物配合工程(S15)において、カバー層を形成するための原料に窒化硼素(BN)の粒子を添加する。その後、焼成工程(S22)において、カバー層を含む素体を1000〜1350℃で5分〜2時間焼成する。焼成工程の際に、BN粒子は約800℃以上でBに変化して液相が形成され、その後の加熱で周囲に拡散して消失する。そして、カバー層においてBN粒子が存在した場所には、BN粒子の形状を有するポアが残される。
したがって、本実施形態の積層セラミックコンデンサ10は、複数のポア30の周辺領域に硼素(B)が存在している。また、硼素(B)の濃度が、ポア30から離れるほど低くなっている。複数のポア30の周辺領域の硼素(B)の濃度は、例えば、透過型電子顕微鏡によって確認することができる。透過型電子顕微鏡としては、例えば、TEM−EDS(日本電子(株)製TEM JEM−2100F)、EDS検出器(日本電子(株)製 JED−2300T)等を用いることができる。
本実施形態の積層セラミックコンデンサ10は、複数のポア30の周辺領域に硼素(B)が存在している。このため、複数のポア30の周辺領域の少なくとも一部がガラス相となっている。また、複数のポア30の周辺領域の少なくとも一部が、焼結によって緻密化している。この結果、積層セラミックコンデンサの耐クラック性が飛躍的に高められている。
図6及び図7は、積層セラミックコンデンサの変形例を示す模式図である。
図6、7に示すように、積層体20は、積層セラミックコンデンサの容量に寄与しない非容量部40を備えてもよい。非容量部40は、カバー層22と同様に、内部電極用パターンが印刷されていないグリーンシートを複数枚積み重ねることによって形成することができる。非容量部40は、積層体20の積層方向におけるほぼ中央の位置に形成されている。非容量部40は、積層セラミックコンデンサの容量に寄与しないが、例えば、積層セラミックコンデンサを規格品の大きさに合わせる目的で形成されることがある。なお、非容量部40は、ダミー層またはトリム層と呼ばれることもある。
本実施形態の積層セラミックコンデンサ10において、非容量部40は、複数のポア30を含む。複数のポア30は、積層体20の積層方向に直交する方向に配向している。非容量部40が複数のポア30を含むことによって、非容量部40に作用する熱応力や機械的応力を緩和することができる。また、非容量部40が複数のポア30を含むことによって、非容量部40に発生したクラックが積層体20の積層方向に進展することを防止することができる。これにより、積層セラミックコンデンサ10に重大な故障が発生することを防止することができる。
上記の実施形態では、上下一対のカバー層22及び非容量部40が複数のポア30を含む例について説明したが、本発明はこのような態様に限定されない。例えば、素体16の側面12e、12fを形成するサイドマージン24が、複数のポア30を含んでもよい。サイドマージン24が複数のポア30を含み、その複数のポア30が積層体20の積層方向に配向している場合であっても、上記で説明したのと同様の作用効果を奏することができる。
10 積層セラミックコンデンサ
14 外部電極
16 素体
17 誘電体層
18 内部電極層
20 積層体
22 カバー層
24 サイドマージン
30 ポア
40 非容量部

Claims (10)

  1. 複数の誘電体層と内部電極層が交互に積層された積層体と、
    前記積層体の積層方向の両側に形成されたカバー層と、を備え、
    前記カバー層は複数のポアを含み、
    前記複数のポアは、前記積層体の積層方向に直交する方向に沿って配向している、積層セラミックコンデンサ。
  2. 前記複数のポアの長手方向の大きさの平均値が、0.5〜6.0μmである、請求項1に記載の積層セラミックコンデンサ。
  3. 前記カバー層の断面を観察したとき、前記複数のポアが占める面積の比率が0.2〜5.0%である、請求項1または請求項2に記載の積層セラミックコンデンサ。
  4. 前記カバー層の断面を観察したとき、前記複数のポアが占める面積の比率が0.5〜2.0%である、請求項1から請求項3のうちいずれか1項に記載の積層セラミックコンデンサ。
  5. 前記誘電体層の厚さは、0.25〜0.4μmである、請求項1から請求項4のうちいずれか1項に記載の積層セラミックコンデンサ。
  6. 複数の誘電体層と内部電極層が交互に積層された積層体と、
    前記積層体の積層方向の両側に形成されたカバー層と、を備え、
    前記カバー層は複数のポアを含み、
    前記複数のポアの周辺領域に硼素(B)が存在する、積層セラミックコンデンサ。
  7. 前記硼素(B)の濃度が、前記ポアから離れるほど低くなっている、請求項6に記載の積層セラミックコンデンサ。
  8. 前記積層体は、積層セラミックコンデンサの容量に寄与しない非容量部をさらに備え、
    前記非容量部は複数のポアを含み、
    前記非容量部に含まれる前記複数のポアは、前記積層体の積層方向に直交する方向に沿って配向している、請求項1から請求項7のうちいずれか1項に記載の積層セラミックコンデンサ。
  9. 複数の誘電体層と内部電極層が交互に積層された積層体と、前記積層体の積層方向の両側に形成されたカバー層と、を備える積層セラミックコンデンサの製造方法であって、
    前記カバー層の原料に窒化硼素(BN)粒子を添加する工程と、窒化硼素粒子が添加された原料をグリーンシートに展延する工程と、前記グリーンシートを切断しカバー層として積層して焼成前の素体を得る工程と、前記素体を焼成する工程を含む、積層セラミックコンデンサの製造方法。
  10. 前記窒化硼素粒子は、六方晶窒化硼素粒子である、請求項9に記載の積層セラミックコンデンサの製造方法。
JP2019037394A 2019-03-01 2019-03-01 積層セラミックコンデンサ及びその製造方法 Active JP7296744B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019037394A JP7296744B2 (ja) 2019-03-01 2019-03-01 積層セラミックコンデンサ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019037394A JP7296744B2 (ja) 2019-03-01 2019-03-01 積層セラミックコンデンサ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2020141091A true JP2020141091A (ja) 2020-09-03
JP7296744B2 JP7296744B2 (ja) 2023-06-23

Family

ID=72280586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019037394A Active JP7296744B2 (ja) 2019-03-01 2019-03-01 積層セラミックコンデンサ及びその製造方法

Country Status (1)

Country Link
JP (1) JP7296744B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114334441A (zh) * 2020-09-30 2022-04-12 株式会社村田制作所 层叠陶瓷电容器
CN114435755A (zh) * 2020-11-02 2022-05-06 株式会社村田制作所 层叠陶瓷电容器包装体
WO2022107764A1 (ja) * 2020-11-23 2022-05-27 パナソニックIpマネジメント株式会社 磁気センサ
WO2024161970A1 (ja) * 2023-02-01 2024-08-08 株式会社村田製作所 積層セラミックコンデンサ
WO2024161946A1 (ja) * 2023-01-30 2024-08-08 太陽誘電株式会社 積層セラミックコンデンサ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03261677A (ja) * 1990-03-12 1991-11-21 Ngk Insulators Ltd セラミックグリーンシート材及び電気化学的素子並びにその製造方法
JPH11340082A (ja) * 1998-05-28 1999-12-10 Taiyo Yuden Co Ltd 積層チップ部品とその製造方法
JP2000114098A (ja) * 1998-10-05 2000-04-21 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP2011124529A (ja) * 2009-12-10 2011-06-23 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03261677A (ja) * 1990-03-12 1991-11-21 Ngk Insulators Ltd セラミックグリーンシート材及び電気化学的素子並びにその製造方法
JPH11340082A (ja) * 1998-05-28 1999-12-10 Taiyo Yuden Co Ltd 積層チップ部品とその製造方法
JP2000114098A (ja) * 1998-10-05 2000-04-21 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP2011124529A (ja) * 2009-12-10 2011-06-23 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114334441A (zh) * 2020-09-30 2022-04-12 株式会社村田制作所 层叠陶瓷电容器
CN114334441B (zh) * 2020-09-30 2023-09-15 株式会社村田制作所 层叠陶瓷电容器
CN114435755A (zh) * 2020-11-02 2022-05-06 株式会社村田制作所 层叠陶瓷电容器包装体
JP2022073573A (ja) * 2020-11-02 2022-05-17 株式会社村田製作所 積層セラミックコンデンサ包装体
US11837414B2 (en) 2020-11-02 2023-12-05 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor package
CN114435755B (zh) * 2020-11-02 2024-01-02 株式会社村田制作所 层叠陶瓷电容器包装体
WO2022107764A1 (ja) * 2020-11-23 2022-05-27 パナソニックIpマネジメント株式会社 磁気センサ
WO2024161946A1 (ja) * 2023-01-30 2024-08-08 太陽誘電株式会社 積層セラミックコンデンサ
WO2024161970A1 (ja) * 2023-02-01 2024-08-08 株式会社村田製作所 積層セラミックコンデンサ

Also Published As

Publication number Publication date
JP7296744B2 (ja) 2023-06-23

Similar Documents

Publication Publication Date Title
JP6632808B2 (ja) 積層セラミックコンデンサ
JP7148239B2 (ja) セラミック電子部品およびその製造方法
JP7296744B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP7227690B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7426352B2 (ja) 積層セラミックコンデンサの製造方法
US6906906B2 (en) Monolithic ceramic capacitor
JP7290914B2 (ja) 積層セラミックコンデンサの製造方法
CN112216510B (zh) 陶瓷电子器件及其制造方法
JP2023052913A (ja) 積層セラミックキャパシタ及びその製造方法
JP6869677B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7131955B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2018098327A (ja) 積層セラミックコンデンサおよびその製造方法
JP5804064B2 (ja) 積層セラミックコンデンサの製造方法
US10586652B1 (en) Multilayer ceramic capacitor
US10340083B2 (en) Electronic component
JP7569131B2 (ja) セラミック電子部品およびその製造方法
JP2012169620A (ja) 積層セラミック電子部品及びその製造方法
KR20180113457A (ko) 적층 세라믹 콘덴서
CN115403370B (zh) 电介质组合物及层叠陶瓷电子部件
US11721482B2 (en) Method of producing ceramic electronic component and ceramic electronic component
US10014114B2 (en) Mounting substrate
US20180042122A1 (en) Electronic component
CN105359236A (zh) 层叠陶瓷电容器
WO2011162044A1 (ja) 誘電体セラミック組成物、および積層セラミック電子部品
JP2010212503A (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230613

R150 Certificate of patent or registration of utility model

Ref document number: 7296744

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150