JP2000114098A - 積層セラミック電子部品およびその製造方法 - Google Patents
積層セラミック電子部品およびその製造方法Info
- Publication number
- JP2000114098A JP2000114098A JP10282307A JP28230798A JP2000114098A JP 2000114098 A JP2000114098 A JP 2000114098A JP 10282307 A JP10282307 A JP 10282307A JP 28230798 A JP28230798 A JP 28230798A JP 2000114098 A JP2000114098 A JP 2000114098A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- layer portion
- external terminal
- cavity
- outer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 積層セラミックコンデンサのような積層セラ
ミック電子部品において、外部端子電極を介して電子部
品本体に及ぼされるストレスによるクラックの発生を防
止し、耐湿性や耐熱衝撃性を向上させる。 【解決手段】 電子部品本体１５の外層部１７に、複数
の空洞２１を形成するようにして、外部端子電極２０を
介して電子部品本体１５に及ぼされるストレスを緩和す
る。
ミック電子部品において、外部端子電極を介して電子部
品本体に及ぼされるストレスによるクラックの発生を防
止し、耐湿性や耐熱衝撃性を向上させる。 【解決手段】 電子部品本体１５の外層部１７に、複数
の空洞２１を形成するようにして、外部端子電極２０を
介して電子部品本体１５に及ぼされるストレスを緩和す
る。
Description
【０００１】
【発明の属する技術分野】この発明は、複数のセラミッ
ク層からなる積層構造を有する電子部品本体を備える積
層セラミック電子部品およびその製造方法に関するもの
で、特に、電子部品本体のクラック防止を図るための改
良に関するものである。
ク層からなる積層構造を有する電子部品本体を備える積
層セラミック電子部品およびその製造方法に関するもの
で、特に、電子部品本体のクラック防止を図るための改
良に関するものである。
【０００２】
【従来の技術】この発明にとって興味ある積層セラミッ
ク電子部品として、たとえば、積層セラミックコンデン
サがある。この積層セラミックコンデンサの一部が、図
２に拡大されて断面図で示されている。
ク電子部品として、たとえば、積層セラミックコンデン
サがある。この積層セラミックコンデンサの一部が、図
２に拡大されて断面図で示されている。
【０００３】図２を参照して、積層セラミックコンデン
サ１は、主面２の方向に延びる複数のセラミック層３か
らなる積層構造を有する電子部品本体４を備えている。
電子部品本体４は、積層方向に関して中間部に位置する
内層部５と内層部５を挟むように位置する外層部６（一
方の外層部６のみが図示されている。）とに区分され、
内層部５には内部導体としての内部電極７が形成されて
いる。内部電極７は、電子部品本体４の一方の端面８上
に露出するものと、図示しない他方の端面上に露出する
ものとがあり、これらが積層方向に交互に配置されてい
る。
サ１は、主面２の方向に延びる複数のセラミック層３か
らなる積層構造を有する電子部品本体４を備えている。
電子部品本体４は、積層方向に関して中間部に位置する
内層部５と内層部５を挟むように位置する外層部６（一
方の外層部６のみが図示されている。）とに区分され、
内層部５には内部導体としての内部電極７が形成されて
いる。内部電極７は、電子部品本体４の一方の端面８上
に露出するものと、図示しない他方の端面上に露出する
ものとがあり、これらが積層方向に交互に配置されてい
る。
【０００４】また、特定の内部電極７に接続されるよう
に、電子部品本体４の端面８上には、外部端子電極９が
形成される。外部端子電極９は、導電性ペーストを端面
８上に付与し、これを焼付けることによって形成される
もので、通常、端面８から隣接する主面２および側面
（図示しないが、図２紙面に平行に延びる面）の各一部
にまで延びるように形成される。
に、電子部品本体４の端面８上には、外部端子電極９が
形成される。外部端子電極９は、導電性ペーストを端面
８上に付与し、これを焼付けることによって形成される
もので、通常、端面８から隣接する主面２および側面
（図示しないが、図２紙面に平行に延びる面）の各一部
にまで延びるように形成される。
【０００５】電子部品本体４の図示しない他方の端面上
にも、図示した外部端子電極９と実質的に同様の態様
で、外部端子電極が形成される。
にも、図示した外部端子電極９と実質的に同様の態様
で、外部端子電極が形成される。
【０００６】
【発明が解決しようとする課題】上述した積層セラミッ
クコンデンサ１における電子部品本体４は、生の状態に
あるものを焼成して得られるものであり、このような電
子部品本体４の製造に際しては、できるだけ、そこに備
えるセラミック層３を与えるセラミック焼結体の緻密性
を高め、それによって、内部に空孔（ポア）を残さない
ように努めているのが現状である。このことは、電子部
品本体４の機械的強度を高め、また、耐湿性の向上に寄
与するとされている。
クコンデンサ１における電子部品本体４は、生の状態に
あるものを焼成して得られるものであり、このような電
子部品本体４の製造に際しては、できるだけ、そこに備
えるセラミック層３を与えるセラミック焼結体の緻密性
を高め、それによって、内部に空孔（ポア）を残さない
ように努めているのが現状である。このことは、電子部
品本体４の機械的強度を高め、また、耐湿性の向上に寄
与するとされている。
【０００７】他方、外部端子電極９を形成するため、導
電性ペーストを焼付けた後、冷却するとき、外部端子電
極９において、図２に複数の矢印をもって図解的に示す
ように、ストレスが必然的に生じる。このようなストレ
スは、特に、外部端子電極９の主面２上で延びる部分に
おいて、より集中して生じる傾向がある。このようなス
トレスは、外部端子電極９を介して電子部品本体に及ぼ
される。
電性ペーストを焼付けた後、冷却するとき、外部端子電
極９において、図２に複数の矢印をもって図解的に示す
ように、ストレスが必然的に生じる。このようなストレ
スは、特に、外部端子電極９の主面２上で延びる部分に
おいて、より集中して生じる傾向がある。このようなス
トレスは、外部端子電極９を介して電子部品本体に及ぼ
される。
【０００８】そのため、前述したように、電子部品本体
４に備えるセラミック層３を構成するセラミック焼結体
の緻密性が高められても、セラミック材料として、靭性
（材料の粘り強さ、外力に対して破壊されにくい性質）
に劣る材料を用いた場合には、上述したストレスの結果
として、図２において図解的に示すようなクラック（よ
り特定的には、マイクロクラック）１０等の機械的損傷
を引き起こすことがある。このようなクラック１０は、
特に、電子部品本体４の外層部６において生じやすい。
４に備えるセラミック層３を構成するセラミック焼結体
の緻密性が高められても、セラミック材料として、靭性
（材料の粘り強さ、外力に対して破壊されにくい性質）
に劣る材料を用いた場合には、上述したストレスの結果
として、図２において図解的に示すようなクラック（よ
り特定的には、マイクロクラック）１０等の機械的損傷
を引き起こすことがある。このようなクラック１０は、
特に、電子部品本体４の外層部６において生じやすい。
【０００９】上述したようなクラック１０等の機械的損
傷は、外部端子電極９の形成時に限らず、外部端子電極
９を回路基板（図示せず。）へ半田付けする際、その
他、温度サイクルが積層セラミックコンデンサ１に対し
て及ぼされる場合においても、引き起こされる可能性が
ある。
傷は、外部端子電極９の形成時に限らず、外部端子電極
９を回路基板（図示せず。）へ半田付けする際、その
他、温度サイクルが積層セラミックコンデンサ１に対し
て及ぼされる場合においても、引き起こされる可能性が
ある。
【００１０】このクラック１０等の機械的損傷は、積層
セラミックコンデンサ１の耐湿性を低下させるばかりで
なく、耐熱衝撃性をも低下させ、その結果、積層コンデ
ンサ１の信頼性を低下させてしまう。
セラミックコンデンサ１の耐湿性を低下させるばかりで
なく、耐熱衝撃性をも低下させ、その結果、積層コンデ
ンサ１の信頼性を低下させてしまう。
【００１１】そこで、この発明の目的は、上述したよう
なクラック等の機械的損傷をより生じにくくすることが
できる積層セラミック電子部品およびその製造方法を提
供しようとすることである。
なクラック等の機械的損傷をより生じにくくすることが
できる積層セラミック電子部品およびその製造方法を提
供しようとすることである。
【００１２】
【課題を解決するための手段】この発明に係る積層セラ
ミック電子部品は、主面方向に延びる複数のセラミック
層からなる積層構造を有し、積層方向に関して中間部に
位置する内層部とこの内層部を挟むように位置する外層
部とに区分され、内層部には内部導体が形成され、内部
導体の少なくとも一部を端面上に露出させている、電子
部品本体と、内部導体の少なくとも一部に接続されるよ
うに、電子部品本体の端面上に、かつ、端面から隣接す
る主面の一部にまでわたって形成されている、外部端子
電極とを備えるもので、上述した技術的課題を解決する
ため、外層部に、外部端子電極を介して電子部品本体に
及ぼされるストレスを緩和するための空洞を形成したこ
とを特徴としている。
ミック電子部品は、主面方向に延びる複数のセラミック
層からなる積層構造を有し、積層方向に関して中間部に
位置する内層部とこの内層部を挟むように位置する外層
部とに区分され、内層部には内部導体が形成され、内部
導体の少なくとも一部を端面上に露出させている、電子
部品本体と、内部導体の少なくとも一部に接続されるよ
うに、電子部品本体の端面上に、かつ、端面から隣接す
る主面の一部にまでわたって形成されている、外部端子
電極とを備えるもので、上述した技術的課題を解決する
ため、外層部に、外部端子電極を介して電子部品本体に
及ぼされるストレスを緩和するための空洞を形成したこ
とを特徴としている。
【００１３】上述した空洞は、５〜５０μｍの大きさを
有していることが好ましい。
有していることが好ましい。
【００１４】また、好ましくは、各外層部には、複数の
空洞が形成され、これら複数の空洞は、合計で５０μｍ
以上の大きさを有するようにされる。
空洞が形成され、これら複数の空洞は、合計で５０μｍ
以上の大きさを有するようにされる。
【００１５】また、空洞は、その少なくとも一部が、外
部端子電極の主面上の端縁から両側にそれぞれ２００μ
ｍの幅の範囲内に分布していることが好ましい。
部端子電極の主面上の端縁から両側にそれぞれ２００μ
ｍの幅の範囲内に分布していることが好ましい。
【００１６】この発明は、また、積層セラミック電子部
品の製造方法にも向けられる。
品の製造方法にも向けられる。
【００１７】この製造方法では、主面方向に延びる複数
の生のセラミック層からなる積層構造を有し、積層方向
に関して中間部に位置する内層部とこの内層部を挟むよ
うに位置する外層部とに区分され、内層部には内部導体
が形成され、内部導体の少なくとも一部を端面上に露出
させている、生の電子部品本体を用意する工程と、生の
電子部品本体を焼成する工程と、内部導体の少なくとも
一部に接続されるように、電子部品本体の端面上に、か
つ、端面から隣接する主面の一部にまでわたって、外部
端子電極を焼付けにより形成する工程とが実施され、前
述した技術的課題を解決するため、生の電子部品本体を
用意するとき、外層部を構成する生のセラミック層中
に、焼成する工程において焼失し得る複数の粒状体を混
入させておき、生の電子部品本体を焼成するとき、上述
のようなストレスを緩和するための空洞を、粒状体の焼
失の結果として外層部に形成しようとすることを特徴と
している。
の生のセラミック層からなる積層構造を有し、積層方向
に関して中間部に位置する内層部とこの内層部を挟むよ
うに位置する外層部とに区分され、内層部には内部導体
が形成され、内部導体の少なくとも一部を端面上に露出
させている、生の電子部品本体を用意する工程と、生の
電子部品本体を焼成する工程と、内部導体の少なくとも
一部に接続されるように、電子部品本体の端面上に、か
つ、端面から隣接する主面の一部にまでわたって、外部
端子電極を焼付けにより形成する工程とが実施され、前
述した技術的課題を解決するため、生の電子部品本体を
用意するとき、外層部を構成する生のセラミック層中
に、焼成する工程において焼失し得る複数の粒状体を混
入させておき、生の電子部品本体を焼成するとき、上述
のようなストレスを緩和するための空洞を、粒状体の焼
失の結果として外層部に形成しようとすることを特徴と
している。
【００１８】
【発明の実施の形態】図１には、この発明の一実施形態
による積層セラミック電子部品としての積層セラミック
コンデンサ１１の一部が拡大されて断面図で示されてい
る。
による積層セラミック電子部品としての積層セラミック
コンデンサ１１の一部が拡大されて断面図で示されてい
る。
【００１９】積層セラミックコンデンサ１１は、図２に
示した従来の積層セラミックコンデンサ１と同様、主面
１２の方向に延びる複数のセラミック層１３および１４
からなる積層構造を有する、電子部品本体１５を備えて
いる。電子部品本体１５は、積層方向に関して中間部に
位置する内層部１６とこの内層部１６を挟むように位置
する外層部１７（一方の外層部１７のみが図示されてい
る。）とに区分され、内層部１６には内部導体としての
内部電極１８が形成されている。内部電極１８は、電子
部品本体１５の一方の端面１９上に露出するものと、図
示しない他方の端面上に露出するものとが、積層方向に
関して交互に配置されている。
示した従来の積層セラミックコンデンサ１と同様、主面
１２の方向に延びる複数のセラミック層１３および１４
からなる積層構造を有する、電子部品本体１５を備えて
いる。電子部品本体１５は、積層方向に関して中間部に
位置する内層部１６とこの内層部１６を挟むように位置
する外層部１７（一方の外層部１７のみが図示されてい
る。）とに区分され、内層部１６には内部導体としての
内部電極１８が形成されている。内部電極１８は、電子
部品本体１５の一方の端面１９上に露出するものと、図
示しない他方の端面上に露出するものとが、積層方向に
関して交互に配置されている。
【００２０】また、特定の内部電極１８に接続されるよ
うに、電子部品本体１５の端面１９上には、外部端子電
極２０が形成される。外部端子電極２０は、電子部品本
体１５の端面１９上に導電性ペーストを付与し、焼付け
ることによって形成されるもので、端面１９から隣接す
る主面１２の一部および図示しない側面（図１紙面に平
行な面）の一部にまで延びている。
うに、電子部品本体１５の端面１９上には、外部端子電
極２０が形成される。外部端子電極２０は、電子部品本
体１５の端面１９上に導電性ペーストを付与し、焼付け
ることによって形成されるもので、端面１９から隣接す
る主面１２の一部および図示しない側面（図１紙面に平
行な面）の一部にまで延びている。
【００２１】このような積層コンデンサ１１において、
この実施形態では、外層部１７に空洞２１が形成されて
いることを特徴としている。空洞２１は、外部端子電極
２０を介して電子部品本体１５に及ぼされるストレスを
緩和し、それによって、図２に示すようなクラック１０
等の機械的損傷が生じることを抑制しようとするための
ものである。
この実施形態では、外層部１７に空洞２１が形成されて
いることを特徴としている。空洞２１は、外部端子電極
２０を介して電子部品本体１５に及ぼされるストレスを
緩和し、それによって、図２に示すようなクラック１０
等の機械的損傷が生じることを抑制しようとするための
ものである。
【００２２】空洞２１は、５〜５０μｍの大きさを有し
ていることが好ましい。空洞２１の大きさとは、空洞２
１の径方向の寸法のことである。空洞２１の大きさが５
μｍ以下であると、上述したようなストレスの緩和の効
果があまり期待できず、５０μｍを超えると、かえって
耐湿性の低下を招くことがある。
ていることが好ましい。空洞２１の大きさとは、空洞２
１の径方向の寸法のことである。空洞２１の大きさが５
μｍ以下であると、上述したようなストレスの緩和の効
果があまり期待できず、５０μｍを超えると、かえって
耐湿性の低下を招くことがある。
【００２３】また、図示したように、各外層部１７に
は、複数の空洞２１が形成されることが好ましい。この
場合、複数の空洞２１は、合計で５０μｍ以上の大きさ
を有していることが好ましい。空洞２１の大きさが合計
で５０μｍ未満であると、前述したようなストレスの緩
和の効果をあまり期待できないからである。また、複数
の空洞２１を形成することによって、合計で５０μｍ以
上の大きさを得るようにすれば、個々の空洞２１につい
ては、たとえば５０μｍを超える大きさにする必要がな
く、前述したように、空洞２１の大きさが５０μｍを超
える場合に遭遇する耐湿性の低下の問題を有利に回避す
ることができる。
は、複数の空洞２１が形成されることが好ましい。この
場合、複数の空洞２１は、合計で５０μｍ以上の大きさ
を有していることが好ましい。空洞２１の大きさが合計
で５０μｍ未満であると、前述したようなストレスの緩
和の効果をあまり期待できないからである。また、複数
の空洞２１を形成することによって、合計で５０μｍ以
上の大きさを得るようにすれば、個々の空洞２１につい
ては、たとえば５０μｍを超える大きさにする必要がな
く、前述したように、空洞２１の大きさが５０μｍを超
える場合に遭遇する耐湿性の低下の問題を有利に回避す
ることができる。
【００２４】また、空洞２１は、その少なくとも一部
が、外部端子電極２０の主面１２上の端縁２２から両側
にそれぞれ２００μｍの幅Ｗの範囲２３内に分布してい
ることが好ましい。このように空洞２１を分布させるこ
とにより、外部端子電極２０を介して電子部品本体１５
に及ぼされるストレスをより効果的に緩和することがで
きる。なお、図示した状態のように、このような２００
μｍの幅Ｗの範囲２３の外側に空洞２１がさらに形成さ
れることを妨げるものではない。
が、外部端子電極２０の主面１２上の端縁２２から両側
にそれぞれ２００μｍの幅Ｗの範囲２３内に分布してい
ることが好ましい。このように空洞２１を分布させるこ
とにより、外部端子電極２０を介して電子部品本体１５
に及ぼされるストレスをより効果的に緩和することがで
きる。なお、図示した状態のように、このような２００
μｍの幅Ｗの範囲２３の外側に空洞２１がさらに形成さ
れることを妨げるものではない。
【００２５】上述のような空洞２１の分布状態に関し
て、空洞２１の少なくとも一部が２００μｍの幅Ｗ内
に分布する場合と、空洞２１のいずれもが２００μｍ
の幅Ｗ内に分布しない場合とのそれぞれにおいて、外部
端子電極２０の焼付け後のクラック発生の有無を調査し
たところ、試料数５０個について以下の表１に示すよう
な結果が得られた。
て、空洞２１の少なくとも一部が２００μｍの幅Ｗ内
に分布する場合と、空洞２１のいずれもが２００μｍ
の幅Ｗ内に分布しない場合とのそれぞれにおいて、外部
端子電極２０の焼付け後のクラック発生の有無を調査し
たところ、試料数５０個について以下の表１に示すよう
な結果が得られた。
【００２６】
【表１】 表１から、空洞２１は、ストレスの緩和のためには、そ
の少なくとも一部が、外部端子電極２０の端縁２２から
両側にそれぞれ２００μｍの幅Ｗの範囲２３内に分布し
ていることがより効果的であることがわかる。
の少なくとも一部が、外部端子電極２０の端縁２２から
両側にそれぞれ２００μｍの幅Ｗの範囲２３内に分布し
ていることがより効果的であることがわかる。
【００２７】以上のことからわかるように、この発明を
実施するに際しての最良の形態は、複数の空洞２１が形
成され、各空洞２１の大きさは５〜５０μｍの範囲内に
あるとともに、複数の空洞２１が各外層部１７において
合計で５０μｍ以上の大きさを有し、これら空洞２１の
少なくとも一部が、外部端子電極２０の端縁２２から両
側にそれぞれ２００μｍの幅Ｗの範囲２３内に分布して
いることである。
実施するに際しての最良の形態は、複数の空洞２１が形
成され、各空洞２１の大きさは５〜５０μｍの範囲内に
あるとともに、複数の空洞２１が各外層部１７において
合計で５０μｍ以上の大きさを有し、これら空洞２１の
少なくとも一部が、外部端子電極２０の端縁２２から両
側にそれぞれ２００μｍの幅Ｗの範囲２３内に分布して
いることである。
【００２８】図１に示すような空洞２１を外層部１７に
形成した積層セラミックコンデンサ１１を製造するた
め、たとえば、次のような方法が採用される。
形成した積層セラミックコンデンサ１１を製造するた
め、たとえば、次のような方法が採用される。
【００２９】まず、生の状態の電子部品本体１５が用意
される。この生の電子部品本体１５にあっては、セラミ
ック層１３および１４が生の状態にあり、外層部１７を
構成する生のセラミック層１４中に、後の焼成工程にお
いて焼失し得る複数の粒状体を混入させておくようにさ
れる。たとえば、外層部１７を構成する生のセラミック
層１４の組成は、粒状体を含むことを除いて、内層部１
６を構成する生のセラミック層１３の組成と実質的に同
様とされる。
される。この生の電子部品本体１５にあっては、セラミ
ック層１３および１４が生の状態にあり、外層部１７を
構成する生のセラミック層１４中に、後の焼成工程にお
いて焼失し得る複数の粒状体を混入させておくようにさ
れる。たとえば、外層部１７を構成する生のセラミック
層１４の組成は、粒状体を含むことを除いて、内層部１
６を構成する生のセラミック層１３の組成と実質的に同
様とされる。
【００３０】上述の粒状体としては、たとえば、有機高
分子成分からなる樹脂固形物を有利に用いることができ
る。この場合、粒状体は、生のセラミック層１４に含ま
れる溶媒に対して溶解しにくいものが望ましく、また、
燃焼域については、生のセラミック層１４中に含まれる
バインダと大きく異ならないものが望ましい。たとえ
ば、バインダとしてポリ酢酸ビニルが用いられる場合に
は、粒状体としてはポリビニルブチラールが有利に用い
られる。
分子成分からなる樹脂固形物を有利に用いることができ
る。この場合、粒状体は、生のセラミック層１４に含ま
れる溶媒に対して溶解しにくいものが望ましく、また、
燃焼域については、生のセラミック層１４中に含まれる
バインダと大きく異ならないものが望ましい。たとえ
ば、バインダとしてポリ酢酸ビニルが用いられる場合に
は、粒状体としてはポリビニルブチラールが有利に用い
られる。
【００３１】また、形成される空洞２１の数および寸法
は、添加される粒状体の量および寸法に依存するもので
あるが、たとえば、粒状体の添加量は、セラミック層１
４の原料体積に対して２０ｖｏｌ％以下とされ、また、
粒状体の直径は、１０〜１００μｍとされる。
は、添加される粒状体の量および寸法に依存するもので
あるが、たとえば、粒状体の添加量は、セラミック層１
４の原料体積に対して２０ｖｏｌ％以下とされ、また、
粒状体の直径は、１０〜１００μｍとされる。
【００３２】なお、生の電子部品本体１５を得るために
は、通常の積層セラミックコンデンサの製造の場合と同
様、内層部１６のためのセラミック層１３となるべきグ
リーンシートに内部電極１８を印刷し、これらグリーン
シートと外層部１７のためのセラミック層１４となるべ
きグリーンシートとを所定の順序で積み重ね、プレス
し、カットし、それによって複数の生の電子部品本体１
５を得る、各工程が実施される。
は、通常の積層セラミックコンデンサの製造の場合と同
様、内層部１６のためのセラミック層１３となるべきグ
リーンシートに内部電極１８を印刷し、これらグリーン
シートと外層部１７のためのセラミック層１４となるべ
きグリーンシートとを所定の順序で積み重ね、プレス
し、カットし、それによって複数の生の電子部品本体１
５を得る、各工程が実施される。
【００３３】生の電子部品本体１５は、次いで、焼成さ
れる。この焼成によって、粒状体が焼失し、その結果と
して、空洞２１が外層部１７に形成される。
れる。この焼成によって、粒状体が焼失し、その結果と
して、空洞２１が外層部１７に形成される。
【００３４】その後、特定の内部電極１８に接続される
ように電子部品本体１５の端面１９および図示しない他
方の端面上に、それぞれ、外部端子電極２０および図示
しない他方の外部端子電極が焼付けにより形成される。
このとき、外部端子電極２０は、端面１９から隣接する
主面１２および側面の各一部にまでわたって形成され、
他方の外部端子電極についても、実質的に同様の態様で
形成される。
ように電子部品本体１５の端面１９および図示しない他
方の端面上に、それぞれ、外部端子電極２０および図示
しない他方の外部端子電極が焼付けにより形成される。
このとき、外部端子電極２０は、端面１９から隣接する
主面１２および側面の各一部にまでわたって形成され、
他方の外部端子電極についても、実質的に同様の態様で
形成される。
【００３５】なお、外層部１７を構成するすべてのセラ
ミック層１４に粒状体を混入させておき、すべてのセラ
ミック層１４に空洞２１を形成することは、必ずしも必
要ではない。特定のセラミック層１４のみに空洞２１を
形成するようにしてもよい。また、セラミック層１４ご
とに、粒状体の混入比率あるいは用いる粒状体の大きさ
等を変えるようにしてもよい。
ミック層１４に粒状体を混入させておき、すべてのセラ
ミック層１４に空洞２１を形成することは、必ずしも必
要ではない。特定のセラミック層１４のみに空洞２１を
形成するようにしてもよい。また、セラミック層１４ご
とに、粒状体の混入比率あるいは用いる粒状体の大きさ
等を変えるようにしてもよい。
【００３６】また、内層部１６を構成するセラミック層
１３においても、粒状体を混入させておき、空洞を形成
するようにしてもよい。
１３においても、粒状体を混入させておき、空洞を形成
するようにしてもよい。
【００３７】また、この発明は、上述したような積層セ
ラミックコンデンサに限らず、内層部と外層部とに区分
され、内層部に内部導体が形成された、電子部品本体を
備え、外部端子電極が、電子部品本体の端面上、および
端面から隣接する主面の一部にまでわたって形成されな
がら、内部導体の少なくとも一部に接続されている、そ
のような構造の積層セラミック電子部品であれば、どの
ような積層セラミック電子部品に対しても適用すること
ができる。
ラミックコンデンサに限らず、内層部と外層部とに区分
され、内層部に内部導体が形成された、電子部品本体を
備え、外部端子電極が、電子部品本体の端面上、および
端面から隣接する主面の一部にまでわたって形成されな
がら、内部導体の少なくとも一部に接続されている、そ
のような構造の積層セラミック電子部品であれば、どの
ような積層セラミック電子部品に対しても適用すること
ができる。
【００３８】
【発明の効果】以上のように、この発明に係る積層セラ
ミック電子部品によれば、電子部品本体の外層部に、空
洞が形成されているので、この空洞によって、外部端子
電極を介して電子部品本体に及ぼされるストレスを有利
に緩和することができる。
ミック電子部品によれば、電子部品本体の外層部に、空
洞が形成されているので、この空洞によって、外部端子
電極を介して電子部品本体に及ぼされるストレスを有利
に緩和することができる。
【００３９】したがって、外部端子電極を焼付けにより
形成し、冷却するとき、外部端子電極を回路基板に半田
付けするとき、あるいは、その他の温度サイクルが積層
セラミック電子部品に対して付与されるときなどにおい
て、電子部品本体にたとえばマイクロクラックのような
クラック等の機械的損傷が発生することを有利に防止ま
たは抑制することができる。そのため、クラック等の機
械的損傷が原因となって、積層セラミック電子部品の耐
湿性や耐熱衝撃性が低下し、その信頼性を損なうことを
防止することができる。
形成し、冷却するとき、外部端子電極を回路基板に半田
付けするとき、あるいは、その他の温度サイクルが積層
セラミック電子部品に対して付与されるときなどにおい
て、電子部品本体にたとえばマイクロクラックのような
クラック等の機械的損傷が発生することを有利に防止ま
たは抑制することができる。そのため、クラック等の機
械的損傷が原因となって、積層セラミック電子部品の耐
湿性や耐熱衝撃性が低下し、その信頼性を損なうことを
防止することができる。
【００４０】また、この発明に係る積層セラミック電子
部品の製造方法によれば、生の電子部品本体の段階で、
外層部を構成する生のセラミック層中に、焼成工程にお
いて焼失し得る複数の粒状体を混入させておくことが行
なわれるので、焼成の結果として、外層部に、所望の大
きさかつ所望の数の空洞を所望の分布状態で容易に形成
することができる。
部品の製造方法によれば、生の電子部品本体の段階で、
外層部を構成する生のセラミック層中に、焼成工程にお
いて焼失し得る複数の粒状体を混入させておくことが行
なわれるので、焼成の結果として、外層部に、所望の大
きさかつ所望の数の空洞を所望の分布状態で容易に形成
することができる。
【図１】この発明の一実施形態による積層セラミック電
子部品としての積層セラミックコンデンサ１１の一部を
拡大して示す断面図である。
子部品としての積層セラミックコンデンサ１１の一部を
拡大して示す断面図である。
【図２】この発明にとって興味ある従来の積層セラミッ
クコンデンサ１の一部を拡大して示す断面図である。
クコンデンサ１の一部を拡大して示す断面図である。
１１ 積層セラミックコンデンサ（積層セラミック電子
部品） １２ 主面 １３，１４ セラミック層 １５ 電子部品本体 １６ 内層部 １７ 外層部 １８ 内部電極（内部導体） １９ 端面 ２０ 外部端子電極 ２１ 空洞 ２２ 端縁
部品） １２ 主面 １３，１４ セラミック層 １５ 電子部品本体 １６ 内層部 １７ 外層部 １８ 内部電極（内部導体） １９ 端面 ２０ 外部端子電極 ２１ 空洞 ２２ 端縁
Claims (5)
- 【請求項１】 主面方向に延びる複数のセラミック層か
らなる積層構造を有し、積層方向に関して中間部に位置
する内層部と前記内層部を挟むように位置する外層部と
に区分され、前記内層部には内部導体が形成され、前記
内部導体の少なくとも一部を端面上に露出させている、
電子部品本体と、 前記内部導体の少なくとも一部に接続されるように、前
記電子部品本体の前記端面上に、かつ、前記端面から隣
接する前記主面の一部にまでわたって形成されている、
外部端子電極とを備え、 前記外層部には、前記外部端子電極を介して前記電子部
品本体に及ばされるストレスを緩和するための空洞が形
成されている、積層セラミック電子部品。 - 【請求項２】 前記空洞は、５〜５０μｍの大きさを有
している、請求項１に記載の積層セラミック電子部品。 - 【請求項３】 各前記外層部には、複数の前記空洞が形
成され、前記複数の空洞は、合計で５０μｍ以上の大き
さを有している、請求項１または２に記載の積層セラミ
ック電子部品。 - 【請求項４】 前記空洞は、その少なくとも一部が、前
記外部端子電極の前記主面上の端縁から両側にそれぞれ
２００μｍの幅の範囲内に分布している、請求項１ない
し３のいずれかに記載の積層セラミック電子部品。 - 【請求項５】 主面方向に延びる複数の生のセラミック
層からなる積層構造を有し、積層方向に関して中間部に
位置する内層部と前記内層部を挟むように位置する外層
部とに区分され、前記内層部には内部導体が形成され、
前記内部導体の少なくとも一部を端面上に露出させてい
る、生の電子部品本体を用意する工程と、 生の前記電子部品本体を焼成する工程と、 前記内部導体の少なくとも一部に接続されるように、前
記電子部品本体の前記端面上に、かつ、前記端面から隣
接する前記主面の一部にまでわたって、外部端子電極を
焼付けにより形成する工程とを備え、 前記生の電子部品本体を用意する工程は、前記外層部を
構成する前記生のセラミック層中に、前記焼成する工程
において焼失し得る複数の粒状体を混入させておく工程
を備え、 前記焼成する工程は、前記外部端子電極を介して前記電
子部品本体に及ばされるストレスを緩和するための空洞
を、前記粒状体の焼失の結果として前記外層部に形成す
る工程を備える、積層セラミック電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10282307A JP2000114098A (ja) | 1998-10-05 | 1998-10-05 | 積層セラミック電子部品およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10282307A JP2000114098A (ja) | 1998-10-05 | 1998-10-05 | 積層セラミック電子部品およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000114098A true JP2000114098A (ja) | 2000-04-21 |
Family
ID=17650726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10282307A Pending JP2000114098A (ja) | 1998-10-05 | 1998-10-05 | 積層セラミック電子部品およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000114098A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001332439A (ja) * | 2000-05-19 | 2001-11-30 | Rohm Co Ltd | 積層型セラミックコンデンサ |
| WO2006126562A1 (ja) * | 2005-05-26 | 2006-11-30 | Murata Manufacturing Co., Ltd. | 積層セラミック電子部品 |
| US8390983B2 (en) | 2009-12-10 | 2013-03-05 | Samsung Electronics Co., Ltd. | Multilayer ceramic capacitor |
| JP2020141091A (ja) * | 2019-03-01 | 2020-09-03 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
-
1998
- 1998-10-05 JP JP10282307A patent/JP2000114098A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001332439A (ja) * | 2000-05-19 | 2001-11-30 | Rohm Co Ltd | 積層型セラミックコンデンサ |
| WO2006126562A1 (ja) * | 2005-05-26 | 2006-11-30 | Murata Manufacturing Co., Ltd. | 積層セラミック電子部品 |
| US7466538B2 (en) | 2005-05-26 | 2008-12-16 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic device |
| US8390983B2 (en) | 2009-12-10 | 2013-03-05 | Samsung Electronics Co., Ltd. | Multilayer ceramic capacitor |
| JP2020141091A (ja) * | 2019-03-01 | 2020-09-03 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
| JP7296744B2 (ja) | 2019-03-01 | 2023-06-23 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5012899B2 (ja) | 多層セラミック基板およびその製造方法 | |
| JP3571957B2 (ja) | 導体ペーストおよびセラミック多層基板の製造方法 | |
| JP3535998B2 (ja) | 積層セラミック電子部品 | |
| JP2002368422A (ja) | 多層セラミック基板及びその製造方法 | |
| JPH07201570A (ja) | 厚膜積層インダクタ | |
| JP3422233B2 (ja) | バイアホール用導電性ペースト、およびそれを用いた積層セラミック基板の製造方法 | |
| JP3514117B2 (ja) | 積層セラミック電子部品、積層セラミック電子部品の製造方法及び内部電極形成用導電ペースト | |
| JP2005294725A (ja) | 積層型セラミック電子部品及び該積層型セラミック電子部品の製造方法 | |
| KR20010015363A (ko) | 적층 세라믹 콘덴서 | |
| JP2000114098A (ja) | 積層セラミック電子部品およびその製造方法 | |
| JP4420136B2 (ja) | セラミック成形体の製造方法 | |
| WO2009119198A1 (ja) | セラミック基板の製造方法 | |
| JP4293615B2 (ja) | 積層セラミックコンデンサの製造方法 | |
| JP2004319706A (ja) | 導体ペースト並びに多層基板及びその製造方法 | |
| JP2001291634A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| JP2004172383A (ja) | 導電ペースト及びセラミック電子部品の製造方法 | |
| JP2006278602A (ja) | ガラスセラミック基板 | |
| JP3682392B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| JP3981270B2 (ja) | 多層基板に内蔵された導体パターン及び導体パターンが内蔵された多層基板、並びに、多層基板の製造方法 | |
| JP2002216540A (ja) | 電極ペースト及びそれを用いた電子部品の製造方法 | |
| JP2004095767A (ja) | セラミック多層基板およびその製造方法 | |
| JPH0855753A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| JPH1126295A (ja) | 積層チップ部品 | |
| JPH05275271A (ja) | 積層セラミックコンデンサ | |
| JP2004259897A (ja) | 積層セラミックコンデンサおよびその製法 |