JP2019067797A - 薄膜キャパシタ - Google Patents

薄膜キャパシタ Download PDF

Info

Publication number
JP2019067797A
JP2019067797A JP2017188358A JP2017188358A JP2019067797A JP 2019067797 A JP2019067797 A JP 2019067797A JP 2017188358 A JP2017188358 A JP 2017188358A JP 2017188358 A JP2017188358 A JP 2017188358A JP 2019067797 A JP2019067797 A JP 2019067797A
Authority
JP
Japan
Prior art keywords
void
dielectric layer
layer
thin film
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017188358A
Other languages
English (en)
Inventor
寛史 ▲高▼▲崎▼
寛史 ▲高▼▲崎▼
Hiroshi Takasaki
聖啓 平岡
Masahiro Hiraoka
聖啓 平岡
仁 齊田
Hitoshi Saida
仁 齊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2017188358A priority Critical patent/JP2019067797A/ja
Priority to US16/141,031 priority patent/US11069483B2/en
Publication of JP2019067797A publication Critical patent/JP2019067797A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1254Ceramic dielectrics characterised by the ceramic dielectric material based on niobium or tungsteen, tantalum oxides or niobates, tantalates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】リーク電流特性が改善された薄膜キャパシタを提供する。【解決手段】薄膜キャパシタは、第1電極層10と、第1電極層10に対して積層された誘電体層20と、誘電体層20に対して積層された第2電極層30と、を有し、誘電体層20は、積層方向に対して直交する方向に延びる層状のボイド集合領域22を有する。【選択図】図1

Description

本発明は、薄膜キャパシタに関する。
従来から、高い誘電率を有しつつ、リーク電流特性にも優れた誘電体膜を有する薄膜キャパシタについての検討が行われている。例えば、特許文献1では、下部電極に塗布された誘電体膜の原料溶液に対して2回の熱処理を行うことが示されている。また、特許文献2では、2層の誘電体層を積層して焼成することが示されている。
特開2006−66542号公報 特開2010−278346号公報
しかしながら、近年、誘電体層を含む薄膜キャパシタの高性能化が求められている。これに対して、特許文献1,2に記載の薄膜キャパシタはいずれも、リーク電流特性において更なる改善の余地がある。
本発明は上記を鑑みてなされたものであり、リーク電流特性が改善された薄膜キャパシタを提供することを目的とする。
発明者らは、誘電体層が、誘電体層の積層方向に対して直交する方向に延びる層状のボイド集合領域を含む場合に、リーク電流特性が改善されることを見出した。
すなわち、本発明の一形態に係る薄膜キャパシタは、第1電極層と、前記第1電極層に対して積層された誘電体層と、前記誘電体層に対して積層された第2電極層と、を有し、前記誘電体層は、積層方向に対して直交する方向に延びる層状のボイド集合領域を有する。
ここで、前記ボイド集合領域は、前記誘電体層の厚さに対して5%〜50%の厚さを有する態様とすることができる。
ボイド集合領域の厚さが、誘電体層の厚さに対して上記の範囲にある場合、ボイド集合領域によりリーク電流特性を抑制しつつ、薄膜キャパシタとしての性能の低下を防ぐことができる。
本発明によれば、リーク電流特性が改善された薄膜キャパシタが提供される。
本発明の一実施形態に係る薄膜キャパシタを概略的に示す断面図である。 薄膜キャパシタの断面のSEM画像である。 ボイドについて説明する図である。 ボイド集合領域を特定する方法を説明する図である。 ボイド集合領域を特定する方法を説明する図である。 ボイド集合領域が占める割合が高い場合の例を示す図である。
以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。
図1は、本発明の一実施形態に係る薄膜キャパシタを概略的に示す断面図である。図1に示す薄膜キャパシタ1は、所謂TFCP(Thin Film Capacitor)であり、例えば、通信端末等に使用される基板に搭載されるキャパシタである。薄膜キャパシタ1は、第1電極層10と、第1電極層10上に積層された誘電体層20と、誘電体層上に積層された第2電極層30と、を備えている。誘電体層20は、第1電極層10と第2電極層30との間に挟まれた状態となっている。
なお、本明細書中において「積層方向」とは、第1電極層10、誘電体層20、及び、第2電極層30が順次重なる方向である。また、積層方向に沿って上方とは第2電極層30側をいい、積層方向に沿って下方とは第1電極層10側をいう。
第1電極層10及び第2電極層30は、平板状を呈しており、例えば金属薄膜によって構成されている。第1電極層10及び第2電極層30を構成する材料としては、例えば、主成分がニッケル(Ni)、銅(Cu)、アルミニウム(Al)、白金(Pt)、これらの金属を含有する合金、又は金属間化合物である材料が好適に用いられる。ただし、第1電極層10及び第2電極層30の材料は、導電性材料であれば特に限定されない。なお、「主成分」であるとは、当該成分の占める割合が50質量%以上であることをいう。また、第1電極層10及び第2電極層30の態様としては、合金や金属間化合物を形成する場合のほか、2種類以上からなる積層体構造である場合も含む。例えば、Ni薄膜上にCu薄膜を設けた2層構造として電極層を形成してもよい。また、第1電極層10及び第2電極層30として純ニッケルを使用する場合、そのニッケルの純度は99.99%以上が好ましい。更に、ニッケルを含有する合金の場合、ニッケル以外の金属として含まれる金属は、白金(Pt)、パラジウム(Pd)、イリジウム(Ir)、ロジウム(Rh)、ルテニウム(Ru)、オスミウム(Os)、レニウム(Re)、タングステン(W)、クロム(Cr)、タンタル(Ta)、銀(Ag)、銅(Cu)からなる群より選ばれる少なくとも一種とすれば好適である。また、第1電極層10と第2電極層30とは、互いに同一の材料によって構成されていてもよいし、互いに異なる材料によって構成されていてもよい。
第1電極層10の厚さは、例えば、0.1μm〜200μmとすることができる。また、第2電極層30の厚さは、例えば、0.1μm〜10μmとすることができる。また、上述の第1電極層10は金属箔からなることが好ましく、基板と電極とを兼用している。このように、本実施形態に係る第1電極層10は基板としても兼用する構成であることが好ましいが、Siやアルミナなどからなる基板上に第1電極層10を設けた基板/電極膜構造を採用してもよい。
誘電体層20は、ペロブスカイト系の誘電体材料から構成されている。ここで、本実施形態におけるペロブスカイト系の誘電体材料としては、BaTiO(チタン酸バリウム)、(Ba1−xSr)TiO(チタン酸バリウムストロンチウム)、(Ba1−xCa)TiO、PbTiO、Pb(ZrTi1−x)O、などのペロブスカイト構造を持った(強)誘電体材料や、Pb(Mg1/3Nb2/3)Oなどに代表される複合ペロブスカイトリラクサー型強誘電体材などが含まれる。ここで、上記のペロブスカイト構造、ペロブスカイトリラクサー型誘電体材料において、AサイトとBサイトとの比は、通常整数比であるが、特性向上のために意図的に整数比からずらしてもよい。なお、誘電体層20の特性制御のため、誘電体層20に適宜、副成分として添加物質が含有されていてもよい。誘電体層20の厚さTは、例えば50nm〜1000nmである。
誘電体層20は、積層方向で見たときの一部の領域にボイド集合領域22を含んでいる。ボイドとは、誘電体層20に形成される微小な空隙部である。ボイド集合領域22は、このボイドが集中して形成されている領域である。図1では、ボイド集合領域22が、誘電体層20のうち積層方向における中央よりも下側(第1電極層10側)に層状(積層方向に対して直交する方向に延びる層状)に形成されている例を示している。ボイド集合領域22は、このように、誘電体層20の一部に層状に形成される領域である。ボイド集合領域22について、詳細は後述するが、本実施形態に係る薄膜キャパシタ1は、誘電体層20の厚さに対して、ボイド集合領域22が占める割合が5%〜50%であることが好ましく、5%〜30%がより好ましい。誘電体層20の厚さに対して、ボイド集合領域22が占める割合が上記の範囲であると、リーク電流特性が向上される。
ボイド集合領域22に含まれるボイドについて説明する。図2は、上述の範囲に含まれるボイド集合領域22を有する薄膜キャパシタ、及び、それ以外の薄膜キャパシタの断面のSEM(走査型電子顕微鏡)画像を示している。図2(A)〜(C)のいずれの画像においても、中央に誘電体層20が示されている。
図2(A)は、誘電体層20の一部にボイド集合領域22が形成されている例を示している。図2(A)では、複数のボイド21を確認することができる。ボイド21は、誘電体層20の図示下側に集中していて、ボイド集合領域22を形成していることが確認できる。また、誘電体層20の図示上方は、図示下方と比較して、ボイドが少ないことが確認できる。
図2(B)は、誘電体層20の全体的にボイドが少なく、ボイド集合領域22を有しない例を示している。図2(B)では、誘電体層20にボイド21が存在しているものの、図2(A)に示す例と比較すると、ボイド21の数が少なく、特定領域に集中しているともいえない状態である。
図2(C)は、誘電体層20の全体に多数のボイド21が形成されている例を示している。図2(C)では、図2(A)のようにボイド21が特定の領域に集中しているのではなく、誘電体層20全体に分散している。換言すると、誘電体層20の大半の領域がボイド集合領域22であるかのような状態となっている。
図2(A)〜(C)に示す例のうち、本実施形態に係る薄膜キャパシタ1は、図2(A)のように、誘電体層20のうち一部の領域のみに層状のボイド集合領域22が形成されていることを特徴とする。このような構造を有していることで、薄膜キャパシタ1におけるリーク電流特性が改善される。
なお、図2(C)では、大半の領域がボイド集合領域22となっている。ただし、図2(C)に示す例は、後述のように、全層がボイド集合領域22となっているわけではない。したがって、図2(C)に示す構成であっても、薄膜キャパシタ1におけるリーク電流特性が改善される。ただし、ボイド集合領域22の占める割合が特定の範囲となっていると、リーク電流特性が改善されると共に薄膜キャパシタとしての性能も高く維持することができる。
次に、薄膜キャパシタ1の製造方法について説明する。まず、第1電極層10となる金属薄膜を準備し、基板上に載置する。次に、基板上の第1電極層10の主面に対して誘電体膜を積層し、焼成することで、誘電体層20を形成する。最後に、誘電体層20に対して第2電極層30を積層する。第2電極層30は、例えば例えばDCスパッタリング等の公知の方法によって形成することができる。
誘電体層20内のボイド21の数や分布は、誘電体層20となる誘電体膜を成膜する際の基板の温度、すなわち、第1電極層10となる金属薄膜を載置する基板の温度によって変化すると考えられる。スパッタリング法による成膜の際に、基板温度を400℃程度とすると、図2(A)に示すように、ボイド集合領域22が誘電体層20の一部に形成される。基板の温度を上記の条件よりも高くすると、ボイド21が少なくなり、図2(B)のようにボイド集合領域22が形成されなくなる。基板の温度を上記の条件よりも低くすると、ボイド21が多数形成され、図2(C)のように誘電体層20の全体にボイド21が形成される。このように、製造条件のうち、特に誘電体層20となる誘電体膜を形成する際の温度条件によって、ボイド21の数や分布、すなわち、ボイド集合領域22の形成状態が変わる。したがって、誘電体層20となる誘電体膜を形成する際の温度条件を変更することで、ボイド集合領域22の形成を制御することができる。
次に、ボイド集合領域22を形成するボイド21、及び、ボイド集合領域22の特定の仕方について、図3〜図5を示しながら説明する。
ボイド21は、誘電体層20中の微小な空隙であるが、より詳細には、積層方向の断面において誘電体層20において誘電材料が存在しない領域である。誘電体層20には、微小な空隙は多数存在するが、本実施形態で規定するボイド21は、外径が10nm以上のものである。
図3は、ボイド21の大きさを説明する図である。外径が10nm以上のボイド21とは、誘電体層20の積層方向の断面画像を撮像した際に、図3(A)に示すように、ボイド21に外接する外接矩形を設けた場合に、積層方向に沿った高さdが10nm以上であるものを指す。なお、積層方向に直交する方向に沿った長さwは、10nmよりも大きいと好ましい。また、外径が10nm以上のボイド21として、図3(B)に示すように、ボイド21に外接する外接円を設けた場合に、その直径rが10nm以上であるものを指すことにしてもよい。また、上記の2つの基準(外接矩形の高さdが10nm以上、外接円の直径rが10nm以上)を併用してもよい。
なお、上記の「外径が10nm以上のボイド21」は、誘電体層20の断面を撮像する際に用いるSEMの分解能を1画素あたり3nmとした場合に、空隙を撮像した画素が一方向に3画素以上連続することになる。したがって、SEM画像等を分析する際には、空隙を撮像したと特定される画素が一方向(例えば、積層方向)に3画素以上並んでいる場合には、当該画素がボイド21を撮像した画素であると判断し、当該画素を含み連続する空隙の領域をボイド21として特定することができる。
次に、ボイド集合領域22の特定について、図4を参照しながら説明する。ボイド集合領域22の特定は、誘電体層20を撮像したSEM画像を分析することにより行われる。図4は、第1電極層10、誘電体層20、及び、第2電極層30を撮像したSEM画像を示している。図4に示すSEM画像においても、誘電体層20に複数のボイド21が存在していることが確認できる。
ボイド集合領域22は、上述の通り、積層方向に対して直交する方向に延びる層状に形成される層である。したがって、ボイド集合領域22を特定する際には、誘電体層20をさらに細かい層に分割して、各層がボイド集合領域22に該当するか否かを判定していく。
図4に示す例では、厚さ360nmの誘電体層20を10nm毎に区切り、下から順にC1層〜C36層としている。図4のSEM画像からボイド集合領域22を特定する場合、まず、ボイド21となる領域を、上記の手順により特定した後、ボイド21を示す領域とそれ以外の領域とを2値化して区別する。その後、各層の断面積のうちボイド21の占める割合が5%以上の層が2層以上を連続していた場合、すなわち、ボイド21が含まれる割合が5%以上の層が積層方向に20nm以上連続している場合に、当該領域をボイド集合領域22とする。
図5に、図4に示す画像のうち、誘電体層20のみを切り出し、ボイド21を示す領域とそれ以外の領域とを2値化した状態を示している。また、C1層〜C36層の各層において、各層の断面積のうちボイド21の占める割合を算出し、その結果が5%以上の場合に、当該層を灰色としている。その結果、図5に示すように、C9層〜C15層において、各層の断面積のうちボイド21の占める割合が5%以上となっている。C9層〜C15層は積層方向に連続している層であり、その厚さは70nmである。したがって、このC9層〜C15層は、誘電体層20におけるボイド集合領域22と特定される。
このように、誘電体層20の断面を撮像したSEM画像を利用し、まず、断面画像に含まれる外径が10nm以上のボイド21を特定する。その後、誘電体層20を複数の薄層に分割した後にボイド21が各層の断面積のうちボイド21の占める割合が5%以上の層が積層方向に20nm以上(すなわち、ボイド21の外径の2倍の長さ分)連続していた場合に、当該領域をボイド集合領域22とする。以上の手順により、誘電体層20におけるボイド集合領域22を特定することができる。
上述したように、誘電体層20の厚さに対してボイド集合領域22が占める割合は、5%〜50%であることが好ましく、5%〜30%がより好ましい。また、ボイド集合領域22は、積層方向に沿った厚みが20nm〜150nmであることが好ましく、20nm〜100nmであることが好ましい。なお、ボイド集合領域22は、誘電体層20内に複数設けられていてもよい。誘電体層20内に複数のボイド集合領域22が設けられている場合、複数のボイド集合領域22の厚さを足し合わせた値が上記の範囲であることが好ましい。
なお、ボイド集合領域22を特定する際に、誘電体層20を複数の薄層に分割するが、薄層の厚さは、適宜変更することができる。上記実施形態では、薄層が10nmである場合について説明したが、薄層の厚さは、例えば、5nm〜20nm程度の範囲で適宜変更することができる。
図6は、図2(C)に示す誘電体層20の全体に多数のボイド21が形成されている画像について、ボイド集合領域22を特定する処理を行った場合の結果を示すものである。図6に示す例では、厚さ560nmの誘電体層20を10nm毎に区切り、下から順にC1層〜C56層とした後に、図4及び図5に示すSEM画像と同様に、ボイド21となる領域を特定して2値化した後、各層の断面積のうちボイド21の占める割合が5%以上の層が2層以上を連続していた場合、すなわち、ボイド21が含まれる割合が5%以上の層が積層方向に20nm以上連続している場合に、当該領域をボイド集合領域22としている。そして、ボイド集合領域22として特定された層を灰色としている。
図6に示すように、誘電体層20の全体に多数のボイド21が形成されている場合、C2層〜C31層、C35層〜C36層、C40層〜C56層において、各層の断面積のうちボイド21の占める割合が5%以上となっている領域が2層以上連続している。したがって、上記の各層は、ボイド集合領域22となっていることになる。
なお、図6に示す例では、誘電体層20の厚さに対してボイド集合領域22が占める割合が50%を超えている。したがって、ボイド集合領域22が占める割合が、上記の好ましい範囲よりも大きいことになる。
本実施形態に係る薄膜キャパシタ1においては、誘電体層20が、積層方向に対して直交する方向に延びる層状のボイド集合領域22を含む。これにより、リーク電流特性が改善されるという効果を奏する。元来、誘電体層20内にランダムに形成されるボイド21は、リーク電流の発生を誘発すると共に誘電率の低下を引き起こす可能性があるため、少ない方が好ましいとされていた。そのため、ボイドの発生を抑制しながら、リーク電流特性を改善するための製造方法等が種々検討されてきた。しかしながら、発明者らは、ボイドが集中して形成されたボイド集合領域22が誘電体層20に含まれることで、リーク電流特性が改善されることを見出した。この理由は定かではないが、誘電体層20の全体にボイドが分散して形成されている場合は、これらのボイドがリーク電流の発生を誘発する可能性があるが、誘電体層20の一部に層状のボイド集合領域22が形成されている場合は、このボイド集合領域22だけではリーク電流の発生を誘発せず、逆に、ボイドの分布の偏りがリーク電流の発生を抑制すると考えられる。また、このボイド集合領域22は、特定の箇所にリーク電流が集中することが抑制することになるため、例えばESD(Electro Static Discharge)等による誘電体層20の絶縁破壊が起こることも抑制できる。特に、誘電体層20において電界強度が強くなる第1電極層10あるいは第2電極層30の近傍にボイド集合領域22が存在する場合は、絶縁破壊の発生をより効果的に抑制することができる。このように、誘電体層20がボイド集合領域22を含むことで、リーク電流特性が改善される。
また、ボイド集合領域22が、誘電体層20の厚さに対して5%〜50%の厚さを有する場合、ボイド集合領域22によりリーク電流特性を抑制しつつ、薄膜キャパシタ1としての性能の低下を防ぐことができる。誘電体層20内のボイド集合領域22が占める割合が高くなり、誘電体層20内にボイド21が多数含まれていると、誘電体層の静電容量の低下が大きくなる可能性がある。これに対して、ボイド集合領域22の占める割合を上記の範囲とすることで、薄膜キャパシタ1の静電容量を維持しつつ、リーク電流特性を好適に改善することができる。
上記の点について、実施例及び比較例を用いて評価した結果を次に説明する。
(実施例及び比較例の準備及びボイドの分布の評価)
第1電極層10として厚さ600μmのNi箔を準備し、その上に、厚さ600nmのBaTiOからなる誘電体層20、及び、厚さ500nmのNiによる第2電極層30を積層した実施例1,2及び比較例1に係る薄膜キャパシタを準備した。
実施例1,2及び比較例1は、誘電体層20となる誘電体膜を成膜する際の基板温度を互いに異ならせたものである。実施例1は、誘電体膜を成膜する際の成膜開始時の基板温度を400℃とした。一方、実施例2及び比較例1は、それぞれ、成膜開始時の基板温度を350℃、及び、450℃とした。それ以外の成膜条件及び焼成条件等は、実施例1,2及び比較例1において共通している。
実施例1、2及び比較例1に係る薄膜キャパシタについて、断面のSEM画像を撮像し、画像処理等を用いて、誘電体層20におけるボイド21の分布及びボイド集合領域22の有無等の評価を行った。成膜時の基板温度及びボイドの分布について、表1に示す。
なお、実施例1に係る薄膜キャパシタのSEM画像は、概略図2(A)に対応する。同様に、比較例1に係る薄膜キャパシタのSEM画像は、概略図2(B)に対応する。実施例2に係る薄膜キャパシタのSEM画像は、概略図2(C)に対応する。
(特性の評価)
実施例1、2及び比較例1に係る薄膜キャパシタについて、リーク電流特性及び静電容量等の評価を行った。
まず、実施例1、2及び比較例1に係る薄膜キャパシタについて、それぞれ1005サイズのものを準備し、リーク電流の評価を行った。結果を表2に示す。リーク電流の評価では、印加電圧を1V,2V,4Vとした場合のリーク電流を計測した。
次に、実施例1、2及び比較例1に係る薄膜キャパシタについて、静電容量C及びtanδの評価を行った。結果を表3に示す。
以上、本発明の実施形態について説明してきたが、本発明は上記の実施形態に限定されず、種々の変更を行うことができる。例えば、上記実施形態では、誘電体層20が一層である所謂単層の薄膜キャパシタについて説明したが、上記実施形態で説明した構造は、一対の電極層に挟まれた誘電体層を複数層有する所謂多層の薄膜キャパシタにも適用できる。
1…薄膜キャパシタ、10…第1電極層、20…誘電体層、21…ボイド、22…ボイド集合領域、30…第2電極層。

Claims (2)

  1. 第1電極層と、
    前記第1電極層に対して積層された誘電体層と、
    前記誘電体層に対して積層された第2電極層と、を有し、
    前記誘電体層は、積層方向に対して直交する方向に延びる層状のボイド集合領域を含む、薄膜キャパシタ。
  2. 前記ボイド集合領域は、前記誘電体層の厚さに対して5%〜50%の厚さを有する、請求項1に記載の薄膜キャパシタ。
JP2017188358A 2017-09-28 2017-09-28 薄膜キャパシタ Pending JP2019067797A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017188358A JP2019067797A (ja) 2017-09-28 2017-09-28 薄膜キャパシタ
US16/141,031 US11069483B2 (en) 2017-09-28 2018-09-25 Thin film capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017188358A JP2019067797A (ja) 2017-09-28 2017-09-28 薄膜キャパシタ

Publications (1)

Publication Number Publication Date
JP2019067797A true JP2019067797A (ja) 2019-04-25

Family

ID=65806717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017188358A Pending JP2019067797A (ja) 2017-09-28 2017-09-28 薄膜キャパシタ

Country Status (2)

Country Link
US (1) US11069483B2 (ja)
JP (1) JP2019067797A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102505434B1 (ko) * 2021-10-19 2023-03-03 삼성전기주식회사 적층형 전자 부품

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299285A (ja) 1992-04-22 1993-11-12 Omron Corp コンデンサおよびその製造方法
JP4911659B2 (ja) 2004-08-25 2012-04-04 株式会社村田製作所 誘電体薄膜キャパシタの製造方法
US7223665B2 (en) 2003-09-04 2007-05-29 Murata Manufacturing Co., Ltd. Method for manufacturing dielectric thin film capacitor
JP5229113B2 (ja) 2009-05-29 2013-07-03 Tdk株式会社 薄膜コンデンサの製造方法
JPWO2012023334A1 (ja) * 2010-08-18 2013-10-28 太陽誘電株式会社 積層型セラミック電子部品
JP5445704B2 (ja) 2013-03-26 2014-03-19 Tdk株式会社 薄膜コンデンサの製造方法
KR20150121567A (ko) * 2014-04-21 2015-10-29 삼성전기주식회사 적층 세라믹 커패시터 및 그의 제조 방법
US9934906B2 (en) * 2014-12-05 2018-04-03 Biotronik Se & Co. Kg Electrical device
JP6502092B2 (ja) * 2014-12-26 2019-04-17 太陽誘電株式会社 積層セラミックコンデンサ
US10410794B2 (en) * 2016-07-11 2019-09-10 Kemet Electronics Corporation Multilayer ceramic structure

Also Published As

Publication number Publication date
US20190096588A1 (en) 2019-03-28
US11069483B2 (en) 2021-07-20

Similar Documents

Publication Publication Date Title
US11335507B2 (en) Multi-layer ceramic capacitor and method of producing the same
KR102385725B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
US10153091B2 (en) Multi-layer ceramic capacitor and method of producing the same
JP5158061B2 (ja) 薄膜コンデンサ
US8218287B2 (en) Thin-film device
JP2013115422A (ja) 積層セラミック電子部品
US20130027843A1 (en) Multi-layered ceramic electronic component
JP2018063989A (ja) 薄膜キャパシタ
JP2023132182A (ja) セラミック電子部品およびその製造方法
KR20230040909A (ko) 세라믹 전자 부품 및 그 제조 방법
JP2022099274A (ja) 積層型キャパシタ及びその実装基板
US11532438B2 (en) Multilayer electronic component and method for manufacturing multilayer electronic component
JP2019067797A (ja) 薄膜キャパシタ
US10755854B2 (en) Thin film capacitor
JP6138434B2 (ja) アレイ型積層セラミック電子部品
JP5407792B2 (ja) 薄膜コンデンサ及び薄膜コンデンサの製造方法
JP7162690B2 (ja) 積層セラミックコンデンサ
US11756737B2 (en) Multi-layer ceramic capacitor
US20240222020A1 (en) Multilayer electronic component
US11488783B2 (en) Multilayer ceramic capacitor and manufacturing method therefor
WO2024070428A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法
US20240212936A1 (en) Multilayer electronic component
US20240203652A1 (en) Multilayer electronic component
JP2022109873A (ja) 積層型キャパシター
JP2023079141A (ja) 積層セラミックキャパシタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210413

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210608

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210817