JP2022090595A - 積層セラミック電子部品 - Google Patents

積層セラミック電子部品 Download PDF

Info

Publication number
JP2022090595A
JP2022090595A JP2021076187A JP2021076187A JP2022090595A JP 2022090595 A JP2022090595 A JP 2022090595A JP 2021076187 A JP2021076187 A JP 2021076187A JP 2021076187 A JP2021076187 A JP 2021076187A JP 2022090595 A JP2022090595 A JP 2022090595A
Authority
JP
Japan
Prior art keywords
margin portion
capacitance
margin
electronic component
ceramic electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021076187A
Other languages
English (en)
Inventor
チャン クウォン、ビヨン
Byeong Chan Kwon
フン リー、ジ
Ji Hun Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2022090595A publication Critical patent/JP2022090595A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • H01G4/308Stacked capacitors made by transfer techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】本発明は積層セラミック電子部品に関するものである。【解決手段】本発明の一実施形態による積層セラミック電子部品は、誘電体層及び上記誘電体層を挟んで互いに対向するように配置される第1内部電極及び第2内部電極を含むセラミック本体と、上記第1内部電極と連結される第1外部電極と、第2内部電極と連結される第2内部電極と、を含み、上記セラミック本体は、第1方向に互いに対向する第1面及び第2面、第2方向に互いに対向する第3面及び第4面、並びに第3方向に互いに対向する第5面及び第6面を含み、第3方向に積層された第1内部電極及び第2内部電極を含んで容量が形成される容量部、上記容量部の第3面及び第5面上に配置される第1マージン部及び前記容量部の第4面及び第6面上に配置される第2マージン部を含む積層セラミック電子部品を提供することができる。【選択図】図1

Description

本発明は積層セラミック電子部品に関するものである。
一般に、キャパシタ、インダクタ、圧電体素子、バリスタまたはサーミスタなどのセラミック材料を使用する電子部品は、セラミック材料からなるセラミック本体、本体の内部に形成された内部電極及び上記内部電極と接続されるようにセラミック本体の表面に設置された外部電極を備える。
最近では、電子製品の小型化及び多機能化に伴い、チップ部品も小型化及び高機能化する傾向にあるため、積層セラミック電子部品においてもサイズが小さく、容量の大きい高容量製品が求められている。
従来は、誘電体層の面積を内部電極の面積より大きく形成し、内部電極のうち外部電極と連結される部分を除いた残りの周り部分にマージン領域を形成した。しかし、この場合、数十~数百層の誘電体層を積層すると、誘電体層が段差を埋めるために延伸し、内部電極も共に反るようになる。内部電極が反ると、当該部分で耐電圧特性(BDV;Breakdown Voltage)が減少するという問題が発生する。
これを解決するために、最近、シート状のマージン部を別に用意して取り付ける方法が用いられている。しかし、別に作製したシートを取り付けてマージン部を形成する場合、マージン部とセラミック本体との間でデラミネーションが発生するという問題点がある。
本発明の様々な目的の一つは、耐湿信頼性が向上した積層セラミック電子部品を提供することである。
本発明の様々な目的の一つは、機械的強度が向上した積層セラミック電子部品を提供することである。
本発明の一実施形態による積層セラミック電子部品は、誘電体層及び上記誘電体層を挟んで互いに対向するように配置される第1内部電極及び第2内部電極を含むセラミック本体と、上記第1内部電極と連結される第1外部電極と、第2内部電極と連結される第2外部電極と、を含み、上記セラミック本体は、第1方向に互いに対向する第1面及び第2面、第2方向に互いに対向する第3面及び第4面、並びに第3方向に互いに対向する第5面及び第6面を含み、第3方向に積層された第1内部電極及び第2内部電極を含んで容量が形成される容量部、上記容量部の第3面及び第5面上に配置される第1マージン部及び上記容量部の第4面及び第6面上に配置され、上記第1マージン部と区別される第2マージン部を含むことができる。
本発明の他の実施形態による積層セラミック電子部品は、誘電体層及び上記誘電体層を挟んで互いに対向するように配置される第1内部電極及び第2内部電極を含むセラミック本体と、上記第1内部電極と連結される第1外部電極と、第2内部電極と連結される第2外部電極と、を含み、上記セラミック本体は、第1方向に互いに対向する第1面及び第2面、第2方向に互いに対向する第3面及び第4面、並びに第3方向に互いに対向する第5面及び第6面を含み、第3方向に積層された第1内部電極及び第2内部電極を含んで容量が形成される容量部、上記容量部の第3面及び第5面上に配置される第1マージン部及び上記容量部の第4面及び第6面上に配置される第2マージン部を含むことができる。
本発明の諸効果の一つは、積層セラミック電子部品の耐湿信頼性を向上させることができることである。
本発明の諸効果の一つは、積層セラミック電子部品の機械的強度を向上させることができることである。
但し、本発明の多様かつ有益な利点及び効果は、上述の内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解できるものである。
本発明の一実施形態による積層セラミック電子部品を概略的に示す斜視図である。 図1のセラミック本体を概略的に示す斜視図である。 図1の容量部を概略的に示す斜視図である。 図1のI-I'線に沿った断面図である。 図1のII-II'線に沿った断面図である。 図5のA領域及びB領域に対する拡大図である。 本発明の他の実施形態による積層セラミック電子部品のセラミック本体を概略的に示す斜視図である。 図7の断面図である。 図8のC領域及びD領域に対する拡大図である。 本発明の他の実施形態による積層セラミック電子部品のセラミック本体を概略的に示す斜視図である。 図10の断面図である。 図11のE領域及びF領域に対する拡大図である。 図1の積層セラミック電子部品の製造過程の一部を模式的に示した斜視図である。 従来構造において、デラミネーションが発生したカバー部を撮影した写真である。
以下、具体的な実施形態及び添付の図面を参照し、本発明の実施形態を説明する。これは、本明細書に記載された技術を特定の実施形態に対して限定しようとするものではなく、本発明の実施形態の様々な変更(modifications)、均等物(equivalents)、及び/または代替物(alternatives)を含むものと理解されるべきである。また、図面の説明に関連し、類似の構成要素については、類似の参照符号が使用され得る。
そして、図面において、本発明を明確に説明するために、説明と関係のない部分は省略し、複数の層及び領域を明確に表現するために厚さを拡大して示し、同一の思想の範囲内の機能が同一である構成要素については、同一の参照符号を使用して説明することができる。
本明細書において、「有する」、「有することができる」、「含む」または「含むことができる」等の表現は、当該特徴(例:数値、機能、動作、または部品等の構成要素)の存在を指し、更なる特徴の存在を排除しない。
本明細書において、「AまたはB」、「Aまたは/及びBのうち少なくとも一つ」、または「Aまたは/及びBのうち一つまたはそれ以上」などの表現は、共に記載された項目において可能な組み合わせをすべて含むことができる。例えば、「AまたはB」、「A及びBのうち少なくとも一つ」、または「AまたはBのうち少なくとも一つ」は、(1)少なくとも一つのAを含む、(2)少なくとも一つのBを含む、または(3)少なくとも一つのA及び少なくとも一つのBのいずれも含む場合をすべて指すことができる。
図面において、X方向は第1方向、L方向または長さ方向、Y方向は第2方向、W方向または幅方向、Z方向は第3方向、T方向または厚さ方向と定義することができる。
本発明は積層セラミック電子部品に関するものである。図1から図6は、本発明の一実施形態による積層セラミック電子部品を概略的に示す図面である。図1から図6を参照すると、本発明の一実施形態による積層セラミック電子部品100は、誘電体層111及び上記誘電体層111を挟んで互いに対向するように配置される第1内部電極121及び第2内部電極122を含むセラミック本体110と、上記第1内部電極121と連結される第1外部電極131と、上記第2内部電極122と連結される第2外部電極132と、を含み、上記セラミック本体110は、第1方向(X方向)に互いに対向する第1面(S1)及び第2面(S2)、第2方向(Y方向)に互いに対向する第3面(S3)及び第4面(S4)、並びに第3方向(Z方向)に互いに対向する第5面(S5)及び第6面(S6)を含み、第3方向(Z方向)に積層された第1内部電極121及び第2内部電極122を含んで容量が形成される容量部120、上記容量部120の第3面(S3)及び第5面(S5)上に配置される第1マージン部113及び上記容量部120の第4及び第6面(S6)上に配置される第2マージン部112を含むことができる。
上記実施形態のセラミック本体110において、容量部120の第3面及び第5面(S5)上に第1マージン部113が配置されるとは、上記容量部120の第2方向の両面及び第3方向(Z方向)の両面のうち2つの面上に第1マージン部が配置されることを意味し得る。また、上記セラミック本体110において、容量部120の第4面及び第6面上に第2マージン部112が配置されるとは、上記容量部120の第2方向の両面及び第3方向(Z方向)の両面のうち2つの面上に第2マージン部112が配置されることを意味し得る。すなわち、本実施形態の積層セラミック電子部品は、第2方向の両面及び第3方向(Z方向)の両面に2つのマージン部、第1マージン部及び第2マージン部112が配置された構造であってもよい。
図14は、従来技術の積層セラミック電子部品のYZ断面を撮影した写真である。従来の積層セラミック電子部品は、容量部の上下にカバー部を取り付けた後、上記容量部及びカバー部の両側面を覆うようにマージン部を取り付けた構造を使用した。この場合、製造工程でマージン部に隙間が生じるという問題が発生し得る。図14は、このようにマージン部に隙間が生じた積層セラミック電子部品の場合を示している。図14を参照すると、マージン部においてデラミネーションが発生する場合、外部の水分等に内部電極が直ちに露出する。
これに対し、本発明は、カバー部とマージン部を別に形成しない構造を有している。上述のカバー部とマージン部のデラミネーションは、上記カバー部及びマージン部の間の密度の差等により、セラミック本体を研磨する過程で上記カバー部及びマージン部の研磨の程度が異なるために生じることもあり、上記カバー部とマージン部の焼結過程における収縮挙動の差により生じることもある。本発明による積層セラミック電子部品100は、第1マージン部113が容量部120の第3面(S3)及び第5面(S5)上に配置され、第2マージン部112が容量部120の第4面(S4)及び第6面(S6)上に配置され、カバー部/マージン部の接合地点の個数を減らしてデラミネーションが発生する可能性を小さくすることができる。
本発明の一実施形態において、セラミック本体110は、容量部120、第1マージン部113及び第2マージン部112を含むことができる。
上記セラミック本体110の具体的な形状には、特に制限はないが、図示したように、セラミック本体110は、六面体形状やこれに類似した形状からなることができる。また、上記セラミック本体110は、焼成過程でセラミック本体110に含まれたセラミック粉末の収縮により、完全な直線を有する六面体形状ではないが、実質的に六面体形状を有することができる。上記セラミック本体110は、必要に応じて、角が角張らないようにラウンド処理されていてもよい。上記ラウンド処理には、例えば、バレル研磨等が使用できるが、これに制限されるものではない。
本発明による積層セラミック電子部品100の容量部120は、誘電体層111、第1内部電極121及び第2内部電極122が交互に積層されていてもよい。上記誘電体層111、第1内部電極121及び第2内部電極122は、第3方向(Z方向)に積層されていてもよい。容量部120を形成する複数の誘電体層111は焼成された状態であって、隣接する誘電体層111の間の境界は走査電子顕微鏡(SEM:Scanning Electron Microscope)を利用せずには確認し難いほど一体化することもできる。
本発明の一実施形態によると、上記誘電体層111を形成する原料は十分な静電容量が得られる限り、特に制限されない。例えば、チタン酸バリウム系材料、鉛複合ペロブスカイト系材料またはチタン酸ストロンチウム系材料等を使用するか、(Ba1-xCa)(Ti1-y(Zr、Sn、Hf))O(但し、0≦x≦1、0≦y≦0.5)で表される成分等を使用することができる。また、上記誘電体層111を形成する材料は、チタン酸バリウム(BaTiO)等のパウダーに、本発明の目的に応じて様々なセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤等が添加されてもよい。
上記誘電体層111は、前述の材料を含むスラリーに必要に応じた添加剤を追加し、これをキャリアフィルム(carrier film)上に塗布及び乾燥して複数個のセラミックシートを設けることによって形成されてもよい。上記セラミックシートは、上記スラリーをドクターブレード法で数μmの厚さを有するシート(sheet)状に作製することによって形成されてもよいが、これに限定されるものではない。
上記第1及び第2内部電極121、122は、各断面がセラミック本体110の対向する両端部にそれぞれ露出するように積層されてもよい。具体的には、上記セラミック本体110の第1方向(X方向)の両面に上記第1及び第2内部電極121、122がそれぞれ露出することができ、上記セラミック本体110の第1面(S1)に第1内部電極121が露出し、第2面(S2)に第2内部電極122が露出することができる。
上記第1及び第2内部電極121、122を形成する材料は、特に制限されず、例えば、銀(Ag)、パラジウム(Pd)、金(Au)、白金(Pt)、ニッケル(Ni)、銅(Cu)、錫(Sn)、タングステン(W)、チタン(Ti)及びこれらの合金のうち一つ以上の物質を含む導電性ペーストを用いて形成されてもよい。
上記セラミック本体110は、誘電体層に第1内部電極121が印刷されたセラミックグリーンシートと、誘電体層に第2内部電極122が印刷されたセラミックグリーンシートとを第3方向(Z方向)に交互に積層して形成することができる。上記第1及び第2内部電極121、122の印刷方法としては、スクリーン印刷法またはグラビア印刷法等が使用できるが、これに限定されるものではない。
本発明の一実施形態によるセラミック本体110は、容量部120、上記容量部120の第3面(S3)及び第5面(S5)上に配置される第1マージン部113、及び上記容量部120の第4面(S4)及び第6面(S6)上に配置される第2マージン部112を含むことができる。
本発明による一実施形態において、積層セラミック電子部品100の第1マージン部113は、容量部120の第3面(S3)及び第5面(S5)と同時に接して配置され、第2マージン部112は、上記容量部120の第4面(S4)及び第6面(S6)と同時に接して配置されてもよい。図1から図6を参照すると、第1マージン部113は、容量部120の第3面(S3)に接して取り付けられると同時に、上記容量部120の第5面(S5)に延長して配置され、上記容量部120の第5面(S5)に接して取り付けられてもよい。また、第2マージン部112は、容量部120の第4面(S4)に接して取り付けられると同時に、上記容量部120の第6面(S6)に延長して配置され、上記容量部120の第6面(S6)に接して取り付けられてもよい。
本実施形態のように、第1マージン部113が容量部120の2面と同時に接して配置され、第2マージン部112が容量部120の他の2つの面と同時に接して配置されることにより、2つのマージン部のみで容量部120の外部をすべてカバーすることができる。従来の2つのカバー部及び2つのマージン部の4つの部品を使用したのに比べ、上記実施形態のように2つのマージン部のみで容量部120の外部をカバーすることにより、デラミネーションが生じ得る場合の数を減らし、電子部品の機械的強度を高めることができる。
上記第1マージン部113及び第2マージン部112はそれぞれ単一構造であってもよい。これは、第1マージン部113及び第2マージン部112がそれぞれ、複数個の部品が結合したものではなく、一つの部品からなるものであることを意味する。すなわち、本実施形態による積層セラミック電子部品100は、容量部120の外部を囲む部品が2つであってもよい。本実施形態のように容量部120の外部に取り付けられる部品の数を減らすことで、外部からの水分などが浸透する経路を最小限に抑えることができる。
一例において、セラミック本体110は、第1マージン部113及び第2マージン部112が接する第1界面113a及び第2界面112aを含むことができる。本明細書において「界面」とは、互いに接する2つの層が互いに区別可能な状態である面を意味し得る。したがって、本例示による積層セラミック電子部品100の第2マージン部112は、第1マージン部113と区別することができる。上記区別可能な状態は、物理的差異、化学的差異及び/または単純な光学的差異によって2つの層が区別されることを意味し得る。上記界面は、走査電子顕微鏡(SEM:Scanning Electron Microscope)等により視覚的に確認できるが、これに制限されるものではなく、視覚的な確認が困難である場合は、第1マージン部113と第2マージン部112の物性分析によって確認することができる。
図5は、図1のII-II'線に沿った断面図であり、図6は、図5のA領域及びB領域に対する拡大図である。図5及び図6を参照すると、本発明による積層セラミック電子部品100のセラミック本体110は、第1マージン部113と第2マージン部112とが接する界面を2つ含むことができ、上記界面は、例えば、第1界面113a及び第2界面112aに区分することができる。
上記例示において、本発明の積層セラミック電子部品100の第1マージン部113と第2マージン部112とが接する第1界面は容量部120の第3面(S3)と同一の平面上に配置され、第2界面は上記容量部120の第4面(S4)と同一の平面上に配置されてもよい。上記図5及び図6を参照すると、本例示による積層セラミック電子部品100の第1界面113aは容量部120の第4面(S4)と同一の平面上に配置されてもよく、第2界面112aは容量部120の第3面(S3)と同一の平面上に配置されてもよい。上記界面が容量部120のいずれか一面と同一の平面上に配置されるとは、厳密な意味での同一平面のみを意味するものではなく、上記界面と容量部のいずれか一面がなす角度が一定の範囲内である場合を含むことを意味し得る。上記角度の範囲は、例えば、10°以下の角度を意味することができ、下限は特に制限されないが、例えば、0°以上であってもよい。上記界面及び容量部のいずれか一面の角度は、上記界面及び容量部の上記一面の任意の5箇所に接する面の角度の平均を意味することができる。
本発明の一実施形態において、本発明の積層セラミック電子部品100の容量部120の第3面(S3)と第5面(S5)とが接する角には、第1マージン部113のみが配置され、上記容量部120の第4面と第6面とが接する角には、第2マージン部112のみが配置されてもよい。本発明による積層セラミック電子部品100は、第1マージン部113及び第2マージン部112の2つのマージン部が容量部120の4つの面を取り囲んで配置されてもよく、これにより、上記第1マージン部113及び第2マージン部112がそれぞれ、上記容量部120の2つの面を覆うように配置されてもよい。したがって、本実施形態の積層セラミック電子部品100の容量部120の第3面(S3)及び第5面(S5)が接する角には、第1マージン部113のみが配置され、上記容量部120の第4面(S4)及び第6面(S6)が接する角には、第2マージン部112のみが配置されてもよい。すなわち、上記容量部120の第3面(S3)及び第5面(S5)上に同一のマージン部が配置され、上記容量部120の第4面(S4)及び第6面(S6)上に同一のマージン部が配置されてもよい。これは、一つのマージン部が容量部120の2つの面を同時に覆っていることを意味し得る。
本発明の一実施形態において、積層セラミック電子部品100の第1マージン部113及び第2マージン部112の第2方向(Y方向)の幅の最大値は、容量部120の第3面(S3)及び第4面(S4)の間の垂直距離の最大値より大きくてもよい。上記第1マージン部113及び第2マージン部112の第2方向(Y方向)の幅の最大値は、上記第1マージン部113と第2マージン部112の界面から上記第1マージン部113または第2マージン部112の第2方向のいずれか一面までの最大値を意味し得る。また、上記容量部120の第3面(S3)及び第4面(S4)の間の垂直距離は、上記容量部120の第3面(S3)に対して垂直な線及び上記容量部120の第4面(S4)に対して垂直な線を基準として測定した値であってもよく、上記容量部120の第3面(S3)及び第4面(S4)の間の垂直な距離の最大値は、上記垂直な線を基準として測定した値のうち最大値を意味し得る。
上記実施形態において、容量部120の第5面(S5)の第2方向(Y方向)の幅と第3面(S3)の第3方向(Z方向)の高さとを合わせた数値は、第1マージン部113の第2方向(Y方向)の幅と第3方向(Z方向)の高さとの和より小さくてもよい。また、上記容量部120の第6面(S6)の第2方向(Y方向)の幅と第4面(S4)の第3方向(Z方向)の高さとを合わせた数値は、第2マージン部112の第2方向(Y方向)の幅と第3方向(Z方向)の高さとの和より小さくてもよい。これは、本実施形態において、第1マージン部113及び第2マージン部112のみで、本発明の積層セラミック電子部品100の容量部120の第2方向(Y方向)の両面及び第3方向(Z方向)の両面をすべて覆うことができることを意味し得る。
一例において、本発明による積層セラミック電子部品100の第1マージン部113及び/または第2マージン部112のXZ断面はL字形状であってもよい。上記第1マージン部113及び/または第2マージン部112のXZ断面は、上記積層セラミック電子部品100のセラミック本体110を第1方向(X方向)に垂直な面に切断した断面を意味し得る。上記第1マージン部113及び/または第2マージン部112のL字形状は、上記第1マージン部113及び第2マージン部112の切断面のうち、第2方向(Y方向)の切断面及び第3方向(Z方向)の切断面がなす形態であってもよい。
上記第1マージン部113及び第2マージン部112はセラミック材料を含むことができ、例えば、チタン酸バリウム(BaTio)系セラミック材料を含むことができる。
上記第1マージン部113及び第2マージン部112は、単一誘電体層または2つ以上の誘電体層をそれぞれ積層して形成することができ、基本的に物理的または化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。
本発明の一実施形態において、本発明による積層セラミック電子部品100の第1マージン部113及び第2マージン部112は、容量部120の誘電体層111に類似した組成のセラミック成分を主成分として含むことができる。 本明細書において「主成分」とは、他の成分に比べて相対的に多くの重量割合を占める成分を意味することができ、全組成物または全誘電体層の重量を基準として50重量%以上の成分を意味することができる。また、「副成分」とは、他の成分に比べて相対的に少ない重量割合を占める成分を意味することができ、全組成物または全誘電体層の重量を基準として50重量%未満の成分を意味することができる。
上記主成分は、(Ba1-xCa)(Ti1-y(Zr、Sn、Hf))O(但し、0≦x≦1、0≦y≦0.5)で表される成分であってもよい。上記主成分は、例えば、BaTioにCa、Zr、Sn及び/またはHfの一部が固溶した形態で存在する化学物であってもよい。上記組成式において、xは0以上、1以下の範囲であってもよく、yは0以上、0.5以下の範囲であってもよいが、これに制限されるものではない。例えば、上記組成式において、xが0であり、yが0であり、zが0である場合、上記の主成分はBaTioとなり得る。
一例において、本発明による積層セラミック電子部品100の第1及び第2マージン部113、112は、副成分としてナトリウム(Na)、リチウム(Li)及びボロン(B)からなる群から選択される1種以上を含むことができる。本発明の他の例示において、本発明による積層セラミック電子部品100の第1及び第2マージン部113、112は、副成分としてマグネシウム(Mg)を含むことができる。上記のように第1及び第2マージン部113、112の副成分の含量を調節することで第1及び第2マージン部113、112の緻密度を調節することができ、これにより耐湿特性を改善することができる。
本発明の一例によると、積層セラミック電子部品100の第1マージン部113及び/または第2マージン部112の平均厚さは、10μm以上、25μm以下の範囲内であってもよい。本明細書において、「厚さ」は、ある部材の表面に対して垂直な方向に測定した上記部材の厚さを意味することができ、「平均厚さ」は、積層セラミック電子部品100の中心を通るとともに、Z軸に垂直な方向に切断した切断面(XY平面)に対して、第1マージン部113及び/または第2マージン部112が配置された領域を第1方向(X方向)に沿って等間隔に10等分した地点で測定した厚さの算出平均を意味することができる。
本発明の一実施形態において、積層セラミック電子部品100の容量部120の第3面(S3)上に配置される第1マージン部113の平均厚さ(a)に対する上記容量部120の第5面(S5)上に配置される第1マージン部113の平均厚さ(b)の厚さ偏差(|a-b|/a)は5%以下であってもよい。 上記容量部120の第3面(S3)上に配置される第1マージン部113の平均厚さ(a)は、上記容量部120の第3面(S3)と接している第1マージン部113に対して前述の方法で測定した値であってもよい。また、上記容量部120の第5面(S5)上に配置される第1マージン部113の平均厚さ(b)は、上記容量部120の第5面(S5)と接している第1マージン部113の第3方向(Z方向)の平均厚さを意味することができ、上記容量部120の第5面(S5)と接している第1マージン部113に対して積層セラミック電子部品100の中心を通るXZ切断面に対して等間隔である10個所で測定した第3方向(Z方向)の距離の算出平均を意味することができる。上記容量部120の第3面(S3)上に配置される第1マージン部113の平均厚さ(a)に対する上記容量部120の第5面(S5)上に配置される第1マージン部113の平均厚さ(b)の厚さ偏差(|a-b|/a)は5%以下、4%以下または3%以下であってもよく、下限は特に制限されるものではないが、例えば、0%以上であってもよい。
また、本発明による積層セラミック電子部品100の容量部120の第4面(S4)上に配置される第2マージン部112の平均厚さ(c)に対する上記容量部120の第6面(S6)上に配置される第2マージン部112の平均厚さ(d)の厚さ偏差(|c-d|/c)は5%以下であってもよい。上記容量部120の第4面(S4)上に配置される第2マージン部112の平均厚さ(c)は、上記容量部120の第4面(S4)と接している第2マージン部112に対して、前述の方法で測定した値であってもよい。また、上記容量部120の第6面(S6)上に配置される第2マージン部112の平均厚さ(d)は、上記容量部120の第6面(S6)と接している第2マージン部112の第3方向(Z方向)の平均厚さを意味することができ、上記容量部120の第6面(S6)と接している第2マージン層112に対して、積層セラミック電子部品100の中心を通るXZ切断面に対して等間隔である10個所で測定した第3方向(Z方向)の距離の算出平均を意味することができる。上記容量部120の第4面(S4)上に配置される第2マージン部112の平均厚さ(c)に対する上記容量部120の第6面(S6)上に配置される第2マージン部112の平均厚さ(d)の厚さ偏差(|c-d|/c)は5%以下、4%以下または3%以下であってもよく、下限は特に制限されるものではないが、例えば、0%以上であってもよい。
従来の構造は、容量部120の上下に2つのカバー部を形成し、左右に2つのマージン部を配置するため、カバー部/マージン部の間に厚さ偏差が生じていたが、本発明による積層セラミック電子部品100は、第1マージン部113が容量部120の第3面(S3)及び第5面(S5)に同時に配置されることにより、焼結後のサイズ偏差を小さくすることができる。
一例において、本発明の積層セラミック電子部品100の容量部120の第3面(S3)上に配置される第1マージン部113の平均厚さ(a)に対する上記容量部120の第6面(S6)上に配置される第2マージン部112の平均厚さ(d)の厚さ偏差(|a-d|/a)は5%以下であってもよい。上記の厚さ偏差(|a-d|/a)は5%以下、4%以下または3%以下であってもよく、0%以上であってもよい。
また、上記容量部120の第4面(S4)上に配置される第2マージン部112の平均厚さ(c)に対する上記容量部120の第5面(S5)上に配置される第1マージン部113の平均厚さ(b)の厚さ偏差(|c-b|/c)は5%以下、4%以下または3%以下であってもよく、0%以上であってもよい。
本例示による積層セラミック電子部品100は、第1マージン部113と第2マージン部112を同一のセラミックシートで形成することができ、第1マージン部113と第2マージン部112との間の厚さ偏差を小さくすることができる。
本発明の他の実施形態において、本発明による積層セラミック電子部品100は、第1マージン部113と第2マージン部112とが互いに異なる物性を有することができる。
一例において、本発明の積層セラミック電子部品100の第1マージン部113と第2マージン部112とは互いに平均密度が異なってもよい。本明細書において、「平均密度」とは、積層セラミック電子部品100の中心を通るXZ断面に対して、第1方向(X方向)に等間隔である10箇所から採取した試料の密度の平均を意味することができ、例えば、METTLER TOLEDO社製の密度測定器Density meter Excellence D6等を用いて測定した値であってもよい。本実施形態の積層セラミック電子部品100は、平均密度が互いに異なる第1マージン部113と第2マージン部112とを含み、焼結過程で発生し得る焼成ミスマッチによるクラック等を防止することができ、耐湿信頼性をさらに向上させることができる。上記マージン部の平均密度は、第1マージン部113の平均密度が第2マージン部112の平均密度より大きくてもよいが、これに制限されるものではない。
本発明の一実施形態によると、積層セラミック電子部品100の第1マージン部113と第2マージン部112はそれぞれ、誘電体グレインを含み、上記第1マージン部113の誘電体グレインの平均粒径と第2マージン部112の誘電体グレインの平均粒径とは互いに異なってもよい。本明細書において、グレインの「平均粒径」とは、積層セラミック電子部品100の中心を通るXZ断面に対して、第1方向(X方向)に等間隔である10箇所を走査電子顕微鏡(SEM、Jeol社のJSM-7400F)で撮影した後、イメージ分析プログラム(Mediacybernetics社のイメージプロプラスver4.5)を用いて計算したX軸方向の長さの平均値を意味し得る。第1及び第2マージン部113、112の誘電体グレインの平均粒径を異なるように調節することで、前述の平均密度等を実現することができる。上記誘電体グレインの平均粒径は、第1マージン部113の誘電体グレインの平均粒径が第2マージン部112の誘電体グレインの平均粒径より大きくてもよいが、これに制限されるものではない。
本実施形態のように、第1マージン部113及び第2マージン部112の平均密度及び/または誘電体グレインの平均粒径等が異なる場合、第1マージン部113及び第2マージン部112の副成分の含量が異なり得る。具体的に、第1マージン部113及び第2マージン部112は、副成分としてナトリウム(Na)、リチウム(Li)及びボロン(B)からなる群から選択される1種以上を含むことができ、第1マージン部113の上記副成分の含量が第2マージン部112の上記副成分の含量より高くてもよい。
また、第1マージン部113と第2マージン部112はそれぞれマグネシウム(Mg)を含み、上記第1マージン部113のマグネシウム(Mg)の含量と、上記第2マージン部112のマグネシウム(Mg)の含量とが異なってもよい。上記副成分及びマグネシウム(Mg)の含量を調節することで、第1マージン部113及び第2マージン部112の緻密度を調節することができる。上記マグネシウム(Mg)の含量は、例えば、第2マージン部112のマグネシウム(Mg)の含量が第1マージン部113のマグネシウム(Mg)の含量より高くてもよいが、これに制限されるものではない。
本発明のさらに他の実施形態において、本発明による積層セラミック電子部品100は、容量部120の誘電体層111と第1マージン部113とが互いに異なる物性を有することができる。
上記実施形態において、本発明の積層セラミック電子部品100の容量部120の第3方向(Z方向)の最外郭の誘電体層111の平均密度は、上記容量部120の第3面(S3)上に配置される第1マージン部113の平均密度と異なってもよい。具体的には、容量部120の第3方向(Z方向)の最外郭の誘電体層111の平均密度が上記容量部120の第3面(S3)上に配置される第1マージン部113の平均密度より低くてもよい。
他の実施形態において、本発明の積層セラミック電子部品100の容量部120の誘電体層111と第1マージン部113はそれぞれ誘電体グレインを含み、上記容量部120の第3方向(Z方向)の最外郭の誘電体層111の誘電体グレインの平均粒径は、上記容量部120の第3面(S3)上に配置される第1マージン部113の誘電体グレインの平均粒径と異なってもよい。具体的には、容量部120の第3方向(Z方向)の最外郭の誘電体層111の誘電体グレインの平均粒径が上記容量部120の第3面(S3)上に配置される第1マージン部113の誘電体グレインの平均粒径より大きくてもよい。
上記平均密度及び誘電体グレインの平均粒径等に対する説明は前述の通りであるため省略する。
本発明の他の実施形態において、本発明の積層セラミック電子部品200の第1マージン部213は、上記容量部220及び第2マージン部212の第2方向(Y方向)の一面と第3方向(Z方向)の一面にともに接して配置されてもよい。図7から図9は、本実施形態による積層セラミック電子部品200を示す図面である。図7から図9を参照すると、本実施形態の積層セラミック電子部品200の第1マージン部213は容量部220の第3面(S3)上に配置され、同時に第2マージン部212の第2方向(Y方向)の一面上に配置されてもよい。また、上記第1マージン部213は、上記容量部220の第5面(S5)及び上記第2マージン部212の第3方向(Z方向)の一面上に同時に配置されてもよい。すなわち、第1マージン部213が上記第2マージン部212より大きいサイズを有してもよい。
上記実施形態において、第1マージン部213と第2マージン部212とが接する第1マージン部213a及び第2界面212aは、それぞれ第1マージン部213及び第2マージン部212の第2方向(Y方向)の一面及び第3方向(Z方向)の一面に形成されてもよい。この場合、第1マージン部213及び第2マージン部212は非対称形状を有するようになり、前述のように平均密度、誘電体グレインの平均粒径等を調節することで、目的とする物性の電子部品を提供することができる。
本発明の一実施形態において、本発明の積層セラミック電子部品300の第1内部電極321及び/または第2内部電極322は容量部320の第3方向(Z方向)に露出することができる。図10から図12は、本実施形態による積層セラミック電子部品300を概略的に示す図面である。図10から図12を参照すると、上記第1内部電極321及び/または第2内部電極322が上記容量部320の第3方向(Z方向)に露出するとは、誘電体層311、第1及び第2内部電極321、322が第3方向(Z方向)に積層されている容量部320の最外郭に第1内部電極321及び/または第2内部電極322が配置されることを意味し得る。この場合、前述の第1マージン部313及び/または第2マージン部312は、上記第1内部電極321及び/または第2内部電極322と直接に接して配置されてもよい。
本実施形態のように、第1内部電極321及び/または第2内部電極322が容量部320の第3方向(Z方向)に露出するように配置されても、第1マージン部313及び第2マージン部312により第1及び第2内部電極321、322はセラミック本体310の外部に露出しないことがある。したがって、最外郭の第1内部電極321及び/または第2内部電極322の第3方向(Z方向)に誘電体層311が配置されなくてもよく、容量部320の最外郭まで内部電極が配置されることで、有効容量を極大化することができる。
上記実施形態において、積層セラミック電子部品300のセラミック本体310は、第1マージン部313及び第2マージン部312が接する第1界面313a及び第2界面312aを含むことができる。
上記容量部、内部電極、マージン部、及び界面等に対する説明は、前述の通りであるため省略する。
本発明による積層セラミック電子部品100のマージン部を形成する方法は、特に制限されるものではないが、例えば、第1マージン部113を形成するためのセラミックシート及び第2マージン部112を形成するためのセラミックシートを取り付けて形成することができる。図10は、本発明の一例による積層セラミック電子部品100を製造する製造方法を模式的に示す概略図である。図10を参照すると、容量部120を先に形成した後、上記容量部120に第1マージン部113及び第2マージン部112を形成するセラミックシート2枚を取り付ける方法を使用することができる。上記第1及び第2マージン部113、112は、容量部120を治具などに固定した後、セラミックシートを転写して形成する方法を使用することができるが、これに制限されるものではない。
本発明の一例による積層セラミック電子部品100は、セラミック本体110の外部面に第1外部電極131及び第2外部電極132が配置されてもよい。第1外部電極131は第1内部電極121と連結され、第2外部電極132は第2内部電極122と連結されてもよい。
上記第1外部電極131及び第2外部電極132は、導電性金属及びガラスを含む焼成電極であってもよい。上記導電性金属は、例えば、ニッケル(Ni)、銅(Cu)、スズ(Sn)、パラジウム(Pd)、白金(Pt)、鉄(Fe)、金(Au)、銀(Ag)、タングステン(W)、チタン(Ti)、鉛(Pb)及びこれらの合金のうちいずれか一つ以上を含むことができる。上記ガラスは、酸化物が混合された組成であってもよく、特に制限されるものではないが、ケイ素酸化物、ホウ素酸化物、アルミニウム酸化物、遷移金属酸化物、アルカリ金属酸化物及びアルカリ土類金属酸化物からなる群から選択された一つ以上であってもよい。上記遷移金属は、亜鉛(Zn)、チタン(Ti)、銅(Cu)、バナジウム(V)、マンガン(Mn)、鉄(Fe)及びニッケル(Ni)からなる群から選択され、上記アルカリ金属は、リチウム(Li)、ナトリウム(Na)及びカリウム(K)からなる群から選択され、上記アルカリ土類金属は、マグネシウム(Mg)、カルシウム(Ca)、ストロンチウム(Sr)及びバリウム(Ba)からなる群から選択された一つ以上であってもよい。
上記第1外部電極131及び第2外部電極132の形成方法の例示として、導電性金属を含む導電性ペーストにセラミック本体110をディッピングした後、焼成して形成するか、上記導電性ペーストをセラミック本体110の表面にスクリーン印刷法またはグラビア印刷法等で印刷し焼成して形成することができる。また、上記導電性ペーストをセラミック本体110の表面に塗布するか、または上記導電性ペーストを乾燥させた乾燥膜をセラミック本体110上に転写した後、これを焼成して形成する方法等が挙げられるが、これに制限されるものではない。例えば、上記方法以外の様々な方法により導電性ペーストをセラミック本体110上に形成した後、これを焼成して形成することができる。
一例において、本発明による積層セラミック電子部品100は、第1外部電極131及び第2外部電極132上にそれぞれ配置されるめっき層をさらに含むことができる。上記めっき層は、銅(Cu)、ニッケル(Ni)、スズ(Sn)、パラジウム(Pd)、白金(Pt)、金(Au)、銀(Ag)、タングステン(W)、チタン(Ti)、鉛(Pb)及びこれらの合金からなる群から選択される1種以上を含むことができるが、これに制限されるものではない。上記めっき層は、単数層または複数層で形成されてもよく、スパッタまたは電解めっき(Electric Deposition)によって形成されてもよいが、これに制限されるものではない。
以上、本発明の実施形態について詳細に説明したが、本発明は、上述の実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲により限定される。よって、特許請求の範囲に記載された本発明の技術的思想から逸脱しない範囲内で、当該技術分野における通常の知識を有する者によって様々な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属するといえる。
100:積層セラミック電子部品
111:誘電体層
113:第1マージン部
112:第2マージン部
121:第1内部電極
122:第2内部電極
131:第1外部電極
132:第2外部電極

Claims (25)

  1. 誘電体層及び前記誘電体層を挟んで互いに対向するように配置される第1内部電極及び第2内部電極を含むセラミック本体と、
    前記第1内部電極と連結される第1外部電極と、
    前記第2内部電極と連結される第2外部電極と、を含み、
    前記セラミック本体は、第1方向に互いに対向する第1面及び第2面、第2方向に互いに対向する第3面及び第4面、並びに第3方向に互いに対向する第5面及び第6面を含み、第3方向に積層された第1内部電極及び第2内部電極を含んで容量が形成される容量部、前記容量部の第3面及び第5面上に配置される第1マージン部及び前記容量部の第4面及び第6面上に配置され、前記第1マージン部と区別される第2マージン部を含む積層セラミック電子部品。
  2. 前記第1マージン部は、前記容量部の第3面及び第5面と同時に接して配置され、
    前記第2マージン部は、前記容量部の第4面及び第6面と同時に接して配置される、請求項1に記載の積層セラミック電子部品。
  3. 前記第1マージン部及び第2マージン部はそれぞれ単一構造である、請求項1または2に記載の積層セラミック電子部品。
  4. 前記第1マージン部及び第2マージン部が接する領域に配置される第1界面及び第2界面を含む、請求項1から3のいずれか一項に記載の積層セラミック電子部品。
  5. 前記第1界面は、前記容量部の第3面と同一の平面上に配置され、前記第2界面は、前記容量部の第4面と同一の平面上に配置される、請求項4に記載の積層セラミック電子部品。
  6. 前記容量部の第3面と第5面が接する角には、第1マージン部のみが配置され、
    前記容量部の第4面と第6面が接する角には、第2マージン部のみが配置される、請求項1から5のいずれか一項に記載の積層セラミック電子部品。
  7. 前記第1マージン部及び第2マージン部の第2方向の幅の最大値は、前記容量部の第3面及び第4面の間の垂直距離の最大値より大きい、請求項1から6のいずれか一項に記載の積層セラミック電子部品。
  8. 前記容量部の第3面上に配置される第1マージン部の平均厚さ(a)に対する前記容量部の第5面上に配置される第1マージン部の平均厚さ(b)の厚さ偏差(|a-b|/a)は5%以下である、請求項1から7のいずれか一項に記載の積層セラミック電子部品。
  9. 前記容量部の第4面上に配置される第2マージン部の平均厚さ(c)に対する前記容量部の第6面上に配置される第2マージン部の平均厚さ(d)の厚さ偏差(|c-d|/c)は5%以下である、請求項1から8のいずれか一項に記載の積層セラミック電子部品。
  10. 前記第1マージン部と第2マージン部との平均密度が異なる、請求項1から9のいずれか一項に記載の積層セラミック電子部品。
  11. 前記第1マージン部と第2マージン部はそれぞれ誘電体グレインを含み、
    前記第1マージン部の誘電体グレインの平均粒径と前記第2マージン部の誘電体グレインの平均粒径とが異なる、請求項1から10のいずれか一項に記載の積層セラミック電子部品。
  12. 前記第1マージン部と第2マージン部はそれぞれマグネシウム(Mg)を含み、
    前記第1マージン部のマグネシウム(Mg)の含量と前記第2マージン部のマグネシウム(Mg)の含量とが異なる、請求項1から11のいずれか一項に記載の積層セラミック電子部品。
  13. 前記容量部の第3方向の最外郭の誘電体層の平均密度は、前記容量部の第3面上に配置される第1マージン部の平均密度と異なる、請求項1から12のいずれか一項に記載の積層セラミック電子部品。
  14. 前記容量部の誘電体層と第1マージン部はそれぞれ誘電体グレインを含み、
    前記容量部の第3方向の最外郭の誘電体層の誘電体グレインの平均粒径は、前記容量部の第3面上に配置される第1マージン部の誘電体グレインの平均粒径と異なる、請求項1から13のいずれか一項に記載の積層セラミック電子部品。
  15. 前記第1マージン部は、前記容量部及び第2マージン部の第2方向の一面と第3方向の一面にともに接して配置される、請求項1から14のいずれか一項に記載の積層セラミック電子部品。
  16. 前記第1マージン部及び/または第2マージン部のXZ断面はL字形状である、請求項1から15のいずれか一項に記載の積層セラミック電子部品。
  17. 前記第1マージン部及び/または第2マージン部の平均厚さは、10μm以上、25μm以下の範囲内である、請求項1から16のいずれか一項に記載の積層セラミック電子部品。
  18. 誘電体層及び前記誘電体層を挟んで互いに対向するように配置される第1内部電極及び第2内部電極を含むセラミック本体と、
    前記第1内部電極と連結される第1外部電極と、
    前記第2内部電極と連結される第2外部電極と、を含み、
    前記セラミック本体は、第1方向に互いに対向する第1面及び第2面、第2方向に互いに対向する第3面及び第4面、並びに第3方向に互いに対向する第5面及び第6面を含み、第3方向に積層された第1内部電極及び第2内部電極を含んで容量が形成される容量部、前記容量部の第3面及び第5面上に配置される第1マージン部及び前記容量部の第4面及び第6面上に配置される第2マージン部を含む積層セラミック電子部品。
  19. 前記第1マージン部は、前記容量部の第3面及び第5面と同時に接して配置され、
    前記第2マージン部は、前記容量部の第4面及び第6面と同時に接して配置される、請求項18に記載の積層セラミック電子部品。
  20. 前記第1マージン部の一部は、前記容量部の第3面及び第5面と同時に接して配置され、前記第1マージン部の残りの一部は、前記容量部の第1面及び第2面に延長して配置され、
    前記第2マージン部の一部は、前記容量部の第4面及び第6面と同時に接して配置され、前記第2マージン部の残りの一部は、前記容量部の第1面及び第2面に延長して配置される、請求項2から17および19のいずれか一項に記載の積層セラミック電子部品。
  21. 前記第1マージン部は、前記第2マージン部の第2方向の一面、第3方向の一面及び前記容量部と同時に接して配置される、請求項2から17、19および20のいずれか一項に記載の積層セラミック電子部品。
  22. 前記第1マージン部は、前記容量部の第5面上に配置される第1内部電極または第2内部電極と接して配置される、請求項2から17および19から21のいずれか一項に記載の積層セラミック電子部品。
  23. 前記第2マージン部は、前記容量部の第6面上に配置される第1内部電極または第2内部電極と接して配置される、請求項2から17および19から22のいずれか一項に記載の積層セラミック電子部品。
  24. 前記第1マージン部と第2マージン部とは互いに区別される、請求項1から23のいずれか一項に記載の積層セラミック電子部品。
  25. 前記第1マージン部及び/または第2マージン部のXZ断面はL字形状である、請求項2から17および19から24のいずれか一項に記載の積層セラミック電子部品。
JP2021076187A 2020-12-07 2021-04-28 積層セラミック電子部品 Pending JP2022090595A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0169232 2020-12-07
KR1020200169232A KR20220080289A (ko) 2020-12-07 2020-12-07 적층 세라믹 전자부품

Publications (1)

Publication Number Publication Date
JP2022090595A true JP2022090595A (ja) 2022-06-17

Family

ID=81804234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021076187A Pending JP2022090595A (ja) 2020-12-07 2021-04-28 積層セラミック電子部品

Country Status (4)

Country Link
US (1) US11488777B2 (ja)
JP (1) JP2022090595A (ja)
KR (1) KR20220080289A (ja)
CN (1) CN114597067A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220080289A (ko) * 2020-12-07 2022-06-14 삼성전기주식회사 적층 세라믹 전자부품

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06349669A (ja) 1993-06-14 1994-12-22 Murata Mfg Co Ltd 積層コンデンサの製造方法
JPH09320887A (ja) 1996-06-03 1997-12-12 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ及びその製造方法
JP5271377B2 (ja) * 2011-04-18 2013-08-21 太陽誘電株式会社 積層セラミックコンデンサ
KR102145315B1 (ko) * 2015-01-06 2020-08-18 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP2016181597A (ja) * 2015-03-24 2016-10-13 太陽誘電株式会社 積層セラミックコンデンサ
JP6632808B2 (ja) * 2015-03-30 2020-01-22 太陽誘電株式会社 積層セラミックコンデンサ
KR101884392B1 (ko) * 2015-03-30 2018-08-02 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서
JP6370744B2 (ja) 2015-06-24 2018-08-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
KR102166128B1 (ko) * 2015-12-29 2020-10-15 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조방법
US10903006B2 (en) * 2017-12-07 2021-01-26 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
JP7424740B2 (ja) * 2018-05-18 2024-01-30 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR102141217B1 (ko) * 2018-07-26 2020-08-04 삼성전기주식회사 적층 세라믹 커패시터
KR102620526B1 (ko) * 2018-08-14 2024-01-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
US11276526B2 (en) * 2018-08-29 2022-03-15 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
US11145463B2 (en) * 2018-09-05 2021-10-12 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
US11037733B2 (en) * 2018-10-11 2021-06-15 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor having dummy pattern
KR102262902B1 (ko) * 2019-08-23 2021-06-09 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20210081668A (ko) * 2019-12-24 2021-07-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP2022057916A (ja) * 2020-09-30 2022-04-11 株式会社村田製作所 積層セラミックコンデンサ
KR20220052164A (ko) * 2020-10-20 2022-04-27 삼성전기주식회사 적층형 전자 부품
KR20220063555A (ko) * 2020-11-10 2022-05-17 삼성전기주식회사 적층 세라믹 커패시터
KR20220080289A (ko) * 2020-12-07 2022-06-14 삼성전기주식회사 적층 세라믹 전자부품

Also Published As

Publication number Publication date
CN114597067A (zh) 2022-06-07
US11488777B2 (en) 2022-11-01
KR20220080289A (ko) 2022-06-14
US20220181083A1 (en) 2022-06-09

Similar Documents

Publication Publication Date Title
US11646161B2 (en) Capacitor component
US20230260707A1 (en) Capacitor component
JP7364152B2 (ja) 積層セラミック電子部品
JP6342245B2 (ja) 積層セラミック電子部品及びその製造方法
JP2021010000A (ja) 積層セラミックキャパシタ及びその製造方法
JP2017199859A (ja) 積層セラミックコンデンサおよびその製造方法
US11158457B2 (en) Dielectric ceramic composition and multilayer ceramic capacitor
KR20200078083A (ko) 커패시터 부품
US11894197B2 (en) Multilayer ceramic capacitor
JP2021013016A (ja) キャパシタ部品
JP2021048388A (ja) 積層セラミック電子部品
JP2022100208A (ja) 積層セラミック電子部品及びその実装基板
JP7296744B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP2021013012A (ja) キャパシタ部品
JP2021185638A (ja) 積層セラミックコンデンサ
JP2022090595A (ja) 積層セラミック電子部品
KR20190116183A (ko) 적층 세라믹 전자부품
US11908626B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
JP2017204562A (ja) 積層セラミックコンデンサの製造方法
US11791103B2 (en) Multilayer ceramic electronic component
WO2022210642A1 (ja) 積層セラミックコンデンサ
JP7493322B2 (ja) 積層セラミックコンデンサ
JP6766515B2 (ja) セラミック電子部品および誘電体磁器組成物
KR20230101317A (ko) 적층형 전자 부품
JP2023079141A (ja) 積層セラミックキャパシタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240306