CN114597067A - 多层陶瓷电子组件及其制造方法 - Google Patents

多层陶瓷电子组件及其制造方法 Download PDF

Info

Publication number
CN114597067A
CN114597067A CN202110856486.9A CN202110856486A CN114597067A CN 114597067 A CN114597067 A CN 114597067A CN 202110856486 A CN202110856486 A CN 202110856486A CN 114597067 A CN114597067 A CN 114597067A
Authority
CN
China
Prior art keywords
edge portion
electronic component
multilayer ceramic
ceramic electronic
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110856486.9A
Other languages
English (en)
Inventor
权炳灿
李志勳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN114597067A publication Critical patent/CN114597067A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/308—Stacked capacitors made by transfer techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本公开提供一种多层陶瓷电子组件及其制造方法。所述多层陶瓷电子组件包括：陶瓷主体，包括介电层以及第一内电极和第二内电极；第一外电极，连接到所述第一内电极；以及第二外电极，连接到所述第二内电极。所述陶瓷主体包括电容形成部，所述电容形成部具有在第一方向上彼此相对的第一表面和第二表面、在第二方向上彼此相对的第三表面和第四表面以及在第三方向上彼此相对的第五表面和第六表面，所述陶瓷主体还包括：第一边缘部，设置在所述第三表面和所述第五表面上；以及第二边缘部，设置在所述第四表面和所述第六表面上。

Description

多层陶瓷电子组件及其制造方法
本申请要求于2020年12月7日在韩国知识产权局提交的第10-2020-0169232号韩国专利申请的优先权的权益，所述韩国专利申请的全部公开内容出于所有目的通过引用被包含于此。
技术领域
本公开涉及一种多层陶瓷电子组件。
背景技术
通常，使用陶瓷材料的电子组件(诸如电容器、电感器、压电元件、压敏电阻器或热敏电阻器)包括利用陶瓷材料形成的陶瓷主体、形成在主体的内部的内电极以及安装在陶瓷主体的表面上以连接到内电极的外电极。
近年来，随着电子产品已经小型化和多功能化，片式组件也已经小型化并且已经变得高度功能化。因此，也需要多层陶瓷电子组件形成为具有小尺寸和高容量的产品。
在现有技术中，介电层的面积形成为大于内电极的面积，使得边缘部形成在内电极的除连接到外电极的部分之外的其余周围部分。然而，在这种情况下，当堆叠数十至数百个介电层时，介电层会被拉伸以填充台阶部，并且内电极也会弯曲。当内电极弯曲时，在相应部分中出现击穿电压(BDV)降低的问题。
为了防止该问题，最近已经使用了单独制备和附接片形状边缘部的方法。然而，当附接单独制造的片以形成边缘部时，存在边缘部与陶瓷主体之间发生分层的问题。
发明内容
示例性实施例提供一种具有改善的防潮可靠性的多层陶瓷电子组件。
示例性实施例提供一种具有改善的机械强度的多层陶瓷电子组件。
根据示例性实施例，一种多层陶瓷电子组件包括：陶瓷主体，包括介电层以及第一内电极和第二内电极，所述第一内电极和所述第二内电极设置为彼此面对，且所述介电层介于所述第一内电极与所述第二内电极之间；第一外电极，连接到所述第一内电极；以及第二外电极，连接到所述第二内电极。所述陶瓷主体包括电容形成部，所述电容形成部具有在第一方向上彼此相对的第一表面和第二表面、在第二方向上彼此相对的第三表面和第四表面以及在第三方向上彼此相对的第五表面和第六表面，在所述电容形成部中，所述第一内电极和所述第二内电极在所述第三方向上堆叠以形成电容，所述陶瓷主体还包括：第一边缘部，设置在所述电容形成部的所述第三表面和所述第五表面上；以及第二边缘部，设置在所述电容形成部的所述第四表面和所述第六表面上并且与所述第一边缘部区分开。
根据示例性实施例，一种多层陶瓷电子组件包括：陶瓷主体，包括介电层以及第一内电极和第二内电极，所述第一内电极和所述第二内电极设置为彼此面对，且所述介电层介于所述第一内电极与所述第二内电极之间；第一外电极，连接到所述第一内电极；以及第二外电极，连接到所述第二内电极。所述陶瓷主体包括电容形成部，所述电容形成部具有在第一方向上彼此相对的第一表面和第二表面、在第二方向上彼此相对的第三表面和第四表面以及在第三方向上彼此相对的第五表面和第六表面，在所述电容形成部中，所述第一内电极和所述第二内电极在所述第三方向上堆叠以形成电容，所述陶瓷主体还包括：第一边缘部，设置在所述第三表面和所述第五表面上；以及第二边缘部，设置在所述第四表面和所述第六表面上。
根据示例性实施例，一种多层陶瓷电子组件包括：陶瓷主体，包括介电层以及第一内电极和第二内电极，所述第一内电极和所述第二内电极设置为彼此面对，且所述介电层介于所述第一内电极与所述第二内电极之间；第一外电极，连接到所述第一内电极；以及第二外电极，连接到所述第二内电极。所述陶瓷主体包括电容形成部，所述电容形成部具有在第一方向上彼此相对的第一表面和第二表面、在第二方向上彼此相对的第三表面和第四表面以及在第三方向上彼此相对的第五表面和第六表面。在所述电容形成部中，所述第一内电极和所述第二内电极在所述第三方向上堆叠以形成电容。所述陶瓷主体还包括设置在所述第三表面、所述第四表面、所述第五表面和所述第六表面上的边缘部。在第二方向-第三方向截面中，所述边缘部之间的界面仅设置在所述陶瓷主体的两个对角拐角处。
根据示例性实施例，一种用于制造多层陶瓷电子组件的方法包括：形成电容形成部，所述电容形成部具有在第一方向上彼此相对的第一表面和第二表面、在第二方向上彼此相对的第三表面和第四表面以及在第三方向上彼此相对的第五表面和第六表面，所述电容形成部包括在所述第三方向上堆叠以形成电容的第一内电极和第二内电极；在所述第三表面和所述第五表面上同时形成第一边缘部；在所述第四表面和所述第六表面上同时形成第二边缘部；形成连接到所述第一内电极的第一外电极；以及形成连接到所述第二内电极的第二外电极。
附图说明
通过结合附图以及以下具体实施方式，本发明构思的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1是示意性示出根据示例性实施例的多层陶瓷电子组件的立体图；
图2是示意性示出图1的陶瓷主体的立体图；
图3是示意性示出图1的电容形成部的立体图；
图4是沿着图1的线I-I'截取的截面图；
图5是沿着图1的线II-II'截取的截面图；
图6是图5的A区域和B区域的放大图；
图7是示意性示出根据另一示例性实施例的多层陶瓷电子组件的陶瓷主体的立体图；
图8是沿着图7的线III-III'截取的截面图；
图9是图8的C区域和D区域的放大图；
图10是示意性示出根据另一示例性实施例的多层陶瓷电子组件的陶瓷主体的立体图；
图11是沿着图10的线Ⅳ-Ⅳ'截取的截面图；
图12是图11的E区域和F区域的放大图；
图13是示意性示出制造图1的多层陶瓷电子组件的工艺的一部分的立体图；以及
图14是在现有技术的结构中发生分层的覆盖部的图像。
具体实施方式
提供以下具体实施方式以帮助读者获得对在此描述的方法、设备和/或系统的全面理解。然而，在此描述的方法、设备和/或系统的各种变化、修改和等同方案对本领域普通技术人员来说将是易于理解的。在此所描述的操作的顺序仅仅是示例，并不限于在此所阐述的顺序，而是除了必须以特定顺序发生的操作以外，可做出对本领域普通技术人员来说将是易于理解的改变。此外，为了提高清楚性和简洁性，可省略对本领域普通技术人员来说将是公知的功能和构造的描述。
在此描述的特征可按照不同的形式呈现，并且将不被解释为局限于在此描述的示例。更确切地说，已经提供在此描述的示例使得本公开将是彻底的和完整的，并且将把本公开的范围充分地传达给本领域普通技术人员。
这里，注意的是，关于示例或实施例的术语“可”的使用(例如，关于示例或实施例可包括或实现什么)意味着存在包括或实现这样的特征的至少一个示例或实施例，并不限于所有示例和实施例包括或实现这样的特征。
在整个说明书中，当要素(诸如层、区域或基板)被描述为“在”另一要素“上”、“连接到”另一要素或“结合到”另一要素时，该要素可直接“在”所述另一要素“上”、直接“连接到”所述另一要素或直接“结合到”所述另一要素，或者可存在介于它们之间的一个或更多个其他要素。相比之下，当要素被描述为“直接在”另一要素“上”、“直接连接到”另一要素或“直接结合到”另一要素时，不存在介于它们之间的其他要素。
如在此使用的，术语“和/或”包括相关所列项中的任意一项或任意两项或更多项的任意组合。
尽管在此可使用诸如“第一”、“第二”和“第三”的术语来描述各种构件、组件、区域、层或部分，但是这些构件、组件、区域、层或部分不受这些术语限制。更确切地说，这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因此，在不脱离示例的教导的情况下，在此描述的示例中所称的第一构件、第一组件、第一区域、第一层或第一部分也可称为第二构件、第二组件、第二区域、第二层或第二部分。
为了便于描述，在此可使用诸如“上方”、“上面”、“下方”和“下面”的空间相对术语以描述如附图中所示的一个要素与另一要素的关系。这样的空间相对术语意图除了包含附图中描绘的方位之外还包含装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为相对于另一要素位于“上方”或“上面”的要素于是将相对于另一要素位于“下方”或“下面”。因此，术语“上方”根据装置的空间方位包含上方和下方两种方位。装置也可按照其他方式(例如，旋转90度或处于其他方位)定位，并且在此使用的空间相对术语将被相应地解释。
在此使用的术语仅用于描述各种示例，并不用于限制本公开。除非上下文另有明确说明，否则单数形式也意图包括复数形式。术语“包括”、“包含”和“具有”列举存在所陈述的特征、数量、操作、构件、元件和/或它们的组合，但不排除存在或添加一个或更多个其他特征、数量、操作、构件、元件和/或它们的组合。
由于制造技术和/或公差，可能出现附图中示出的形状的变化。因此，在此描述的示例不限于附图中示出的具体形状，而是包括在制造期间发生的形状变化。
在此描述的示例的特征可按照在获得对本申请的公开内容的理解之后将是易于理解的各种方式组合。此外，尽管在此描述的示例具有各种构造，但在理解本申请的公开内容之后将是易于理解的其他构造是可行的。
附图可不按比例绘制，并且为了清楚、说明和方便，可夸大附图中的元件的相对尺寸、比例和描绘。
在该说明书中，诸如“A或B”、“A或/和B中的至少一个”或者“A或/和B中的一个或更多个”的表述可包括一起列出项的所有可能的组合。例如，“A或B”、“A和B中的至少一个”或者“A或B中的至少一个”可指包括以下情况中的所有情况：(1)至少一个A、(2)至少一个B或者(3)至少一个A和至少一个B两者。
在附图中，X方向可被定义为第一方向、L方向或长度方向，Y方向可被定义为第二方向、W方向或宽度方向，Z方向可被定义为第三方向、T方向或厚度方向。
本公开涉及一种多层陶瓷电子组件。图1至图6是示意性示出根据示例性实施例的多层陶瓷电子组件的示图。参照图1至图6，根据实施例的多层陶瓷电子组件100包括：陶瓷主体110，包括介电层111以及设置为彼此面对的第一内电极121和第二内电极122，且介电层111介于第一内电极121与第二内电极122之间；第一外电极131，连接到第一内电极121；以及第二外电极132，连接到第二内电极122。陶瓷主体110包括电容形成部120，在电容形成部120中，第一内电极121和第二内电极122在第三方向(Z方向)上堆叠以形成电容，电容形成部120具有在第一方向(X方向)上彼此相对的第一表面S1和第二表面S2、在第二方向(Y方向)上彼此相对的第三表面S3和第四表面S4以及在第三方向(Z方向)上彼此相对的第五表面S5和第六表面S6。陶瓷主体110还包括：第一边缘部113，设置在电容形成部120的第三表面S3和第五表面S5上；以及第二边缘部112，设置在电容形成部120的第四表面S4和第六表面S6上。
在该实施例的陶瓷主体110中，将第一边缘部113设置在电容形成部120的第三表面S3和第五表面S5上可指将第一边缘部设置在电容形成部120的在第二方向(Y方向)上的两个表面以及电容形成部120的在第三方向(Z方向)上的两个表面之中的两个表面上。另外，在陶瓷主体110中，将第二边缘部112设置在电容形成部120的第四表面和第六表面上可指将第二边缘部112设置在电容形成部120的在第二方向(Y方向)上的两个表面和电容形成部120的在第三方向(Z方向)上的两个表面之中的另外两个表面上。例如，该实施例的多层陶瓷电子组件可具有以下结构：两个边缘部(例如，第一边缘部113和第二边缘部112)中的每个设置在电容形成部的在第二方向(Y方向)上的两个表面中的一个表面上以及电容形成部的在第三方向(Z方向)上的两个表面中的一个表面上。
图14是现有技术的多层陶瓷电子组件的Y-Z截面(即，宽度方向-厚度方向截面)的图像。现有技术的多层陶瓷电子组件具有这样的结构：将覆盖部附接到电容形成部的顶部和底部，之后将边缘部附接覆盖到电容形成部和覆盖部的两侧。在这种情况下，可能存在边缘部在制造工艺中敞开的问题。图14示出了具有如上所述的敞开的边缘部的多层陶瓷电子组件的情况。参照图14，在边缘部处发生分层的情况下，内电极直接暴露于外部水分。
此外，本公开的实施例具有覆盖部和边缘部不单独形成的结构。覆盖部和边缘部的上述分层可能由于在抛光陶瓷主体的工艺期间覆盖部和边缘部的不同抛光程度(由于覆盖部与边缘部之间的密度差异导致不同抛光程度)而发生，并且还可能由于在覆盖部和边缘部的烧结工艺中收缩行为的差异而发生。在根据实施例的多层陶瓷电子组件100中，第一边缘部113设置在电容形成部120的第三表面S3和第五表面S5上，第二边缘部112设置在电容形成部120的第四表面S4和第六表面S6上，以减少覆盖部与边缘部的结合点的数量，从而降低分层的可能性。
在实施例中，陶瓷主体110可包括电容形成部120、第一边缘部113和第二边缘部112。
对陶瓷主体110的具体形状没有特别限制，但如图所示，陶瓷主体110可具有六面体或类似形状。由于在烧结工艺期间在陶瓷主体110中包含的陶瓷粉末的收缩，陶瓷主体110可具有基本上六面体形状，但不是具有完整直线的六面体形状。如果需要，陶瓷主体110可被倒圆，使得边缘不成角度。可使用例如滚筒抛光(barrel polishing)等进行倒圆处理，但其方法不限于此。
在根据实施例的多层陶瓷电子组件100的电容形成部120中，介电层111、第一内电极121和第二内电极122可交替堆叠。介电层111、第一内电极121和第二内电极122可在第三方向(Z方向)上堆叠。形成电容形成部120的多个介电层111处于烧结状态，并且相邻介电层111之间的边界可一体化为使得在不使用扫描电子显微镜(SEM)的情况下难以确定。
根据实施例，用于形成介电层111的原料没有特别限制，只要可获得足够的电容即可。例如，使用钛酸钡基材料、铅复合钙钛矿基材料、钛酸锶基材料等，或者可使用由(Ba1- xCax)(Ti1-y(Zr,Sn,Hf)y)O3(在这种情况下，0≤x≤1且0≤y≤0.5)表示的成分等。另外，根据本公开的目的，可将各种陶瓷添加剂、有机溶剂、增塑剂、粘合剂、分散剂等添加到诸如钛酸钡(BaTiO3)的粉末作为用于形成介电层111的材料。
根据需要，介电层111可通过以下方法形成：将添加剂添加到包含上述材料的浆料，并将其涂覆在载体膜上并干燥以制备多个陶瓷片。陶瓷片可通过刮刀法将浆料制成数μm厚度的片形状而形成，但形成方法不限于此。
第一内电极121和第二内电极122可以以其端表面分别暴露于陶瓷主体110的相对端的这样的方式堆叠。详细地，第一内电极121和第二内电极122可分别暴露于陶瓷主体110的在第一方向(X方向)上的两个表面，并且第一内电极121可暴露于电容形成部120的第一表面S1，第二内电极122可暴露于电容形成部120的第二表面S2。
形成第一内电极121和第二内电极122的材料没有特别限制，例如，可使用包括银(Ag)、钯(Pd)、金(Au)、铂(Pt)、镍(Ni)、铜(Cu)、锡(Sn)、钨(W)、钛(Ti)及它们的合金中的至少一种的导电膏。
电容形成部120可通过在第三方向(Z方向)上交替堆叠其上印刷有第一内电极121的陶瓷生片和其上印刷有第二内电极122的陶瓷生片而形成。第一内电极121和第二内电极122的印刷方法可以是丝网印刷法或凹版印刷法，但不限于此。
根据实施例的陶瓷主体110可包括电容形成部120、设置在电容形成部120的第三表面S3和第五表面S5上的第一边缘部113以及设置在电容形成部120的第四表面S4和第六表面S6上的第二边缘部112。
在实施例中，多层陶瓷电子组件100的第一边缘部113设置为与电容形成部120的第三表面S3和第五表面S5同时接触，第二边缘部112可设置为与电容形成部120的第四表面S4和第六表面S6同时接触。参照图1至图6，第一边缘部113附接到电容形成部120的第三表面S3，与其同时，第一边缘部113可设置为延伸到电容形成部120的第五表面S5，并且在与电容形成部120的第五表面S5接触的同时被附接。可选地，第一边缘部113可延伸至电容形成部120的第一表面S1和第二表面S2。另外，第二边缘部112在与电容形成部120的第四表面S4接触的同时被附接，与其同时，第二边缘部112可设置为延伸到电容形成部120的第六表面S6并且在与电容形成部120的第六表面S6接触的同时被附接。可选地，第二边缘部112可延伸至电容形成部120的第一表面S1和第二表面S2。
如在该实施例中那样，第一边缘部113设置为与电容形成部120的两个表面同时接触，第二边缘部112设置为与电容形成部120的另外两个表面同时接触。结果，电容形成部120的所有外部可仅覆盖有两个边缘部。因此，与使用四个组件(例如，现有技术的两个覆盖部和两个边缘部)相比，如在本公开的以上实施例中那样，通过仅用两个边缘部覆盖电容形成部120的外部，可减少发生分层的情况的数量，从而增大电子组件的机械强度。
第一边缘部113和第二边缘部112中的每个可具有单个结构。第一边缘部113和第二边缘部112分别具有单个结构可指第一边缘部113利用一个组件而不是多个组件的组合形成，并且可指第二边缘部112利用一个组件而不是多个组件的组合形成。例如，在根据该实施例的多层陶瓷电子组件100中，可存在围绕电容形成部120的外部的两个组件。通过如在该实施例中那样减少附接到电容形成部120的外部的组件的数量，可显著减少外部水分等渗透的路径。
在示例中，陶瓷主体110可包括第一界面113a和第二界面112a，第一边缘部113和第二边缘部112在第一界面113a和第二界面112a处彼此接触。在本说明书中，“界面”可意味着彼此接触的两个层可彼此区分的表面。因此，根据该示例的多层陶瓷电子组件100的第二边缘部112可与第一边缘部113可区分。可区分的状态可意味着两个层由于物理差异、化学差异和/或简单的光学差异而可区分。可通过扫描电子显微镜(SEM)在视觉上确认界面，但不限于此。当难以在视觉上确认时，可通过分析第一边缘部113和第二边缘部112的物理性质来确认。在一个示例中，在稍后描述的图5中所示的截面图中，第一界面113a和第二界面112a可分别设置在陶瓷主体110的第一边缘部113和第二边缘部112彼此交汇的两个相对的对角拐角处。另一方面，因为第一边缘部113和第二边缘部112均是连续的边缘部(或如下所述的单个边缘部)，所以在稍后描述的图5中所示的截面图中，陶瓷主体110的另外两个相对的对角拐角在形成第一边缘部113和第二边缘部112的材料中可不具有界面。
图5是沿着图1的线II-II'截取的截面图，图6是图5的A区域和B区域的放大图。参照图5和图6，根据实施例的多层陶瓷电子组件100的陶瓷主体110可包括第一边缘部113和第二边缘部112彼此接触的两个界面(即，第一界面113a和第二界面112a)。
在以上示例中，根据实施例的多层陶瓷电子组件100的第一边缘部113和第二边缘部112彼此接触的第一界面113a设置在与电容形成部120的第四表面S4相同的平面上，并且第二界面112a可设置在与电容形成部120的第三表面S3相同的平面上。参照图5和图6，根据该示例的多层陶瓷电子组件100的第一界面113a可设置在与电容形成部120的第四表面S4相同的平面上。第二界面112a可设置在与电容形成部120的第三表面S3相同的平面上。界面设置在与电容形成部120的一个表面(例如，第三表面S3或第四表面S4)相同的平面上的事实不仅意味着严格意义上的相同平面，而且可包括界面与电容形成部的该一个表面之间的角度在特定范围内的情况。例如，角度的范围可指小于或等于10°的角度，并且其下限没有特别限制，但可例如大于或等于0°。界面与电容形成部的一个表面之间的角度可指在界面和电容形成部的该一个表面彼此接触的任意五个点处接触表面的角度的平均值。
在本公开的实施例中，仅第一边缘部113形成在根据实施例的多层陶瓷电子组件100的电容形成部120的第三表面S3和第五表面S5彼此接触的边缘处。也就是说，第一边缘部113从第三表面S3连续延伸到第五表面S5，以覆盖第三表面S3与第五表面S5之间的边缘。仅第二边缘部112可设置在电容形成部120的第四表面S4和第六表面S6彼此接触的边缘处。也就是说，第二边缘部112从第四表面S4连续延伸到第六表面S6，以覆盖第四表面S4与第六表面S6之间的边缘。在根据实施例的多层陶瓷电子组件100中，两个边缘部(例如，第一边缘部113和第二边缘部112)可围绕电容形成部120的四个表面设置。因此，第一边缘部113和第二边缘部112可设置为分别覆盖电容形成部120的两个表面。因此，仅第一边缘部113设置在该实施例中的多层陶瓷电子组件100的电容形成部120的第三表面S3和第五表面S5彼此接触的边缘处，并且仅第二边缘部112可设置在电容形成部120的第四表面S4和第六表面S6彼此接触的边缘处。例如，单个边缘部可设置在电容形成部120的第三表面S3和第五表面S5上，并且单个边缘部可设置在电容形成部120的第四表面S4和第六表面S6上，这可意味着一个边缘部同时覆盖电容形成部120的两个表面。在一个示例中，单个边缘部可指的是连续延伸的边缘部。在另一示例中，单个边缘部可指的是没有内部界面的边缘部。
在实施例中，多层陶瓷电子组件100的第一边缘部113和第二边缘部112中的每个在第二方向(Y方向)上的宽度的最大值可大于电容形成部120的第三表面S3和第四表面S4之间的垂直距离的最大值。第一边缘部113和第二边缘部112中的每个在第二方向(Y方向)上的宽度的最大值可指从第一边缘部113和第二边缘部112之间的界面直到第一边缘部113或第二边缘部112在第二方向上的一个表面的最大值。例如，第一边缘部113在第二方向(Y方向)上的宽度的最大值可指从第一边缘部113和第二边缘部112之间的第一界面113a到第一边缘部113在Y方向上的最外表面的最大值，第二边缘部112在第二方向(Y方向)上的宽度的最大值可指从第一边缘部113和第二边缘部112之间的第二界面112a到第二边缘部112在Y方向上的最外表面的最大值。另外，电容形成部120的第三表面S3和第四表面S4之间的垂直距离可以是基于与电容形成部120的第三表面S3垂直的直线和与电容形成部120的第四表面S4垂直的直线测量的值。电容形成部120的第三表面S3和第四表面S4之间的垂直距离的最大值可指基于垂直直线测量的值之中的最大值。
在以上实施例中，电容形成部120的第五表面S5在第二方向(Y方向)上的宽度与电容形成部120的第三表面S3在第三方向(Z方向)上的高度之和可小于第一边缘部113在第二方向(Y方向)上的宽度与第一边缘部113在第三方向(Z方向)上的高度之和。另外，电容形成部120的第六表面S6在第二方向(Y方向)上的宽度与第四表面S4在第三方向(Z方向)上的高度之和可小于第二边缘部112在第二方向(Y方向)上的宽度与第二边缘部112在第三方向(Z方向)上的高度之和。在该实施例中，详细地，在根据实施例的多层陶瓷电子组件100中，电容形成部120在第二方向(Y方向)上的两个表面和电容形成部120在第三方向(Z方向)上的两个表面中的全部表面可仅被第一边缘部113和第二边缘部112覆盖。
在示例中，根据实施例的多层陶瓷电子组件100的第一边缘部113和/或第二边缘部112的Y-Z截面可具有L形状。第一边缘部113和/或第二边缘部112的Y-Z截面可指使用与多层陶瓷电子组件100的陶瓷主体110的第一方向(X方向)垂直的平面切割陶瓷主体110而获得的截面。第一边缘部113和/或第二边缘部112的L形状可以是在上述Y-Z截面中，由第一边缘部113和/或第二边缘部112的在第二方向(Y方向)上的切割面和第三方向(Z方向)上的切割面形成的形状。
第一边缘部113和第二边缘部112可包括陶瓷材料，例如，钛酸钡(BaTiO3)基陶瓷材料。
第一边缘部113和第二边缘部112可通过分别堆叠单个介电层或者两个或更多个介电层来形成，并且可基本上用于防止由于物理应力或化学应力对内电极的损坏。
在实施例中，根据实施例的多层陶瓷电子组件100的第一边缘部113和第二边缘部112可包括陶瓷成分作为主成分，该陶瓷成分的组成与电容形成部120的介电层111的组成类似。在本说明书中，术语“主成分”可意味着与子成分相比占据相对大的重量比的成分，并且可意味着基于全部成分或整个介电层的重量大于或等于50重量％的成分。另外，“子成分”可意味着与主成分相比占据相对小的重量比的成分，并且可意味着基于全部成分或整个介电层的重量小于50重量％的成分。
主成分可以是由(Ba1-xCax)(Ti1-y(Zr,Sn,Hf)y)O3(0≤x≤1，0≤y≤0.5)表示的成分。主成分可以是例如Ca、Zr、Sn和/或Hf部分溶解在BaTiO3中的化学制品。在以上组成式中，x可在大于或等于0且小于或等于1的范围内，y可在大于或等于0且小于或等于0.5的范围内，但不限于此。例如，当在以上组成式中x为0且y为0时，主成分可以是BaTiO3。
在示例中，根据实施例的多层陶瓷电子组件100的第一边缘部113和第二边缘部112可包括从由钠(Na)、锂(Li)和硼(B)组成的组中选择的至少一种作为子成分。在本公开的另一示例中，根据实施例的多层陶瓷电子组件100的第一边缘部113和第二边缘部112可包括镁(Mg)作为子成分。如上所述，可通过调节第一边缘部113和第二边缘部112中的子成分的含量来调节第一边缘部113和第二边缘部112的密度，从而改善防潮性。
根据本公开的示例，多层陶瓷电子组件100的第一边缘部113和/或第二边缘部112的平均厚度可在大于或等于10μm且小于或等于25μm的范围内。在该说明书中，“厚度”可指在垂直于构件表面的方向上测量的构件的厚度，并且“平均厚度”可指：相对于在穿过多层陶瓷电子组件的中央的同时在垂直于X轴的方向上切割的切割面(Y-Z平面)(或者可选地，在垂直于Z轴方向上切割的切割面(X-Y平面))，在将设置有第一边缘部113和/或第二边缘部112的区域在第二方向(Y方向)上以等间隔分成10等份的点处测量的厚度的算术平均值。例如，可使用扫描电子显微镜(SEM)来测量厚度等。也可使用本领域普通技术人员理解的即使在本公开中没有描述的其他方法和/或工具。
在实施例中，设置在多层陶瓷电子组件100的电容形成部120的第五表面S5上的第一边缘部113的平均厚度(b)与设置在电容形成部120的第三表面S3上的第一边缘部113的平均厚度(a)的厚度偏差(|a-b|/a)可小于或等于5％。设置在电容形成部120的第五表面S5上的第一边缘部113的平均厚度(b)可指与电容形成部120的第五表面S5接触的第一边缘部113在第三方向(Z方向)上的平均厚度，并且可指：相对于与电容形成部120的第五表面S5接触的第一边缘部113，在穿过多层陶瓷电子组件100的中央的Y-Z截面上，在等间隔的10个点处测量的在第三方向(Z方向)上的距离的算术平均值。设置在电容形成部120的第三表面S3上的第一边缘部113的平均厚度(a)可以是：相对于与电容形成部120的第三表面S3接触的第一边缘部113，在上述Y-Z截面上，在等间隔的10个点处测量的在第二方向(Y方向)上的距离的算术平均值。设置在电容形成部120的第五表面S5上的第一边缘部113的平均厚度(b)与设置在电容形成部120的第三表面S3上的第一边缘部113的平均厚度(a)的厚度偏差(|a-b|/a)可小于或等于5％、小于或等于4％或者小于或等于3％，并且其下限没有特别限制，但可例如大于或等于0％。
另外，根据实施例的多层陶瓷电子组件100的设置在电容形成部120的第六表面S6上的第二边缘部112的平均厚度(d)相对于设置在电容形成部120的第四表面S4上的第二边缘部112的平均厚度(c)的厚度偏差(|c-d|/c)可小于或等于5％。设置在电容形成部120的第六表面S6上的第二边缘部112的平均厚度(d)可指与电容形成部120的第六表面S6接触的第二边缘部112在第三方向(Z方向)上的平均厚度，并且可指：相对于与电容形成部120的第六表面S6接触的第二边缘部112，在穿过多层陶瓷电子组件100的中央的Y-Z截面上，在等间隔的10个点处测量的在第三方向(Z方向)上的距离的算术平均值。设置在电容形成部120的第四表面S4上的第二边缘部112的平均厚度(c)可以是：相对于与电容形成部120的第四表面S4接触的第二边缘部112，在上述Y-Z截面上，在等间隔的10个点处测量的在第二方向(Y方向)上的距离的算术平均值。设置在电容形成部120的第六表面S6上的第二边缘部112的平均厚度(d)与设置在电容形成部120的第四表面S4上的第二边缘部112的平均厚度(c)的厚度偏差(|c-d|/c)可小于或等于5％、小于或等于4％或者小于或等于3％，并且其下限没有特别限制，但可例如大于或等于0％。
在现有技术的结构中，分别在电容形成部120上方和下方形成两个覆盖部，并且左右设置两个边缘部，使得在覆盖部/边缘部之间存在厚度变化。然而，在根据本公开的实施例的多层陶瓷电子组件100的情况下，由于第一边缘部113同时设置在电容形成部120的第三表面S3和第五表面S5上，因此可减小烧结之后的尺寸变化。
在示例中，根据实施例的多层陶瓷电子组件100的设置在电容形成部120的第六表面S6上的第二边缘部112的平均厚度(d)相对于设置在电容形成部120的第三表面S3上的第一边缘部113的平均厚度(a)的厚度偏差(|a-d|/a)可小于或等于5％、小于或等于4％或者小于或等于3％，并且可大于或等于0％。
另外，设置在电容形成部120的第五表面S5上的第一边缘部113的平均厚度(b)相对于设置在电容形成部120的第四表面S4上的第二边缘部112的平均厚度(c)的厚度偏差(|c-b|/c)可小于或等于5％、小于或等于4％或者小于或等于3％，并且可大于或等于0％。
在根据该示例的多层陶瓷电子组件100中，第一边缘部113和第二边缘部112可利用相同的陶瓷片形成，以减小第一边缘部113与第二边缘部112之间的厚度偏差。
在本公开的另一实施例中，在根据实施例的多层陶瓷电子组件100中，第一边缘部113和第二边缘部112可具有不同的物理性质。
在示例中，根据实施例的多层陶瓷电子组件100的第一边缘部113和第二边缘部112可具有不同的平均密度。在本说明书中，“平均密度”可意味着：相对于穿过多层陶瓷电子组件100的中央的Y-Z截面，在第二方向(Y方向)上以等间隔获取的样品的密度的平均值，例如，可以是使用由METTLER TOLEDO制造的密度计Excellence D6(Density meterExcellence D6)测量的值。该实施例的多层陶瓷电子组件100包括具有不同平均密度的第一边缘部113和第二边缘部112，以防止由于烧结工艺中可能发生的塑性失配引起的裂纹，从而进一步改善防潮可靠性。在边缘部的平均密度的情况下，第一边缘部113的平均密度可大于第二边缘部112的平均密度，但不限于此。
根据实施例，多层陶瓷电子组件100的第一边缘部113和第二边缘部112中的每个包括介电晶粒，并且第一边缘部113的介电晶粒的平均粒径和第二边缘部112的介电晶粒的平均粒径可彼此不同。在本说明书中，晶粒的“平均粒径”可意味着：相对于穿过多层陶瓷电子组件100的中央的X-Z截面，在用扫描电子显微镜(SEM，由Jeol制造的JSM-7400F)在第一方向(X方向)上以等间隔捕捉10个点的图像之后，使用图像分析程序(Mediacybernetics的Image Pro Plus ver 4.5)计算的该10个点的图像中的晶粒在X方向上的长度的平均值。上述平均密度等可通过不同地调节第一边缘部113的介电晶粒的平均粒径和第二边缘部112的介电晶粒的平均粒径来实现。在介电晶粒的平均粒径的情况下，第一边缘部113的介电晶粒的平均粒径可大于第二边缘部112的介电晶粒的平均粒径，但不限于此。
当如在该实施例中那样，第一边缘部113和第二边缘部112的平均密度和/或第一边缘部113和第二边缘部112的介电晶粒的平均粒径不同时，第一边缘部113和第二边缘部112的子成分的含量可不同。详细地，第一边缘部113和第二边缘部112可包括从由钠(Na)、锂(Li)和硼(B)组成的组中选择的一种或更多种作为子成分，并且第一边缘部113中的子成分的含量可高于第二边缘部112中的子成分的含量。
另外，第一边缘部113和第二边缘部112均包含镁(Mg)，并且第一边缘部113中的镁(Mg)含量和第二边缘部112中的镁(Mg)含量可不同。可通过调节子成分的含量和镁(Mg)含量来调节第一边缘部113和第二边缘部112的密度。在镁(Mg)含量的情况下，例如，第二边缘部112中的镁(Mg)含量可高于第一边缘部113中的镁(Mg)含量，但不限于此。
在另一实施例中，在根据实施例的多层陶瓷电子组件100中，电容形成部120的介电层111和第一边缘部113可具有不同的物理性质。
在以上实施例中，根据实施例的多层陶瓷电子组件100的电容形成部120的在第三方向(Z方向)上的最外介电层111的平均密度可与设置在电容形成部120的第三表面S3上的第一边缘部113的平均密度不同。详细地，电容形成部120的在第三方向(Z方向)上的最外介电层111的平均密度可低于设置在电容形成部120的第三表面S3上的第一边缘部113的平均密度。
在另一实施例中，根据实施例的多层陶瓷电子组件100的电容形成部120的介电层111和第一边缘部113均包括介电晶粒，并且电容形成部120的在第三方向(Z方向)上的最外介电层111的介电晶粒的平均粒径可不同于设置在电容形成部120的第三表面S3上的第一边缘部113的介电晶粒的平均粒径。详细地，电容形成部120的在第三方向(Z方向)上的最外介电层111的介电晶粒的平均粒径可大于设置在电容形成部120的第三表面S3上的边缘部113的介电晶粒的平均粒径。
介电晶粒的平均密度和平均粒径的描述与上述相同，因此将省略。
在本公开的另一实施例中，多层陶瓷电子组件的第一边缘部213可设置为与电容形成部220在第二方向(Y方向)上的一个表面和第二边缘部212在第二方向(Y方向)上的一个表面接触并且与电容形成部220在第三方向(Z方向)上的一个表面和第二边缘部212在第三方向(Z方向)上的一个表面接触。图7至图9是示出根据该实施例的多层陶瓷电子组件的示图。参照图7至图9，该实施例中的多层陶瓷电子组件包括陶瓷主体210，陶瓷主体210包括交替堆叠的第一内电极221和第二内电极222且介电层211介于第一内电极221和第二内电极222之间。此外，陶瓷主体210还可包括第一边缘部213，第一边缘部213设置在电容形成部220的第三表面S3上，同时，可设置在第二边缘部212在第二方向(Y方向)上的一个表面上。另外，第一边缘部213可同时设置在电容形成部220的第五表面S5和第二边缘部212在第三方向(Z方向)上的一个表面上。例如，第一边缘部213的尺寸可比第二边缘部212的尺寸大。
在以上实施例中，第一边缘部213和第二边缘部212彼此接触的第一界面213a和第二界面212a可分别形成在第一边缘部213的在第三方向(Z方向)上的一个表面和第二边缘部212的在第二方向(Y方向)上的一个表面上。在这种情况下，第一边缘部213和第二边缘部212具有不对称形状，如上所述，可通过调节介电晶粒的平均密度和平均粒径来提供具有所需物理性质的电子组件。
图10是示意性示出根据另一示例性实施例的多层陶瓷电子组件的陶瓷主体的立体图，图11是沿着图10的线Ⅳ-Ⅳ'截取的截面图，图12是图11的E区域和F区域的放大图。在根据本公开的实施例的多层陶瓷电子组件的情况下，第一内电极321和/或第二内电极322可在电容形成部320的第三方向(Z方向)上暴露。参照图10至图12，第一内电极321和/或第二内电极322在电容形成部320的第三方向(Z方向)上暴露可意味着第一内电极321和/或第二内电极322设置在电容形成部320(其中，介电层311以及第一内电极321和第二内电极322在第三方向(Z方向)上堆叠)的最外部。在这种情况下，第一边缘部313和/或第二边缘部312可设置为与第一内电极321和/或第二内电极322直接接触。
即使当如在该实施例中那样，第一内电极321和/或第二内电极322设置为在电容形成部320的第三方向(Z方向)上暴露时，第一内电极321和第二内电极322也可通过第一边缘部313和第二边缘部312而不暴露于陶瓷主体310的外部。因此，介电层311可不设置在第三方向(Z方向)上的最外第一内电极321和/或最外第二内电极322上，并且内电极可设置直到电容形成部320的最外部，从而显著增大有效电容。
在以上实施例中，多层陶瓷电子组件的陶瓷主体310可包括第一界面313a和第二界面312a，第一边缘部313和第二边缘部312在第一界面313a和第二界面312a处彼此接触。
电容形成部、内电极、边缘部和界面的描述与上述相同，因此将被省略。
根据实施例的形成多层陶瓷电子组件100的边缘部的方法没有特别限制，但边缘部可通过例如附接用于形成第一边缘部113的陶瓷片和用于形成第二边缘部112的陶瓷片来形成。图13是示意性示出根据示例性实施例的制造多层陶瓷电子组件100的方法的示意图。制造多层陶瓷电子组件的方法可包括：形成电容形成部；在第三表面和第五表面上同时形成第一边缘部；在第四表面和第六表面上同时形成第二边缘部；形成连接到第一内电极的第一外电极；以及形成连接到所述第二内电极的第二外电极。参照图13，可使用以下方法：首先形成电容形成部120，之后可将形成第一边缘部113和第二边缘部112的两个陶瓷片附接到电容形成部120。可通过将电容形成部120固定到夹具等之后转印陶瓷片来形成第一边缘部113和第二边缘部112，但方法不限于此。在一个示例中，在形成第一边缘部113和第二边缘部112之前，至少通过切割工艺形成电容形成部120，以使第一内电极121和第二内电极122从第三表面S3和第四表面S4暴露。
在根据示例性实施例的多层陶瓷电子组件100中，第一外电极131和第二外电极132可设置在陶瓷主体110的外表面上。第一外电极131可连接到第一内电极121，第二外电极132可连接到第二内电极122。
第一外电极131和第二外电极132可以是包括导电金属和玻璃的烧结电极。导电金属可包括例如镍(Ni)、铜(Cu)、锡(Sn)、钯(Pd)、铂(Pt)、铁(Fe)、金(Au)、银(Ag)、钨(W)、钛(Ti)、铅(Pb)及它们的合金中的一种或更多种。玻璃可以是混合有氧化物的组合物，并且可以是从由氧化硅、氧化硼、氧化铝、过渡金属氧化物、碱金属氧化物和碱土金属氧化物中选择的至少一种，但没有特别限制。过渡金属可从由锌(Zn)、钛(Ti)、铜(Cu)、钒(V)、锰(Mn)、铁(Fe)和镍(Ni)组成的组中选择，碱金属可从由锂(Li)、钠(Na)和钾(K)组成的组中选择，碱土金属可从由镁(Mg)、钙(Ca)、锶(Sr)和钡(Ba)组成的组中选择。
作为形成第一外电极131和第二外电极132的方法的示例，第一外电极131和第二外电极132可通过将陶瓷主体110浸渍在包含导电金属的导电膏中之后烧结来形成，或者可通过丝网印刷法或凹版印刷法在陶瓷主体110的表面上印刷导电膏并烧结来形成。另外，可使用将导电膏涂覆到陶瓷主体110的表面或将通过干燥导电膏获得的干膜转印到陶瓷主体110上，之后将其烧结的方法，但不限于此。例如，可通过除以上方法之外的各种方法在陶瓷主体110上形成导电膏之后烧结导电膏。
在示例中，根据实施例的多层陶瓷电子组件100还可包括分别设置在第一外电极131和第二外电极132上的镀层。镀层可包括从由铜(Cu)、镍(Ni)、锡(Sn)、钯(Pd)、铂(Pt)、金(Au)、银(Ag)、钨(W)、钛(Ti)、铅(Pb)及它们的合金组成的组中选择的至少一种，但其材料不限于此。镀层可利用单层或多层形成，并且可通过溅射或电镀形成，但形成方法不限于此。
如上所述，根据示例性实施例，可改善多层陶瓷电子组件的防潮可靠性。
此外，可改善多层陶瓷电子组件的机械强度。
虽然本公开包括具体示例，但对本领域普通技术人员来说将易于理解的是，在不脱离权利要求及其等同方案的精神和范围的情况下，可在这些示例中做出形式上和细节上的各种变化。在此所描述的示例将仅被认为是描述性含义，而非出于限制的目的。在每个示例中的特征或方面的描述将被认为可适用于其他示例中的类似特征或方面。如果所描述的技术执行为具有不同的顺序，和/或如果以不同的方式组合描述的系统、架构、装置或者电路中的组件和/或用其他组件或者它们的等同组件替换或者补充描述的系统、架构、装置或者电路中的组件，则可获得适当的结果。因此，本公开的范围不由具体实施方式限定，而是由权利要求及其等同方案限定，并且权利要求及其等同方案的范围内的所有变型将被解释为包括在本公开中。

Claims (34)

1.一种多层陶瓷电子组件，包括：
陶瓷主体，包括介电层以及第一内电极和第二内电极，所述第一内电极和所述第二内电极设置为彼此面对，且所述介电层介于所述第一内电极与所述第二内电极之间；
第一外电极，连接到所述第一内电极；以及
第二外电极，连接到所述第二内电极，
其中，所述陶瓷主体包括电容形成部，所述电容形成部具有在第一方向上彼此相对的第一表面和第二表面、在第二方向上彼此相对的第三表面和第四表面以及在第三方向上彼此相对的第五表面和第六表面，在所述电容形成部中，所述第一内电极和所述第二内电极在所述第三方向上堆叠以形成电容，所述陶瓷主体还包括：第一边缘部，设置在所述电容形成部的所述第三表面和所述第五表面上；以及第二边缘部，设置在所述电容形成部的所述第四表面和所述第六表面上并且与所述第一边缘部区分开。
2.如权利要求1所述的多层陶瓷电子组件，其中，所述第一边缘部设置为与所述电容形成部的所述第三表面和所述第五表面接触，并且
所述第二边缘部设置为与所述电容形成部的所述第四表面和所述第六表面接触。
3.如权利要求1所述的多层陶瓷电子组件，其中，所述第一边缘部和所述第二边缘部分别具有单个结构。
4.如权利要求1所述的多层陶瓷电子组件，所述多层陶瓷电子组件包括第一界面和第二界面，所述第一界面和所述第二界面设置在所述第一边缘部和所述第二边缘部彼此接触的区域中。
5.如权利要求4所述的多层陶瓷电子组件，其中，所述第一界面设置在与所述电容形成部的所述第四表面相同的平面上，并且所述第二界面设置在与所述电容形成部的所述第三表面相同的平面上。
6.如权利要求1所述的多层陶瓷电子组件，其中，所述第一边缘部从所述电容形成部的所述第三表面连续地延伸到所述第五表面，以覆盖所述第三表面和所述第五表面彼此交汇的边缘，并且
所述第二边缘部从所述电容形成部的所述第四表面连续地延伸到所述第六表面，以覆盖所述第四表面和所述第六表面彼此交汇的边缘。
7.如权利要求1所述的多层陶瓷电子组件，其中，所述第一边缘部和所述第二边缘部中的每个在所述第二方向上的宽度的最大值大于所述电容形成部的所述第三表面和所述第四表面之间的垂直距离的最大值。
8.如权利要求1所述的多层陶瓷电子组件，其中，设置在所述电容形成部的所述第五表面上的所述第一边缘部的平均厚度b相对于设置在所述电容形成部的所述第三表面上的所述第一边缘部的平均厚度a的厚度偏差|a-b|/a小于或等于5％。
9.如权利要求1所述的多层陶瓷电子组件，其中，设置在所述电容形成部的所述第六表面上的所述第二边缘部的平均厚度d相对于设置在所述电容形成部的所述第四表面上的所述第二边缘部的平均厚度c的厚度偏差|c-d|/c小于或等于5％。
10.如权利要求1所述的多层陶瓷电子组件，其中，所述第一边缘部和所述第二边缘部具有不同的平均密度。
11.如权利要求1所述的多层陶瓷电子组件，其中，所述第一边缘部和所述第二边缘部中的每个包括介电晶粒，
其中，所述第一边缘部中的介电晶粒的平均粒径与所述第二边缘部中的介电晶粒的平均粒径不同。
12.如权利要求1所述的多层陶瓷电子组件，其中，所述第一边缘部和所述第二边缘部中的每个包括镁，
其中，所述第一边缘部中的镁含量和所述第二边缘部中的镁含量不同。
13.如权利要求1所述的多层陶瓷电子组件，其中，所述电容形成部的在所述第三方向上的最外介电层的平均密度与设置在所述电容形成部的所述第三表面上的所述第一边缘部的平均密度不同。
14.如权利要求1所述的多层陶瓷电子组件，其中，所述电容形成部的所述介电层和所述第一边缘部均包括介电晶粒，并且
所述电容形成部的在所述第三方向上的最外介电层的介电晶粒的平均粒径与设置在所述电容形成部的所述第三表面上的所述第一边缘部的介电晶粒的平均粒径不同。
15.如权利要求1所述的多层陶瓷电子组件，其中，所述第一边缘部设置为与所述电容形成部的所述第三表面和所述第五表面以及所述第二边缘部的在所述第二方向上的一个表面和在所述第三方向上的一个表面同时接触。
16.如权利要求1所述的多层陶瓷电子组件，其中，所述第一边缘部和/或所述第二边缘部的第二方向-第三方向截面具有L形状。
17.如权利要求1所述的多层陶瓷电子组件，其中，所述第一边缘部和/或所述第二边缘部的平均厚度在大于或等于10μm且小于或等于25μm的范围内。
18.一种多层陶瓷电子组件，包括：
陶瓷主体，包括介电层以及第一内电极和第二内电极，所述第一内电极和所述第二内电极设置为彼此面对，且所述介电层介于所述第一内电极与所述第二内电极之间；
第一外电极，连接到所述第一内电极；以及
第二外电极，连接到所述第二内电极，
其中，所述陶瓷主体包括电容形成部，所述电容形成部具有在第一方向上彼此相对的第一表面和第二表面、在第二方向上彼此相对的第三表面和第四表面以及在第三方向上彼此相对的第五表面和第六表面，在所述电容形成部中，所述第一内电极和所述第二内电极在所述第三方向上堆叠以形成电容，所述陶瓷主体还包括：第一边缘部，设置在所述第三表面和所述第五表面上；以及第二边缘部，设置在所述第四表面和所述第六表面上。
19.如权利要求18所述的多层陶瓷电子组件，其中，所述第一边缘部设置为与所述电容形成部的所述第三表面和所述第五表面接触，并且
所述第二边缘部设置为与所述电容形成部的所述第四表面和所述第六表面接触。
20.如权利要求19所述的多层陶瓷电子组件，其中，所述第一边缘部设置为同时与所述电容形成部的所述第三表面和所述第五表面接触，并且所述第一边缘部延伸至所述电容形成部的所述第一表面和所述第二表面，并且
所述第二边缘部设置为同时与所述电容形成部的所述第四表面和所述第六表面接触，并且所述第二边缘部延伸至所述电容形成部的所述第一表面和所述第二表面。
21.如权利要求19所述的多层陶瓷电子组件，其中，所述第一边缘部设置为与所述第二边缘部的在所述第二方向上的表面、所述第二边缘部的在所述第三方向上的表面以及所述电容形成部接触。
22.如权利要求19所述的多层陶瓷电子组件，其中，所述第一边缘部设置为与设置在所述电容形成部的所述第五表面上的所述第一内电极或所述第二内电极接触。
23.如权利要求19所述的多层陶瓷电子组件，其中，所述第二边缘部设置为与设置在所述电容形成部的所述第六表面上的所述第一内电极或所述第二内电极接触。
24.如权利要求19所述的多层陶瓷电子组件，其中，所述第一边缘部和/或所述第二边缘部的第二方向-第三方向截面具有L形状。
25.一种多层陶瓷电子组件，包括：
陶瓷主体，包括介电层以及第一内电极和第二内电极，所述第一内电极和所述第二内电极设置为彼此面对，且所述介电层介于所述第一内电极与所述第二内电极之间；
第一外电极，连接到所述第一内电极；以及
第二外电极，连接到所述第二内电极，
其中，所述陶瓷主体包括电容形成部，所述电容形成部具有在第一方向上彼此相对的第一表面和第二表面、在第二方向上彼此相对的第三表面和第四表面以及在第三方向上彼此相对的第五表面和第六表面，在所述电容形成部中，所述第一内电极和所述第二内电极在所述第三方向上堆叠以形成电容，
所述陶瓷主体包括还设置在所述第三表面、所述第四表面、所述第五表面和所述第六表面上的边缘部，并且
在第二方向-第三方向截面中，所述边缘部之间的界面仅设置在所述陶瓷主体的两个对角拐角处。
26.如权利要求25所述的多层陶瓷电子组件，其中，所述边缘部的设置在所述第三表面、所述第四表面、所述第五表面和所述第六表面中的一个表面上的一部分的平均厚度x相对于所述边缘部的设置在所述第三表面、所述第四表面、所述第五表面和所述第六表面中的另一表面上的一部分的平均厚度y的厚度偏差|y-x|/y小于或等于5％，并且
在第二方向-第三方向截面中，所述第三表面、所述第四表面、所述第五表面和所述第六表面中的所述一个表面和所述第三表面、所述第四表面、所述第五表面和所述第六表面中的所述另一表面提供所述陶瓷主体的四个拐角中的一个拐角，所述四个拐角包括所述两个对角拐角和另外两个对角拐角。
27.如权利要求25所述的多层陶瓷电子组件，其中，所述边缘部与所述电容形成部的介电材料区分开。
28.如权利要求25所述的多层陶瓷电子组件，所述多层陶瓷电子组件包括在所述电容形成部与所述边缘部之间的界面。
29.如权利要求25所述的多层陶瓷电子组件，其中，在所述第二方向-第三方向截面中，所述边缘部包括第一L形状边缘部和连接到所述第一L形状边缘部的第二L形状边缘部。
30.一种用于制造多层陶瓷电子组件的方法，所述方法包括：
形成电容形成部，所述电容形成部具有在第一方向上彼此相对的第一表面和第二表面、在第二方向上彼此相对的第三表面和第四表面以及在第三方向上彼此相对的第五表面和第六表面，所述电容形成部包括在所述第三方向上堆叠以形成电容的第一内电极和第二内电极；
在所述第三表面和所述第五表面上同时形成第一边缘部；
在所述第四表面和所述第六表面上同时形成第二边缘部；
形成连接到所述第一内电极的第一外电极；以及
形成连接到所述第二内电极的第二外电极。
31.如权利要求30所述的方法，其中，所述第一边缘部与所述第二边缘部之间具有界面，所述第一边缘部和所述第二边缘部分别具有单个结构。
32.如权利要求30所述的方法，其中，通过将陶瓷片转印到所述电容形成部上来形成所述第一边缘部和所述第二边缘部中的每个。
33.如权利要求30所述的方法，其中，形成在所述电容形成部的所述第五表面上的所述第一边缘部的平均厚度b相对于形成在所述电容形成部的所述第三表面上的所述第一边缘部的平均厚度a的厚度偏差|a-b|/a小于或等于5％。
34.如权利要求30所述的方法，其中，形成在所述电容形成部的所述第六表面上的所述第二边缘部的平均厚度d相对于形成在所述电容形成部的所述第四表面上的所述第二边缘部的平均厚度c的厚度偏差|c-d|/c小于或等于5％。
CN202110856486.9A 2020-12-07 2021-07-28 多层陶瓷电子组件及其制造方法 Pending CN114597067A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0169232 2020-12-07
KR1020200169232A KR20220080289A (ko) 2020-12-07 2020-12-07 적층 세라믹 전자부품

Publications (1)

Publication Number Publication Date
CN114597067A true CN114597067A (zh) 2022-06-07

Family

ID=81804234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110856486.9A Pending CN114597067A (zh) 2020-12-07 2021-07-28 多层陶瓷电子组件及其制造方法

Country Status (4)

Country Link
US (1) US11488777B2 (zh)
JP (1) JP2022090595A (zh)
KR (1) KR20220080289A (zh)
CN (1) CN114597067A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220080289A (ko) * 2020-12-07 2022-06-14 삼성전기주식회사 적층 세라믹 전자부품

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06349669A (ja) 1993-06-14 1994-12-22 Murata Mfg Co Ltd 積層コンデンサの製造方法
JPH09320887A (ja) 1996-06-03 1997-12-12 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ及びその製造方法
JP5271377B2 (ja) * 2011-04-18 2013-08-21 太陽誘電株式会社 積層セラミックコンデンサ
KR102145315B1 (ko) * 2015-01-06 2020-08-18 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP2016181597A (ja) * 2015-03-24 2016-10-13 太陽誘電株式会社 積層セラミックコンデンサ
KR101884392B1 (ko) * 2015-03-30 2018-08-02 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서
JP6632808B2 (ja) * 2015-03-30 2020-01-22 太陽誘電株式会社 積層セラミックコンデンサ
JP6370744B2 (ja) 2015-06-24 2018-08-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
KR102166128B1 (ko) * 2015-12-29 2020-10-15 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조방법
JP7444346B2 (ja) * 2017-12-07 2024-03-06 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層セラミックキャパシタ
JP7424740B2 (ja) * 2018-05-18 2024-01-30 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR102141217B1 (ko) * 2018-07-26 2020-08-04 삼성전기주식회사 적층 세라믹 커패시터
KR102620526B1 (ko) * 2018-08-14 2024-01-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
US11276526B2 (en) * 2018-08-29 2022-03-15 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
US11145463B2 (en) * 2018-09-05 2021-10-12 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
US11037733B2 (en) * 2018-10-11 2021-06-15 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor having dummy pattern
KR102262902B1 (ko) * 2019-08-23 2021-06-09 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20210081668A (ko) * 2019-12-24 2021-07-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP2022057916A (ja) * 2020-09-30 2022-04-11 株式会社村田製作所 積層セラミックコンデンサ
KR20220052164A (ko) * 2020-10-20 2022-04-27 삼성전기주식회사 적층형 전자 부품
KR20220063555A (ko) * 2020-11-10 2022-05-17 삼성전기주식회사 적층 세라믹 커패시터
KR20220080289A (ko) * 2020-12-07 2022-06-14 삼성전기주식회사 적층 세라믹 전자부품

Also Published As

Publication number Publication date
US20220181083A1 (en) 2022-06-09
KR20220080289A (ko) 2022-06-14
US11488777B2 (en) 2022-11-01
JP2022090595A (ja) 2022-06-17

Similar Documents

Publication Publication Date Title
CN110767454B (zh) 多层陶瓷电容器
CN212257191U (zh) 电容器组件
US11495408B2 (en) Multilayer ceramic electronic component including external electrode having surface roughness
US11495407B2 (en) Capacitor component
CN114464451A (zh) 多层陶瓷电容器
CN112151271B (zh) 多层陶瓷电子组件
CN114446660A (zh) 多层电容器
CN114388264A (zh) 多层电子组件
CN114664565A (zh) 多层陶瓷电子组件和用于安装其的板
CN114597067A (zh) 多层陶瓷电子组件及其制造方法
CN212570739U (zh) 多层陶瓷电子组件
US11908626B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
CN112908696A (zh) 多层电子组件
US20230290574A1 (en) Ceramic electronic component
US11996242B2 (en) Multilayer capacitor
EP4379762A1 (en) Multilayer electronic component (mlcc) improved interface with external electrodes
US11640874B2 (en) Multi-layered ceramic capacitor
US11791103B2 (en) Multilayer ceramic electronic component
US20240161976A1 (en) Multilayer electronic component
US11610740B2 (en) Multilayer ceramic electronic component
US20230207202A1 (en) Multilayer electronic component
JP6766515B2 (ja) セラミック電子部品および誘電体磁器組成物
CN118039358A (zh) 多层电子组件
JP2023079141A (ja) 積層セラミックキャパシタ
CN114823132A (zh) 多层电子组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination