CN116387031A - 多层电子组件 - Google Patents

多层电子组件 Download PDF

Info

Publication number
CN116387031A
CN116387031A CN202211552301.6A CN202211552301A CN116387031A CN 116387031 A CN116387031 A CN 116387031A CN 202211552301 A CN202211552301 A CN 202211552301A CN 116387031 A CN116387031 A CN 116387031A
Authority
CN
China
Prior art keywords
multilayer electronic
electronic assembly
insulating layer
electrode
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211552301.6A
Other languages
English (en)
Inventor
罗在永
任珍亨
金圣洙
韩昇勳
赵志弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN116387031A publication Critical patent/CN116387031A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/12—Protection against corrosion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本公开提供了一种多层电子组件。所述多层电子组件包括：主体，包括介电层以及第一内电极和第二内电极，并且主体包括第一表面至第六表面；第一外电极，包括第一连接部、第一带部和第三带部，第一连接部设置在第三表面上，第一带部从第一连接部延伸到第一表面上，第三带部从第一连接部延伸到第二表面上；第二外电极，包括第二连接部、第二带部和第四带部，第二连接部设置在第四表面上，第二带部从第二连接部延伸到第一表面上，第四带部从第二连接部延伸到第二表面上；绝缘层，包括含铝(Al)氧化物，设置在第一连接部和第二连接部上，并且覆盖第二表面以及第三带部和第四带部；以及第一镀层和第二镀层，分别设置在第一带部和第二带部上。

Description

多层电子组件
本申请要求于2021年12月31日在韩国知识产权局提交的第10-2021-0193641号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种多层电子组件。
背景技术
多层陶瓷电容器(MLCC，一种多层电子组件)可以是安装在诸如成像装置(诸如液晶显示器(LCD)或等离子体显示面板(PDP))、计算机、智能电话或移动电话的各种电子产品中的任意一种的印刷电路板上以用于在其中充电或从其放电的片式电容器。
因为MLCC体积小、容量高且容易安装，所以可将MLCC用作各种电子设备中的任意一种的组件。随着诸如计算机和移动装置的各种电子装置具有更小尺寸和更高的输出，对MLCC具有更小尺寸和更高电容的需求不断增加。
此外，近年来，随着在相关领域中对用于车辆的电气组件的关注的增加，还要求MCLL具有高可靠性以用于车辆或信息娱乐系统。
为了具有更小尺寸和更高电容，MLCC可能需要通过包括制造得更薄的内电极和介电层来增加堆叠数，并且通过使与形成电容无关的部分具有最小体积来增加实现电容所需的有效体积分数。
此外，可能需要最小化安装MLCC的空间，以便在板的有限区域中安装尽可能多的组件。
此外，具有更小尺寸和更高电容的MLCC可能具有制造得更薄的边缘，因此易受外部水分渗透或镀液渗透的影响，从而具有较低的可靠性。因此，需要一种用于保护MLCC免受外部水分渗透或镀液渗透的方法。
发明内容
本公开的一方面可提供一种具有改善的每单位体积电容的多层电子组件。
本公开的另一方面可提供一种具有更高可靠性的多层电子组件。
本公开的另一方面可提供一种可安装在最小空间中的多层电子组件。
然而，本公开不限于以上描述，并且在本公开的示例性实施例的描述中，可更容易地理解本公开。
根据本公开的一方面，一种多层电子组件可包括：主体，包括介电层以及第一内电极和第二内电极，所述第一内电极和所述第二内电极交替设置同时所述介电层介于所述第一内电极和所述第二内电极之间，并且所述主体包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并在第三方向上彼此相对的第五表面和第六表面；第一外电极，包括第一连接部、第一带部和第三带部，所述第一连接部设置在所述第三表面上，所述第一带部从所述第一连接部延伸到所述第一表面的一部分上，所述第三带部从所述第一连接部延伸到所述第二表面的一部分上；第二外电极，包括第二连接部、第二带部和第四带部，所述第二连接部设置在所述第四表面上，所述第二带部从所述第二连接部延伸到所述第一表面的一部分上，所述第四带部从所述第二连接部延伸到所述第二表面的一部分上；绝缘层，设置在所述第一连接部和所述第二连接部上，并且覆盖所述第二表面以及所述第三带部和所述第四带部；第一镀层，设置在所述第一带部上；以及第二镀层，设置在所述第二带部上。所述绝缘层可包括含铝(Al)氧化物。
根据本公开的另一方面，一种多层电子组件可包括：主体，包括介电层以及第一内电极和第二内电极，所述第一内电极和所述第二内电极交替设置同时所述介电层介于所述第一内电极和所述第二内电极之间，并且所述主体包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并在第三方向上彼此相对的第五表面和第六表面；第一外电极，包括第一连接部和第一带部，所述第一连接部设置在所述第三表面上，所述第一带部从所述第一连接部延伸到所述第一表面的一部分上；第二外电极，包括第二连接部和第二带部，所述第二连接部设置在所述第四表面上，所述第二带部从所述第二连接部延伸到所述第一表面的一部分上；绝缘层，设置在所述第二表面上，并且延伸到所述第一连接部和所述第二连接部；第一镀层，设置在所述第一带部上；以及第二镀层，设置在所述第二带部上。所述绝缘层可包括含铝(Al)氧化物。
根据本公开的又一方面，一种多层电子组件可包括：主体，包括介电层以及第一内电极和第二内电极，所述第一内电极和所述第二内电极交替设置同时所述介电层介于所述第一内电极和所述第二内电极之间，并且所述主体包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并在第三方向上彼此相对的第五表面和第六表面；第一外电极，包括第一连接部、第一带部和第一拐角部，所述第一连接部设置在所述第三表面上，所述第一带部从所述第一连接部延伸到所述第一表面的一部分上，所述第一拐角部从所述第一连接部延伸到将所述第二表面和所述第三表面彼此连接的拐角上；第二外电极，包括第二连接部、第二带部和第二拐角部，所述第二连接部设置在所述第四表面上，所述第二带部从所述第二连接部延伸到所述第一表面的一部分上，所述第二拐角部从所述第二连接部延伸到将所述第二表面和所述第四表面彼此连接的拐角上；绝缘层，设置在所述第一连接部和所述第二连接部上，并且覆盖所述第二表面以及所述第一拐角部和所述第二拐角部；第一镀层，设置在所述第一带部上；以及第二镀层，设置在所述第二带部上。B3≤G1且B4≤G2，其中，B3表示从所述第三表面的延长线到所述第一拐角部的端部测量的所述第一拐角部在所述第二方向上的平均尺寸，B4表示从所述第四表面的延长线到所述第二拐角部的端部测量的所述第二拐角部在所述第二方向上的平均尺寸，G1表示所述第三表面和所述第二内电极彼此间隔开的区域在所述第二方向上的平均尺寸，并且G2表示所述第四表面和所述第一内电极彼此间隔开的区域在所述第二方向上的平均尺寸。所述绝缘层可包括含铝(Al)氧化物。
根据本公开的又一方面，一种多层电子组件可包括：主体，包括介电层以及第一内电极和第二内电极，所述第一内电极和所述第二内电极交替设置同时所述介电层介于所述第一内电极和所述第二内电极之间，并且所述主体包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并在第三方向上彼此相对的第五表面和第六表面；第一外电极，包括第一连接电极和第一带电极，所述第一连接电极设置在所述第三表面上，所述第一带电极设置在所述第一表面上并且连接到所述第一连接电极；第二外电极，包括第二连接电极和第二带电极，所述第二连接电极设置在所述第四表面上，所述第二带电极设置在所述第一表面上并且连接到所述第二连接电极；第一绝缘层，设置在所述第一连接电极上；第二绝缘层，设置在所述第二连接电极上；第一镀层，设置在所述第一带电极上；以及第二镀层，设置在所述第二带电极上。所述第一绝缘层和所述第二绝缘层均可包括含铝(Al)氧化物。
附图说明
根据以下结合附图的具体实施方式，将更清楚地理解本公开的以上和其他方面、特征和优点，在附图中：
图1是示意性地示出根据本公开的示例性实施例的多层电子组件的立体图；
图2是示意性地示出图1的多层电子组件的主体的立体图；
图3是沿图1的线I-I'截取的截面图；
图4是示意性地示出图2的分解主体的分解立体图；
图5是示意性地示出其上安装有图1的多层电子组件的安装板的立体图；
图6是示意性地示出根据本公开的另一示例性实施例的多层电子组件的立体图；
图7是沿图6的线II-II'截取的截面图；
图8是示意性地示出根据本公开的另一示例性实施例的多层电子组件的立体图；
图9是沿图8的线III-III'截取的截面图；
图10是示意性地示出根据本公开的另一示例性实施例的多层电子组件的立体图；
图11是沿图10的线IV-IV'截取的截面图；
图12是示意性地示出根据本公开的另一示例性实施例的多层电子组件的立体图；
图13是沿图12的线V-V'截取的截面图；
图14是示意性地示出根据本公开的另一示例性实施例的多层电子组件的立体图；
图15是沿图14的线VI-VI'截取的截面图；
图16示出了图14的变型示例；
图17是示意性地示出根据本公开的另一示例性实施例的多层电子组件的立体图；
图18是沿图17的线VII-VII'截取的截面图；
图19是示意性地示出根据本公开的另一示例性实施例的多层电子组件的立体图；
图20是沿图19的线VIII-VIII'截取的截面图；
图21示出了图19的变型示例；
图22是示意性地示出根据本公开的另一示例性实施例的多层电子组件的立体图；
图23是沿图22的线IX-IX'截取的截面图；
图24示出了图22的变型示例；
图25是示意性地示出根据本公开的另一示例性实施例的多层电子组件的立体图；
图26是沿图25的线X-X'截取的截面图；
图27示出了图25的变型示例；
图28是示意性地示出根据本公开的另一示例性实施例的多层电子组件的立体图；
图29是沿图28的线XI-XI'截取的截面图；
图30示出了图28的变型示例；
图31是示意性地示出根据本公开的另一示例性实施例的多层电子组件的立体图；
图32是沿图31的线XII-XII'截取的截面图；
图33是示意性地示出根据本公开的另一示例性实施例的多层电子组件的立体图；
图34是沿图33的线XIII-XIII'截取的截面图；
图35示出了图33的变型示例；
图36是示意性地示出根据本公开的另一示例性实施例的多层电子组件的立体图；
图37是沿图36的线XIV-XIV'截取的截面图；以及
图38是图37的区域K1的放大图。
具体实施方式
在下文中，将参照附图详细描述本公开的示例性实施例。
这里使用的术语“示例性实施例”不是指相同的示例性实施例，并且被提供以强调与另一示例性实施例的特定特征不同的特定特征。然而，这里提供的示例性实施例可通过彼此整体地或部分地组合来实现。例如，除非其中提供了相反或矛盾的描述，否则在特定示例性实施例中描述的一个要素即使在另一示例性实施例中没有描述，也可被理解为与另一示例性实施例相关的描述。
在附图中，第一方向可表示厚度T方向，第二方向可表示长度L方向，并且第三方向可表示宽度W方向。
图1是示意性地示出根据本公开的示例性实施例的多层电子组件的立体图；图2是示意性地示出图1的多层电子组件的主体的立体图；图3是沿图1的线I-I'截取的截面图；图4是示意性地示出图2的分解主体的分解立体图；并且图5是示意性地示出其上安装有图1的多层电子组件的安装板的立体图。
在下文中，参照图1至图5描述根据本公开的示例性实施例的多层电子组件1000。
根据本公开的示例性实施例的多层电子组件1000可包括：主体110，包括介电层111以及第一内电极121和第二内电极122，第一内电极121和第二内电极122交替设置，同时介电层111介于第一内电极121和第二内电极122之间，并且主体110包括在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4、以及连接到第一表面1至第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6；第一外电极131，包括第一连接部131a、第一带部131b和第三带部131c，第一连接部131a设置在第三表面3上，第一带部131b从第一连接部131a延伸到第一表面1的一部分上，第三带部131c从第一连接部131a延伸到第二表面2的一部分上；第二外电极132，包括第二连接部132a、第二带部132b和第四带部132c，第二连接部132a设置在第四表面4上，第二带部132b从第二连接部132a延伸到第一表面1的一部分上，第四带部132c从第二连接部132a延伸到第二表面2的一部分上；绝缘层151，设置在第一连接部131a和第二连接部132a上，并且覆盖第二表面2以及第三带部131c和第四带部132c；第一镀层141，设置在第一带部131b上；以及第二镀层142，设置在第二带部132b上。绝缘层151可包括含铝(Al)氧化物。
主体110可包括彼此交替堆叠的介电层111与内电极121和122。
主体110不限于特定形状，并且可具有六面体形状或类似于六面体形状的形状(如图所示)。由于在烧结工艺中包括在主体110中的陶瓷粉末颗粒的收缩，主体110可不具有包括完美直线的六面体形状，主体110可具有大体上六面体形状。
主体110可具有在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4、以及连接到第一表面1和第二表面2、连接到第三表面3和第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6。
在示例性实施例中，主体110可具有将第一表面1和第三表面3彼此连接的1-3拐角、将第一表面1和第四表面4彼此连接的1-4拐角、将第二表面2和第三表面3彼此连接的2-3拐角、以及将第二表面2和第四表面4彼此连接的2-4拐角。1-3拐角和2-3拐角可随着更靠近第三表面3而朝向主体的在第一方向上的中央收缩，并且1-4拐角和2-4拐角可随着更靠近第四表面4而朝向主体的在第一方向上的中央收缩。
介电层111的未设置内电极121和122的边缘区域可在第一方向上彼此叠置，因此可能由于内电极121和122的厚度而发生台阶差。因此，基于第一表面和/或第二表面，将第一表面与第三表面和第四表面彼此连接的拐角和/或将第二表面与第三表面和第四表面彼此连接的拐角可朝向主体110的在第一方向上的中央收缩。可选地，由于主体在烧结工艺中的收缩现象，基于第一表面和/或第二表面，将第一表面1与第三表面3、第四表面4、第五表面5和第六表面6彼此连接的拐角和/或将第二表面2与第三表面3、第四表面4、第五表面5和第六表面6彼此连接的拐角可朝向主体110的在第一方向上的中央收缩。可选地，可执行单独的工艺以对主体110的将相应表面彼此连接的拐角倒圆，以便防止剥落缺陷(chippingdefect)等，并且将第一表面与第三表面至第六表面彼此连接的拐角和/或将第二表面与第三表面至第六表面彼此连接的拐角可因此各自具有圆化形状。
拐角可包括将第一表面1和第三表面3彼此连接的1-3拐角、将第一表面1和第四表面4彼此连接的1-4拐角、将第二表面2和第三表面3彼此连接的2-3拐角、以及将第二表面2和第四表面4彼此连接的2-4拐角。另外，拐角可包括将第一表面1和第五表面5彼此连接的1-5拐角、将第一表面1和第六表面6彼此连接的1-6拐角、将第二表面2和第五表面5彼此连接的2-5拐角、以及将第二表面2和第六表面6彼此连接的2-6拐角。主体110的第一表面1至第六表面6通常可以是平坦表面，并且非平坦区域可以是拐角。在下文中，每个表面的延长线可表示基于每个表面的平坦部分延伸的线。
这里，外电极131或132的设置在主体110的拐角上的区域可以是拐角部，外电极131或132的设置在主体110的第三表面或第四表面上的区域可以是连接部，并且外电极131或132的设置在主体110的第一表面或第二表面上的区域可以是带部。
此外，为了抑制由内电极121和122引起的台阶差，可将内电极彼此堆叠，然后执行切割以使内电极暴露于电容形成部Ac的在第三方向(即，宽度方向)上的两侧，并且可在电容形成部Ac的在第三方向(即，宽度方向)上的两侧上堆叠一个介电层或者两个或更多个介电层，以形成边缘部114和115。在这种情况下，将第一表面1与第五表面5或第六表面6彼此连接的拐角以及将第二表面2与第五表面5或第六表面6彼此连接的拐角可不收缩。
主体110中包括的多个介电层111可处于烧结状态，并且相邻的介电层111可彼此成为一体，使得在不使用扫描电子显微镜(SEM)的情况下它们之间的边界不容易区分。
根据本公开的示例性实施例，介电层111的原材料没有特别限制，只要通过原材料获得足够的电容即可。例如，介电层可使用诸如以下材料：钛酸钡基材料、铅复合钙钛矿基材料或钛酸锶基材料。钛酸钡基材料可包括钛酸钡(BaTiO3)基陶瓷粉末颗粒，并且钛酸钡(BaTiO3)基陶瓷粉末颗粒可以是例如BaTiO3或者其中钙(Ca)、锆(Zr)等部分溶解在BaTiO3中的(Ba1-xCax)TiO3(0<x<1)、Ba(Ti1-yCay)O3(0<y<1)、(Ba1-xCax)(Ti1-yZry)O3(0<x<1、0<y<1)或Ba(Ti1-yZry)O3(0<y<1)。
另外，基于本公开的目的，可通过将各种陶瓷添加剂、有机溶剂、粘合剂、分散剂等添加到诸如钛酸钡(BaTiO3)粉末颗粒的粉末颗粒中来制备介电层111的原材料。
此外，介电层111的平均厚度td可不需要特别限制。
然而，当介电层具有小于0.6μm的小厚度时，特别是当介电层具有0.35μm或更小的厚度时，多层电子组件通常可能具有较低的可靠性。
根据本公开的示例性实施例的多层电子组件可包括设置在外电极的连接部上的绝缘层和设置在外电极的带部上的镀层，以防止外部水分渗透、镀液渗透等，从而具有更高的可靠性，因此即使当介电层111具有0.35μm或更小的平均厚度时，也可确保优异的可靠性。
因此，当介电层111具有0.35μm或更小的平均厚度时，根据本公开的多层电子组件可表现出更显著改善的可靠性。
介电层111的平均厚度td可表示设置在第一内电极121和第二内电极122之间的介电层111的平均厚度。
可通过使用放大倍数为10000的扫描电子显微镜(SEM)扫描主体110的在长度-厚度(L-T)方向上的截面而获得的图像来测量介电层111的平均厚度。更详细地，可通过在扫描图像中的长度方向上等间隔的30个点处测量一个介电层的厚度来测量介电层的平均值。可在电容形成部Ac中指定等间隔的30个点。另外，当测量10个或更多个介电层的平均厚度时，能够获得进一步一般化的介电层的平均厚度。
主体110还可包括：电容形成部Ac，在电容形成部Ac中，第一内电极121和第二内电极122被设置为彼此相对同时介电层111介于第一内电极121和第二内电极122之间，以形成电容器的电容；以及覆盖部112和113，在第一方向上设置在电容形成部Ac的上表面和下表面上。
另外，电容形成部Ac可以是对形成电容器的电容有贡献的部分，并且通过将多个第一内电极121和多个第二内电极122重复地彼此堆叠同时使介电层111介于第一内电极121和第二内电极122之间来形成。
覆盖部112和113可包括在第一方向上设置在电容形成部Ac的上表面上的上覆盖部112和在第一方向上设置在电容形成部Ac的下表面上的下覆盖部113。
上覆盖部112和下覆盖部113可通过在厚度方向上分别在电容形成部Ac的上表面和下表面上堆叠一个介电层或者两个或更多个介电层来形成，并且可基本上用于防止由物理应力或化学应力引起的对内电极的损坏。
上覆盖部112和下覆盖部113不包括内电极，并且可包括与介电层111相同的材料。
也就是说，上覆盖部112和下覆盖部113可包括陶瓷材料(诸如钛酸钡(BaTiO3)基陶瓷材料)。
此外，覆盖部112或113的平均厚度可不需要特别限制。然而，为了使多层电子组件更容易具有更小尺寸和更高电容，覆盖部112或113的平均厚度tc可以是15μm或更小。另外，根据本公开的示例性实施例的多层电子组件可包括设置在外电极的连接部上的绝缘层和设置在外电极的带部上的镀层，以防止外部水分渗透、镀液渗透等，从而具有更高的可靠性，因此即使当覆盖部112或113具有15μm或更小的平均厚度时，也可确保优异的可靠性。
覆盖部112或113的平均厚度tc可表示覆盖部112或113在第一方向上的尺寸，并且可具有通过对在电容形成部Ac的上表面和下表面上的等间隔的5个点处测量的覆盖部112和113在第一方向上的尺寸求平均值而获得的值。
另外，边缘部114和115可各自设置在电容形成部Ac的在第三方向上的侧表面上。
边缘部114和115可包括设置在电容形成部Ac的在第三方向(即，宽度方向)上的一个侧表面上的第一边缘部114和设置在电容形成部Ac的在第三方向(即，宽度方向)上的另一侧表面上的第二边缘部115。也就是说，边缘部114和115可设置在电容形成部Ac的在第三方向(即，宽度方向)上的两个侧表面上。
如图2所示，基于主体110的在宽度-厚度(W-T)方向上切割的截面，边缘部114和115可表示第一内电极121和第二内电极122的端部与主体110的外表面之间的区域。
边缘部114和115可基本上用于防止由物理应力或化学应力引起的对内电极的损坏。
边缘部114和115可通过以下方式来形成：在通过在陶瓷生片上涂覆导电膏形成内电极时，在陶瓷生片的将要形成边缘部的部分上不涂覆导电膏。
可选地，为了抑制由于内电极121或122而发生的台阶差，可通过如下方式来形成边缘部114和115：将内电极彼此堆叠，然后执行切割以使内电极暴露于电容形成部Ac的在第三方向(即，宽度方向)上的两侧，然后在电容形成部Ac的在第三方向(即，宽度方向)上的两侧上堆叠一个介电层或者两个或更多个介电层。
此外，边缘部114或115的宽度可不需要特别限制。然而，为了使多层电子组件更容易具有更小尺寸和更高电容，边缘部114或115的平均宽度可以是15μm或更小。另外，根据本公开的示例性实施例的多层电子组件可包括设置在外电极的连接部上的绝缘层和设置在外电极的带部上的镀层，以防止外部水分渗透、镀液渗透等，从而具有更高的可靠性，因此即使当边缘部114或115具有15μm或更小的平均宽度时，也可确保优异的可靠性。
边缘部114或115的平均宽度可表示边缘部114或115在第三方向上的尺寸，并且可具有通过对在电容形成部Ac的侧表面上的等间隔的5个点处测量的边缘部114和115在第三方向上的尺寸求平均值而获得的值。
内电极121和122可在彼此交替堆叠的同时使介电层111介于它们之间。
内电极121和122可包括第一内电极121和第二内电极122。第一内电极121和第二内电极122可交替设置成彼此相对，同时使介电层111介于第一内电极121和第二内电极122之间，并且第一内电极121和第二内电极122可分别暴露于主体110的第三表面3和第四表面4。
参照图3，第一内电极121可与第四表面4间隔开并且通过第三表面3暴露，并且第二内电极122可与第三表面3间隔开并且通过第四表面4暴露。第一外电极131可设置在主体的第三表面3上以连接到第一内电极121，并且第二外电极132可设置在主体的第四表面4上以连接到第二内电极122。
也就是说，第一内电极121不连接到第二外电极132，而是连接到第一外电极131，并且第二内电极122不连接到第一外电极131，而是连接到第二外电极132。因此，第一内电极121可与第四表面4间隔开预定距离，并且第二内电极122可与第三表面3间隔开预定距离。
这里，第一内电极121和第二内电极122可通过介于它们之间的介电层111彼此电分离。
主体110可通过以下方式形成：彼此交替堆叠其上印刷有用于第一内电极121的导电膏的陶瓷生片和其上印刷有用于第二内电极122的导电膏的陶瓷生片，然后对所形成的堆叠体进行烧结。
用于形成内电极121和122的材料没有特别限制，并且可以是具有优异导电性的材料。例如，内电极121或122可包括镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)以及它们的合金中的至少一种。
此外，内电极121和122可通过在陶瓷生片上印刷用于内电极的导电膏来形成，该导电膏包括镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)以及它们的合金中的至少一种。印刷用于内电极的导电膏的方法可以是丝网印刷法、凹版印刷法等，并且本公开不限于此。
此外，内电极121或122的平均厚度te可不需要特别限制。
然而，当内电极具有小于0.6μm的小厚度时，特别是当内电极具有0.35μm或更小的厚度时，多层电子组件通常可能具有较低的可靠性。
根据本公开的示例性实施例的多层电子组件可包括设置在外电极的连接部上的绝缘层以及设置在外电极的带部上的镀层，以防止外部水分渗透、镀液渗透等，从而具有更高的可靠性，因此即使当内电极121或122具有0.35μm或更小的平均厚度时，也可确保优异的可靠性。
因此，当内电极121或122具有0.35μm或更小的平均厚度时，根据本公开的多层电子组件可具有更显著改善的可靠性，因此可更容易地具有更小尺寸和更高电容。
内电极121或122的平均厚度te可表示内电极121或122的平均厚度。
可通过使用放大倍数为10000的扫描电子显微镜(SEM)扫描主体110的在长度-厚度(L-T)方向上的截面而获得的图像来测量内电极121或122的平均厚度。更详细地，可通过在扫描图像中的长度方向上等间隔的30个点处测量一个内电极的厚度来测量内电极的平均值。可在电容形成部Ac中指定等间隔的30个点。此外，当测量10个或更多个内电极的平均厚度时，能够获得进一步一般化的内电极的平均厚度。
外电极131和132可分别设置在主体110的第三表面3和第四表面4上。外电极131和132可包括分别设置在主体110的第三表面3和第四表面4上并且分别连接到第一内电极121和第二内电极122的第一外电极131和第二外电极132。
外电极131和132可包括：第一外电极131，包括第一连接部131a和第一带部131b，第一连接部131a设置在第三表面3上，第一带部131b从第一连接部131a延伸到第一表面1的一部分上；以及第二外电极132，包括第二连接部132a和第二带部132b，第二连接部132a设置在第四表面4上，第二带部132b从第二连接部132a延伸到第一表面1的一部分上。第一连接部131a可在第三表面3上连接到第一内电极121，并且第二连接部132a可在第四表面4上连接到第二内电极122。
另外，第一外电极131可包括第三带部131c，第三带部131c从第一连接部131a延伸到第二表面2的一部分，并且第二外电极132可包括第四带部132c，第四带部132c从第二连接部132a延伸到第二表面2的一部分。此外，第一外电极131可包括第一侧带部，第一侧带部从第一连接部131a延伸到第五表面5的一部分和第六表面6的一部分，并且第二外电极132可包括第二侧带部，第二侧带部从第二连接部132a延伸到第五表面5的一部分和第六表面6的一部分。
第一外电极131和第二外电极132可不设置在第二表面2上，或者可不设置在第五表面5和第六表面6上。当第一外电极131和第二外电极132不设置在第二表面2上时，第一外电极131和第二外电极132可设置在主体110的第二表面2的延长线下方。另外，第一连接部131a和第二连接部132a可与第五表面5和第六表面6间隔开，并且第一连接部131a和第二连接部132a可与第二表面2间隔开。另外，第一带部131b和第二带部132b也可与第五表面5和第六表面6间隔开。
此外，附图示出了当第一外电极131和第二外电极132包括第三带部131c和第四带部132c时，绝缘层设置在第三带部131c和第四带部132c上。然而，本公开不限于此，并且也可在第三带部131c和第四带部132c上设置镀层，以使多层电子组件更容易地安装在板上。另外，第一外电极131和第二外电极132可分别包括第三带部131c和第四带部132c，并且可不包括侧带部。在这种情况下，第一连接部131a和第二连接部132a以及第一带部131b、第二带部132b、第三带部131c和第四带部132c可与第五表面5和第六表面6间隔开。
本示例性实施例描述了多层电子组件1000包括两个外电极131和132。但是，外电极131和132的数量、形状等可取决于内电极121和122的形状或其他目的。
此外，外电极131和132可利用具有导电性的任意材料(诸如金属)制成，可使用考虑到电特性、结构稳定性等而确定的特定材料，并且可具有多层结构。
外电极131和132可以是包括导电金属和玻璃的烧制电极或者包括导电金属和树脂的树脂基电极。
此外，外电极131和132可通过在主体上顺序形成烧制电极和树脂基电极来制成。此外，外电极131和132可通过将包括导电金属的片材转印到主体或通过将包括导电金属的片材转印到烧制电极来形成。
外电极131和132中包括的导电金属可使用具有优异导电性的金属材料，并且没有特别限制。例如，导电金属可以是铜(Cu)、镍(Ni)、钯(Pd)、银(Ag)、锡(Sn)、铬(Cr)以及它们的合金中的至少一种。外电极131或132可包括镍(Ni)和镍(Ni)合金中的至少一种，从而进一步改善外电极131或132与包括镍(Ni)的内电极121和122的连接性。
绝缘层151可设置在第一连接部131a和第二连接部132a上。
第一连接部131a和第二连接部132a可以是直接连接到内电极121和122的部分，因此第一连接部131a和第二连接部132a是在镀覆工艺中镀液渗透的路径或在实际使用多层电子组件时水分渗透的路径。在本公开中，绝缘层151可设置在连接部131a和132a上，从而防止外部水分渗透或镀液渗透。
绝缘层151可与第一镀层141和第二镀层142接触。这里，绝缘层151可与第一镀层141和第二镀层142接触以部分地覆盖第一镀层141和第二镀层142的端部，或者第一镀层141和第二镀层142可与绝缘层151接触以部分地覆盖绝缘层151的端部。
绝缘层151可设置在第一连接部131a和第二连接部132a上，并且可覆盖第二表面2以及第三带部131c和第四带部132c。这里，绝缘层151可覆盖第二表面2的未设置第三带部131c和第四带部132c的区域以及第三带部131c和第四带部132c。因此，绝缘层151可覆盖第三带部131c和第四带部132c的端部与主体110彼此接触的区域，以防止水分渗透，从而进一步改善多层电子组件的防潮可靠性。
绝缘层151可设置在第二表面上并延伸到第一连接部131a和第二连接部132a。另外，当外电极131和132均不设置在第二表面2上时，绝缘层151可覆盖整个第二表面2。此外，绝缘层151不必须设置在第二表面2上，即绝缘层151可不设置在局部第二表面2或整个第二表面2上，并且绝缘层151可分成两个绝缘层，且两个绝缘层分别设置在第一连接部131a和第二连接部132a上。绝缘层151在不设置在整个第二表面2上时可设置在第二表面2的延长线下方。另外，绝缘层151即使在不设置在第二表面2上时也可设置在第一连接部131a和第二连接部132a上并且延伸到第五表面5和第六表面6上以成为一个绝缘层。
此外，绝缘层151可覆盖第一侧带部和第二侧带部以及局部第五表面5和局部第六表面6。这里，第五表面5和第六表面6的未被绝缘层151覆盖的部分可暴露在外部。
另外，绝缘层151可覆盖第一侧带部和第二侧带部以及整个第五表面5和整个第六表面6。在这种情况下，第五表面和第六表面均可不暴露在外部以改善防潮可靠性，并且连接部131a和132a均可不直接暴露在外部以改善多层电子组件1000的可靠性。更详细地，绝缘层151可覆盖第一侧带部和第二侧带部两者，并且覆盖第五表面5和第六表面6的除了形成第一侧带部和第二侧带部的区域之外的所有区域。
绝缘层151可用于防止镀层141和142形成在外电极131和132的其上设置有绝缘层151的部分上，并且改善密封特性以使外部水分、镀液等的渗透最小化。
绝缘层151可包括含铝(Al)氧化物。
常规地，绝缘层通常可使用玻璃基材料。然而，由于玻璃基材料的特性，当烧制时，绝缘层可能严重团聚，因此难以获得均匀的膜，并且在绝缘层的烧制工艺中所需的热量也可能在主体中引起应力，从而导致绝缘层的开裂或脱层。此外，当使用包括玻璃基材料的绝缘层时，使用在烧制外电极之后烧制包括玻璃基材料的绝缘层的方法。然而，在绝缘层的烧制工艺中，外电极的金属材料可能扩散到内电极中，并引起绝缘层的辐射开裂。此外，玻璃基材料通常可能是脆性的，因此即使受到小的冲击也会破裂。
本公开提出了使用含铝(Al)氧化物代替玻璃基材料的绝缘层，以解决玻璃基绝缘层的这种问题。与玻璃基材料相比，含铝(Al)氧化物不仅可具有绝缘特性，而且可具有优异的抗冲击性。
另外，当使用含铝(Al)氧化物制成绝缘层151时，绝缘层151可具有比使用玻璃基材料时更均匀和致密的膜，从而有效地改善防潮可靠性。
另外，当使用含铝(Al)氧化物制成绝缘层151时，绝缘层151可比使用其他无机材料时具有更有效地改善的硬度、强度、耐磨性和防潮可靠性，并且对诸如镀液的酸溶液具有优异耐腐蚀性。
形成绝缘层151的方法可无需特别限制。
例如，可在主体110上形成外电极131和132，然后可使用原子层沉积(ALD)法形成利用含铝(Al)氧化物制成的绝缘层151。也就是说，可通过原子层沉积法形成绝缘层151，因此可更容易地使绝缘层151致密且均匀，并且也可容易地调整绝缘层151的厚度。另外，可在约60℃至约200℃的温度范围内执行原子层沉积法，不限于此，并且可使用溶胶-凝胶涂覆方法、粉末涂覆方法等中的任意一种形成绝缘层151，只要使绝缘层151致密且均匀即可。
绝缘层151中包括的含铝(Al)氧化物的类型没有特别限制，并且可以是例如氧化铝(Al2O3)。
含铝(Al)氧化物(诸如氧化铝(Al2O3))可具有比一般金属或陶瓷材料更高的物理稳定性、化学稳定性、机械稳定性和热稳定性。
此外，当通过烧制方法形成包括氧化铝(Al2O3)的绝缘层151时，根据氧化铝(Al2O3)的纯度、粉末颗粒的分散程度和粘合剂的类型，当绝缘层151收缩时可能发生异常晶粒生长。因此，根据示例性实施例，可通过原子层沉积法形成本公开的包括含铝(Al)氧化物的绝缘层151，从而从根本上防止以上问题(即，含铝(Al)氧化物的异常晶粒生长)。
另外，当通过烧制法(而不是原子层沉积法)形成绝缘层151时，包括铝(Al)的绝缘层151还可包括含镁(Mg)氧化物，因此具有致密且均匀的微结构。
因此，示例性实施例中的绝缘层151可通过进一步包括含镁(Mg)氧化物而具有改善的强度和均匀性，以使多层电子组件1000具有改善的防潮可靠性和对镀液的耐腐蚀性，并且进一步抑制开裂的发生和蔓延。
在示例性实施例中的绝缘层151中，铝(Al)元素的摩尔数与除氧之外的元素的总摩尔数的比值可以是0.95或更大。也就是说，除了被检测为杂质的元素之外，绝缘层151可主要利用含铝(Al)氧化物制成。这里，含铝(Al)氧化物可以是氧化铝(Al2O3)。因此，能够进一步抑制由于热收缩而发生的开裂、由于金属扩散而发生的辐射开裂等，并进一步改善防潮可靠性、对镀液的耐腐蚀性等。
这里，可根据使用扫描电子显微镜-能量色散X射线光谱仪(SEM-EDS)观察的图像来计算绝缘层151的成分。详细地，能够执行以下操作：在将多层电子组件抛光到宽度方向(即，第三方向)上的中央位置以暴露多层电子组件的在长度方向和厚度方向上的截面(即，L-T截面)之后，在绝缘层在厚度方向上被分成5个相等部分中的区域之中的中央区域中通过使用EDS来测量绝缘层中包括的每种元素的摩尔数，并计算铝(Al)元素的摩尔数与除氧之外的元素的总摩尔数的比值。
在示例性实施例中，绝缘层151可与第一外电极131和第二外电极132直接接触，并且第一外电极131和第二外电极132均可包括导电金属和树脂。因此，镀层141和142均可不设置在第一外电极131和第二外电极132的外表面上的设置有绝缘层151的区域中，从而有效地抑制镀液对外电极的侵蚀。
这里，第一镀层141可覆盖绝缘层151的设置在第一外电极131上的端部，并且第二镀层142可覆盖绝缘层151的设置在第二外电极132上的端部。能够在外电极131和132上形成镀层141和142之前首先形成绝缘层151，从而在形成镀层的工艺中更可靠地抑制镀液渗透。由于在镀层之前形成绝缘层，因此镀层141和142可覆盖绝缘层151的端部。
当绝缘层151具有小于50nm的平均厚度t2时，绝缘层151可能无法完全抑制由于热收缩而发生的开裂、由于金属扩散而发生的辐射开裂等，并且可能无法充分改善防潮可靠性。
当绝缘层151具有小于600nm的平均厚度t2时，绝缘层151可能被镀液损坏。
因此，在示例性实施例中，具有50nm或更大的平均厚度t2的绝缘层151可完全抑制发生辐射开裂等，并充分改善防潮可靠性。具有600nm或更大的平均厚度t2的绝缘层151可确保对镀液的优异耐腐蚀性，并且具有800nm或更大的平均厚度t2的绝缘层151可确保对镀液的显著耐腐蚀性。
绝缘层151的平均厚度t2的上限没有特别限制。然而，当绝缘层具有大于1000nm的平均厚度t2时，可能导致在工艺中消耗过多的成本，并且难以使多层电子组件更小地制成。
因此，绝缘层151可具有1000nm或更小的平均厚度t2。
这里，绝缘层151的平均厚度t2可具有通过如下方式获得的值：基于第一连接部131a和第二连接部132a在第一方向上的中央点，在彼此间隔开5μm的两个点和彼此间隔开10μm的两个点处测量绝缘层的厚度值并求平均值。
此外，如图3所示，绝缘层151可具有与第一镀层141或第二镀层142的平均厚度t1基本相同的平均厚度t2。
下面的表1示出了基于使用原子层沉积法形成的包括氧化铝(Al2O3)的绝缘层151的平均厚度对防潮可靠性的评估。
详细地，对于每个测试编号，通过使用原子层沉积法将氧化铝(Al2O3)涂覆在聚酰亚胺(PI)膜上以形成具有不同的平均厚度的绝缘层，然后在100％的相对湿度和37.8℃的温度下测量绝缘层的水分渗透率。
对在PI膜上形成的包括氧化铝(Al2O3)的绝缘层进行防潮可靠性的评估，并且也可将相同的评估应用于根据本公开的发明示例的多层电子组件的绝缘层151。
[表1]
测试编号 包括Al2O3的绝缘层的平均厚度(nm) 水分渗透率(mg/[m2·天])
1* 20 836
2 50 0
3 100 0
*：比较示例
测试编号1是包括氧化铝(Al2O3)的绝缘层151具有小于50nm的平均厚度的情况，可确认，在该情况下，不能充分抑制水分渗透。
测试编号2和测试编号3是包括氧化铝(Al2O3)的绝缘层151具有50nm或更大的平均厚度且水分渗透率为零(0)mg/[m2·天]的情况，可确认，在该情况下，显著地抑制水分渗透。
因此，根据示例性实施例的多层电子组件1000的绝缘层151可具有50nm或更大的平均厚度t2，从而防止水分渗透并因此确保优异的防潮可靠性。
下面的表2示出了基于使用原子层沉积法形成的包括氧化铝(Al2O3)的绝缘层151的平均厚度对镀液的耐腐蚀性的评估。
详细地，通过使用原子层沉积法将氧化铝(Al2O3)涂覆在主体和外电极的整个表面上，然后进行镀覆。然后，当使用光学显微镜观察主体在宽度-厚度方向上的截面时，绝缘层被损坏且损坏部分被镀覆的情况被评估为NG，并且绝缘层没有损坏且绝缘层中没有被镀覆的损坏部分的情况被评估为OK，然后确定NG数/总数。
通过为具有不同厚度的每个测试编号制备20个样品来进行耐腐蚀性的评估，并且将氧化铝(Al2O3)涂覆在主体和外电极的整个表面上，然后进行评估。然而，也可将相同的评估应用于根据本公开的各种发明示例的多层电子组件的绝缘层151。
[表2]
测试编号 绝缘层的平均厚度(nm) 对镀液的耐腐蚀性的评估(NG数/总数)
1* 400 16/20
2 600 1/20
3 800 0/20
4 1000 0/20
*比较示例
测试编号1是绝缘层具有400nm的平均厚度的情况，可确认，在该情况下，对镀液的耐腐蚀性不足。
测试编号2是绝缘层具有600nm的平均厚度的情况，可确认，在该情况下，对镀液具有优异耐腐蚀性。
测试编号3和测试编号4是绝缘层具有800nm的平均厚度的情况，可确认，在该情况下，对镀液具有显著耐腐蚀性。
因此，根据示例性实施例的多层电子组件1000的绝缘层151可具有600nm或更大的平均厚度t2，从而确保对镀液的优异耐腐蚀性。具有800nm或更大的平均厚度t2的绝缘层151可确保对镀液的显著耐腐蚀性。
第一镀层141和第二镀层142可分别设置在第一带部131b和第二带部132b上。镀层141和142可使多层电子组件更容易地安装在板上，镀层141和142可设置在带部131b和132b上，以使安装多层电子组件的空间最小化，并且使镀液向内电极的渗透最小化，从而改善多层电子组件的可靠性。第一镀层141和第二镀层142的一端可与第一表面接触，并且第一镀层141和第二镀层142的另一端可与绝缘层151接触。
镀层141或142不限于特定类型，可包括铜(Cu)、镍(Ni)、锡(Sn)、银(Ag)、金(Au)、钯(Pd)以及它们的合金中的至少一种，或者可包括多个层。
作为镀层141或142的更具体的示例，镀层141或142可以是例如镍(Ni)镀层或锡(Sn)镀层，并且可具有顺序地形成在第一带部131b或第二带部132b上的Ni镀层和Sn镀层。
在示例性实施例中，第一镀层141和第二镀层142可分别延伸以部分地覆盖第一连接部131a和第二连接部132a。当H1表示从第一表面1到第一内电极121和第二内电极122中设置为最靠近第一表面1的内电极测量的在第一方向上的平均尺寸，并且H2表示从第一表面1的延长线到第一镀层141的设置在第一连接部131a上的端部和第二镀层142的设置在第二连接部132a上的端部测量的在第一方向上的平均尺寸时，H1≥H2。因此，能够在镀覆工艺中抑制镀液渗透到内电极中，从而使多层电子组件具有改善的可靠性。
H1和H2可以是各自通过对在主体110的在第三方向上等间隔的5个点处沿第一方向和第二方向切割的截面(即，L-T截面)中测量的值求平均值而获得的值。H1可表示在每个截面中设置为最靠近第一表面1的内电极连接到外电极的点处测量的值的平均值，H2可表示基于镀层的与连接部接触的端部测量的值的平均值，并且用作测量H1和H2时的基准的第一表面1的延长线E1可相同。
在示例性实施例中，第一镀层141可覆盖绝缘层151的设置在第一外电极131上的端部，并且第二镀层142可覆盖绝缘层151的设置在第二外电极132上的端部。因此，能够增强绝缘层151和镀层141或142的结合力，从而改善多层电子组件1000的可靠性。
可选地，绝缘层151可覆盖第一镀层141的设置在第一连接部131a上的端部，并且绝缘层151可覆盖第二镀层142的设置在第二连接部132a上的端部。因此，能够增强绝缘层151和镀层141或142的结合力，从而改善多层电子组件1000的可靠性。
在示例性实施例中，当L表示主体110在第二方向上的平均尺寸，B1表示从第三表面的延长线E3到第一带部131b的端部测量的第一带部131b在第二方向上的平均尺寸，并且B2表示从第四表面的延长线E4到第二带部132b的端部测量的第二带部132b在第二方向上的平均尺寸时，0.2≤B1/L≤0.4且0.2≤B2/L≤0.4。
当B1/L和B2/L小于0.2时，可能难以确保足够的粘合力。另一方面，当B1/L和B2/L大于0.4时，在高压电流下可能在第一带部131b和第二带部132b之间产生漏电流，并且第一带部131b和第二带部132b可能由于镀覆工艺期间的镀覆扩散等而彼此电连接。
B1、B2和L可以是各自通过对在多层电子组件1000的在第三方向上等间隔的5个点处沿第一方向和第二方向切割的截面(即，L-T截面)中测量的值求平均值而获得的值。
参照示出了其上安装有多层电子组件1000的安装板1100的图5，多层电子组件1000的镀层141和142可通过设置在板180上的电极焊盘181和182以及焊料191和192结合到板180。
此外，当内电极121和122在第一方向上彼此堆叠时，多层电子组件1000可水平地安装在板180上，使得内电极121和122平行于多层电子组件的安装表面。然而，本公开不限于水平安装，并且当内电极121和122在第三方向上彼此堆叠时，多层电子组件可垂直地安装在板上，使得内电极121和122垂直于多层电子组件的安装表面。
多层电子组件1000可不需要限于特定尺寸。
然而，为了使多层电子组件具有较小的尺寸并同时具有较高的电容，需要通过使介电层和内电极各自具有较小的厚度来增加堆叠的层数。因此，根据本公开，尺寸为1005(即，长度×宽度为1.0mm×0.5mm)或更小的多层电子组件1000可具有更显著改善的可靠性和每单位体积的电容。
因此，考虑到制造误差、外电极的尺寸等，当具有1.1mm或更小的长度和0.55mm或更小的宽度时，根据本公开，多层电子组件1000可具有更显著改善的可靠性。这里，多层电子组件1000的长度可表示多层电子组件1000在第二方向上的最大尺寸，并且多层电子组件1000的宽度可表示多层电子组件1000在第三方向上的最大尺寸。
图6是示意性地示出根据本公开的另一示例性实施例的多层电子组件1001的立体图；并且图7是沿图6的线II-II'截取的截面图。
参照图6和图7，根据本公开的另一示例性实施例的多层电子组件1001可具有各自设置在第一表面1的延长线E1下方的第一镀层141-1和第二镀层142-1。因此，能够在将多层电子组件安装在板上时使焊料的高度最小化，并且能够使安装多层电子组件的空间最小化。
另外，绝缘层151-1可延伸到第一表面的延长线E1下方以与第一镀层141-1和第二镀层142-1接触。
图8是示意性地示出根据本公开的另一示例性实施例的多层电子组件1002的立体图；并且图9是沿图8的线III-III'截取的截面图。
参照图8和图9，根据本公开的另一示例性实施例的多层电子组件1002还可包括附加绝缘层161，附加绝缘层161设置在第一表面1上并且设置在第一带部131b和第二带部132b之间。因此，能够防止在高压电流下可能在第一带部131b和第二带部132b之间产生的漏电流等。
附加绝缘层161可不需要限于特定类型。例如，附加绝缘层161可像绝缘层151那样包括含铝(Al)氧化物。然而，不需要将附加绝缘层161和绝缘层151限制为相同的材料，并且附加绝缘层161和绝缘层151可利用彼此不同的材料制成。例如，附加绝缘层161可包括从环氧树脂、丙烯酸树脂、乙基纤维素等中选择的一种或更多种，或者可包括玻璃。
图10是示意性地示出根据本公开的另一示例性实施例的多层电子组件1003的立体图；并且图11是沿图10的线IV-IV'截取的截面图。
参照图10和图11，在根据另一示例性实施例的多层电子组件1003中，当H1表示从第一表面1到第一内电极121和第二内电极122中设置为最靠近第一表面1的内电极测量的在第一方向上的平均尺寸，并且H2表示从第一表面1的延长线到第一镀层141-3的设置在第一连接部131a上的端部和第二镀层142-3的设置在第二连接部132a上的端部测量的在第一方向上的平均尺寸时，H1<H2。因此，当将多层电子组件安装在板上时，能够通过增加多层电子组件与焊料接触的面积来改善粘合力。
当T表示主体110在第一方向上的平均尺寸时，H2<T/2。也就是说，H1<H2<T/2。原因在于，当H2为T/2或更大时，通过绝缘层改善的防潮可靠性可能降低。
H1、H2和T可以是通过对在多层电子组件1003的在第三方向上等间隔的5个点处沿第一方向和第二方向切割的截面(即，L-T截面)中测量的值求平均值而获得的值。H1可表示在每个截面中设置为最靠近第一表面1的内电极连接到外电极的点处测量的值的平均值，H2可表示基于镀层的与连接部接触的端部测量的值的平均值，并且在测量H1和H2时用作基准的第一表面的延长线E1可相同。另外，T可以是在每个截面中测量主体110在第一方向上的最大尺寸之后获得的平均值。
图12是示意性地示出根据本公开的另一示例性实施例的多层电子组件1004的立体图；并且图13是沿图12的线V-V'截取的截面图。
参照图12和图13，在根据本公开的另一示例性实施例的多层电子组件1004中，第一带部131b-4的平均长度B1可长于第三带部131c-4的平均长度B3，并且第二带部132b-4的平均长度B2可长于第四带部132c-4的平均长度B4。因此，当将多层电子组件安装在板上时，能够通过增加多层电子组件与焊料接触的面积来改善粘合力。
更详细地，当B1表示从第三表面3的延长线E3到第一带部131b-4的端部测量的第一带部131b-4在第二方向上的平均尺寸，B2表示从第四表面4的延长线E4到第二带部132b-4的端部测量的第二带部132b-4在第二方向上的平均尺寸，B3表示从第三表面3的延长线E3到第三带部131c-4的端部测量的第三带部131c-4在第二方向上的平均尺寸，并且B4表示从第四表面4的延长线E4到第四带部132c-4的端部测量的第四带部132c-4在第二方向上的平均尺寸时，B3<B1且B4<B2。
这里，当L表示主体110在第二方向上的平均尺寸时，0.2≤B1/L≤0.4且0.2≤B2/L≤0.4。
B1、B2、B3、B4和L可以是各自通过对在多层电子组件1004在第三方向上等间隔的5个点处沿第一方向和第二方向切割的截面(即，L-T截面)中测量的值求平均值而获得的值。
另外，第一外电极131-4可包括第一侧带部，第一侧带部从第一连接部131a-4延伸到第五表面5的一部分和第六表面6的一部分，并且第二外电极132-4可包括第二侧带部，第二侧带部从第二连接部132a-4延伸到第五表面5的一部分和第六表面6的一部分。这里，第一侧带部或第二侧带部可具有随着更靠近第一表面1而在第二方向上逐渐增加的尺寸。也就是说，第一侧带部和第二侧带部可具有渐缩形状或梯形形状。
此外，当B3表示从第三表面3的延长线E3到第三带部131c-4的端部测量的第三带部131c-4在第二方向上的平均尺寸，B4表示从第四表面4的延长线E4到第四带部132c-4的端部测量的第四带部132c-4在第二方向上的平均尺寸，G1表示第三表面3和第二内电极122彼此间隔开的区域在第二方向上的平均尺寸，并且G2表示第四表面4和第一内电极121彼此间隔开的区域在第二方向上的平均尺寸时，B3≤G1且B4≤G2。因此，能够使外电极的体积最小化，从而增加多层电子组件1004的每单位体积的电容。
在从主体在第三方向上的中央沿第一方向和第二方向切割的截面中，G1可表示通过对从位于主体在第一方向上的中央的任意5个第二内电极的端部到第三表面测量的在第二方向上的尺寸求平均值而获得的值，并且G2可表示通过对从位于主体在第一方向上的中央的任意5个第一内电极的端部到第四表面测量的在第二方向上的尺寸求平均值而获得的值。
此外，G1和G2可表示各自从主体110的在第三方向上等间隔的5个点处沿第一方向和第二方向切割的截面(即，L-T截面)中获得的值，并且G1和G2可各自通过求平均值来进一步一般化。
然而，不意在将本公开限制于B3≤G1且B4≤G2，并且也可包括B3≥G1且B4≥G2的情况作为本公开的另一示例性实施例。因此，在另一示例性实施例中，当B3表示从第三表面3的延长线E3到第三带部的端部测量的第三带部在第二方向上的平均尺寸，B4表示从第四表面4的延长线E4到第四带部的端部测量的第四带部在第二方向上的平均尺寸，G1表示第三表面和第二内电极彼此间隔开的区域在第二方向上的平均尺寸，并且G2表示第四表面和第一内电极彼此间隔开的区域在第二方向上的平均尺寸时，B3≥G1且B4≥G2。
在另一示例性实施例中，当B1表示从第三表面的延长线E3到第一带部的端部测量的第一带部在第二方向上的平均尺寸，并且B2表示从第四表面的延长线E4到第二带部的端部测量的第二带部在第二方向上的平均尺寸时，B1≥G1且B2≥G2。因此，能够改善多层电子组件1004与板180的粘合力。
图14是示意性地示出根据本公开的另一示例性实施例的多层电子组件1005的立体图；并且图15是沿图14的线VI-VI'截取的截面图。
参照图14和图15，根据本公开的另一示例性实施例的多层电子组件1005的第一外电极131-5和第二外电极132-5可不设置在第二表面上，并且可设置在第三表面、第四表面和第一表面上以各自具有L形。也就是说，第一外电极131-5和第二外电极132-5可设置在第二表面的延长线下方。
第一外电极131-5可包括第一连接部131a-5和第一带部131b-5，第一连接部131a-5设置在第三表面3上，第一带部131b-5从第一连接部131a-5延伸到第一表面1的一部分，并且第二外电极132-5可包括第二连接部132a-5和第二带部132b-5，第二连接部132a-5设置在第四表面4上，第二带部132b-5从第二连接部132a-5延伸到第一表面1的一部分。外电极131-5和132-5可不设置在第二表面2上，并且绝缘层151-5可覆盖整个第二表面2。因此，能够使外电极131-5和132-5的体积最小化，从而进一步提高多层电子组件1005的每单位体积的电容。然而，绝缘层151-5可不需要限于覆盖整个第二表面2。绝缘层可不覆盖局部第二表面2或整个第二表面2，并且可分成两个绝缘层以分别覆盖第一连接部131a-5和第二连接部132a-5。
另外，绝缘层151-5可覆盖局部第五表面和局部第六表面，从而进一步改善多层电子组件的可靠性。这里，第五表面和第六表面的未被绝缘层151-5覆盖的部分可暴露在外部。
此外，绝缘层151-5可覆盖整个第五表面和整个第六表面。在这种情况下，第五表面和第六表面均可不暴露在外部，以进一步改善防潮可靠性。
第一镀层141-5可设置在第一带部131b-5上，并且第二镀层142-5可设置在第二带部132b-5上。第一镀层141-5和第二镀层142-5可分别延伸到第一连接部131a-5的一部分和第二连接部132a-5的一部分。
这里，外电极131-5和132-5也均可不设置在第五表面5和第六表面6上。也就是说，外电极131-5和132-5可仅设置在第三表面、第四表面和第一表面上。
当H1表示从第一表面1到第一内电极121和第二内电极122中设置为最靠近第一表面1的内电极测量的在第一方向上的平均尺寸，并且H2表示从第一表面1的延长线E1到第一镀层141-5的设置在第一连接部131a-5上的端部和第二镀层142-5的设置在第二连接部132a-5上的端部测量的在第一方向上的平均尺寸时，H1<H2。因此，能够在将多层电子组件安装在板上时通过增加多层电子组件与焊料接触的面积来改善粘合力，并且能够增加外电极131-5或132-5和镀层141-5或142-5彼此接触的面积，从而抑制等效串联电阻(ESR)的增加。
当T表示主体110在第一方向上的平均尺寸时，H2<T/2。也就是说，H1<H2<T/2。原因在于，当H2为T/2或更大时，通过绝缘层改善的防潮可靠性可能降低。
另外，第一镀层141-5和第二镀层142-5可覆盖绝缘层151-1的在第三表面和第四表面上的一部分。也就是说，镀层141-5和142-5可覆盖绝缘层151-5的在第三表面和第四表面上的端部。因此，能够增强绝缘层151-5与镀层141-5和142-5的结合力，从而改善多层电子组件1005的可靠性。
另外，绝缘层151-5可覆盖第一镀层141-5和第二镀层142-5的在第三表面和第四表面上的一部分。也就是说，绝缘层151-5可覆盖镀层141-5和142-5的在第三表面和第四表面上的端部。因此，能够增强绝缘层151-5与镀层141-5和142-5的结合力，从而改善多层电子组件1005的可靠性。
图16示出了图14的变型示例。参照图16，在根据本公开的另一示例性实施例的多层电子组件1005的变型示例1006中，第一附加电极层134可设置在第一连接部131a-6与第三表面之间，并且第二附加电极层135可设置在第二连接部132a-6与第四表面之间。第一附加电极层134可设置成不偏离第三表面，并且第二附加电极层135可设置成不偏离第四表面。第一附加电极层134和第二附加电极层135可改善第一内电极121与第一外电极131-6之间的电连接性和第二内电极122与第二外电极132-6之间的电连接性，并且与外电极131-6和132-6具有优异的结合力，因此用于进一步改善外电极131-6和132-6的机械结合力。
第一外电极131-6和第二外电极132-6可各自具有其中第一外电极和第二外电极均不设置在第二表面上的L形。
第一外电极131-6可包括第一连接部131a-6和第一带部131b-6，第一连接部131a-6设置在第一附加电极层134上，第一带部131b-6从第一连接部131a-6延伸到第一表面1的一部分，并且第二外电极132-6可包括第二连接部132a-6和第二带部132b-6，第二连接部132a-6设置在第二附加电极层135上，第二带部132b-6从第二连接部132a-6延伸到第一表面1的一部分。
此外，第一附加电极层134和第二附加电极层135可各自利用任意材料(诸如金属)制成，只要该材料具有导电性即可，并且第一附加电极层134和第二附加电极层135可使用考虑到电特性、结构稳定性等而确定的特定材料。另外，第一附加电极层134和第二附加电极层135可各自是包括导电金属和玻璃的烧制电极或者包括导电金属和树脂的树脂基电极。另外，第一附加电极层134和第二附加电极层135可通过将包括导电金属的片材转印到主体来形成。
第一附加电极层134和第二附加电极层135中包括的导电金属可使用具有优异导电性的金属材料，并且没有特别限制。例如，导电金属可以是铜(Cu)、镍(Ni)、钯(Pd)、银(Ag)、锡(Sn)、铬(Cr)以及它们的合金中的至少一种。第一附加电极层134和第二附加电极层135可包括镍(Ni)和镍(Ni)合金中的至少一种，从而进一步改善第一附加电极层134和第二附加电极层135与包括镍(Ni)的内电极121和122的连接性。
图17是示意性地示出根据本公开的另一示例性实施例的多层电子组件1007的立体图；并且图18是沿图17的线VII-VII'截取的截面图。
参照图17和图18，在根据本公开的另一示例性实施例的多层电子组件1007中，第一镀层141-6和第二镀层142-6可具有比绝缘层151-6的平均厚度t2小的平均厚度t1。
绝缘层151-6可用于防止外部水分或镀液渗透。然而，绝缘层151-6可能与镀层141-6和142-6具有弱连接性，这可能导致镀层141-6和142-6的脱层。当镀层脱层时，多层电子组件与板180的粘合力可能降低。这里，镀层141-6和142-6的脱层可表示镀层从外电极131-5和132-5部分地脱落或与外电极131-5和132-5物理分离。镀层和绝缘层之间的连接性可能较弱。在这种情况下，可能增加绝缘层和镀层的界面之间的间隙变宽或者异物可能渗入的可能性，这可能使镀层易受外部冲击的影响，然后脱层。
根据本公开的另一示例性实施例，镀层可具有制造得比绝缘层的平均厚度t2小的平均厚度t1，从而减小镀层和绝缘层彼此接触的面积。因此，能够抑制脱层的发生，从而改善多层电子组件1000与板180的粘合力。
第一镀层141-6或第二镀层142-6的平均厚度t1可以是通过对在第一连接部131a-5和第二连接部132a-5或者第一带部131b-5和第二带部132b-5上的等间隔的5个点处测量的第一镀层141-6和第二镀层142-6的厚度求平均值而获得的值，并且绝缘层151-6的平均厚度t2可以是通过对在第一连接部131a-5和第二连接部132a-5上的等间隔的5个点处测量的绝缘层151-6的厚度求平均值而获得的值。
图19是示意性地示出根据本公开的另一示例性实施例的多层电子组件2000的立体图；并且图20是沿图19的线VIII-VIII'截取的截面图。
在下文中，参照图19和图20详细描述根据本公开的另一示例性实施例的多层电子组件2000。然而，省略了与上述内容重复的内容，以避免重复描述。
根据本公开的另一示例性实施例的多层电子组件2000可包括：主体110，包括介电层111以及第一内电极121和第二内电极122，第一内电极121和第二内电极122交替设置，同时介电层111介于第一内电极121和第二内电极122之间，并且主体110包括在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4、以及连接到第一表面1至第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6；第一外电极231，包括第一连接电极231a和第一带电极231b，第一连接电极231a设置在第三表面3上，第一带电极231b设置在第一表面1上并连接到第一连接电极231a；第二外电极232，包括第二连接电极232a和第二带电极232b，第二连接电极232a设置在第四表面4上，第二带电极232b设置在第一表面1上并连接到第二连接电极232a；第一绝缘层251，设置在第一连接电极231a上；第二绝缘层252，设置在第二连接电极232a上；第一镀层241，设置在第一带电极231b上；以及第二镀层242，设置在第二带电极232b上。第一绝缘层251和第二绝缘层252均可包括含铝(Al)氧化物。
第一连接电极231a可设置在第三表面3上以连接到第一内电极121，并且第二连接电极232a可设置在第四表面4上以连接到第二内电极122。另外，第一绝缘层251可设置在第一连接电极231a上，并且第二绝缘层252可设置在第二连接电极232a上。
通常，外电极可主要使用包括导电金属的膏形成，即，将主体的暴露内电极的表面浸入膏中的方法。然而，通过浸渍法形成的外电极在其厚度方向上的中央部可能具有过大的厚度。此外，即使排除通过浸渍法形成的外电极的这种厚度不平衡问题，在通过浸渍法形成外电极之后，内电极也可能暴露于主体的第三表面或第四表面。因此，设置在第三表面或第四表面上的外电极可具有预定厚度或更大的厚度，以抑制水分和镀液通过外电极渗透。
另一方面，在本公开中，多层电子组件2000可包括设置在连接电极231a和232a上的绝缘层251和252，从而即使当内电极暴露到的第三表面和第四表面上的连接电极231a和232a具有较小厚度时，也可确保足够的可靠性。
第一连接电极231a和第二连接电极232a可各自具有与第三表面3和第四表面4的形状对应的形状，并且第一连接电极231a和第二连接电极232a的面向主体110的表面可各自具有与主体110的第三表面3和第四表面4的面积相同的面积。第一连接电极231a和第二连接电极232a可各自设置成不偏离第三表面3和第四表面4。连接电极231a或232a可不延伸到主体110的第一表面1、第二表面2、第五表面5和第六表面6。详细地，在另一示例性实施例中，第一连接电极231a和第二连接电极232a可与第五表面和第六表面间隔开。因此，能够在确保内电极121和122与外电极231和232之间的充分连接的同时使外电极的体积最小化，从而增加多层电子组件2000的每单位体积的电容。
在这方面，第一连接电极231a和第二连接电极232a可与第二表面2间隔开。也就是说，外电极231和232均可不设置在第二表面上以进一步使外电极231和232的体积最小化，从而进一步增加多层电子组件2000的每单位体积的电容。
然而，连接电极231a和232a可包括延伸到主体110的拐角的拐角部。也就是说，在另一示例性实施例中，第一连接电极231a可包括延伸到1-3拐角和2-3拐角的拐角部(未示出)，并且第二连接电极232a可包括延伸到1-4拐角和2-4拐角的拐角部(未示出)。
另外，与通过常规浸渍法形成的外电极相比，连接电极231a和232a可具有均匀且小的厚度。
形成连接电极231a和232a的方法可不需要特别限制。例如，可通过在第三表面和第四表面上转印包括导电金属和有机材料(诸如粘合剂)的片材来形成连接电极。然而，连接电极的形成方法不限于此，并且连接电极可通过在第三表面和第四表面上镀覆导电金属来形成。也就是说，连接电极231a和232a可以是镀层或通过烧制导电金属而形成的烧制层。
连接电极231a和232a的厚度没有特别限制，并且可以是例如2μm至7μm。这里，连接电极231a和232a的厚度可表示最大厚度，并且表示连接电极231a和232a在第二方向上的尺寸。
在另一示例性实施例中，第一连接电极231a和第二连接电极232a可包括玻璃和与内电极121和122中包括的金属相同的金属。第一连接电极231a和第二连接电极232a可包括与内电极121和122中包括的金属相同的金属，因此与内电极121和122具有改善的电连接性，并且第一连接电极231a和第二连接电极232a可包括玻璃，因此与主体110和/或绝缘层251和252具有改善的结合力。这里，第一连接电极231a和第二连接电极232a的与内电极121和122中包括的金属相同的金属可以是镍(Ni)。
第一绝缘层251和第二绝缘层252可各自设置在第一连接电极231a和第二连接电极232a上，从而用于防止在第一连接电极231a和第二连接电极232a上形成镀层。另外，第一绝缘层251和第二绝缘层252可改善密封特性，从而用于使外部水分或镀液渗透最小化。
第一绝缘层251和第二绝缘层252可包括含铝(Al)氧化物。
因此，能够进一步改善防潮可靠性，并能够抑制由热收缩引起的开裂和由金属扩散引起的辐射开裂。
第一带电极231b和第二带电极232b可设置在主体110的第一表面1上。第一带电极231b和第二带电极232b可各自与第一连接电极231a和第二连接电极232a接触，因此各自电连接到第一内电极121和第二内电极122。
通过常规浸渍法形成的外电极可能在第三表面和第四表面上具有大的厚度，也可能部分地延伸到第一表面、第二表面、第五表面和第六表面，因此难以确保高的有效体积比。
另一方面，本公开的另一示例性实施例的多层电子组件可具有第一连接电极231a和第二连接电极232a以及第一带电极231b和第二带电极232b，第一连接电极231a和第二连接电极232a设置在内电极暴露到的表面上，第一带电极231b和第二带电极232b设置在多层电子组件的安装表面上，从而确保高的有效体积比。
此外，当内电极121和122在第一方向上彼此堆叠时，多层电子组件2000可水平地安装在板上，使得内电极121和122平行于多层电子组件的安装表面。然而，本公开不限于水平安装，并且当内电极121和122在第三方向上彼此堆叠时，多层电子组件可垂直地安装在板上，使得内电极121和122垂直于多层电子组件的安装表面。
第一带电极231b和第二带电极232b可利用任意材料(诸如金属)制成，只要该材料具有导电性即可，并且第一带电极231b和第二带电极232b可使用考虑到电特性、结构稳定性等而确定的特定材料。例如，第一带电极231b和第二带电极232b可以是包括导电金属和玻璃的烧制电极，并且使用将包括导电金属和玻璃的膏涂覆到主体的第一表面的方法形成。然而，带电极不限于此，并且可以是其中导电金属镀覆在主体的第一表面上的镀层。
第一带电极231b和第二带电极232b中包括的导电金属可使用具有优异导电性的金属材料，并且没有特别限制。例如，导电金属可以是镍(Ni)、铜(Cu)以及它们的合金中的至少一种，并且可包括与内电极121和122中包括的金属相同的金属。
此外，在另一示例性实施例中，为了确保密封特性和更高的强度，第一外电极231还可包括设置在第二表面2上并连接到第一连接电极231a的第三带电极(未示出)，并且第二外电极232还可包括设置在第二表面2上并连接到第二连接电极232a的第四带电极(未示出)。
在另一示例性实施例中，当B1表示从第三表面3的延长线E3到第一带电极231b的端部的距离，B2表示从第四表面4的延长线E4到第二带电极232b的端部的距离，B3表示从第三表面3的延长线E3到第三带电极(未示出)的端部的距离，B4表示从第四表面4的延长线E4到第四带电极(未示出)的端部的距离，G1表示第三表面3和第二内电极122彼此间隔开的区域在第二方向上的平均尺寸，并且G2表示第四表面4和第一内电极121彼此间隔开的区域在第二方向上的平均尺寸时，B1≥G1、B3≤G1、B2≥G2且B4≤G2。因此，能够使外电极的体积最小化，从而增加多层电子组件2000的每单位体积的电容，同时增加当将多层电子组件安装在板上时多层电子组件与焊料接触的面积，从而改善粘合力。
然而，不意在将本公开限制于B1≥G1、B3≤G1、B2≥G2且B4≤G2，并且也可包括B1≥G1、B3≥G1、B2≥G2且B4≥G2的情况作为本公开的另一示例性实施例。因此，在另一示例性实施例中，当B1表示从第三表面3的延长线E3到第一带电极231b的端部的距离，B2表示从第四表面4的延长线E4到第二带电极232b的端部的距离，B3表示从第三表面3的延长线E3到第三带电极(未示出)的端部的距离，B4表示从第四表面4的延长线E4到第四带电极(未示出)的端部的距离，G1表示第三表面3和第二内电极122彼此间隔开的区域在第二方向上的平均尺寸，并且G2表示第四表面4和第一内电极121彼此间隔开的区域在第二方向上的平均尺寸时，B1≥G1、B3≥G1、B2≥G2且B4≥G2。
第一镀层241和第二镀层242可设置在第一带电极231b和第二带电极232b上。第一镀层241和第二镀层242可使多层电子组件更容易地安装在板上。镀层241和242不限于特定类型，可包括镍(Ni)、锡(Sn)、钯(Pd)以及它们的合金中的至少一种，或者可包括多个层。
作为镀层241和242的更具体的示例，镀层241和242可以是例如镍(Ni)镀层或锡(Sn)镀层，并且可具有顺序地形成在第一带电极231b和第二带电极232b上的Ni镀层和Sn镀层。
在另一示例性实施例中，第一镀层241和第二镀层242可分别延伸以部分地覆盖第一连接电极231a和第二连接电极232a。
当H1表示从第一表面1到第一内电极121和第二内电极122中设置为最靠近第一表面1的内电极测量的在第一方向上的平均尺寸，并且H2表示从第一表面1的延长线E1到第一镀层241的设置在第一连接电极231a上的端部和第二镀层242的设置在第二连接电极232a上的端部测量的在第一方向上的平均尺寸时，H1≥H2。因此，能够在镀覆工艺期间抑制镀液渗透到内电极中，从而使多层电子组件具有改善的可靠性。
在另一示例性实施例中，第一绝缘层251和第二绝缘层252可分别与第一连接电极231a和第二连接电极232a直接接触，并且第一连接电极231a和第二连接电极232a可包括导电金属和玻璃。因此，镀层241和242均可不设置在第一连接电极231a和第二连接电极232a的外表面上的设置有绝缘层251和252的区域中，从而有效地抑制镀液对外电极的侵蚀。
在另一示例性实施例中，第一绝缘层251和第二绝缘层252可分别与第一连接电极231a和第二连接电极232a直接接触，并且第一连接电极231a和第二连接电极232a可包括导电金属和树脂。因此，镀层241和242均可不设置在第一连接电极231a和第二连接电极232a的外表面上的设置有绝缘层251和252的区域中，从而有效地抑制镀液对外电极的侵蚀。
在另一示例性实施例中，第一镀层241可覆盖第一绝缘层251的设置在第一外电极231上的端部，并且第二镀层242可覆盖第二绝缘层252的设置在第二外电极232上的端部。因此，能够增强绝缘层251和252与镀层241和242的结合力，从而改善多层电子组件2000的可靠性。此外，能够在外电极231和232上形成镀层241和242之前首先形成第一绝缘层251和第二绝缘层252，从而在形成镀层的工艺中更可靠地抑制镀液渗透。由于在形成镀层之前形成绝缘层，因此镀层241和242可覆盖绝缘层251和252的端部。
可选地，第一绝缘层251可覆盖第一镀层241的设置在第一连接电极231a上的端部，并且第二绝缘层252可覆盖第二镀层242的设置在第二连接电极232a上的端部。因此，能够增强绝缘层251和252与镀层241和242的结合力，从而改善多层电子组件2000的可靠性。
图21示出了图19的变型示例。参照图21，在根据本公开的另一示例性实施例的多层电子组件2000的变型示例的多层电子组件2001中，第一绝缘层251-1和第二绝缘层252-1可延伸到第五表面5和第六表面6并且彼此连接以成为一个绝缘层253-1。这里，通过将第一绝缘层和第二绝缘层彼此连接而形成的绝缘层253-1可覆盖局部第五表面和局部第六表面。
图22是示意性地示出根据本公开的另一示例性实施例的多层电子组件2002的立体图；并且图23是沿图22的线IX-IX'截取的截面图。
参照图22和图23，根据本公开的另一示例性实施例的多层电子组件2002可具有各自设置在第一表面的延长线E1下方的第一镀层241-2和第二镀层242-2。因此，能够在将多层电子组件安装在板上时使焊料的高度最小化，并且能够使安装多层电子组件的空间最小化。
另外，第一绝缘层251-2和第二绝缘层252-2可各自延伸到第一表面的延长线E1下方以与第一镀层241-2和第二镀层242-2接触。
图24示出了图22的变型示例。参照图24，在根据本公开的另一示例性实施例的多层电子组件2002的变型示例的多层电子组件2003中，第一绝缘层251-3和第二绝缘层252-3可延伸到第五表面5和第六表面6并且彼此连接以成为一个绝缘层253-3。这里，通过将第一绝缘层和第二绝缘层彼此连接而形成的绝缘层253-3可覆盖整个第五表面和整个第六表面。
图25是示意性地示出根据本公开的另一示例性实施例的多层电子组件2004的立体图；并且图26是沿图25的线X-X'截取的截面图。
参照图25和图26，根据本公开的另一示例性实施例的多层电子组件2004还可包括附加绝缘层261，附加绝缘层261设置在第一表面1上并且设置在第一带电极231b和第二带电极232b之间。因此，能够防止在高压电流下可能在第一带电极231b和第二带电极232b之间产生的漏电流等。
附加绝缘层261可不需要限于特定类型。例如，附加绝缘层261可像第一绝缘层251-2和第二绝缘层252-2那样包括含铝(Al)氧化物。然而，不需要将附加绝缘层261的材料与第一绝缘层251-2和第二绝缘层252-2的材料限制为相同的材料，并且附加绝缘层261可利用与第一绝缘层251-2和第二绝缘层252-2彼此不同的材料制成。例如，附加绝缘层261可包括从环氧树脂、丙烯酸树脂、乙基纤维素等中选择的一种或更多种，或者可包括玻璃。
图27示出了图25的变型示例。参照图27，在根据本公开的另一示例性实施例的多层电子组件2004的变型示例的多层电子组件2005中，第一绝缘层251-5和第二绝缘层252-5可延伸到第五表面5和第六表面6并且彼此连接以成为一个绝缘层253-5。
图28是示意性地示出根据本公开的另一示例性实施例的多层电子组件2006的立体图；并且图29是沿图28的线XI-XI'截取的截面图。
参照图28和图29，根据另一示例性实施例的多层电子组件2006可包括设置在第一连接电极231a上的第一绝缘层251-6和设置在第二连接电极232a上的第二绝缘层252-6，其中，当H1表示从第一表面1到第一内电极121和第二内电极122中设置为最靠近第一表面1的内电极测量的在第一方向上的平均尺寸，并且H2表示从第一表面1的延长线E1到第一镀层241-6的设置在第一连接电极231a上的端部和第二镀层242-6的设置在第二连接电极232a上的端部测量的在第一方向上的平均尺寸时，H1<H2。因此，当将多层电子组件安装在板上时，能够通过增加多层电子组件与焊料接触的面积来改善粘合力。
当T表示主体110在第一方向上的平均尺寸时，H2<T/2。也就是说，H1<H2<T/2。原因在于，当H2为T/2或更大时，通过绝缘层改善的防潮可靠性可能降低。
图30示出了图28的变型示例。参照图30，在根据本公开的另一示例性实施例的多层电子组件2006的变型示例的多层电子组件2007中，第一绝缘层251-7和第二绝缘层252-7可延伸到第五表面5和第六表面6并且彼此连接以成为一个绝缘层253-7。
图31是示意性地示出根据本公开的另一示例性实施例的多层电子组件2008的立体图；并且图32是沿图31的线XII-XII'截取的截面图。
参照图31和图32，在根据本公开的另一示例性实施例的多层电子组件2008中，第一绝缘层251-8和第二绝缘层252-8可延伸到第二表面2、第五表面5和第六表面6并且彼此连接以成为一个绝缘层253-8。如图31所示，绝缘层253-8可覆盖整个第二表面以及局部第五表面和局部第六表面。
图33是示意性地示出根据本公开的另一示例性实施例的多层电子组件2009的立体图；并且图34是沿图33的线XIII-XIII'截取的截面图。
参照图33和图34，在根据本公开的另一示例性实施例的多层电子组件2009中，第一镀层241-9和第二镀层242-9可具有比第一绝缘层251-9和第二绝缘层252-9的平均厚度t2'小的平均厚度t1'。
根据本公开的另一示例性实施例，第一镀层241-9和第二镀层242-9可具有制造得比第一绝缘层251-9和第二绝缘层252-9的平均厚度t2'小的平均厚度t1'，从而减小镀层和绝缘层彼此接触的面积。因此，能够抑制脱层的发生，从而改善多层电子组件2009与板180的粘合力。
第一镀层241-9和第二镀层242-9的平均厚度t1'可以是通过对在第一连接电极231a和第二连接电极232a或者第一带电极231b和第二带电极232b上的等间隔的5个点处测量的第一镀层241-9和第二镀层242-9的厚度求平均值而获得的值，并且绝缘层251-9和252-9的平均厚度t2'可以是通过对在第一连接电极231a和第二连接电极232a上的等间隔的5个点处测量的绝缘层251-9和252-9的厚度求平均值而获得的值。
图35示出了图33的变型示例。参照图35，在根据本公开的另一示例性实施例的多层电子组件2009的变型示例的多层电子组件2010中，第一绝缘层251-10和第二绝缘层252-10可延伸到第五表面5和第六表面6并且彼此连接以成为一个绝缘层253-10。
图36是示意性地示出根据本公开的另一示例性实施例的多层电子组件3000的立体图；图37是沿图36的线XIV-XIV'截取的截面图；并且图38是图37的区域K1的放大图。
参照图36至图38，根据本公开的另一示例性实施例的多层电子组件3000可包括：主体110，包括介电层111以及第一内电极121和第二内电极122，第一内电极121和第二内电极122交替设置，同时介电层111介于第一内电极121和第二内电极122之间，并且主体110包括在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4、以及连接到第一表面1至第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6；第一外电极331，包括第一连接部331a、第一带部331b和第一拐角部331c，第一连接部331a设置在第三表面上，第一带部331b从第一连接部331a延伸到第一表面1的一部分上，第一拐角部331c从第一连接部331a延伸到主体的将第二表面2和第三表面3彼此连接的拐角上；第二外电极332，包括第二连接部332a、第二带部332b和第二拐角部332c，第二连接部332a设置在第四表面4上，第二带部332b从第二连接部332a延伸到第一表面1的一部分上，第二拐角部332c从第二连接部332a延伸到主体的将第二表面2和第四表面4彼此连接的拐角上；绝缘层351，设置在第一连接部331a和第二连接部332a上，并且覆盖第二表面2以及第一拐角部331c和第二拐角部332c；第一镀层341，设置在第一带部331b上；以及第二镀层342，设置在第二带部332b上。绝缘层351可包括含铝(Al)氧化物。
在另一示例性实施例中，当B3表示从第三表面3的延长线E3到第一拐角部331c的端部测量的第一拐角部331c在第二方向上的平均尺寸，B4表示从第四表面4的延长线E4到第二拐角部332c的端部测量的第二拐角部332c在第二方向上的平均尺寸，G1表示第三表面3和第二内电极122彼此间隔开的区域在第二方向上的平均尺寸，并且G2表示第四表面4和第一内电极121彼此间隔开的区域在第二方向上的平均尺寸时，B3≤G1且B4≤G2。因此，能够使外电极331和332的体积最小化，从而增加多层电子组件3000的每单位体积的电容。
这里，当B1表示从第三表面的延长线E3到第一带部331b的端部测量的第一带部331b在第二方向上的平均尺寸，并且B2表示从第四表面的延长线E4到第二带部332b的端部测量的第二带部332b在第二方向上的平均尺寸时，B1≥G1且B2≥G2。因此，当将多层电子组件安装在板上时，能够通过增加多层电子组件与焊料接触的面积来改善粘合力。
根据另一示例性实施例的多层电子组件3000可包括：主体110，包括介电层111以及第一内电极121和第二内电极122，第一内电极121和第二内电极122交替设置，同时介电层111介于第一内电极121和第二内电极122之间，并且主体110包括在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4、以及连接到第一表面1至第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6。多层电子组件3000的主体110除了主体的第一表面1或第二表面2的端部收缩之外(如下所述)可具有与多层电子组件1000的主体110的构造相同的构造。
外电极331和332可分别设置在主体110的第三表面3和第四表面4上。外电极331和332可包括分别设置在主体110的第三表面3和第四表面4上并且分别连接到第一内电极121和第二内电极122的第一外电极331和第二外电极332。
外电极331和332可包括：第一外电极331，包括第一连接部331a、第一带部331b和第一拐角部331c，第一连接部331a设置在第三表面3上，第一带部331b从第一连接部331a延伸到第一表面1的一部分上，第一拐角部331c从第一连接部331a延伸到主体的将第二表面2和第三表面3彼此连接的拐角上；以及第二外电极332，包括第二连接部332a、第二带部332b和第二拐角部332c，第二连接部332a设置在第四表面上，第二带部332b从第二连接部332a延伸到第一表面1的一部分上，第二拐角部332c从第二连接部332a延伸到主体的将第二表面2和第四表面4彼此连接的拐角上。第一连接部331a可在第三表面3上连接到第一内电极121，并且第二连接部332a可在第四表面4上连接到第二内电极122。
在另一示例性实施例中，第一连接部331a和第二连接部332a可与第五表面5和第六表面6间隔开。因此，通过使外电极331和332的占比最小化，多层电子组件3000可具有更小尺寸。
介电层111的未设置内电极121和122的边缘区域可在第一方向上彼此叠置，因此可能由于内电极121和122的厚度而发生台阶差。因此，基于第一表面和/或第二表面，将第一表面与第三表面和第四表面连接的拐角和/或将第二表面与第三表面和第四表面连接的拐角可朝向主体110的在第一方向上的中央收缩。可选地，由于主体在烧结工艺中的收缩现象，基于第一表面和/或第二表面，将第一表面1与第三表面3、第四表面4、第五表面5和第六表面6彼此连接的拐角和/或将第二表面2与第三表面3、第四表面4、第五表面5和第六表面6彼此连接的拐角可朝向主体110的在第一方向上的中央收缩。可选地，可执行单独的工艺以使主体110的将相应表面彼此连接的拐角倒圆，以便防止剥落缺陷等，并且将第一表面与第三表面至第六表面彼此连接的拐角和/或将第二表面与第三表面至第六表面彼此连接的拐角可因此各自具有圆化形状。
拐角可包括将第一表面和第三表面彼此连接的1-3拐角C1-3、将第一表面和第四表面彼此连接的1-4拐角C1-4、将第二表面和第三表面彼此连接的2-3拐角C2-3、以及将第二表面和第四表面彼此连接的2-4拐角C2-4。另外，拐角可包括将第一表面和第五表面彼此连接的1-5拐角、将第一表面和第六表面彼此连接的1-6拐角、将第二表面和第五表面彼此连接的2-5拐角、以及将第二表面和第六表面彼此连接的2-6拐角。然而，为了抑制由内电极121和122引起的台阶差，可将内电极彼此堆叠，然后执行切割以使内电极暴露于电容形成部Ac的在第三方向(即，宽度方向)上的两侧，并且可在电容形成部Ac的在第三方向(即，宽度方向)上的两侧上堆叠一个介电层或者两个或更多个介电层，以形成边缘部114和115。在这种情况下，将第一表面与第五表面和第六表面彼此连接的拐角以及将第二表面与第五表面和第六表面彼此连接的拐角可不收缩。
此外，主体110的第一表面至第六表面通常可以是平坦表面，并且非平坦区域可以是拐角。另外，外电极331和332的设置在主体110的拐角上的区域可以是拐角部。
在这方面，第一拐角部331c和第二拐角部332c可设置在第二表面的延长线E2下方，并且第一拐角部331c和第二拐角部332c可与第二表面2间隔开。也就是说，外电极331和332均可不设置在第二表面上以进一步使外电极331和332的体积最小化，从而进一步增加多层电子组件3000的每单位体积的电容。另外，第一拐角部331c可设置在将第三表面和第二表面彼此连接的2-3拐角C2-3的一部分上，并且第二拐角部332c可设置在将第四表面和第二表面彼此连接的2-4拐角C2-4的一部分上。
第二表面的延长线E2可如下定义。
第二表面的延长线E2可表示：在多层电子组件3000的在宽度方向上的中央处切割的长度-厚度截面(即，L-T截面)中，当在长度方向上从第三表面到第四表面沿厚度方向绘制具有相等间隔的七条直线P0、P1、P2、P3、P4、P5和P6时，穿过P2和第二表面彼此相交的点以及P4和第二表面彼此相交的点的直线。
此外，外电极331和332可利用具有导电性的任意材料(诸如金属)制成，可使用考虑到电特性、结构稳定性等而确定的特定材料，并且可具有多层结构。
外电极331和332可以是包括导电金属和玻璃的烧制电极或者包括导电金属和树脂的树脂基电极。
此外，外电极331和332可通过在主体上顺序形成烧制电极和树脂基电极来制造。此外，外电极331和332可通过将包括导电金属的片材转印到主体或通过将包括导电金属的片材转印到烧制电极来形成。
外电极331和332中包括的导电金属可使用具有优异导电性的金属材料，并且没有特别限制。例如，导电金属可以是铜(Cu)、镍(Ni)、钯(Pd)、银(Ag)、锡(Sn)、铬(Cr)以及它们的合金中的至少一种。外电极331和332可包括镍(Ni)和镍(Ni)合金中的至少一种，从而进一步改善外电极331和332与包括镍(Ni)的内电极121和122的连接性。
绝缘层351可设置在第一连接部331a和第二连接部332a上。
第一连接部331a和第二连接部332a可以是直接连接到内电极121和122的部分，因此第一连接部331a和第二连接部332a是在镀覆工艺中镀液渗透的路径或在实际使用多层电子组件时水分渗透的路径。在本公开中，绝缘层351可设置在连接部331a和332a上，从而防止外部水分渗透或镀液渗透。
绝缘层351可与第一镀层341和第二镀层342接触。这里，绝缘层351可与第一镀层341和第二镀层342接触以部分地覆盖第一镀层341和第二镀层342的端部，或者第一镀层341和第二镀层342可与绝缘层351接触以部分地覆盖绝缘层351的端部。
绝缘层351可设置在第一连接部331a和第二连接部332a上，并且可覆盖第二表面以及第一拐角部331c和第二拐角部332c。另外，绝缘层351可覆盖第一拐角部331c和第二拐角部332c的端部与主体110彼此接触的区域，以防止水分渗透，从而进一步改善多层电子组件的防潮可靠性。
绝缘层351可设置在第二表面上并延伸到第一连接部331a和第二连接部332a。另外，当外电极331和332均不设置在第二表面上时，绝缘层可覆盖整个第二表面。此外，绝缘层351不必须设置在第二表面上，即绝缘层可不设置在局部第二表面或整个第二表面上，并且绝缘层可分成两个绝缘层，且两个绝缘层分别设置在第一连接部331a和第二连接部332a上。然而，即使在这种情况下，绝缘层也可覆盖整个第一拐角部331c和整个第二拐角部332c。绝缘层在不设置在整个第二表面上时可设置在第二表面的延长线下方。另外，绝缘层即使在不设置在第二表面上时也可设置在第一连接部331a和第二连接部332a上并且延伸到第五表面和第六表面以成为一个绝缘层。
在另一示例性实施例中，绝缘层351可覆盖局部第五表面和局部第六表面，以改善多层电子组件的可靠性。这里，第五表面和第六表面的未被绝缘层覆盖的部分可暴露在外部。
此外，绝缘层351可覆盖整个第五表面和整个第六表面。在这种情况下，第五表面和第六表面均可不暴露在外部，以进一步改善防潮可靠性。
绝缘层351可用于防止镀层341和342形成在外电极331和332的其上设置有绝缘层351的部分上，并且改善密封特性以使外部水分、镀液等的渗透最小化。绝缘层351的成分、组成、平均厚度和所获效果(resultant effect)可与多层电子组件1000或2000以及它们的各种实施例中包括的绝缘层的成分、组成、平均厚度和所获效果相同，因此省略其描述。
第一镀层341和第二镀层342可分别设置在第一带部331b和第二带部332b上。镀层341和342可使多层电子组件更容易地安装在板上，镀层341和342可设置在带部331b和332b上，以使安装多层电子组件的空间最小化，并且使镀液向内电极的渗透最小化，从而改善多层电子组件的可靠性。第一镀层341的一端和第二镀层342的一端可与第一表面接触，并且第一镀层341的另一端和第二镀层342的另一端可与绝缘层351接触。
镀层341和342不限于特定类型，可包括铜(Cu)、镍(Ni)、锡(Sn)、银(Ag)、金(Au)、钯(Pd)以及它们的合金中的至少一种，或者可包括多个层。
作为镀层341和342的更具体的示例，镀层341和342可以是镍(Ni)镀层或锡(Sn)镀层，并且可具有顺序地形成在第一带部331b和第二带部332b上的Ni镀层和Sn镀层。
在另一示例性实施例中，绝缘层351可与第一外电极331和第二外电极332直接接触，并且第一外电极331和第二外电极332可各自包括导电金属和玻璃。因此，镀层341和342均可不设置在第一外电极331和第二外电极332的外表面上的设置有绝缘层351的区域中，从而有效地抑制镀液对外电极的侵蚀。
在另一示例性实施例中，绝缘层351可与第一外电极331和第二外电极332直接接触，并且第一外电极331和第二外电极332可各自包括导电金属和树脂。因此，镀层341和342均可不设置在第一外电极331或第二外电极332的外表面上的设置有绝缘层351的区域中，从而有效地抑制镀液对外电极的侵蚀。
在另一示例性实施例中，第一镀层341可覆盖绝缘层351的设置在第一外电极331上的端部，并且第二镀层342可覆盖绝缘层351的设置在第二外电极332上的端部。因此，能够增强绝缘层351与镀层341和342的结合力，从而改善多层电子组件3000的可靠性。此外，能够在外电极331和332上形成镀层341和342之前首先形成绝缘层351，从而在形成镀层的工艺中更可靠地抑制镀液渗透。由于在形成镀层之前形成绝缘层，因此镀层341和342可覆盖绝缘层351的端部。
在另一示例性实施例中，绝缘层351可覆盖第一镀层341的设置在第一连接部331a上的端部，并且绝缘层351可覆盖第二镀层342的设置在第二连接部332a上的端部。因此，能够增强绝缘层351与镀层341或342的结合力，从而改善多层电子组件3000的可靠性。
在另一示例性实施例中，第一镀层341和第二镀层342可分别延伸以部分地覆盖第一连接部331a和第二连接部332a。当H1表示从第一表面1到第一内电极121和第二内电极122中设置为最靠近第一表面1的内电极测量的在第一方向上的平均尺寸，并且H2表示从第一表面1的延长线E1到第一镀层341的设置在第一连接部331a上的端部和第二镀层342的设置在第二连接部332a上的端部测量的在第一方向上的平均尺寸时，H1≥H2。因此，能够在镀覆工艺中抑制镀液渗透到内电极中，从而使多层电子组件具有改善的可靠性。
在另一示例性实施例中，当H1表示从第一表面1到第一内电极121和第二内电极122中设置为最靠近第一表面的内电极测量的在第一方向上的平均尺寸，并且H2表示从第一表面1的延长线E1到第一镀层341的设置在第一连接部331a上的端部或第二镀层342的设置在第二连接部332a上的端部测量的在第一方向上的平均尺寸时，H1<H2。因此，当将多层电子组件安装在板上时，能够通过增加多层电子组件与焊料接触的面积来改善粘合力。当T表示主体110在第一方向上的平均尺寸时，H2<T/2。也就是说，H1<H2<T/2。原因在于，当H2为T/2或更大时，通过绝缘层改善的防潮可靠性可能降低。
在另一示例性实施例中，第一镀层341和第二镀层342可设置在与第一表面的延长线的高度相同的高度上或设置在第一表面的延长线下方。因此，能够在将多层电子组件安装在板上时使焊料的高度最小化，并且能够使安装多层电子组件的空间最小化。另外，绝缘层351可延伸到第一表面的延长线下方以与第一镀层341和第二镀层342接触。
在另一示例性实施例中，当L表示主体在第二方向上的平均尺寸，B1表示从第三表面3的延长线E3到第一带部331b的端部测量的第一带部331b在第二方向上的平均尺寸，并且B2表示从第四表面4的延长线E4到第二带部332b的端部测量的第二带部332b在第二方向上的平均尺寸时，0.2≤B1/L≤0.4且0.2≤B2/L≤0.4。
当B1/L和B2/L小于0.2时，可能难以确保足够的粘合力。另一方面，当B1/L和B2/L大于0.4时，在高压电流下可能在第一带部331b和第二带部332b之间产生漏电流，并且第一带部331b和第二带部332b可能由于镀覆工艺期间的镀覆扩散等而彼此电连接。
在另一示例性实施例中，多层电子组件还可包括附加绝缘层，附加绝缘层设置在第一表面上并且设置在第一带部331b和第二带部332b之间。因此，能够防止在高压电流下可能在第一带部331b和第二带部332b之间产生的漏电流等。
附加绝缘层可不需要限于特定类型。例如，附加绝缘层可像绝缘层351那样包括含铝(Al)氧化物。然而，不需要将附加绝缘层和绝缘层351限制为相同的材料，并且附加绝缘层和绝缘层351可利用彼此不同的材料制成。例如，附加绝缘层可包括从环氧树脂、丙烯酸树脂、乙基纤维素等中选择的一种或更多种，或者可包括玻璃。
在另一示例性实施例中，当B1表示从第三表面3的延长线E3到第一带部331b的端部测量的第一带部331b在第二方向上的平均尺寸，并且B2表示从第四表面4的延长线到第二带部332b的端部测量的第二带部332b在第二方向上的平均尺寸时，B3<B1且B4<B2。第一带部331b的平均长度B1可长于第一拐角部331c的平均长度B3，并且第二带部332b的平均长度B2可长于第二拐角部332c的平均长度B4。因此，当将多层电子组件安装在板上时，能够通过增加多层电子组件与焊料接触的面积来改善粘合力。
更详细地，当B1表示从第三表面3的延长线E3到第一带部331b的端部测量的第一带部331b在第二方向上的平均尺寸，B2表示从第四表面4的延长线E4到第二带部332b的端部测量的第二带部332b在第二方向上的平均尺寸，B3表示从第三表面3的延长线E3到第一拐角部331c的端部测量的第一拐角部331c在第二方向上的平均尺寸，并且B4表示从第四表面4的延长线E4到第二拐角部332c的端部测量的第二拐角部332c在第二方向上的平均尺寸时，B3<B1且B4<B2。
在另一示例性实施例中，第一镀层341和第二镀层342的平均厚度可小于绝缘层351的平均厚度。
绝缘层351可用于防止外部水分或镀液渗透。然而，绝缘层351可能与镀层341和342具有弱连接性，这可能导致镀层的脱层。当镀层脱层时，多层电子组件与板的粘合力可能降低。这里，镀层的脱层可表示镀层与外电极331和332部分地剥离或物理分离。镀层和绝缘层之间的连接性可能较弱。在这种情况下，可能增加绝缘层和镀层的界面之间的间隙变宽或者异物可能渗入的可能性，这可能使镀层易受外部冲击的影响，然后脱层。
根据本公开的另一示例性实施例，镀层可具有制造得比绝缘层的平均厚度小的平均厚度，从而减小镀层和绝缘层彼此接触的面积。因此，能够抑制脱层的发生，从而改善多层电子组件3000与板的粘合力。
多层电子组件3000可不需要限于特定尺寸。
然而，为了使多层电子组件具有较小的尺寸并同时具有较高的电容，需要通过使介电层和内电极各自具有较小的厚度来增加堆叠的层数。因此，根据本公开，尺寸为1005(即，长度×宽度为1.0mm×0.5mm)或更小的多层电子组件3000可具有更显著改善的可靠性和每单位体积的电容。
因此，考虑到制造误差、外电极的尺寸等，当具有1.1mm或更小的长度和0.55mm或更小的宽度时，根据本公开，多层电子组件3000可具有更显著改善的可靠性。这里，多层电子组件3000的长度可表示多层电子组件3000在第二方向上的最大尺寸，并且多层电子组件3000的宽度可表示多层电子组件3000在第三方向上的最大尺寸。
如上所述，本公开可提供一种通过包括设置在外电极的连接部上的绝缘层和设置在外电极的带部上的镀层而具有更高可靠性和改善的每单位体积电容的多层电子组件。
本公开还可提供一种可安装在最小空间中的多层电子组件。
本公开还可提供一种多层电子组件，该多层电子组件包括绝缘层(该绝缘层包括含铝(Al)氧化物)，从而具有改善的防潮可靠性和对镀液的耐腐蚀性，并且进一步抑制开裂的发生和蔓延。
虽然上面已经示出和描述了示例性实施例，但是对于本领域技术人员将易于理解的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可进行修改和变型。

Claims (125)

1.一种多层电子组件，包括：
主体，包括介电层以及第一内电极和第二内电极，所述第一内电极和所述第二内电极交替设置同时所述介电层介于所述第一内电极和所述第二内电极之间，并且所述主体包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并在第三方向上彼此相对的第五表面和第六表面；
第一外电极，包括第一连接部、第一带部和第三带部，所述第一连接部设置在所述第三表面上，所述第一带部从所述第一连接部延伸到所述第一表面的一部分上，所述第三带部从所述第一连接部延伸到所述第二表面的一部分上；
第二外电极，包括第二连接部、第二带部和第四带部，所述第二连接部设置在所述第四表面上，所述第二带部从所述第二连接部延伸到所述第一表面的一部分上，所述第四带部从所述第二连接部延伸到所述第二表面的一部分上；
绝缘层，设置在所述第一连接部和所述第二连接部上，并且覆盖所述第二表面以及所述第三带部和所述第四带部；
第一镀层，设置在所述第一带部上；以及
第二镀层，设置在所述第二带部上，
其中，所述绝缘层包括含铝氧化物。
2.根据权利要求1所述的多层电子组件，其中，所述绝缘层具有大于等于50nm且小于等于1000nm的平均厚度。
3.根据权利要求1所述的多层电子组件，其中，所述绝缘层具有大于等于600nm且小于等于1000nm的平均厚度。
4.根据权利要求1所述的多层电子组件，其中，所述绝缘层具有大于等于800nm且小于等于1000nm的平均厚度。
5.根据权利要求1所述的多层电子组件，其中，所述含铝氧化物包括氧化铝。
6.根据权利要求1所述的多层电子组件，其中，在所述绝缘层中包括的元素中，铝元素的摩尔数与除氧之外的元素的总摩尔数的比值为0.95或更大。
7.根据权利要求1所述的多层电子组件，其中，所述绝缘层还包括含镁氧化物。
8.根据权利要求1所述的多层电子组件，其中，H1≥H2，其中，H1表示从所述第一表面到所述第一内电极和所述第二内电极中设置为最靠近所述第一表面的内电极测量的在所述第一方向上的平均尺寸，并且H2表示从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的端部和所述第二镀层的设置在所述第二连接部上的端部测量的在所述第一方向上的平均尺寸。
9.根据权利要求1所述的多层电子组件，其中，H1<H2，其中，H1表示从所述第一表面到所述第一内电极和所述第二内电极中设置为最靠近所述第一表面的内电极测量的在所述第一方向上的平均尺寸，并且H2表示从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的端部和所述第二镀层的设置在所述第二连接部上的端部测量的在所述第一方向上的平均尺寸。
10.根据权利要求9所述的多层电子组件，其中，H2<T/2，其中，T表示所述主体在所述第一方向上的平均尺寸。
11.根据权利要求1所述的多层电子组件，其中，所述第一镀层和所述第二镀层设置在所述第一表面的延长线下方。
12.根据权利要求1所述的多层电子组件，其中，0.2≤B1/L≤0.4且0.2≤B2/L≤0.4，其中，L表示所述主体在所述第二方向上的平均尺寸，B1表示从所述第三表面的延长线到所述第一带部的端部测量的所述第一带部在所述第二方向上的平均尺寸，并且B2表示从所述第四表面的延长线到所述第二带部的端部测量的所述第二带部在所述第二方向上的平均尺寸。
13.根据权利要求1所述的多层电子组件，所述多层电子组件还包括附加绝缘层，所述附加绝缘层设置在所述第一表面上并且设置在所述第一带部和所述第二带部之间。
14.根据权利要求13所述的多层电子组件，其中，所述附加绝缘层包括所述含铝氧化物。
15.根据权利要求1所述的多层电子组件，其中，所述第一外电极和所述第二外电极包括镍和镍合金中的至少一种。
16.根据权利要求1所述的多层电子组件，其中，B3<B1且B4<B2，其中，B1表示从所述第三表面的延长线到所述第一带部的端部测量的所述第一带部在所述第二方向上的平均尺寸，B2表示从所述第四表面的延长线到所述第二带部的端部测量的所述第二带部在所述第二方向上的平均尺寸，B3表示从所述第三表面的延长线到所述第三带部的端部测量的所述第三带部在所述第二方向上的平均尺寸，并且B4表示从所述第四表面的延长线到所述第四带部的端部测量的所述第四带部在所述第二方向上的平均尺寸。
17.根据权利要求1所述的多层电子组件，其中，所述多层电子组件在所述第二方向上的最大尺寸为1.1mm或更小，并且所述多层电子组件在所述第三方向上的最大尺寸为0.55mm或更小。
18.根据权利要求1所述的多层电子组件，其中，所述介电层具有0.35μm或更小的平均厚度。
19.根据权利要求1所述的多层电子组件，其中，所述第一内电极和所述第二内电极具有0.35μm或更小的平均厚度。
20.根据权利要求1所述的多层电子组件，其中，所述主体还包括：
电容形成部，在所述电容形成部中，所述第一内电极和所述第二内电极交替设置同时所述介电层介于所述第一内电极和所述第二内电极之间；以及
覆盖部，设置在所述电容形成部的在所述第一方向上的两个表面中的每个表面上，
其中，所述覆盖部在所述第一方向上具有15μm或更小的平均尺寸。
21.根据权利要求1所述的多层电子组件，其中，所述第一镀层和所述第二镀层具有比所述绝缘层的平均厚度小的平均厚度。
22.根据权利要求1所述的多层电子组件，其中，所述第一镀层覆盖所述绝缘层的设置在所述第一外电极上的一端，并且所述第二镀层覆盖所述绝缘层的设置在所述第二外电极上的一端。
23.根据权利要求1所述的多层电子组件，其中，所述绝缘层覆盖所述第一镀层的设置在所述第一连接部上的端部，并且所述绝缘层覆盖所述第二镀层的设置在所述第二连接部上的端部。
24.根据权利要求1所述的多层电子组件，其中，所述第一外电极包括第一侧带部，所述第一侧带部从所述第一连接部延伸到所述第五表面的一部分和所述第六表面的一部分上，
所述第二外电极包括第二侧带部，所述第二侧带部从所述第二连接部延伸到所述第五表面的一部分和所述第六表面的一部分上，并且
所述第一侧带部和所述第二侧带部具有随着更靠近所述第一表面而在所述第二方向上增加的尺寸。
25.根据权利要求1所述的多层电子组件，其中，所述第一外电极包括第一侧带部，所述第一侧带部从所述第一连接部延伸到所述第五表面的一部分和所述第六表面的一部分上，
所述第二外电极包括第二侧带部，所述第二侧带部从所述第二连接部延伸到所述第五表面的一部分和所述第六表面的一部分上，并且
所述绝缘层覆盖所述第一侧带部和所述第二侧带部以及局部所述第五表面和局部所述第六表面。
26.根据权利要求1所述的多层电子组件，其中，所述第一外电极包括第一侧带部，所述第一侧带部从所述第一连接部延伸到所述第五表面的一部分和所述第六表面的一部分上，
所述第二外电极包括第二侧带部，所述第二侧带部从所述第二连接部延伸到所述第五表面的一部分和所述第六表面的一部分上，并且
所述绝缘层覆盖所述第一侧带部和所述第二侧带部以及整个所述第五表面和整个所述第六表面。
27.根据权利要求1所述的多层电子组件，其中，B3≥G1且B4≥G2，其中，B3表示从所述第三表面的延长线到所述第三带部的端部测量的所述第三带部在所述第二方向上的平均尺寸，B4表示从所述第四表面的延长线到所述第四带部的端部测量的所述第四带部在所述第二方向上的平均尺寸，G1表示所述第三表面和所述第二内电极彼此间隔开的区域在所述第二方向上的平均尺寸，并且G2表示所述第四表面和所述第一内电极彼此间隔开的区域在所述第二方向上的平均尺寸。
28.根据权利要求27所述的多层电子组件，其中，B1≥G1且B2≥G2，其中，B1表示从所述第三表面的延长线到所述第一带部的端部测量的所述第一带部在所述第二方向上的平均尺寸，并且B2表示从所述第四表面的延长线到所述第二带部的端部测量的所述第二带部在所述第二方向上的平均尺寸。
29.根据权利要求1所述的多层电子组件，其中，所述主体具有将所述第一表面和所述第三表面彼此连接的1-3拐角、将所述第一表面和所述第四表面彼此连接的1-4拐角、将所述第二表面和所述第三表面彼此连接的2-3拐角以及将所述第二表面和所述第四表面彼此连接的2-4拐角，
所述1-3拐角和所述2-3拐角随着更靠近所述第三表面而朝向所述主体的在所述第一方向上的中央收缩，并且所述1-4拐角和所述2-4拐角随着更靠近所述第四表面而朝向所述主体的在所述第一方向上的中央收缩，并且
所述第一外电极包括设置在所述1-3拐角和所述2-3拐角上的拐角部，并且所述第二外电极包括设置在所述1-4拐角和所述2-4拐角上的拐角部。
30.一种多层电子组件，包括：
主体，包括介电层以及第一内电极和第二内电极，所述第一内电极和所述第二内电极交替设置同时所述介电层介于所述第一内电极和所述第二内电极之间，并且所述主体包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并在第三方向上彼此相对的第五表面和第六表面；
第一外电极，包括第一连接部和第一带部，所述第一连接部设置在所述第三表面上，所述第一带部从所述第一连接部延伸到所述第一表面的一部分上；
第二外电极，包括第二连接部和第二带部，所述第二连接部设置在所述第四表面上，所述第二带部从所述第二连接部延伸到所述第一表面的一部分上；
绝缘层，设置在所述第二表面上，并且延伸到所述第一连接部和所述第二连接部；
第一镀层，设置在所述第一带部上；以及
第二镀层，设置在所述第二带部上，
其中，所述绝缘层包括含铝氧化物。
31.根据权利要求30所述的多层电子组件，其中，所述绝缘层具有大于等于50nm且小于等于1000nm的平均厚度。
32.根据权利要求30所述的多层电子组件，其中，所述绝缘层具有大于等于600nm且小于等于1000nm的平均厚度。
33.根据权利要求30所述的多层电子组件，其中，所述绝缘层具有大于等于800nm且小于等于1000nm的平均厚度。
34.根据权利要求30所述的多层电子组件，其中，所述含铝氧化物包括氧化铝。
35.根据权利要求30所述的多层电子组件，其中，在所述绝缘层中包括的元素中，铝元素的摩尔数与除氧之外的元素的总摩尔数的比值为0.95或更大。
36.根据权利要求30所述的多层电子组件，其中，所述绝缘层还包括含镁氧化物。
37.根据权利要求30所述的多层电子组件，其中，H1≥H2，其中，H1表示从所述第一表面到所述第一内电极和所述第二内电极中设置为最靠近所述第一表面的内电极测量的在所述第一方向上的平均尺寸，并且H2表示从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的端部和所述第二镀层的设置在所述第二连接部上的端部测量的在所述第一方向上的平均尺寸。
38.根据权利要求30所述的多层电子组件，其中，H1<H2，其中，H1表示从所述第一表面到所述第一内电极和所述第二内电极中设置为最靠近所述第一表面的内电极测量的在所述第一方向上的平均尺寸，并且H2表示从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的端部和所述第二镀层的设置在所述第二连接部上的端部测量的在所述第一方向上的平均尺寸。
39.根据权利要求38所述的多层电子组件，其中，H2<T/2，其中，T表示所述主体在所述第一方向上的平均尺寸。
40.根据权利要求30所述的多层电子组件，其中，所述第一镀层和所述第二镀层设置在所述第一表面的延长线下方。
41.根据权利要求30所述的多层电子组件，其中，0.2≤B1/L≤0.4且0.2≤B2/L≤0.4，其中，L表示所述主体在所述第二方向上的平均尺寸，B1表示从所述第三表面的延长线到所述第一带部的端部测量的所述第一带部在所述第二方向上的平均尺寸，并且B2表示从所述第四表面的延长线到所述第二带部的端部测量的所述第二带部在所述第二方向上的平均尺寸。
42.根据权利要求30所述的多层电子组件，所述多层电子组件还包括附加绝缘层，所述附加绝缘层设置在所述第一表面上并且设置在所述第一带部和所述第二带部之间。
43.根据权利要求42所述的多层电子组件，其中，所述附加绝缘层包括所述含铝氧化物。
44.根据权利要求30所述的多层电子组件，其中，所述第一外电极和所述第二外电极包括镍和镍合金中的至少一种。
45.根据权利要求30所述的多层电子组件，其中，所述多层电子组件在所述第二方向上的最大尺寸为1.1mm或更小，并且所述多层电子组件在所述第三方向上的最大尺寸为0.55mm或更小。
46.根据权利要求30所述的多层电子组件，其中，所述介电层具有0.35μm或更小的平均厚度。
47.根据权利要求30所述的多层电子组件，其中，所述第一内电极和所述第二内电极具有0.35μm或更小的平均厚度。
48.根据权利要求30所述的多层电子组件，其中，所述主体还包括：
电容形成部，在所述电容形成部中，所述第一内电极和所述第二内电极交替设置同时所述介电层介于所述第一内电极和所述第二内电极之间；以及
覆盖部，设置在所述电容形成部的在所述第一方向上的两个表面中的每个表面上，
其中，所述覆盖部在所述第一方向上具有15μm或更小的平均尺寸。
49.根据权利要求30所述的多层电子组件，其中，所述第一镀层和所述第二镀层具有比所述绝缘层的平均厚度小的平均厚度。
50.根据权利要求30所述的多层电子组件，其中，所述第一连接部和所述第二连接部与所述第五表面和所述第六表面间隔开。
51.根据权利要求30所述的多层电子组件，其中，所述第一连接部和所述第二连接部与所述第二表面间隔开。
52.根据权利要求30所述的多层电子组件，其中，所述第一镀层覆盖所述绝缘层的设置在所述第一外电极上的一端，并且所述第二镀层覆盖所述绝缘层的设置在所述第二外电极上的一端。
53.根据权利要求30所述的多层电子组件，其中，所述绝缘层覆盖所述第一镀层的设置在所述第一连接部上的端部，并且所述绝缘层覆盖所述第二镀层的设置在所述第二连接部上的端部。
54.根据权利要求30所述的多层电子组件，其中，所述绝缘层覆盖局部所述第五表面和局部所述第六表面。
55.根据权利要求30所述的多层电子组件，其中，所述绝缘层覆盖整个所述第五表面和整个所述第六表面。
56.根据权利要求30所述的多层电子组件，其中，所述主体具有将所述第一表面和所述第三表面彼此连接的1-3拐角、将所述第一表面和所述第四表面彼此连接的1-4拐角、将所述第二表面和所述第三表面彼此连接的2-3拐角以及将所述第二表面和所述第四表面彼此连接的2-4拐角，
所述1-3拐角和所述2-3拐角随着更靠近所述第三表面而朝向所述主体的在所述第一方向上的中央收缩，并且所述1-4拐角和所述2-4拐角随着更靠近所述第四表面而朝向所述主体的在所述第一方向上的中央收缩，并且
所述第一外电极包括设置在所述1-3拐角上的拐角部和从所述第一连接部延伸到所述2-3拐角上的拐角部，并且所述第二外电极包括设置在所述1-4拐角上的拐角部和从所述第二连接部延伸到所述2-4拐角上的拐角部。
57.一种多层电子组件，包括：
主体，包括介电层以及第一内电极和第二内电极，所述第一内电极和所述第二内电极交替设置同时所述介电层介于所述第一内电极和所述第二内电极之间，并且所述主体包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并在第三方向上彼此相对的第五表面和第六表面；
第一外电极，包括第一连接部、第一带部和第一拐角部，所述第一连接部设置在所述第三表面上，所述第一带部从所述第一连接部延伸到所述第一表面的一部分上，所述第一拐角部从所述第一连接部延伸到将所述第二表面和所述第三表面彼此连接的拐角上；
第二外电极，包括第二连接部、第二带部和第二拐角部，所述第二连接部设置在所述第四表面上，所述第二带部从所述第二连接部延伸到所述第一表面的一部分上，所述第二拐角部从所述第二连接部延伸到将所述第二表面和所述第四表面彼此连接的拐角上；
绝缘层，设置在所述第一连接部和所述第二连接部上，并且覆盖所述第二表面以及所述第一拐角部和所述第二拐角部；
第一镀层，设置在所述第一带部上；以及
第二镀层，设置在所述第二带部上，
其中，B3≤G1且B4≤G2，其中，B3表示从所述第三表面的延长线到所述第一拐角部的端部测量的所述第一拐角部在所述第二方向上的平均尺寸，B4表示从所述第四表面的延长线到所述第二拐角部的端部测量的所述第二拐角部在所述第二方向上的平均尺寸，G1表示所述第三表面和所述第二内电极彼此间隔开的区域在所述第二方向上的平均尺寸，并且G2表示所述第四表面和所述第一内电极彼此间隔开的区域在所述第二方向上的平均尺寸，并且
所述绝缘层包括含铝氧化物。
58.根据权利要求57所述的多层电子组件，其中，所述绝缘层具有大于等于50nm且小于等于1000nm的平均厚度。
59.根据权利要求57所述的多层电子组件，其中，所述绝缘层具有大于等于600nm且小于等于1000nm的平均厚度。
60.根据权利要求57所述的多层电子组件，其中，所述绝缘层具有大于等于800nm且小于等于1000nm的平均厚度。
61.根据权利要求57所述的多层电子组件，其中，所述含铝氧化物包括氧化铝。
62.根据权利要求57所述的多层电子组件，其中，在所述绝缘层中包括的元素中，铝元素的摩尔数与除氧之外的元素的总摩尔数的比值为0.95或更大。
63.根据权利要求57所述的多层电子组件，其中，所述绝缘层还包括含镁氧化物。
64.根据权利要求57所述的多层电子组件，其中，H1≥H2，其中，H1表示从所述第一表面到所述第一内电极和所述第二内电极中设置为最靠近所述第一表面的内电极测量的在所述第一方向上的平均尺寸，并且H2表示从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的端部和所述第二镀层的设置在所述第二连接部上的端部测量的在所述第一方向上的平均尺寸。
65.根据权利要求57所述的多层电子组件，其中，H1<H2，其中，H1表示从所述第一表面到所述第一内电极和所述第二内电极中设置为最靠近所述第一表面的内电极测量的在所述第一方向上的平均尺寸，并且H2表示从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的端部和所述第二镀层的设置在所述第二连接部上的端部测量的在所述第一方向上的平均尺寸。
66.根据权利要求65所述的多层电子组件，其中，H2<T/2，其中，T表示所述主体在所述第一方向上的平均尺寸。
67.根据权利要求57所述的多层电子组件，其中，所述第一镀层和所述第二镀层设置在与所述第一表面的延长线的高度相同的高度上或设置在所述第一表面的延长线下方。
68.根据权利要求57所述的多层电子组件，其中，0.2≤B1/L≤0.4且0.2≤B2/L≤0.4，其中，L表示所述主体在所述第二方向上的平均尺寸，B1表示从所述第三表面的延长线到所述第一带部的端部测量的所述第一带部在所述第二方向上的平均尺寸，并且B2表示从所述第四表面的延长线到所述第二带部的端部测量的所述第二带部在所述第二方向上的平均尺寸。
69.根据权利要求57所述的多层电子组件，所述多层电子组件还包括附加绝缘层，所述附加绝缘层设置在所述第一表面上并且设置在所述第一带部和所述第二带部之间。
70.根据权利要求69所述的多层电子组件，其中，所述附加绝缘层包括所述含铝氧化物。
71.根据权利要求57所述的多层电子组件，其中，所述第一外电极和所述第二外电极包括镍和镍合金中的至少一种。
72.根据权利要求57所述的多层电子组件，其中，B3<B1且B4<B2，其中，B1表示从所述第三表面的延长线到所述第一带部的端部测量的所述第一带部在所述第二方向上的平均尺寸，并且B2表示从所述第四表面的延长线到所述第二带部的端部测量的所述第二带部在所述第二方向上的平均尺寸。
73.根据权利要求57所述的多层电子组件，其中，所述多层电子组件在所述第二方向上的最大尺寸为1.1mm或更小，并且所述多层电子组件在所述第三方向上的最大尺寸为0.55mm或更小。
74.根据权利要求57所述的多层电子组件，其中，所述介电层具有0.35μm或更小的平均厚度。
75.根据权利要求57所述的多层电子组件，其中，所述第一内电极和所述第二内电极具有0.35μm或更小的平均厚度。
76.根据权利要求57所述的多层电子组件，其中，所述主体还包括：
电容形成部，在所述电容形成部中，所述第一内电极和所述第二内电极交替设置同时所述介电层介于所述第一内电极和所述第二内电极之间；以及
覆盖部，设置在所述电容形成部的在所述第一方向上的两个表面中的每个表面上，
其中，所述覆盖部在所述第一方向上具有15μm或更小的平均尺寸。
77.根据权利要求57所述的多层电子组件，其中，所述第一镀层和所述第二镀层具有比所述绝缘层的平均厚度小的平均厚度。
78.根据权利要求57所述的多层电子组件，其中，所述第一拐角部和所述第二拐角部设置在所述第二表面的延长线下方。
79.根据权利要求57所述的多层电子组件，其中，所述第一连接部和所述第二连接部与所述第五表面和所述第六表面间隔开。
80.根据权利要求57所述的多层电子组件，其中，所述第一拐角部和所述第二拐角部与所述第二表面间隔开。
81.根据权利要求57所述的多层电子组件，其中，所述第一镀层覆盖所述绝缘层的设置在所述第一外电极上的一端，并且所述第二镀层覆盖所述绝缘层的设置在所述第二外电极上的一端。
82.根据权利要求57所述的多层电子组件，其中，所述绝缘层覆盖所述第一镀层的设置在所述第一连接部上的端部，并且所述绝缘层覆盖所述第二镀层的设置在所述第二连接部上的端部。
83.根据权利要求57所述的多层电子组件，其中，所述绝缘层覆盖局部所述第五表面和局部所述第六表面。
84.根据权利要求57所述的多层电子组件，其中，所述绝缘层覆盖整个所述第五表面和整个所述第六表面。
85.根据权利要求57所述的多层电子组件，其中，B1≥G1且B2≥G2，其中，B1表示从所述第三表面的延长线到所述第一带部的端部测量的所述第一带部在所述第二方向上的平均尺寸，并且B2表示从所述第四表面的延长线到所述第二带部的端部测量的所述第二带部在所述第二方向上的平均尺寸。
86.一种多层电子组件，包括：
主体，包括介电层以及第一内电极和第二内电极，所述第一内电极和所述第二内电极交替设置同时所述介电层介于所述第一内电极和所述第二内电极之间，并且所述主体包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并在第三方向上彼此相对的第五表面和第六表面；
第一外电极，包括第一连接电极和第一带电极，所述第一连接电极设置在所述第三表面上，所述第一带电极设置在所述第一表面上并且连接到所述第一连接电极；
第二外电极，包括第二连接电极和第二带电极，所述第二连接电极设置在所述第四表面上，所述第二带电极设置在所述第一表面上并且连接到所述第二连接电极；
第一绝缘层，设置在所述第一连接电极上；
第二绝缘层，设置在所述第二连接电极上；
第一镀层，设置在所述第一带电极上；以及
第二镀层，设置在所述第二带电极上，
其中，所述第一绝缘层和所述第二绝缘层均包括含铝氧化物。
87.根据权利要求86所述的多层电子组件，其中，所述第一绝缘层和所述第二绝缘层具有大于等于50nm且小于等于1000nm的平均厚度。
88.根据权利要求86所述的多层电子组件，其中，所述第一绝缘层和所述第二绝缘层具有大于等于600nm且小于等于1000nm的平均厚度。
89.根据权利要求86所述的多层电子组件，其中，所述第一绝缘层和所述第二绝缘层具有大于等于800nm且小于等于1000nm的平均厚度。
90.根据权利要求86所述的多层电子组件，其中，所述含铝氧化物包括氧化铝。
91.根据权利要求86所述的多层电子组件，其中，在所述第一绝缘层和所述第二绝缘层中包括的元素中，铝元素的摩尔数与除氧之外的元素的总摩尔数的比值为0.95或更大。
92.根据权利要求86所述的多层电子组件，其中，所述第一绝缘层和所述第二绝缘层还包括含镁氧化物。
93.根据权利要求86所述的多层电子组件，其中，H1≥H2，其中，H1表示从所述第一表面到所述第一内电极和所述第二内电极中设置为最靠近所述第一表面的内电极测量的在所述第一方向上的平均尺寸，并且H2表示从所述第一表面的延长线到所述第一镀层的设置在所述第一连接电极上的端部和所述第二镀层的设置在所述第二连接电极上的端部测量的在所述第一方向上的平均尺寸。
94.根据权利要求86所述的多层电子组件，其中，H1<H2，其中，H1表示从所述第一表面到所述第一内电极和所述第二内电极中设置为最靠近所述第一表面的内电极测量的在所述第一方向上的平均尺寸，并且H2表示从所述第一表面的延长线到所述第一镀层的设置在所述第一连接电极上的端部和所述第二镀层的设置在所述第二连接电极上的端部测量的在所述第一方向上的平均尺寸。
95.根据权利要求94所述的多层电子组件，其中，H2<T/2，其中，T表示所述主体在所述第一方向上的平均尺寸。
96.根据权利要求86所述的多层电子组件，其中，所述第一镀层和所述第二镀层设置在与所述第一表面的延长线的高度相同的高度上或设置在所述第一表面的延长线下方。
97.根据权利要求86所述的多层电子组件，所述多层电子组件还包括附加绝缘层，所述附加绝缘层设置在所述第一表面上并且设置在所述第一带电极和所述第二带电极之间。
98.根据权利要求97所述的多层电子组件，其中，所述附加绝缘层包括所述含铝氧化物。
99.根据权利要求86所述的多层电子组件，其中，所述第一外电极和所述第二外电极包括镍和镍合金中的至少一种。
100.根据权利要求86所述的多层电子组件，其中，所述多层电子组件在所述第二方向上的最大尺寸为1.1mm或更小，并且所述多层电子组件在所述第三方向上的最大尺寸为0.55mm或更小。
101.根据权利要求86所述的多层电子组件，其中，所述介电层具有0.35μm或更小的平均厚度。
102.根据权利要求86所述的多层电子组件，其中，所述第一内电极和所述第二内电极具有0.35μm或更小的平均厚度。
103.根据权利要求86所述的多层电子组件，其中，所述主体还包括：
电容形成部，在所述电容形成部中，所述第一内电极和所述第二内电极交替设置同时所述介电层介于所述第一内电极和所述第二内电极之间；以及
覆盖部，设置在所述电容形成部的在所述第一方向上的两个表面中的每个表面上，
其中，所述覆盖部在所述第一方向上具有15μm或更小的平均尺寸。
104.根据权利要求86所述的多层电子组件，其中，所述第一镀层和所述第二镀层具有比所述第一绝缘层和所述第二绝缘层的平均厚度小的平均厚度。
105.根据权利要求86所述的多层电子组件，其中，所述第一连接电极和所述第二连接电极与所述第五表面和所述第六表面间隔开。
106.根据权利要求86所述的多层电子组件，其中，所述第一连接电极和所述第二连接电极与所述第二表面间隔开。
107.根据权利要求86所述的多层电子组件，其中，所述第一镀层覆盖所述第一绝缘层的设置在所述第一外电极上的端部，并且所述第二镀层覆盖所述第二绝缘层的设置在所述第二外电极上的端部。
108.根据权利要求86所述的多层电子组件，其中，所述第一绝缘层覆盖所述第一镀层的设置在所述第一连接电极上的端部，并且所述第二绝缘层覆盖所述第二镀层的设置在所述第二连接电极上的端部。
109.根据权利要求86所述的多层电子组件，其中，所述第一绝缘层和所述第二绝缘层延伸到所述第五表面和所述第六表面并彼此连接，并且覆盖局部所述第五表面和局部所述第六表面。
110.根据权利要求86所述的多层电子组件，其中，所述第一绝缘层和所述第二绝缘层延伸到所述第五表面和所述第六表面并彼此连接，并且覆盖整个所述第五表面和整个所述第六表面。
111.根据权利要求86所述的多层电子组件，其中，所述第一绝缘层和所述第二绝缘层延伸到所述第二表面并彼此连接。
112.根据权利要求86所述的多层电子组件，其中，所述主体具有将所述第一表面和所述第三表面彼此连接的1-3拐角、将所述第一表面和所述第四表面彼此连接的1-4拐角、将所述第二表面和所述第三表面彼此连接的2-3拐角以及将所述第二表面和所述第四表面彼此连接的2-4拐角，
所述1-3拐角和所述2-3拐角随着更靠近所述第三表面而朝向所述主体的在所述第一方向上的中央收缩，并且所述1-4拐角和所述2-4拐角随着更靠近所述第四表面而朝向所述主体的在所述第一方向上的中央收缩，并且
所述第一连接电极包括延伸到所述1-3拐角和所述2-3拐角的拐角部，并且所述第二连接电极包括延伸到所述1-4拐角和所述2-4拐角的拐角部。
113.根据权利要求86所述的多层电子组件，其中，所述第一外电极还包括第三带电极，所述第三带电极设置在所述第二表面上并且连接到所述第一连接电极，并且
所述第二外电极还包括第四带电极，所述第四带电极设置在所述第二表面上并且连接到所述第二连接电极。
114.根据权利要求113所述的多层电子组件，其中，B1≥G1、B3≥G1、B2≥G2且B4≥G2，其中，B1表示从所述第三表面的延长线到所述第一带电极的端部的距离，B2表示从所述第四表面的延长线到所述第二带电极的端部的距离，B3表示从所述第三表面的延长线到所述第三带电极的端部的距离，B4表示从所述第四表面的延长线到所述第四带电极的端部的距离，G1表示所述第三表面和所述第二内电极彼此间隔开的区域在所述第二方向上的平均尺寸，并且G2表示所述第四表面和所述第一内电极彼此间隔开的区域在所述第二方向上的平均尺寸。
115.根据权利要求113所述的多层电子组件，其中，B1≥G1、B3≤G1、B2≥G2且B4≤G2，其中，B1表示从所述第三表面的延长线到所述第一带电极的端部的距离，B2表示从所述第四表面的延长线到所述第二带电极的端部的距离，B3表示从所述第三表面的延长线到所述第三带电极的端部的距离，B4表示从所述第四表面的延长线到所述第四带电极的端部的距离，G1表示所述第三表面和所述第二内电极彼此间隔开的区域在所述第二方向上的平均尺寸，并且G2表示所述第四表面和所述第一内电极彼此间隔开的区域在所述第二方向上的平均尺寸。
116.根据权利要求86所述的多层电子组件，其中，所述第一带电极和所述第二带电极包括与所述第一内电极和所述第二内电极中包括的金属相同的金属。
117.根据权利要求86所述的多层电子组件，其中，所述第一连接电极和所述第二连接电极包括与所述第一内电极和所述第二内电极中包括的金属相同的金属。
118.根据权利要求86所述的多层电子组件，其中，所述第一带电极和所述第二带电极包括包含导电金属和玻璃的烧制电极。
119.根据权利要求86所述的多层电子组件，其中，所述第一连接电极和所述第二连接电极包括包含导电金属和玻璃的烧制电极。
120.根据权利要求86所述的多层电子组件，其中，所述第一镀层和所述第二镀层分别仅设置在所述第一带电极和所述第二带电极上。
121.根据权利要求86所述的多层电子组件，其中，所述第一镀层和所述第二镀层分别延伸到所述第一连接电极和所述第二连接电极上。
122.根据权利要求116所述的多层电子组件，其中，所述相同的金属是镍。
123.根据权利要求117所述的多层电子组件，其中，所述相同的金属是镍。
124.根据权利要求118所述的多层电子组件，其中，所述导电金属是镍、铜以及它们的合金中的至少一种。
125.根据权利要求86所述的多层电子组件，所述多层电子组件还包括第一附加电极层和第二附加电极层，所述第一附加电极层设置在所述第一连接电极和所述第三表面之间，并且所述第二附加电极层设置在所述第二连接电极和所述第四表面之间。
CN202211552301.6A 2021-12-31 2022-12-05 多层电子组件 Pending CN116387031A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210193641A KR20230103059A (ko) 2021-12-31 2021-12-31 적층형 전자 부품
KR10-2021-0193641 2021-12-31

Publications (1)

Publication Number Publication Date
CN116387031A true CN116387031A (zh) 2023-07-04

Family

ID=86973688

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211552301.6A Pending CN116387031A (zh) 2021-12-31 2022-12-05 多层电子组件

Country Status (4)

Country Link
US (1) US20230215640A1 (zh)
JP (1) JP2023099427A (zh)
KR (1) KR20230103059A (zh)
CN (1) CN116387031A (zh)

Also Published As

Publication number Publication date
US20230215640A1 (en) 2023-07-06
JP2023099427A (ja) 2023-07-13
KR20230103059A (ko) 2023-07-07

Similar Documents

Publication Publication Date Title
JP7301660B2 (ja) キャパシタ部品
KR20210106689A (ko) 적층형 전자 부품
KR20190116183A (ko) 적층 세라믹 전자부품
CN116387037A (zh) 多层电子组件
CN116387031A (zh) 多层电子组件
US20230223195A1 (en) Multilayer electronic component
US20230215655A1 (en) Multilayer electronic component
EP4415013A2 (en) Multilayer ceramic electronic component comprising an interdigitated intermediate metal layer between the inner and outer electrodes
CN116417260A (zh) 多层电子组件
EP4379762A1 (en) Multilayer electronic component (mlcc) improved interface with external electrodes
US20230215652A1 (en) Multilayer electronic component
US20230215641A1 (en) Multilayer electronic component
CN116387035A (zh) 多层电子组件
CN116387027A (zh) 多层电子组件
CN116387038A (zh) 多层电子组件
CN116844861A (zh) 多层电子组件
CN116387028A (zh) 多层电子组件
KR20230103350A (ko) 적층형 전자 부품
CN116580968A (zh) 多层电子组件及其制造方法
CN116387030A (zh) 多层电子组件
JP2023107724A (ja) 積層型電子部品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination