CN116387035A - 多层电子组件 - Google Patents

多层电子组件 Download PDF

Info

Publication number
CN116387035A
CN116387035A CN202211664440.8A CN202211664440A CN116387035A CN 116387035 A CN116387035 A CN 116387035A CN 202211664440 A CN202211664440 A CN 202211664440A CN 116387035 A CN116387035 A CN 116387035A
Authority
CN
China
Prior art keywords
multilayer electronic
electronic assembly
insulating layer
disposed
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211664440.8A
Other languages
English (en)
Inventor
具信一
任珍亨
李冈夏
李汀苑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN116387035A publication Critical patent/CN116387035A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本公开提供一种多层电子组件。所述多层电子组件包括：主体，包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面以及在第三方向上彼此相对的第五表面和第六表面；第一外电极，包括设置在所述第三表面上的第一连接部和从所述第一连接部延伸至所述第一表面的第一部分上的第一带部；第二外电极，包括设置在所述第四表面上的第二连接部和从所述第二连接部延伸至所述第一表面的第二部分上的第二带部；绝缘层，设置在所述第二表面上并且延伸至所述第一连接部和所述第二连接部上，所述绝缘层包括第一玻璃和含铝(Al)的第一氧化物。

Description

多层电子组件
本申请要求于2021年12月31日在韩国知识产权局提交的第10-2021-0193639号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种多层电子组件。
背景技术
多层陶瓷电容器(MLCC，一种多层电子组件)可以是可安装在各种电子产品(包括成像装置(诸如液晶显示器(LCD)和等离子体显示面板(PDP)等)、计算机、智能手机和移动电话)的印刷电路板上并且可充电或放电的片式电容器。
因为多层陶瓷电容器可具有相对小的尺寸和高电容，并且可容易地安装，所以这样的多层陶瓷电容器可用作各种电子装置的组件。随着诸如计算机和移动装置的各种电子装置已小型化并且已被设计为具有高输出，对多层陶瓷电容器的小型化和高电容化的需求已增加。
此外，随着近来对用于车辆的电子组件的关注的增加，还需要多层陶瓷电容器具有高可靠性特性以用在汽车或信息娱乐系统中。
为了多层陶瓷电容器的小型化和高电容化，可能需要通过减小内电极和介电层的厚度来增加层叠的层数，并且通过减小不影响电容形成的部分的体积，可增大实现电容所需的有效体积分数。
此外，可能需要减小安装空间以在基板的有限区域内安装较多数量的组件。
此外，由于边缘的厚度随着多层陶瓷电容器的小型化和高电容化而减小，外部水分和镀液可能容易渗透到其中，因此可靠性可能劣化。因此，可能需要一种用于保护多层陶瓷电容器免受外部水分或镀液渗透影响的方法。
发明内容
本公开的一方面在于提供一种具有提高的每单位体积的电容的多层电子组件。
本公开的一方面在于提供一种具有改善的可靠性的多层电子组件。
本公开的一方面在于提供一种具有减小的安装空间的多层电子组件。
根据本公开的一方面，一种多层电子组件包括：主体，包括介电层以及交替设置的第一内电极和第二内电极，且所述介电层介于所述第一内电极与所述第二内电极之间，并且所述主体包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；第一外电极，包括设置在所述第三表面上的第一连接部、从所述第一连接部延伸至所述第一表面的第一部分上的第一带部和从所述第一连接部延伸至所述第二表面的第一部分上的第三带部；第二外电极，包括设置在所述第四表面上的第二连接部、从所述第二连接部延伸至所述第一表面的第二部分上的第二带部和从所述第二连接部延伸至所述第二表面的第二部分上的第四带部；绝缘层，设置在所述第一连接部和所述第二连接部上并且覆盖所述第二表面以及所述第三带部和所述第四带部，所述绝缘层包括第一玻璃和含铝(Al)的第一氧化物；第一镀层，设置在所述第一带部上；以及第二镀层，设置在所述第二带部上。
根据本公开的另一方面，一种多层电子组件包括：主体，包括介电层以及交替设置的第一内电极和第二内电极，且所述介电层介于所述第一内电极与所述第二内电极之间，并且所述主体包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；第一外电极，包括设置在所述第三表面上的第一连接部和从所述第一连接部延伸至所述第一表面的第一部分上的第一带部；第二外电极，包括设置在所述第四表面上的第二连接部和从所述第二连接部延伸至所述第一表面的第二部分上的第二带部；绝缘层，设置在所述第二表面上并且延伸至所述第一连接部和所述第二连接部上，所述绝缘层包括第一玻璃和含铝(Al)的第一氧化物；第一镀层，设置在所述第一带部上；以及第二镀层，设置在所述第二带部上。
根据本公开的另一方面，一种多层电子组件包括：主体，包括介电层以及交替设置的第一内电极和第二内电极，且所述介电层介于所述第一内电极与所述第二内电极之间，并且所述主体包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；第一外电极，包括设置在所述第三表面上的第一连接部、从所述第一连接部延伸至所述第一表面的第一部分上的第一带部和从所述第一连接部延伸至将所述第二表面连接到所述第三表面的拐角上的第一拐角部；第二外电极，包括设置在所述第四表面上的第二连接部、从所述第二连接部延伸至所述第一表面的第二部分上的第二带部和从所述第二连接部延伸至将所述第二表面连接到所述第四表面的拐角上的第二拐角部；绝缘层，设置在所述第一连接部和所述第二连接部上并且覆盖所述第二表面以及所述第一拐角部和所述第二拐角部，所述绝缘层包括第一玻璃和含铝(Al)的第一氧化物；第一镀层，设置在所述第一带部上；以及第二镀层，设置在所述第二带部上，其中，在所述第二方向上从所述第三表面的延长线到所述第一拐角部的端部的平均距离被定义为B3，在所述第二方向上从所述第四表面的延长线到所述第二拐角部的端部的平均距离被定义为B4，所述第三表面和所述第二内电极彼此间隔开的区域的沿所述第二方向获取的平均尺寸被定义为G1，所述第四表面和所述第一内电极彼此间隔开的区域的沿所述第二方向获取的平均尺寸被定义为G2，并且满足B3≤G1且B4≤G2。
根据本公开的另一方面，一种多层电子组件包括：主体，包括介电层以及交替设置的第一内电极和第二内电极，且所述介电层介于所述第一内电极与所述第二内电极之间，并且所述主体包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；第一外电极，包括设置在所述第三表面上的第一连接电极和从所述第一连接电极延伸至所述第一表面的第一部分上的第一带电极；第二外电极，包括设置在所述第四表面上的第二连接电极和从所述第二连接电极延伸至所述第一表面的第二部分上的第二带电极；第一绝缘层，设置在所述第一连接电极上；第二绝缘层，设置在所述第二连接电极上；第一镀层，设置在所述第一带电极上；以及第二镀层，设置在所述第二带电极上，其中，所述第一绝缘层和所述第二绝缘层包括第一玻璃和含铝(Al)的第一氧化物。
附图说明
通过结合附图以及以下具体实施方式，本公开的以上和其他方面、特征及优点将被更清楚地理解，在附图中：
图1是示出根据本公开的示例实施例的多层电子组件的立体图；
图2是示出图1中的多层电子组件的主体的立体图；
图3是沿图1中的线I-I'截取的截面图；
图4是示出图2中的主体的分解立体图；
图5是示出图1中的多层电子组件安装在基板上的安装基板的立体图；
图6是示出根据本公开的示例实施例的多层电子组件的立体图；
图7是沿图6中的线II-II'截取的截面图；
图8是示出根据本公开的示例实施例的多层电子组件的立体图；
图9是沿图8中的线III-III'截取的截面图；
图10是示出根据本公开的示例实施例的多层电子组件的立体图；
图11是沿图10中的线IV-IV'截取的截面图；
图12是示出根据本公开的示例实施例的多层电子组件的立体图；
图13是沿图12中的线V-V'截取的截面图；
图14是示出根据本公开的示例实施例的多层电子组件的立体图；
图15是沿图14中的线VI-VI'截取的截面图；
图16是示出图14中的示例的变型示例的示图；
图17是示出根据本公开的示例实施例的多层电子组件的立体图；
图18是沿图17中的线VII-VII'截取的截面图；
图19是示出根据本公开的示例实施例的多层电子组件的立体图；
图20是沿图19中的线VIII-VIII'截取的截面图；
图21是示出图19中的示例的变型示例的示图；
图22是示出根据本公开的示例实施例的多层电子组件的立体图；
图23是沿图22中的线IX-IX'截取的截面图；
图24是示出图22中的示例的变型示例的示图；
图25是示出根据本公开的示例实施例的多层电子组件的立体图；
图26是沿图25中的线X-X'截取的截面图；
图27是示出图25中的示例的变型示例的示图；
图28是示出根据本公开的示例实施例的多层电子组件的立体图；
图29是沿图28中的线XI-XI'截取的截面图；
图30是示出图28中的示例的变型示例的示图；
图31是示出根据本公开的示例实施例的多层电子组件的立体图；
图32是沿图31中的线XII-XII'截取的截面图；
图33是示出根据本公开的示例实施例的多层电子组件的立体图；
图34是沿图33中的线XIII-XIII'截取的截面图；
图35是示出图33中的示例的变型示例的示图；
图36是示出根据本公开的示例实施例的多层电子组件的立体图；
图37是沿图36中的线XIV-XIV'截取的截面图；以及
图38是示出图37中的区域K1的放大图。
具体实施方式
在下文中，将参照附图如下描述本公开的实施例。
然而，本公开可以以许多不同的形式例证，并且不应被解释为局限于这里阐述的具体实施例。更确切地说，提供这些实施例使得本公开将是透彻的和完整的，并且将向本领域技术人员充分地传达本公开的范围。因此，为了清楚的描述，可夸大附图中的要素的形状和尺寸。此外，将使用相同的附图标记来描述在每个示例实施例的附图中表示的相同构思的范围内具有相同功能的要素。
在附图中，相同的要素将由相同的附图标记表示。此外，将不提供可能不必要地使本公开的主旨模糊的对已知功能和要素的冗余描述和详细描述。在附图中，一些要素可能被夸大、省略或简要示出，并且要素的尺寸不一定反映这些要素的实际尺寸。此外，将理解的是，除非另有说明，否则当部分“包括”要素时，该部分还可包括另一要素，而不排除另一要素。
在附图中，第一方向可被定义为层叠方向或厚度方向T，第二方向可被定义为长度方向L，第三方向可被定义为宽度方向W。此外，下面描述的各个实施例的特征可单独实现，也可通过与其他实施例的特征组合来实现。除非与另一实施例中的内容相矛盾，否则即使在一个实施例中描述的内容没有在另一实施例中描述，也可被理解为与另一实施例相关的描述。
图1是示出根据示例实施例的多层电子组件的立体图。
图2是示出图1中的多层电子组件的主体的立体图。
图3是沿图1中的线I-I'截取的截面图。
图4是示出图2中的主体的分解立体图。
图5是示出图1中的多层电子组件安装在基板上的安装基板的立体图。
在下文中，将参照图1至图5描述示例实施例中的多层电子组件1000。
示例实施例中的多层电子组件1000可包括：主体110，包括介电层111以及交替设置的第一内电极121和第二内电极122，且介电层111介于第一内电极121与第二内电极122之间，并且主体110包括在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4以及连接到第一表面1和第二表面2及第三表面3和第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6；第一外电极131，包括设置在第三表面上的第一连接部131a、从第一连接部延伸至第一表面的一部分上的第一带部131b和从第一连接部延伸至第二表面的一部分上的第三带部131c；第二外电极132，包括设置在第四表面上的第二连接部132a、从第二连接部延伸至第一表面的一部分上的第二带部132b和从第二连接部延伸至第二表面的一部分上的第四带部132c；绝缘层151，设置在第一连接部和第二连接部上并且覆盖第二表面以及第三带部131c和第四带部132c；第一镀层141，设置在第一带部131b上；以及第二镀层142，设置在第二带部132b上，并且绝缘层151可包括第一玻璃和第一氧化物(含铝(Al)的氧化物)。
在主体110中，介电层111与内电极121和122可交替地层叠。
主体110的形状不限于任意特定的形状，并且如附图中所示，主体110可具有六面体形状或类似于六面体形状的形状。由于用于形成主体110的陶瓷粉末在烧制工艺期间的收缩，主体110可不具有由直线形成的精确六面体形状，而是可具有基本上六面体的形状。
主体110可具有在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4以及连接到第一表面1和第二表面2及第三表面3和第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6。
在示例实施例中，主体110可具有将第一表面连接到第三表面的1-3拐角、将第一表面连接到第四表面的1-4拐角、将第二表面连接到第三表面的2-3拐角以及将第二表面连接到第四表面的2-4拐角。1-3拐角和2-3拐角可具有随着接近第三表面而向主体的沿第一方向获取的中央减小(收缩)的形式，并且1-4拐角和2-4拐角可具有随着接近第四表面而向主体的沿第一方向获取的中央减小(收缩)的形式。
由于介电层111的没有设置内电极121和122的边缘区域可叠置，因此可能由于内电极121和122的厚度而形成台阶差，因此，当相对于第一表面观察时，将第一表面连接到第三表面和第四表面的拐角可具有向主体的沿第一方向获取的中央减小(收缩)的形式，和/或当相对于第二表面观察时，将第二表面连接到第三表面和第四表面的拐角可具有向主体的沿第一方向获取的中央减小(收缩)的形式。可选地，当相对于第一表面观察时，将第一表面1连接到第三表面3、第四表面4、第五表面5和第六表面6的拐角可具有向主体的沿第一方向获取的中央减小(收缩)的形式，和/或当相对于第二表面观察时，将第二表面2连接到第三表面3、第四表面4、第五表面5和第六表面6的拐角可具有向主体的沿第一方向获取的中央减小(收缩)的形式。可选地，当通过执行防止碎裂缺陷等的单独的工艺使连接主体110的表面的拐角圆化时，将第一表面与第三表面、第四表面、第五表面和第六表面连接的拐角和/或将第二表面连接到第三表面、第四表面、第五表面和第六表面的拐角可具有圆化形状。
拐角可包括将第一表面连接到第三表面的1-3拐角、将第一表面连接到第四表面的1-4拐角、将第二表面连接到第三表面的2-3拐角以及将第二表面连接到第四表面的2-4拐角。此外，拐角可包括将第一表面连接到第五表面的1-5拐角、将第一表面连接到第六表面的1-6拐角、将第二表面连接到第五表面的2-5拐角以及将第二表面连接到第六表面的2-6拐角。主体110的第一表面至第六表面可以是几乎平坦的表面，并且非平坦区域可被构造为拐角。在下文中，每个表面的延长线可指的是相对于每个表面的平坦部分延伸的线。
在这种情况下，在外电极131和132中，设置在主体110的拐角上的区域可以是拐角部，设置在主体110的第三表面和第四表面上的区域可以是连接部，并且设置在主体的第一表面和第二表面上的区域可以是带部。例如，第一外电极131还可包括设置在1-3拐角和2-3拐角上的拐角部，并且第二外电极132还可包括设置在1-4拐角和2-4拐角上的拐角部。另外，第一外电极131还可包括设置在1-3拐角上的拐角部和从第一连接部131a延伸至2-3拐角上的拐角部，并且第二外电极132还可包括设置在1-4拐角上的拐角部和从第二连接部132a延伸至2-4拐角上的拐角部。
为了防止由内电极121和122导致的台阶差，在层叠其上涂覆有用于内电极的导电膏的陶瓷生片之后，切割层叠的陶瓷生片以获得电容形成部Ac并将内电极暴露于电容形成部Ac的在第三方向(宽度方向)上的相对的侧表面，然后在电容形成部Ac的在第三方向(宽度方向)上的两个侧表面上层叠单个介电层或者两个或更多个介电层以形成边缘部114和115，因此，将第一表面连接到第五表面和第六表面的部分以及将第二表面连接到第五表面和第六表面的部分可不具有上述减小的形式。
形成主体110的多个介电层111可处于烧制状态，并且相邻的介电层111可彼此一体化为使得它们之间的边界在不使用扫描电子显微镜(SEM)的情况下可能不明显。
在示例实施例中，用于形成介电层111的原材料不限于任意特定示例，只要可获得足够的电容即可。例如，可使用钛酸钡材料、铅复合钙钛矿材料或钛酸锶材料。钛酸钡材料可包括BaTiO3陶瓷粉末，并且BaTiO3陶瓷粉末的示例可包括BaTiO3以及其中钙(Ca)、锆(Zr)部分固溶于BaTiO3中的(Ba1-xCax)TiO3(0<x<1)、Ba(Ti1-yCay)O3(0<y<1)、(Ba1-xCax)(Ti1- yZry)O3(0<x<1，0<y<1)或Ba(Ti1-yZry)O3(0<y<1)。
此外，在示例实施例中，可将各种陶瓷添加剂、有机溶剂、粘合剂、分散剂等添加到用于形成介电层111的原材料(诸如钛酸钡(BaTiO3)陶瓷粉末)中。
介电层111的平均厚度td不限于任意特定示例。
通常，当介电层具有小于0.6μm的平均厚度(相对较薄)时，特别是当介电层的平均厚度小于或等于0.35μm时，可靠性可能降低。
然而，在示例实施例中，通过在外电极的连接部上设置绝缘层，并且在外电极的带部上设置镀层，可防止外部水分和镀液的渗透，从而可改善可靠性。因此，即使当介电层111的平均厚度小于或等于0.35μm时，也可确保优异的可靠性。
因此，当介电层111的平均厚度小于或等于0.35μm时，可改善示例实施例中的改善可靠性的效果。
介电层111的平均厚度td可指的是设置在第一内电极121与第二内电极122之间的介电层111的平均厚度。
介电层111的平均厚度可从通过使用放大倍率为10000的扫描电子显微镜(SEM)扫描主体110的沿长度-厚度方向(L-T)截取的截面而获得的图像来测量。更具体地，可通过在扫描的图像中测量介电层的在长度方向上间隔开相等距离的30个点处的厚度并对测量的厚度求平均值来获得介电层111的平均厚度。可在电容形成部Ac中指定间隔开相等距离的该30个点。此外，当平均值的测量扩展到10个介电层并测量它们的平均值时，可进一步使介电层的平均厚度一般化。
主体110可包括电容形成部Ac以及覆盖部112和113，电容形成部Ac设置在主体110中并且包括彼此相对的第一内电极121和第二内电极122，且介电层111介于第一内电极121与第二内电极122之间，覆盖部112和113在第一方向上分别形成在电容形成部Ac的上部和下部上。
此外，电容形成部Ac可对形成电容器的电容有贡献，并且可通过交替层叠多个第一内电极121和多个第二内电极122且使介电层111介于多个第一内电极121与多个第二内电极122之间而形成。
覆盖部112和113可包括在第一方向上设置在电容形成部Ac上方的上覆盖部112和在第一方向上设置在电容形成部Ac下方的下覆盖部113。
上覆盖部112和下覆盖部113可通过在厚度方向上分别在电容形成部Ac的上表面和下表面上层叠单个介电层或者两个或更多个介电层来形成，并且可防止由物理应力或化学应力导致的对内电极的损坏。
上覆盖部112和下覆盖部113不包括内电极，并且可包括与介电层111的材料相同的材料。
也就是说，上覆盖部112和下覆盖部113可包括陶瓷材料(诸如钛酸钡(BaTiO3)陶瓷材料)。
覆盖部112和113的平均厚度tc不限于任意特定示例。然而，为了容易地实现多层电子组件的小型化和高电容化，覆盖部112和113的平均厚度tc可小于或等于15μm。此外，在示例实施例中，通过将绝缘层设置在外电极的连接部上并且将镀层设置在外电极的带部上，可防止外部水分和镀液的渗透，从而可改善可靠性。因此，即使当覆盖部112和113的平均厚度tc小于或等于15μm时，也可确保优异的可靠性。
覆盖部112和113的平均厚度tc可指的是在第一方向上的尺寸，并且可以是在第一方向上位于电容形成部Ac上方或下方的覆盖部112或113的间隔开相等距离的五个点处的厚度的平均值。例如，可通过使用扫描电子显微镜(SEM)扫描主体110的截面来进行测量。也可使用本领域普通技术人员理解的即使在本公开中没有描述的其他方法和/或工具。
此外，边缘部114和115可设置在电容形成部Ac的侧表面上。
边缘部114和115可包括设置在电容形成部Ac的在宽度方向上的一个侧表面上的第一边缘部114和设置在电容形成部Ac的在宽度方向上的另一侧表面上的第二边缘部115。也就是说，边缘部114和115可设置在电容形成部Ac的在宽度方向上的两个侧表面上。
边缘部114和115可指的是在沿宽度-厚度方向(W-T)截取的主体110的截面上第一内电极121的两端和第二内电极122的两端与主体的外表面之间的区域。
边缘部114和115可防止由物理应力或化学应力导致的对内电极的损坏。
可通过以下方式来形成边缘部114和115：通过将导电膏涂覆在陶瓷生片(要形成边缘部的区域除外)上来形成内电极。
此外，为了防止由于内电极121和122导致的台阶差，在层叠其上涂覆有用于内电极的导电膏的陶瓷生片以获得层叠体之后，切割层叠体以获得电容形成部Ac并将内电极暴露于电容形成部Ac的在第三方向(宽度方向)上的相对的侧表面，并且可在电容形成部Ac的在第三方向(宽度方向)上的两个侧表面上层叠单个介电层或者两个或更多个介电层，从而形成边缘部114和115。
边缘部114和115的平均厚度不限于任意特定示例。然而，边缘部114和115的平均厚度可小于或等于15μm，以容易地实现多层电子组件的小型化和高电容化。此外，在示例实施例中，通过将绝缘层设置在外电极的连接部上并且将镀层设置在外电极的带部上，可防止外部水分和镀液的渗透，从而可改善可靠性。因此，即使当边缘部114和115的平均厚度小于或等于15μm时，也可确保优异的可靠性。
边缘部114和115的平均厚度可指的是边缘部114和115的在第三方向上的平均尺寸，并且可以是通过对在电容形成部Ac的侧表面上的五个等间隔的点处测量的边缘部114和115的在第三方向上的厚度求平均值而获得的平均值。例如，可通过使用扫描电子显微镜(SEM)扫描主体110的截面来进行测量。也可使用本领域普通技术人员理解的即使在本公开中没有描述的其他方法和/或工具。
内电极121和122可与介电层111交替地层叠。
内电极121和122可包括第一内电极121和第二内电极122。第一内电极121和第二内电极122可交替地设置为彼此相对，且主体110中包括的介电层111介于第一内电极121与第二内电极122之间，并且第一内电极121和第二内电极122可分别暴露于主体110的第三表面3和第四表面4。
参照图3，第一内电极121可与第四表面4间隔开并且可通过第三表面3暴露，并且第二内电极122可与第三表面3间隔开并且可通过第四表面4暴露。第一外电极131可设置在主体的第三表面3上并且可连接到第一内电极121，第二外电极132可设置在主体的第四表面4上并且可连接到第二内电极122。
也就是说，第一内电极121可不连接到第二外电极132并且可连接到第一外电极131，第二内电极122可不连接到第一外电极131并且可连接到第二外电极132。因此，第一内电极121可与第四表面4间隔开预定距离，并且第二内电极122可与第三表面3间隔开预定距离。
在这种情况下，第一内电极121和第二内电极122可通过设置在它们之间的介电层111彼此电分离。
主体110可通过交替层叠其上印刷有用于第一内电极121的导电膏的陶瓷生片和其上印刷有用于第二内电极122的导电膏的陶瓷生片，并烧制这些陶瓷生片来形成。
用于形成内电极121和122的材料不限于任意特定示例，并且可使用具有优异导电性的材料。例如，内电极121和122可包括镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)以及它们的合金中的一种或更多种。
此外，内电极121和122可通过印刷用于内电极的导电膏来形成，该导电膏包括镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)以及它们的合金中的一种或更多种。可使用丝网印刷法或凹版印刷法作为印刷用于内电极的导电膏的方法，但其示例实施例不限于此。
内电极121和122的平均厚度te不限于任意特定示例。
通常，当内电极形成为具有小于0.6μm的平均厚度(相对较薄)时，特别是当内电极的平均厚度小于或等于0.35μm时，可靠性可能劣化。
然而，在示例实施例中，通过在外电极的连接部上设置绝缘层，并且在外电极的带部上设置镀层，可防止外部水分和镀液的渗透，从而可改善可靠性。因此，即使当内电极121和122的平均厚度小于或等于0.35μm时，也可确保优异的可靠性。
因此，当内电极121和122的平均厚度小于或等于0.35μm时，可改善示例实施例中的上述效果，并且可容易地实现多层电子组件的小型化和高电容化。
内电极121和122的平均厚度te可指的是内电极121和122的平均厚度。
内电极121和122的平均厚度可从通过使用放大倍率为10000的扫描电子显微镜(SEM)扫描主体110的沿长度-厚度方向(L-T)截取的截面而获得的图像来测量。更具体地，可通过在扫描的图像中测量一个内电极的在长度方向上间隔开相等距离的30个点处的厚度并对测量的厚度求平均值来获得内电极121和122的平均厚度。可在电容形成部Ac中指定间隔开相等距离的该30个点。此外，当平均值的测量扩展到10个内电极并测量它们的平均值时，可进一步使内电极的平均厚度一般化。
外电极131和132可设置在主体110的第三表面3和第四表面4上。外电极131和132可包括第一外电极131和第二外电极132，第一外电极131和第二外电极132分别设置在主体110的第三表面3和第四表面4上，并且分别连接到第一内电极121和第二内电极122。
外电极131和132可包括第一外电极131和第二外电极132，第一外电极131包括设置在第三表面上的第一连接部131a和从第一连接部延伸至第一表面的一部分上的第一带部131b，第二外电极132包括设置在第四表面上的第二连接部132a和从第二连接部延伸至第一表面的一部分上的第二带部132b。第一连接部131a可在第三表面上连接到第一内电极121，并且第二连接部132a可在第四表面上连接到第二内电极122。
此外，第一外电极131可包括从第一连接部131a延伸至第二表面的一部分上的第三带部131c，并且第二外电极132可包括从第二连接部132a延伸至第二表面的一部分上的第四带部132c。此外，第一外电极131可包括从第一连接部131a延伸至第五表面的一部分和第六表面的一部分上的第一侧带部，第二外电极132可包括从第二连接部132a延伸至第五表面的一部分和第六表面的一部分上的第二侧带部。
然而，在示例实施例中，可不设置第三带部、第四带部、第一侧带部和第二侧带部。第一外电极131和第二外电极132可不设置在第二表面上，并且可不设置在第五表面和第六表面上。当第一外电极131和第二外电极132不设置在第二表面上时，第一外电极131和第二外电极132可设置在主体的第二表面的延长线下方。此外，第一连接部131a和第二连接部132a可与第五表面和第六表面间隔开，并且第一连接部131a和第二连接部132a可与第二表面间隔开。此外，第一带部131b和第二带部132b也可与第五表面和第六表面间隔开。
当第一外电极131和第二外电极132分别包括第三带部131c和第四带部132c时，示例实施例中的绝缘层可形成在第三带部131c和第四带部132c上，但其示例实施例不限于此。镀层可设置在第三带部131c和第四带部132c上，以改善安装方便性。此外，第一外电极131和第二外电极132可分别包括第三带部131c和第四带部132c，并且可不包括侧带部，在这种情况下，第一连接部131a和第二连接部132a以及第一带部131b、第二带部132b、第三带部131c和第四带部132c可与第五表面和第六表面间隔开。
在示例实施例中，多层电子组件1000可具有两个外电极131和132。然而，外电极131和132的数量以及它们的形状可根据内电极121和122的形状或其他目的而变化。
外电极131和132可使用具有导电性的任意材料(诸如金属)形成，并可考虑电特性和结构稳定性来确定具体的材料，并且外电极131和132可具有多层结构。
外电极131和132可以是包括导电金属和玻璃的烧制电极，或者包括导电金属和树脂的树脂基电极。
此外，外电极131和132可具有烧制电极和树脂基电极依次形成在主体上的形状。此外，外电极131和132可通过将包括导电金属的片材转印到主体上或通过将包括导电金属的片材转印到烧制电极上来形成。
可使用具有优异导电性的材料作为外电极131和132中包括的导电金属，并且该材料不限于任意特定示例。例如，导电金属可以是Cu、Ni、Pd、Ag、Sn、Cr以及它们的合金中的一种或更多种。优选地，外电极131和132可包括Ni和Ni合金中的至少一种，因此，可改善与包括Ni的内电极121和122的连接性。
绝缘层151可设置在第一连接部131a和第二连接部132a上。
由于第一连接部131a和第二连接部132a分别连接到第一内电极121和第二内电极122，因此第一连接部131a和第二连接部132a可成为镀液可能在镀覆工艺中通过其渗透的路径或水分可能在实际使用期间通过其渗透的路径。在示例实施例中，由于绝缘层151设置在连接部131a和132a上，因此可防止外部水分或镀液的渗透。
绝缘层151可与第一镀层141和第二镀层142接触。在这种情况下，绝缘层151可与第一镀层141的端部和第二镀层142的端部接触并且可部分地覆盖第一镀层141的端部和第二镀层142的端部，或者第一镀层141和第二镀层142可与绝缘层151的端部接触并且可部分地覆盖绝缘层151的端部。
绝缘层151可设置在第一连接部131a和第二连接部132a上，并且可设置为覆盖第二表面以及第三带部131c和第四带部132c。在这种情况下，绝缘层151可覆盖第三带部131c和第四带部132c，以及第二表面的没有设置第三带部131c和第四带部132c的区域。因此，绝缘层151可覆盖第三带部131c的端部和第四带部132c的端部与主体110接触的区域，并且可阻挡水分渗透，从而改善防潮可靠性。
绝缘层151可设置在第二表面上，并且可延伸至第一连接部131a和第二连接部132a上。此外，当外电极131和132不设置在第二表面上时，绝缘层可设置为完全覆盖第二表面。绝缘层151可不必需设置在第二表面上，且绝缘层可不设置在第二表面的一部分或整个第二表面上，并且绝缘层还可分成两个部分，并且该两个部分可分别设置在第一连接部131a和第二连接部132a上。当绝缘层不设置在整个第二表面上时，绝缘层可设置在第二表面的延长线下方。此外，绝缘层可不设置在第二表面上，并且绝缘层可从第一连接部131a和第二连接部132a延伸至第五表面和第六表面上，并可形成单个绝缘层。
此外，绝缘层151可设置为覆盖第一侧带部的一部分、第二侧带部的一部分、第五表面的一部分和第六表面的一部分。在这种情况下，第五表面和第六表面的没有被绝缘层151覆盖的部分可暴露。
此外，绝缘层151可设置为覆盖整个第一侧带部和整个第二侧带部以及整个第五表面和整个第六表面，在这种情况下，第五表面和第六表面可不暴露，从而可改善防潮可靠性。连接部131a和132a也可不直接暴露，从而改善多层电子组件1000的可靠性。更详细地，绝缘层可覆盖第一侧带部和第二侧带部两者，并且可覆盖第五表面和第六表面的除了形成第一侧带部和第二侧带部的区域之外的整个区域。
绝缘层151可防止镀层141和142形成在外电极131和132的其上设置有绝缘层151的区域上，并且可改善密封特性，从而可减少水分或镀液的渗透。
绝缘层可包括第一玻璃和第一氧化物(含铝(Al)的氧化物)。
通常，玻璃基材料可用于绝缘层，但是由于玻璃基材料的性质，因为在烧结期间可能发生严重的团聚，所以可能难以形成均匀的膜，并且由于在烧结期间需要热量，因此可能在主体中产生应力，这可能导致裂纹或分层。此外，当使用包括玻璃基材料的绝缘层时，可使用在烧制外电极之后烧制包括玻璃基材料的绝缘层的方法，但是在烧结绝缘层的工艺中，外电极的金属材料可能扩散到内电极中，这可能导致辐射裂纹。此外，通常，玻璃基材料可具有硬质特性，使得玻璃基材料即使受到小的冲击也可能破裂。
在示例中，玻璃和含铝(Al)的氧化物而不是玻璃基材料可应用到绝缘层，从而解决了包括玻璃基材料的绝缘层的问题。当同时应用玻璃和含铝(Al)的氧化物时，可获得绝缘特性，此外，与单独使用玻璃基材料时相比，还可进一步改善绝缘层的强度和耐腐蚀性(例如，对镀液的耐酸性)。
具体地，在使用包括Si的一般玻璃基材料形成绝缘层的情况下，绝缘层可能需要在形成外电极之后单独烧制，使得由于热膨胀和热收缩的差异，应力可能施加到多层电子组件，这可能导致裂纹。与以上示例不同，在形成包括玻璃和含铝(Al)的氧化物的绝缘层的示例实施例中，绝缘层可与外电极或主体同时烧制，从而可防止施加到多层电子组件的应力。
此外，当绝缘层利用包括Si的玻璃基材料形成时，在烧制期间可能发生团聚，从而可能难以形成均匀的绝缘层。在示例实施例中，由于绝缘层包括玻璃和含铝(Al)的氧化物，因此在烧制期间可较少地发生团聚，并且可形成均匀的绝缘层。
含铝(Al)的氧化物在电绝缘性、机械强度、抗压强度、硬度、耐腐蚀性和耐磨性方面可以是优异的。当绝缘层151利用含铝(Al)的氧化物形成时，可形成物理稳定且化学稳定的绝缘层151。然而，当通过烧结形成绝缘层时，根据Al含量、粉末的分散度和粘合剂的类型，在收缩期间可能发生异常晶粒生长，从而可能难以形成均匀的绝缘层151。因此，在示例实施例中，绝缘层151可包括玻璃和含铝(Al)的氧化物，从而可降低烧结温度，并且绝缘层151可与主体110或外电极131和132同时烧制，使得多层电子组件的可靠性可通过以下方式得到改善：通过熔化玻璃使绝缘层致密化。
在示例实施例中，基于绝缘层151中包括的材料的总含量，绝缘层151中包括的铝(Al)的含量可大于或等于40at％且小于或等于60at％。
当基于绝缘层中包括的材料的总含量，铝(Al)的含量小于40at％时，可能难以具有优异的电绝缘性、强度、硬度、耐腐蚀性和耐磨性。当基于绝缘层中包括的材料的总含量，铝(Al)的含量超过60at％时，Al的含量可能过大，从而可能发生异常晶粒生长并且可能容易发生绝缘层的团聚。
因此，在示例实施例中，基于绝缘层中包括的材料的总含量，绝缘层151中的铝(Al)的含量可调整为大于或等于40at％且小于或等于60at％，从而可保持含铝(Al)的氧化物的优异特性并且可防止绝缘层的团聚。
在示例实施例中，绝缘层中包括的玻璃可包括钙长石(anorthite)基结晶相和透辉石(diopside)基结晶相中的至少一种。
低温共烧陶瓷(LTCC)材料可指的是可在约900℃或更低的低温下烧结的陶瓷材料，并且由于这样低的烧结温度，可与附着到其的Cu或Ag金属电极同时烧制。因此，当使用这样的LTCC材料形成示例实施例中的绝缘层151时，由于绝缘层151可与外电极131和132或主体110同时烧制，从而可防止由传递到多层电子组件的过大应力导致的裂纹。
然而，在低温下熔化的这样的玻璃组合物可能具有较弱的抵抗物理冲击的强度。因此，当物理冲击施加到多层电子组件时，可能容易发生裂纹或分层，使得对外部水分和镀液的密封性可能劣化，并且可能难以确保多层电子组件的可靠性。因此，可能需要用于促进绝缘层在低温下烧结并增大烧结后的强度的方法。
玻璃可包括各种元素，并且稍后将描述的玻璃的结晶相可包括在绝缘层151中。例如，可包括Ca、Al、Si、Mg以及它们的氧化物中的一种或更多种。
在玻璃的结晶相中钙长石基玻璃(CaO·Al2O3·2SiO2)可具有相对优异的强度特性，并且示例实施例中的绝缘层通过将钙长石基玻璃与含铝(Al)的氧化物混合来获得，可获得约320MPa的强度。
在玻璃的结晶相中透辉石基玻璃(CaO·MgO·2SiO2)可具有优异的导热性，并且当示例实施例中的绝缘层通过将透辉石基玻璃与含铝(Al)的氧化物混合来形成时，从多层电子组件产生的热量可通过高导热性快速消散，从而确保多层电子组件的优异的耐热性。
因此，在示例实施例中，通过使绝缘层151中包括的玻璃包括钙长石基结晶相和透辉石基结晶相中的至少一种，可获得具有通过包括含铝(Al)的氧化物而获得的优异的特性、优异的强度和优异的热导率的绝缘层。因此，多层电子组件可确保抵抗外部机械冲击、热冲击和化学冲击的可靠性。
另外，当绝缘层151包括钙长石基结晶相、透辉石基结晶相和含铝(Al)的氧化物时，可同时确保高强度特性、高导热特性和耐化学特性。因此，可进一步改善多层电子组件的可靠性。
绝缘层151中包括的含铝(Al)的氧化物的类型不限于任意特定示例，但可以是例如氧化铝(Al2O3)，并且当形成绝缘层时，氧化物可以以填料的形式与形成钙长石基结晶相或透辉石基结晶相的玻璃一起被添加。
可由通过X射线衍射分析仪(XRD)的定性分析来确认绝缘层151中包括的成分以及钙长石基结晶相和透辉石基结晶相的存在与否。具体地，设置在多层电子组件的第三表面和第四表面上的绝缘层的入射角可固定为2°，并且可通过使用Cu K-α系列线观察在20°至80°范围内的衍射角(2θ)处出现的峰来确认结晶相。
此外，可从使用扫描电子显微镜-能量色散(X射线)能谱仪(SEM-EDS)观察到的图像计算组分。具体地，可将多层电子组件研磨到宽度方向(第三方向)上的中央位置，并可暴露沿长度-厚度方向截取的截面(L-T截面)，并且在通过将绝缘层在厚度方向上分成5个区域而获得的区域中，在相应区域中使用EDS测量绝缘层中包括的每种元素的类型和摩尔数或at％。
在示例实施例中，绝缘层的平均厚度t2可大于或等于500nm且小于或等于1000nm。
当绝缘层的平均厚度小于500nm时，绝缘层可能无法阻挡湿气，并且可能无法确保多层电子组件的防潮可靠性。
当绝缘层的平均厚度超过1000nm时，绝缘层的体积可能过大，使得多层电子组件的每单位体积的电容可能减小。
因此，在示例实施例中，通过将绝缘层的平均厚度t2调整为大于或等于500nm且小于或等于1000nm，可确保多层电子组件的可靠性，并且可增大每单位体积的电容。
在这种情况下，可通过对设置在第一连接部131a和第二连接部132a上的绝缘层151的在第一方向上的中心点、在第一方向上与该中心点彼此间隔开5μm的两个点和彼此间隔开10μm的两个点处测量的绝缘层的厚度求平均值来获得绝缘层151的平均厚度t2。例如，可通过使用扫描电子显微镜(SEM)扫描多层电子组件1000的截面来进行测量。也可使用本领域普通技术人员理解的即使在本公开中没有描述的其他方法和/或工具。
在示例实施例中，绝缘层151可设置为与第一外电极131和第二外电极132直接接触，并且第一外电极131和第二外电极132可包括导电金属和玻璃。因此，由于镀层141和142可不设置在第一外电极131和第二外电极132的外表面中设置有绝缘层151的区域中，因此可有效地防止由镀液导致的对外电极的侵蚀。
在这种情况下，第一镀层141可设置为覆盖绝缘层151的设置在第一外电极131上的端部，并且第二镀层142可设置为覆盖绝缘层151的设置在第二外电极132上的端部。通过在外电极131和132上形成镀层141和142之前形成绝缘层151，可以可靠地防止在形成镀层的工艺期间镀液的渗透。由于在镀层之前形成绝缘层，因此镀层141和142可覆盖绝缘层151的端部。
第一镀层141和第二镀层142可分别设置在第一带部131b和第二带部132b上。镀层141和142可改善安装特性，并且当镀层141和142设置在带部131b和132b上时，可减小安装空间，并且还可防止镀液渗透到内电极中，从而可改善可靠性。第一镀层141的一端和第二镀层142的一端可与第一表面接触，并且这二者的另一端可与绝缘层151接触。
镀层141和142的类型不限于任意特定示例，且镀层141和142可以是包括Cu、Ni、Sn、Ag、Au、Pd以及它们的合金中的至少一种的镀层，并且镀层141和142可包括多个层。
作为镀层141和142的更具体的示例，镀层141和142可以是Ni镀层或Sn镀层，并且Ni镀层和Sn镀层可依次形成在第一带部131b和第二带部132b中的每个上。
在示例实施例中，第一镀层141和第二镀层142可延伸以分别部分地覆盖第一连接部131a和第二连接部132a。当在第一方向上从第一表面1到内电极121和122中最邻近(最靠近)第一表面1设置的内电极的平均距离被定义为H1，并且在第一方向上从第一表面1的延长线E1到镀层141和142的设置在连接部131a和132a上的端部的平均距离被定义为H2时，可满足H1>H2。因此，可防止在镀覆工艺期间镀液渗透到内电极中，从而改善可靠性。在一些实施例中，在第一方向上从第一表面1的延长线到第一镀层141的设置在第一连接部131a上的端部或到第二镀层142的设置在第二连接部132a上的端部的平均距离被定义为H2。
H1和H2可以是在通过在第三方向上间隔开相等距离的五个点处沿第一方向和第二方向切割多层电子组件1000而获得的截面(L-T截面)中测量的值的平均值。H1可以是在每个截面中最邻近(最靠近)第一表面1设置的内电极连接到外电极的点处测量的值的平均值，H2是参照每个截面中镀层的设置在外电极的连接部上的端部测量的值的平均值，并且可以是测量H1和H2的基准的第一表面的延长线可相同。例如，可通过使用扫描电子显微镜(SEM)扫描多层电子组件1000的截面来进行测量。也可使用本领域普通技术人员理解的即使在本公开中没有描述的其他方法和/或工具。
在示例实施例中，第一镀层141可设置为覆盖绝缘层151的设置在第一外电极131上的端部，并且第二镀层142可设置为覆盖绝缘层151的设置在第二外电极132上的端部。因此，可增强绝缘层151与镀层141和142之间的结合力，从而可改善多层电子组件1000的可靠性。
在示例实施例中，绝缘层151可设置为覆盖第一镀层141的设置在第一外电极131的第一连接部131a上的端部，并且绝缘层151可设置为覆盖第二镀层142的设置在第二外电极132的第二连接部132a上的端部。因此，可增强绝缘层151与镀层141和142之间的结合力，从而可改善多层电子组件1000的可靠性。
在示例实施例中，主体的在第二方向上的平均尺寸被定义为L，在第二方向上从第三表面的延长线E3到第一带部的端部的平均距离被定义为B1，并且在第二方向上从第四表面的延长线E4到第二带部的端部的平均距离被定义为B2，可满足0.2≤B1/L≤0.4且0.2≤B2/L≤0.4。
当B1/L小于0.2并且/或者B2/L小于0.2时，可能难以确保足够的固定强度。当B1/L大于0.4并且/或者B2/L大于0.4时，在高电压电流下可能在第一带部131b与第二带部132b之间产生漏电流，并且第一带部131b和第二带部132b可能由于镀覆扩散而电连接。
B1、B2和L可以是在通过在第三方向上间隔开相等距离的五个点处沿第一方向和第二方向上切割多层电子组件1000而获得的截面(L-T截面)中测量的值的平均值。例如，可通过使用扫描电子显微镜(SEM)扫描多层电子组件1000的截面来进行测量。也可使用本领域普通技术人员理解的即使在本公开中没有描述的其他方法和/或工具。
参照示出了多层电子组件1000安装在基板180上的安装基板1100的图5，多层电子组件1000的镀层141和142可通过焊料191和192与设置在基板180上的电极焊盘181和182结合。
当内电极121和122沿第一方向层叠时，多层电子组件1000可水平地安装在基板180上，使得内电极121和122与安装表面平行。然而，示例实施例不限于水平安装的示例，并且当内电极121和122沿第三方向层叠时，多层电子组件可垂直地安装在基板上，使得内电极121和122可与安装表面垂直。
多层电子组件1000的尺寸不限于任意特定示例。
然而，为了实现小型化和高电容化两者，可能需要通过减小介电层和内电极的厚度来增加层叠的层数。因此，在具有1005(长度×宽度为1.0mm×0.5mm)或更小的尺寸的多层电子组件中，示例实施例中的改善可靠性和提高每单位体积的电容的效果可以是显著的。
因此，当考虑制造误差、外电极尺寸等，并且多层电子组件1000的长度小于或等于1.1mm且宽度小于或等于0.55mm时，可改善示例实施例中改善可靠性的效果。这里，多层电子组件1000的长度可指的是多层电子组件1000的在第二方向上的最大尺寸，并且多层电子组件1000的宽度可指的是多层电子组件1000的在第三方向上的最大尺寸。例如，可通过使用光学显微镜表征多层电子组件1000来进行测量。也可使用本领域普通技术人员理解的即使在本公开中没有描述的其他方法和/或工具。
(实施例)
下表1根据包括玻璃和含铝(Al)的氧化物的绝缘层的平均厚度评价防潮可靠性。
具体地，针对测试编号，分别将具有不同平均厚度的绝缘层形成在聚酰亚胺(PI)膜上，并且在100％相对湿度和37.8℃的温度下测量水分渗透性。
通过在PI膜上形成绝缘层来评价防潮可靠性，但是从防潮可靠性评价确认的效果也可应用于根据示例实施例的多层电子组件1000、2000和3000。
[表1]
测试编号 绝缘层的平均厚度(nm) 水分渗透性(mg/[m2·天])
1 200 845
2 400 400
3 500 0
4 800 0
5 1000 0
在测试编号1和2中，绝缘层的平均厚度小于500nm，并且表明防止水分渗透的效果不足。
在测试编号3-5中，绝缘层的平均厚度大于或等于500nm，表明水分渗透性为0mg/[m2·天]，并且防止水分渗透的效果显著。
因此，通过将根据示例实施例的多层电子组件的绝缘层的平均厚度t2构造为大于或等于500nm，可防止水分渗透并且可确保优异的防潮可靠性。
图6是示出根据示例实施例的多层电子组件1001的立体图。图7是沿图6中的线II-II'截取的截面图。
参照图6和图7，在示例实施例中的多层电子组件1001中，第一镀层141-1和第二镀层142-1可设置在与第一表面的延长线E1的高度相同或低于第一表面的延长线E1的高度的高度上。因此，在安装期间焊料的高度可减小，并且安装空间可减小。
此外，绝缘层151-1可延伸至与第一表面的延长线的高度相同或低于第一表面的延长线的高度的高度，并且可与第一镀层141-1和第二镀层142-1接触。
图8是示出根据示例实施例的多层电子组件1002的立体图。图9是沿图8中的线III-III'截取的截面图。
参照图8和图9，示例实施例中的多层电子组件1002还可包括设置在第一表面1上并且设置在第一带部131b与第二带部132b之间的附加绝缘层161。更具体地，例如，附加绝缘层161可设置在第一镀层141与第二镀层142之间。因此，可防止在高电压电流下可能在第一带部131b与第二带部132b之间发生的漏电流。
附加绝缘层161的类型不限于任意特定示例。例如，类似于绝缘层151，附加绝缘层161可包括第二玻璃和第二氧化物(含铝(Al)的氧化物)。第一玻璃和第二玻璃可相同。第一氧化物和第二氧化物可相同。然而，可不必将附加绝缘层161和绝缘层151限制为相同的材料，并且附加绝缘层161和绝缘层151可利用不同的材料形成。例如，附加绝缘层161和绝缘层151可包括从环氧树脂、丙烯酸树脂、乙基纤维素等中选择的一种或更多种，或者可包括玻璃。
图10是示出根据示例实施例的多层电子组件1003的立体图。图11是沿图10中的线IV-IV'截取的截面图。
参照图10和图11，在根据示例实施例的多层电子组件1003中，当在第一方向上从第一表面1到内电极121和122中最邻近(最靠近)第一表面1设置的内电极的平均距离被定义为H1，并且在第一方向上从第一表面1的延长线到镀层141-3和142-3的设置在连接部131a和132a上的端部的平均距离被定义为H2时，可满足H1<H2。因此，在安装期间与焊料接触的区域可增大，从而可改善结合强度。在一些实施例中，在第一方向上从第一表面1的延长线到第一镀层141-3的设置在第一连接部131a上的端部或到第二镀层142-3的设置在第二连接部132a上的端部的平均距离被定义为H2。此外，绝缘层151-3可与镀层141-3和142-3的设置在连接部131a和连接部132a上的端部接触。
更优选地，当主体110的在第一方向上的平均尺寸被定义为T时，可满足H2<T/2。也就是说，可满足H1<H2<T/2，这可以是因为，当H2大于或等于T/2时，通过绝缘层改善防潮可靠性的效果可能劣化。
H1、H2和T可以是在通过在第三方向上间隔开相等距离的五个点处沿第一方向和第二方向切割多层电子组件1003而获得的截面(L-T截面)中测量的值的平均值。H1可以是在每个截面中最邻近(最靠近)第一表面1设置的内电极连接到外电极的点处测量的值的平均值，H2是参照每个截面中镀层的设置在外电极的连接部上的端部测量的值的平均值，并且可以是测量H1和H2的基准的第一表面的延长线可相同。此外，T可以是通过在相应的截面中测量主体110的在第一方向上的最大尺寸而获得的平均值。例如，可通过使用扫描电子显微镜(SEM)扫描多层电子组件1003的截面来进行测量。也可使用本领域普通技术人员理解的即使在本公开中没有描述的其他方法和/或工具。
图12是示出根据示例实施例的多层电子组件1004的立体图。图13是沿图12中的线V-V'截取的截面图。
参照图12和图13，在示例实施例中的多层电子组件1004中，第一带部131b-4的平均长度B1可大于第三带部131c-4的平均长度B3，并且第二带部132b-4的平均长度可大于第四带部132c-4的平均长度B4。因此，在安装期间与焊料接触的区域可增大，从而可改善结合强度。
更详细地，在第二方向上从第三表面3的延长线到第一带部131b-4的端部的平均距离被定义为B1，在第二方向上从第四表面4的延长线到第二带部132b-4的端部的平均距离被定义为B2，在第二方向上从第三表面3的延长线到第三带部131c-4的端部的平均距离被定义为B3，并且在第二方向上从第四表面4的延长线到第四带部132c-4的端部的平均距离被定义为B4，可满足B3<B1且B4<B2。
在这种情况下，当主体110的在第二方向上的平均尺寸被定义为L时，可满足0.2≤B1/L≤0.4且0.2≤B2/L≤0.4。
B1、B2、B3、B4和L可以是在通过在第三方向上间隔开相等距离的五个点处沿第一方向和第二方向切割多层电子组件1004而获得的截面(L-T截面)中测量的值的平均值。例如，可通过使用扫描电子显微镜(SEM)扫描多层电子组件1004的截面来进行测量。也可使用本领域普通技术人员理解的即使在本公开中没有描述的其他方法和/或工具。
此外，第一外电极131-4可包括从第一连接部131a-4延伸至第五表面的一部分和第六表面的一部分上的第一侧带部，并且第二外电极132-4可包括从第二连接部132a-4延伸至第五表面的一部分和第六表面的一部分上的第二侧带部。在这种情况下，第一侧带部和第二侧带部的在第二方向上的尺寸可朝向第一表面逐渐增大。也就是说，第一侧带部和第二侧带部可以以渐缩形状或梯形形状设置。
此外，当在第二方向上从第三表面的延长线到第三带部131c-4的端部的平均距离被定义为B3，在第二方向上从第四表面的延长线到第四带部132c-4的端部的平均距离被定义为B4，第三表面和第二内电极122彼此间隔开的区域的沿第二方向获取的平均尺寸被定义为G1，并且第四表面和第一内电极121彼此间隔开的区域的沿第二方向获取的平均尺寸被定义为G2时，可满足B3≤G1且B4≤G2。因此，外电极占据的体积可减小，从而可增大多层电子组件1004的每单位体积的电容。
对于G1和G2，在通过在沿第三方向获取的中央沿第一方向和第二方向切割多层电子组件1004而获得的截面中，相对于设置在沿第一方向获取的中央部分中的任意五个第二内电极测量的与第三表面间隔开的区域的在第二方向上的尺寸的平均值可以是G1，相对于设置在沿第一方向获取的中央部分中的任意五个第一内电极测量的与第四表面间隔开的区域的在第二方向上的尺寸的平均值可以是G2。例如，可通过使用扫描电子显微镜(SEM)扫描多层电子组件1004的截面来进行测量。也可使用本领域普通技术人员理解的即使在本公开中没有描述的其他方法和/或工具。
此外，G1和G2可通过以下方式获得：在通过在第三方向上间隔开相等距离的五个点处沿第一方向和第二方向切割多层电子组件1004而获得的截面(L-T截面)中测量G1和G2，并且对测量的G1和G2求平均值，从而可进一步使这些值一般化。
然而，其示例实施例不限于B3≤G1且B4≤G2，并且可包括满足B3≥G1并且/或者B4≥G2的示例作为示例实施例。因此，在示例实施例中，当在第二方向上从第三表面的延长线到第三带部的端部的平均距离被定义为B3，在第二方向上从第四表面的延长线到第四带部的端部的平均距离被定义为B4，第三表面和第二内电极彼此间隔开的区域的沿第二方向获取的平均尺寸被定义为G1，并且第四表面和第一内电极彼此间隔开的区域的沿第二方向获取的平均尺寸被定义为G2时，可满足B3≥G1且B4≥G2。
在示例实施例中，当在第二方向上从第三表面的延长线E3到第一带部的端部的平均距离被定义为B1，并且在第二方向上从第四表面的延长线到第二带部的端部的平均距离被定义为B2时，可满足B1≥G1且B2≥G2。可改善多层电子组件1004与基板180的结合强度。
图14是示出根据示例实施例的多层电子组件1005的立体图。图15是沿图14中的线VI-VI'截取的截面图。
参照图14和图15，示例实施例中的多层电子组件1005的第一外电极131-5和第二外电极132-5可不设置在第二表面上，并可设置在第三表面、第四表面和第一表面上，并且可具有“L”形状。也就是说，第一外电极131-5和第二外电极132-5可设置在与第二表面的延长线的高度相同或低于第二表面的延长线的高度的高度上。
第一外电极131-5可包括设置在第三表面3上的第一连接部131a-5和从第一连接部131a-5延伸至第一表面1的一部分上的第一带部131b-5。第二外电极132-5可包括设置在第四表面4上的第二连接部132a-5和从第二连接部132a-5延伸至第一表面1的一部分上的第二带部132b-5。外电极131-5和132-5可不设置在第二表面2上，使得绝缘层151-5可设置为覆盖整个第二表面2。因此，外电极131-5和132-5占据的体积可减小，从而可改善多层电子组件1005的每单位体积的电容。然而，其示例实施例不限于绝缘层151-5覆盖整个第二表面2的示例，并且绝缘层可不覆盖第二表面2的一部分或整个第二表面2，并可被分成分别覆盖第一连接部131a-5和第二连接部132a-5的两个绝缘层。
此外，绝缘层151-5可设置为覆盖第五表面的一部分和第六表面的一部分，从而改善可靠性。在这种情况下，第五表面和第六表面的未被绝缘层151-5覆盖的部分可暴露。
此外，绝缘层151-5可设置为覆盖整个第五表面和整个第六表面，在这种情况下，第五表面和第六表面可不暴露，从而可改善防潮可靠性。
第一镀层141-5可设置在第一带部131b-5上，第二镀层142-5可设置在第二带部132b-5上，并且第一镀层141-5和第二镀层142-5可分别延伸至第一连接部132a-5的一部分和第二连接部132a-5的一部分上。
在这种情况下，外电极131-5和132-5也可不设置在第五表面5和第六表面6上。也就是说，外电极131-5和132-5可仅设置在第三表面、第四表面和第一表面上。
在第一方向上从第一表面1到第一内电极121和第二内电极122中最邻近(最靠近)第一表面1设置的内电极的平均距离被定义为H1，并且在第一方向上从第一表面1的延长线到镀层141-5和142-5的设置在连接部131a-5和132a-5上的端部的平均距离被定义为H2，可满足H1<H2。因此，在安装期间与焊料接触的区域可增大，从而可改善结合强度，并且外电极131-5和132-5与镀层141-5和142-5彼此接触的面积可增大，从而可防止等效串联电阻(ESR)的增大。在一些实施例中，在第一方向上从第一表面1的延长线到第一镀层141-5的设置在第一连接部131a-5上的端部或到第二镀层142-5的设置在第二连接部132a-5上的端部的平均距离被定义为H2。
更优选地，当主体110的在第一方向上的平均尺寸被定义为T时，可满足H2<T/2。也就是说，可满足H1<H2<T/2，这可以是因为，当H2大于或等于T/2时，通过绝缘层改善防潮可靠性的效果可能降低。
此外，第一镀层141-5和第二镀层142-5可分别设置为覆盖绝缘层151-5的位于第三表面和第四表面上的部分。也就是说，镀层141-5和142-5可设置为覆盖绝缘层151-5的位于第三表面和第四表面上的端部。因此，绝缘层151-5与镀层141-5和142-5之间的结合力可增强，从而可改善多层电子组件1005的可靠性。
此外，绝缘层151-5可设置为覆盖第一镀层141-5和第二镀层142-5的位于第三表面和第四表面上的部分。也就是说，绝缘层151-5可设置为覆盖镀层141-5和142-5的位于第三表面和第四表面上的端部。因此，可增强绝缘层151-5与镀层141-5和142-5之间的结合力，从而可改善多层电子组件1005的可靠性。
图16是示出图14中的示例的变型示例的示图。参照图16，在示例实施例中的多层电子组件1005的变型示例(多层电子组件1006)中，第一附加电极层134可设置在第一连接部131a-6与第三表面之间。第二附加电极层135可设置在第二连接部132a-6与第四表面之间。第一附加电极层134可设置在不偏离第三表面的范围内，并且第二附加电极层135可设置在不偏离第四表面的范围内。第一附加电极层134和第二附加电极层135可改善内电极121和122与外电极131-6和132-6之间的电连接性，并且与外电极131-6和132-6的结合强度可以是优异的，从而可进一步改善外电极131-6和132-6的机械结合强度。
第一外电极131-6和第二外电极132-6可具有其中第一外电极和第二外电极不设置在第二表面上的“L”形状。
第一外电极131-6可包括设置在第一附加电极层134上的第一连接部131a-6和从第一连接部131a-6延伸至第一表面1的一部分上的第一带部131b-6。第二外电极132-6可包括设置在第二附加电极层135上的第二连接部132a-6和从第二连接部132a-6延伸至第一表面1的一部分上的第二带部132b-6。
第一附加电极层134和第二附加电极层135可利用具有导电性的任意材料(诸如金属)形成，并且可考虑电特性、结构稳定性等来确定具体的材料。此外，第一附加电极层134和第二附加电极层135可以是包括导电金属和玻璃的烧制电极，或者包括导电金属和树脂的树脂基电极。此外，第一附加电极层134和第二附加电极层135可通过将包括导电金属的片材转印到主体来形成。
可使用具有优异导电性的材料作为第一附加电极层134和第二附加电极层135中包括的导电金属，并且该材料不限于任意特定示例。例如，导电金属可以是Cu、Ni、Pd、Ag、Sn、Cr以及它们的合金中的一种或更多种。优选地，第一附加电极层134和第二附加电极层135可包括Ni和Ni合金中的至少一种，因此，可进一步改善与包括Ni的内电极121和122的连接性。
图17是示出根据示例实施例的多层电子组件1007的立体图。图18是沿图17中的线VII-VII'截取的截面图。
参照图17和图18，示例实施例中的多层电子组件1007的第一镀层141-6和第二镀层142-6的平均厚度t1可小于绝缘层151-6的平均厚度t2。
虽然绝缘层可防止外部水分或镀液的渗透，但是与镀层的连接性可能相对较弱，这可能导致镀层的分层。当镀层分层时，与基板的结合强度可能降低。这里，镀层的分层可指的是镀层的一部分与外电极分离或整个镀层与外电极物理分离。由于镀层与绝缘层之间的连接性相对较弱，因此很有可能发生绝缘层与镀层之间的间隙变宽或异物进入，并且由于易受外部冲击而分层的可能性增大。
然而，在示例实施例中，通过将镀层的平均厚度减小到小于绝缘层的平均厚度，可减小镀层与绝缘层之间的接触面积，从而防止分层并改善多层电子组件与基板的结合强度。
第一镀层141-6和第二镀层142-6的厚度t1可以是第一连接部131a-5和第二连接部132a-5或第一带部131b-5和第二带部132b-5的间隔开相等距离的5个点处的厚度的平均值，并且绝缘层151-6的厚度t2可以是第一连接部131a-5和第二连接部132a-5的间隔开相等距离的5个点处的厚度的平均值。
图19是示出根据示例实施例的多层电子组件2000的立体图。图20是沿图19中的线VIII-VIII'截取的截面图。
在下文中，将描述根据示例实施例的多层电子组件2000，并且将不提供与上述示例实施例的描述重复的描述。
示例实施例中的多层电子组件2000可包括：主体110，包括介电层111以及交替设置的第一内电极121和第二内电极122，且介电层111介于第一内电极121与第二内电极122之间，并且主体110包括在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4以及连接到第一表面1和第二表面2及第三表面3和第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6；第一外电极231，包括设置在第三表面上的第一连接电极231a和设置在第一表面上并且连接到第一连接电极的第一带电极231b；第二外电极232，包括设置在第四表面上的第二连接电极232a和设置在第一表面上并且连接到第二连接电极的第二带电极232b；第一绝缘层251，设置在第一连接电极上；第二绝缘层252，设置在第二连接电极上；第一镀层241，设置在第一带电极上；以及第二镀层242，设置在第二带电极上，其中，第一绝缘层251和第二绝缘层252可包括第一玻璃和第一氧化物(含铝(Al)的氧化物)。
第一连接电极231a可设置在第三表面3上并且可连接到第一内电极121，第二连接电极232a可设置在第四表面4上并且可连接到第二内电极122。此外，第一绝缘层251可设置在第一连接电极231a上，并且第二绝缘层252可设置在第二连接电极232a上。
通常，当形成外电极时，可主要使用将主体的内电极的暴露表面浸入包括导电金属的膏中的方法。然而，通过浸渍法形成的外电极的厚度可能在主体的厚度方向上的中央部分中过度增大。此外，除了通过浸渍法形成的外电极的厚度不均匀之外，由于内电极暴露于第三表面和第四表面，因此为了防止水分和镀液通过外电极渗透，设置在第三表面和第四表面上的外电极的厚度可等于或大于预定厚度。
与以上示例不同，在示例实施例中，由于绝缘层251和252设置在连接电极231a和232a上，因此即使当位于第三表面和第四表面上的连接电极231a和232a的厚度减小时，也可确保足够的可靠性。
第一连接电极231a和第二连接电极232a可具有分别与第三表面和第四表面对应的形状，并且第一连接电极231a和第二连接电极232a的面向主体110的表面可分别具有与主体110的第三表面和第四表面的面积相同的面积。第一连接电极231a和第二连接电极232a可分别设置在不偏离第三表面3和第四表面4的范围内。连接电极231a和232a可设置为不延伸至主体110的第一表面1、第二表面2、第五表面5和第六表面6上。具体地，在示例实施例中，第一连接电极231a和第二连接电极232a可与第五表面和第六表面间隔开，因此，可确保内电极121和122与外电极231和232之间的充分连接，并且外电极占据的体积可减小，从而可增大多层电子组件2000的每单位体积的电容。
在这方面，第一连接电极231a和第二连接电极232a可与第二表面2间隔开。也就是说，由于外电极231和232不设置在第二表面上，因此外电极231和232占据的体积可进一步减小，从而可增大多层电子组件2000的每单位体积的电容。
连接电极231a和232a可延伸至主体110的拐角上，并且可包括设置在拐角上的拐角部。也就是说，在示例实施例中，第一连接电极可包括延伸至1-3拐角和2-3拐角上的拐角部(未示出)，并且第二连接电极可包括延伸至1-4拐角和2-4拐角上的拐角部(未示出)。
此外，与通过一般浸渍法形成的外电极相比，外电极231和232(特别是连接电极231a和232a)可具有均匀且减小的厚度。
形成连接电极231a和232a的方法不限于任意特定示例，例如，连接电极231a和232a可通过将包括导电金属和/或有机材料(诸如粘合剂)的片材转印到第三表面和第四表面的方法来形成，但是其示例实施例不限于此，并且连接电极231a和232a可通过在第三表面和第四表面上镀覆导电金属来形成。另外，第一连接电极231a和第二连接电极232a可以是包括导电金属和玻璃的烧制电极。也就是说，连接电极231a和232a可以是镀层或通过烧制导电金属和玻璃而形成的烧制层。
连接电极231a和232a的厚度不限于任意特定示例，并且可以是例如2μm至7μm。这里，连接电极231a和232a的厚度可表示最大厚度，并且可表示连接电极231a和232a的在第二方向上的尺寸。
在示例实施例中，第一连接电极231a和第二连接电极232a可包括金属和玻璃，该金属与内电极121和122中包括的金属相同。由于第一连接电极231a和第二连接电极232a包括与内电极121和122中包括的金属相同的金属，因此可改善与内电极121和122的电连接性，并且由于第一连接电极231a和第二连接电极232a包括玻璃，因此可改善与主体110和/或绝缘层251和252的结合强度。在这种情况下，与内电极121和122中包括的金属相同的金属可以是Ni。另外，第一连接电极231a和第二连接电极232a可包括Ni和Ni合金中的至少一种。
第一绝缘层251和第二绝缘层252可分别设置在第一连接电极231a和第二连接电极232a上，并且可防止镀层形成在第一连接电极231a和第二连接电极232a的其上设置有绝缘层251和252的区域上。此外，第一绝缘层251和第二绝缘层252可改善密封特性，从而减少水分或镀液的渗透。
第一绝缘层251和第二绝缘层252可包括第一玻璃和第一氧化物(含铝(Al)的氧化物)。绝缘层251和252的组分、组成、平均厚度和效果可与多层电子组件1000及其各种变型示例中包括的绝缘层的组分、组成、平均厚度和效果相同，因此，将不提供对它们的描述。
因此，可改善防潮可靠性，并且可防止由热收缩引起的裂纹、由金属扩散引起的辐射裂纹等。
第一带电极231b和第二带电极232b可设置在主体110的第一表面1上。第一带电极231b和第二带电极232b可通过分别与第一连接电极231a和第二连接电极232a接触而电连接到第一内电极121和第二内电极122。
通过一般浸渍法形成的外电极的厚度可形成为在第三表面和第四表面上相对较大，并且可部分地延伸至第一表面、第二表面、第五表面和第六表面上，从而可能难以确保高的有效体积比。
然而，在示例实施例中，第一连接电极231a和第二连接电极232a可设置在主体110的内电极暴露在其上的表面上，并且第一带电极231b和第二带电极232b可设置在主体110的将要安装于基板上的表面上，从而可确保高的有效体积比。
当内电极121和122沿第一方向层叠时，多层电子组件2000可水平地安装在基板上，使得内电极121和122可与安装表面平行。然而，其示例实施例不限于水平安装，并且当内电极121和122沿第三方向层叠时，多层电子组件可垂直地安装在基板上，使得内电极121和122可与安装表面垂直。
第一带电极231b和第二带电极232b可利用具有导电性的任意材料(诸如金属)形成，并且可考虑电特性和结构稳定性来确定具体的材料。例如，第一带电极231b和第二带电极232b可以是包括导电金属和玻璃的烧制电极，并且可通过将包括导电金属和玻璃的膏涂覆到主体的第一表面来形成，但是其示例实施例不限于此，并且第一带电极231b和第二带电极232b可以是通过在主体的第一表面上镀覆导电金属而形成的镀层。
具有优异导电性的材料可用作第一带电极231b和第二带电极232b中包括的导电金属，并且该材料不限于任意特定示例。例如，导电金属可以是镍(Ni)、铜(Cu)以及它们的合金中的一种或更多种，并且可包括与内电极121和122中包括的金属相同的金属。
在示例实施例中，为了确保密封特性和高强度，第一外电极231还可包括设置在第二表面2上并且连接到第一连接电极231a的第三带电极(未示出)，并且第二外电极232还可包括设置在第二表面2上并且连接到第二连接电极232a的第四带电极(未示出)。
在示例实施例中，在第二方向上从第三表面的延长线E3到第一带电极231b的端部的平均距离被定义为B1，在第二方向上从第四表面4的延长线E4到第二带电极232b的端部的平均距离被定义为B2，在第二方向上从第三表面的延长线到第三带电极(未示出)的端部的平均距离被定义为B3，在第二方向上从第四表面的延长线到第四带电极(未示出)的端部的平均距离被定义为B4，第三表面和第二内电极122彼此间隔开的区域的沿第二方向获取的平均尺寸被定义为G1，并且第四表面和第一内电极121彼此间隔开的区域的沿第二方向获取的平均尺寸被定义为G2，可满足B1≥G1、B3≤G1、B2≥G2且B4≤G2。因此，外电极占据的体积可减小，从而可增大多层电子组件2000的每单位体积的电容，并且在安装期间与焊料接触的面积可增大，从而改善结合强度。
然而，其示例实施例不限于B1≥G1、B3≤G1、B2≥G2且B4≤G2，并且在示例实施例中可包括满足B1≥G1、B3≥G1、B2≥G2且B4≥G2的示例。因此，在示例实施例中，在第二方向上从第三表面的延长线E3到第一带电极231b的端部的平均距离被定义为B1，在第二方向上从第四表面的延长线E4到第二带电极232b的端部的平均距离被定义为B2，在第二方向上从第三表面的延长线到第三带电极(未示出)的端部的平均距离被定义为B3，在第二方向上从第四表面的延长线到第四带电极(未示出)的端部的平均距离被定义为B4，第三表面和第二内电极122彼此间隔开的区域的沿第二方向获取的平均尺寸被定义为G1，并且第四表面和第一内电极121彼此间隔开的区域的沿第二方向获取的平均尺寸被定义为G2，可满足B1≥G1、B3≥G1、B2≥G2且B4≥G2。
第一镀层241和第二镀层242可分别设置在第一带电极231b和第二带电极232b上。第一镀层241和第二镀层242可改善安装特性。第一镀层241和第二镀层242的类型不限于任意特定示例，且第一镀层241和第二镀层242可以是包括Ni、Sn、Pd以及它们的合金中的至少一种的镀层，并且第一镀层241和第二镀层242可包括多个层。
例如，第一镀层241和第二镀层242可以是Ni镀层或Sn镀层，并且Ni镀层和Sn镀层可依次形成在第一带电极231b和第二带电极232b上。
在示例实施例中，第一镀层241和第二镀层242可延伸以分别部分地覆盖第一连接电极231a和第二连接电极232a。
当在第一方向上从第一表面1到第一内电极121和第二内电极122中最邻近(最靠近)第一表面1设置的内电极的平均距离被定义为H1，并且在第一方向上从第一表面1的延长线到第一镀层241的设置在第一连接电极231a上的端部和第二镀层242的设置在第二连接电极232a上的端部的平均距离被定义为H2时，可满足H1>H2。因此，可防止在镀覆工艺期间镀液渗透到内电极中，从而改善可靠性。在一些实施例中，在第一方向上从第一表面1的延长线到第一镀层241的设置在第一连接电极231a上的端部或到第二镀层242的设置在第二连接电极232a上的端部的平均距离被定义为H2。
在示例实施例中，第一绝缘层251和第二绝缘层252可设置为分别与第一连接电极231a和第二连接电极232a直接接触，并且第一连接电极231a和第二连接电极232a可包括导电金属和玻璃。因此，由于镀层241和242可不设置在第一连接电极231a和第二连接电极232a的外表面中设置有绝缘层251和252的区域上，因此可有效地防止由镀液导致的对外电极的侵蚀。
在示例实施例中，第一镀层241可设置为覆盖第一绝缘层251的设置在第一外电极231上的与第一表面相邻的端部，并且第二镀层242可设置为覆盖第二绝缘层252的设置在第二外电极232上的与第一表面相邻的端部。因此，绝缘层251和252与镀层241和242之间的结合力可增强，从而可改善多层电子组件2000的可靠性。此外，通过在外电极231和232上形成镀层241和242之前首先形成第一绝缘层251和第二绝缘层252，可以可靠地防止在形成镀层的工艺中镀液的渗透。由于在镀层之前形成绝缘层，因此镀层241和242可具有覆盖绝缘层251和252的端部的形状。
在示例实施例中，第一绝缘层251设置为覆盖第一镀层241的设置在第一连接电极231a上的端部，并且第二绝缘层252可设置为覆盖第二镀层242的设置在第二连接电极232a上的端部。因此，绝缘层251和252与镀层241和242之间的结合力可增强，从而可改善多层电子组件2000的可靠性。
图21是示出图19中的示例的变型示例的示图。参照图21，在多层电子组件2000的变型示例(多层电子组件2001)中，第一绝缘层251-1和第二绝缘层252-1可延伸至第五表面5和第六表面6上，并且可彼此连接，使得绝缘层可连接为一体的绝缘层253-1。在这种情况下，连接的第一绝缘层251-1和第二绝缘层252-1可设置为覆盖第五表面的一部分和第六表面的一部分。
图22是示出根据示例实施例的多层电子组件2002的立体图。图23是沿图22中的线IX-IX'截取的截面图。
参照图22和图23，在示例实施例中的多层电子组件2002中，第一镀层241-2和第二镀层242-2可设置在与第一表面的延长线的高度相同或低于第一表面的延长线的高度的高度上。因此，在安装期间焊料的高度可减小，并且安装空间可减小。
此外，第一绝缘层251-2和第二绝缘层252-2可延伸至与第一表面的延长线的高度相同或低于第一表面的延长线的高度的高度，并且可分别与第一镀层241-2和第二镀层242-2接触。
图24是示出图22中的示例的变型示例的示图。参照图24，在示例实施例中的多层电子组件2002的变型示例(多层电子组件2003)中，第一绝缘层251-3和第二绝缘层252-3可延伸至第五表面5和第六表面6上，并且可彼此连接，使得绝缘层可连接为一体的绝缘层253-3。
图25是示出根据示例实施例的多层电子组件2004的立体图。图26是沿图25中的线X-X'截取的截面图。
参照图25和图26，示例实施例中的多层电子组件2004还可包括设置在第一表面1上并且设置在第一带电极231b与第二带电极232b之间的附加绝缘层261。更具体地，例如，附加绝缘层261可设置在第一表面1上并且设置在第一镀层241-2与第二镀层242-2之间。因此，可防止在高电压电流下可能在第一带电极231b与第二带电极232b之间发生的漏电流。
附加绝缘层261的类型不限于任意特定示例。例如，附加绝缘层261可包括与绝缘层251-2和252-2的成分相同的成分。附加绝缘层261以及绝缘层251-2和252-2不利用相同的材料形成，并且可利用不同的材料形成。例如，附加绝缘层261可包括从环氧树脂、丙烯酸树脂、乙基纤维素等中选择的至少一种，或者可包括玻璃。
图27是示出图25中的示例的变型示例的示图。参照图27，在多层电子组件2004的变型示例(多层电子组件2005)中，第一绝缘层251-5和第二绝缘层252-5可延伸至第五表面5和第六表面6上，并且可彼此连接，使得绝缘层可连接为一体的绝缘层253-5。在这种情况下，第一绝缘层251-5和第二绝缘层252-5可覆盖整个第五表面和整个第六表面。
图28是示出根据示例实施例的多层电子组件2006的立体图。图29是沿图28中的线XI-XI'截取的截面图。
参照图28和图29，根据示例实施例的多层电子组件2006可包括设置在第一连接电极231a上的第一绝缘层251-6和设置在第二连接电极232a上的第二绝缘层252-6。当在第一方向上从第一表面1到第一内电极121和第二内电极122中最邻近(最靠近)第一表面1设置的内电极的平均距离被定义为H1，并且在第一方向上从第一表面1的延长线到第一镀层241-6的设置在第一连接电极231a上的端部和第二镀层242-6的设置在第二连接电极232a上的端部的平均距离被定义为H2时，可满足H1<H2。因此，在安装期间与焊料接触的面积可增大，从而改善结合强度。在一些实施例中，在第一方向上从第一表面1的延长线到第一镀层241-6的设置在第一连接电极231a上的端部或到第二镀层242-6的设置在第二连接电极232a上的端部的平均距离被定义为H2。
更优选地，当主体110的在第一方向上的平均尺寸被定义为T时，可满足H2<T/2。也就是说，可满足H1<H2<T/2，这可以是因为，当H2大于或等于T/2时，通过绝缘层改善防潮可靠性的效果可能劣化。
图30是示出图28中的示例的变型示例的示图。参照图30，在多层电子组件2006的变型示例(多层电子组件2007)中，第一绝缘层251-7和第二绝缘层252-7可延伸至第五表面5和第六表面6上，并且可彼此连接，使得绝缘层可连接为一体的绝缘层253-7。
图31是示出根据示例实施例的多层电子组件2008的立体图。图32是沿图31中的线XII-XII'截取的截面图。
在示例实施例中的多层电子组件2008中，第一绝缘层251-8和第二绝缘层252-8可延伸至第二表面2、第五表面5和第六表面6上，并且可彼此连接，使得绝缘层可连接为一体的绝缘层253-8。如图31中所示，绝缘层253-8可覆盖整个第二表面，并且可部分地覆盖第五表面和第六表面。然而，本公开不限于此，第一绝缘层和第二绝缘层可延伸至第二表面上并且彼此连接，但与第五表面和第六表面间隔开。
图33是示出根据示例实施例的多层电子组件2009的立体图。图34是沿图33中的线XIII-XIII'截取的截面图。
参照图33和图34，在示例实施例中，多层电子组件2009的第一镀层241-9和第二镀层242-9的平均厚度t1可小于第一绝缘层251-9和第二绝缘层252-9的平均厚度t2。
在示例实施例中，第一镀层241-9和第二镀层242-9的平均厚度t1可减小到小于第一绝缘层251-9和第二绝缘层252-9的平均厚度t2，使得镀层与绝缘层之间的接触面积可减小。因此，可防止分层，并且可改善多层电子组件2009与基板180的结合强度。
第一镀层241-9和第二镀层242-9的平均厚度t1可以是在第一镀层241-9和第二镀层242-9的分别设置在第一连接电极231a和第二连接电极232a上或者分别设置在第一带电极231b和第二带电极232b上的部分上间隔开相等距离的五个点处测量的厚度的平均值。绝缘层251-9和252-9的平均厚度t2可以是在绝缘层251-9和252-9的设置在第一连接电极231a和第二连接电极232a上的部分上间隔开相等距离的五个点处测量的厚度的平均值。例如，可通过使用扫描电子显微镜(SEM)扫描多层电子组件2009的截面来进行测量。也可使用本领域普通技术人员理解的即使在本公开中没有描述的其他方法和/或工具。
图35是示出图33中的示例的变型示例的示图。参照图35，在示例实施例中的多层电子组件2009的变型示例(多层电子组件2010)中，第一绝缘层251-10和第二绝缘层252-10可延伸至第五表面5和第六表面6上，并且可彼此连接，使得绝缘层可连接为一体的绝缘层253-10。
图36是示出根据示例实施例的多层电子组件3000的立体图。图37是沿图36中的线XIV-XIV'截取的截面图。图38是示出图37中的区域K1的放大图。
参照图36至图38，示例实施例中的多层电子组件3000可包括：主体110，包括介电层111以及交替设置的第一内电极121和第二内电极122，且介电层介于第一内电极121与第二内电极122之间，并且主体110包括在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4以及连接到第一表面1和第二表面2及第三表面3和第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6；第一外电极331，包括设置在主体的第三表面上的第一连接部331a、从第一连接部延伸至第一表面的一部分上的第一带部331b和从第一连接部延伸至将主体的第二表面和第三表面彼此连接的拐角上的第一拐角部331c；第二外电极332，包括设置在主体的第四表面上的第二连接部332a、从第二连接部延伸至第一表面的一部分上的第二带部332b和从第二连接部延伸至将主体的第二表面和第四表面彼此连接的拐角上的第二拐角部332c；绝缘层351，设置在第一连接部331a和第二连接部332a上并且覆盖第二表面以及第一拐角部和第二拐角部；第一镀层341，设置在第一带部上；以及第二镀层342，设置在第二带部上，其中，绝缘层351可包括第一玻璃和第一氧化物(含铝(Al)的氧化物)。
在示例实施例中，当在第二方向上从第三表面的延长线到第一拐角部331c的端部的平均距离被定义为B3，在第二方向上从第四表面的延长线到第二拐角部332c的端部的平均距离被定义为B4，第三表面和第二内电极彼此间隔开的区域的沿第二方向获取的平均尺寸被定义为G1，并且第四表面和第一内电极彼此间隔开的区域的沿第二方向获取的平均尺寸被定义为G2时，可满足B3≤G1且B4≤G2。因此，外电极331和332占据的体积可减小，从而可增大多层电子组件3000的每单位体积的电容。
在这种情况下，当在第二方向上从第三表面的延长线到第一带部331b的端部的平均距离被定义为B1，并且在第二方向上从第四表面的延长线到第二带部332b的端部的平均距离被定义为B2时，可满足B1≥G1且B3≥G2。因此，在安装期间与焊料接触的面积可增大，从而可改善结合强度。
根据示例实施例的多层电子组件3000可包括：主体110，包括介电层111以及交替设置的第一内电极121和第二内电极122，且介电层介于第一内电极121与第二内电极122之间，并且主体110包括在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4以及连接到第一表面1和第二表面2及第三表面3和第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6。除了主体的第一表面或第二表面的端部具有减小的形状的构造之外，多层电子组件3000的主体110可具有与多层电子组件1000的主体的构造相同的构造。
外电极331和332可设置在主体110的第三表面3和第四表面4上。外电极331和332可包括分别设置在主体110的第三表面3和第四表面4上并且分别连接到第一内电极121和第二内电极122的第一外电极331和第二外电极332。
外电极331和332可包括第一外电极331和第二外电极332，第一外电极331包括设置在第三表面上的第一连接部331a、从第一连接部延伸至第一表面的一部分上的第一带部331b以及从第一连接部延伸至将第二表面和第三表面彼此连接的拐角上的第一拐角部331c，第二外电极332包括设置在第四表面上的第二连接部332a、从第二连接部延伸至第一表面的一部分上的第二带部332b以及从第二连接部延伸至将第二表面和第四表面彼此连接的拐角上的第二拐角部332c。第一连接部331a可在第三表面上连接到第一内电极121，并且第二连接部332a可在第四表面上连接到第二内电极122。
在示例实施例中，第一连接部331a和第二连接部332a可与第五表面和第六表面间隔开。因此，可减小外电极331和332占据的体积，从而可减小多层电子组件3000的尺寸。
由于介电层111的没有设置内电极121和122的边缘区域叠置，因此可能由于内电极121和122的厚度而形成台阶差，使得当相对于第一表面观察时，将第一表面连接到第三表面和第四表面的拐角可具有向主体110的在第一方向上的中央减小的形状，和/或当相对于第二表面观察时，将第二表面连接到第三表面和第四表面的拐角可具有向主体110的在第一方向上的中央减小的形状。可选地，当相对于第一表面观察时，将第一表面1连接到第三表面3、第四表面4、第五表面5和第六表面6的拐角可具有向主体110的在第一方向上的中央减小的形状，和/或当相对于第二表面观察时，将第二表面2连接到第三表面3、第四表面4、第五表面5和第六表面6的拐角可具有向主体110的在第一方向上的中央减小的形状。可选地，当执行单独的工艺以使连接主体110的表面的拐角圆化从而防止碎裂缺陷等时，将第一表面与第三表面、第四表面、第五表面和第六表面连接的拐角和/或将第二表面与第三表面、第四表面、第五表面和第六表面连接的拐角可具有圆化形状。
拐角可包括连接第一表面和第三表面的1-3拐角C1-3、连接第一表面和第四表面的1-4拐角C1-4、连接第二表面和第三表面的2-3拐角C2-3以及连接第二表面和第四表面的2-4拐角C2-4。此外，拐角可包括连接第一表面和第五表面的1-5拐角、连接第一表面和第六表面的1-6拐角、连接第二表面和第五表面的2-5拐角以及连接第二表面和第六表面的2-6拐角。然而，为了防止由于内电极121和122导致的台阶差，在层叠其上涂覆有用于内电极的导电膏的陶瓷生片之后，切割层叠的陶瓷生片以获得电容形成部Ac并将内电极暴露于电容形成部Ac的在第三方向(宽度方向)上的相对的侧表面，然后在电容形成部Ac的在第三方向(宽度方向)上的两个侧表面上层叠单个介电层或者两个或更多个介电层以形成边缘部114和115，因此，将第一表面连接到第五表面和第六表面的部分以及将第二表面连接到第五表面和第六表面的部分可不具有上述减小的形状。
主体110的第一表面至第六表面可以是几乎平坦的表面，并且非平坦区域可被视为拐角。此外，外电极331和332中设置在拐角上的区域可被视为拐角部。
在这方面，第一拐角部331c和第二拐角部332c可设置在与第二表面的延长线E2的高度相同或低于第二表面的延长线E2的高度的高度上，并且第一拐角部331c和第二拐角部332c可与第二表面间隔开。也就是说，由于外电极331和332不设置在第二表面上，因此外电极331和332占据的体积可进一步减小，从而增大多层电子组件3000的每单位体积的电容。此外，第一拐角部331c可设置在连接第三表面和第二表面的2-3拐角C2-3的一部分上，并且第二拐角部332c可形成在连接第四表面和第二表面的2-4拐角C2-4的一部分上。
第二表面的延长线E2可定义如下。
在位于宽度方向上的中央的长度-厚度截面(L-T截面)中，可在长度方向上从第三表面到第四表面绘制间隔开相等距离的七条直线P0、P1、P2、P3、P4、P5和P6，并且穿过直线P2与第二表面相交的点和直线P4与第二表面相交的点的线可被定义为第二表面的延长线E2。
外电极331和332可使用具有导电性的任意材料(诸如金属)形成，并可考虑电特性和结构稳定性来确定具体的材料，并且外电极331和332可具有多层结构。
外电极331和332可以是包括导电金属和玻璃的烧制电极，或者包括导电金属和树脂的树脂基电极。
此外，外电极331和332可具有烧制电极和树脂基电极依次形成在主体上的形式。此外，外电极331和332可通过将包括导电金属的片材转印到主体或通过将包括导电金属的片材转印到烧制电极来形成。
可使用具有优异导电性的材料作为外电极331和332中包括的导电金属，并且该材料不限于任意特定示例。例如，导电金属可以是Cu、Ni、Pd、Ag、Sn、Cr以及它们的合金中的一种或更多种。优选地，外电极331和332可包括Ni和Ni合金中的至少一种，因此，可改善与包括Ni的内电极121和122的连接性。
绝缘层351可设置在第一连接部331a和第二连接部332a上。
由于第一连接部331a和第二连接部332a可分别连接到第一内电极121和第二内电极122，因此第一连接部331a和第二连接部332a可以是用于镀液在镀覆工艺中渗透或水分在实际使用期间渗透的路径。在示例实施例中，由于绝缘层351设置在连接部331a和332a上，因此可防止外部水分或镀液的渗透。
绝缘层351可设置为与第一镀层341和第二镀层342接触。在这种情况下，绝缘层351可通过部分地覆盖第一镀层341的端部和第二镀层342的端部而与这些端部接触，或者第一镀层341和第二镀层342可通过部分地覆盖绝缘层351的端部而与这些端部接触。
绝缘层351可设置在第一连接部331a和第二连接部332a上，并且可设置为覆盖第二表面以及第一拐角部331c和第二拐角部332c。此外，绝缘层351可覆盖第一拐角部331c的端部和第二拐角部332c的端部与主体110接触的区域，并且可阻挡水分渗透，从而改善防潮可靠性。
绝缘层351可设置在第二表面上并且可延伸至第一连接部331a和第二连接部332a上。此外，当外电极331和332不设置在第二表面上时，绝缘层可设置为完全覆盖第二表面。绝缘层351可不必需设置在第二表面上，且绝缘层可不设置在第二表面的一部分或整个第二表面上，并且绝缘层可被分成两个区域，且该两个区域可分别设置在第一连接部331a和第二连接部332a上。然而，即使在这种情况下，绝缘层也可设置为完全覆盖第一拐角部331c和第二拐角部332c。当绝缘层不设置在整个第二表面上时，绝缘层可设置在与第二表面的延长线的高度相同或低于第二表面的延长线的高度的高度上。此外，绝缘层不设置在第二表面上，且可从第一连接部331a和第二连接部332a延伸至第五表面和第六表面上，并且可形成一体的绝缘层。
在示例实施例中，绝缘层351可设置为覆盖第五表面的一部分和第六表面的一部分，并且可改善可靠性。在这种情况下，第五表面和第六表面的未被绝缘层覆盖的部分可暴露。
此外，绝缘层351可设置为覆盖整个第五表面和整个第六表面，在这种情况下，第五表面和第六表面可不暴露，从而改善防潮可靠性。
绝缘层351可防止镀层341和342形成在外电极331和332的其上设置有绝缘层351的区域上，并可改善密封特性，并且可减少水分或镀液的渗透。绝缘层351的组分、组成、平均厚度和效果可与多层电子组件1000和2000以及它们的各种变型示例中包括的绝缘层的组分、组成、平均厚度和效果相同，因此，将不提供对它们的描述。
第一镀层341和第二镀层342可分别设置在第一带部331b和第二带部332b上。镀层341和342可改善安装特性，并且由于镀层341和342设置在带部331b和332b上，因此可减小安装空间，并可减少镀液渗透到内电极中，从而改善可靠性。第一镀层341的一端和第二镀层342的一端可与第一表面接触，并且第一镀层341的另一端和第二镀层342的另一端可与绝缘层351接触。
镀层341和342的类型不限于任意特定示例，并可以是包括Cu、Ni、Sn、Ag、Au、Pd以及它们的合金中的至少一种的镀层，并且镀层341和342可包括多个层。
例如，镀层341和342可以是Ni镀层或Sn镀层，并且Ni镀层、Sn镀层和Ni镀层可依次形成在第一带部331b和第二带部332b上。
在示例实施例中，绝缘层351可设置为与第一外电极331和第二外电极332直接接触，并且第一外电极331和第二外电极332可包括导电金属和玻璃。因此，由于镀层341和342可不设置在第一外电极331和第二外电极332的外表面中设置有绝缘层351的区域中，因此可有效地防止由镀液导致的对外电极的侵蚀。
在示例实施例中，第一镀层341可设置为覆盖绝缘层351的设置在第一外电极331上的端部，并且第二镀层342可设置为覆盖绝缘层351的设置在第二外电极332上的端部。因此，可增强绝缘层351与镀层341和342之间的结合力，从而可改善多层电子组件3000的可靠性。此外，通过在外电极331和332上形成镀层241和242之前首先形成绝缘层351，可以可靠地防止在形成镀层的工艺中镀液的渗透。由于在镀层之前形成绝缘层，因此镀层341和342可具有覆盖绝缘层351的端部的形状。
在示例实施例中，绝缘层351可设置为覆盖第一镀层341的设置在第一连接部331a上的端部，并且绝缘层351可设置为覆盖第二镀层342的设置在第二连接部332a上的端部。因此，可增强绝缘层351与镀层341和342之间的结合力，从而可改善多层电子组件3000的可靠性。
在示例实施例中，第一镀层341和第二镀层342可延伸以分别部分地覆盖第一连接部331a和第二连接部332a。当在第一方向上从第一表面1到内电极121和122中最邻近(最靠近)第一表面1设置的内电极的平均距离被定义为H1，并且在第一方向上从第一表面1的延长线到镀层341和342的设置在连接部331a和332a上的端部的平均距离被定义为H2时，可满足H1>H2。因此，可防止在镀覆工艺期间镀液渗透到内电极中，从而改善可靠性。在一些实施例中，在第一方向上从第一表面1的延长线到第一镀层341的设置在第一连接部331a上的端部或到第二镀层342的设置在第二连接部332a上的端部的平均距离被定义为H2。
在另一示例实施例中，当在第一方向上从第一表面1到内电极121和122中最邻近(最靠近)第一表面1设置的内电极的平均距离被定义为H1，并且在第一方向上从第一表面1的延长线到镀层341和342的设置在连接部331a和332a上的端部的平均距离被定义为H2时，可满足H1<H2。因此，在安装期间与焊料接触的面积可增大，从而改善结合强度。更优选地，当主体110的在第一方向上的平均尺寸被定义为T时，可满足H2<T/2。也就是说，可满足H1<H2<T/2，这可以是因为，当H2大于或等于T/2时，通过绝缘层改善防潮可靠性的效果可能劣化
在示例实施例中，第一镀层341和第二镀层342可设置在与第一表面的延长线的高度相同或低于第一表面的延长线的高度的高度上。因此，在安装期间焊料的高度可减小，并且安装空间可减小。此外，绝缘层351可延伸至与第一表面的延长线的高度相同或低于第一表面的延长线的高度的高度，并且可与第一镀层341和第二镀层342接触。
在示例实施例中，主体的在第二方向上的平均尺寸被定义为L，在第二方向上从第三表面的延长线到第一带部的端部的平均距离被定义为B1，在第二方向上从第四表面的延长线到第二带部的端部的平均距离被定义为B2，可满足0.2≤B1/L≤0.4且0.2≤B2/L≤0.4。
当B1/L小于0.2并且/或者B2/L小于0.2时，可能难以确保足够的固定强度。当B1/L大于0.4并且/或者B2/L大于0.4时，在高电压电流下可能在第一带部331b与第二带部332b之间产生漏电流，并且第一带部331b和第二带部332b可能由于镀覆扩散而电连接。
在示例实施例中，还可包括设置在第一表面上并且设置在第一带部331b与第二带部332b之间的附加绝缘层。因此，可防止在高电压电流下可能在第一带部331b与第二带部332b之间发生的漏电流。
附加绝缘层的类型不限于任意特定示例。例如，附加绝缘层可包括与绝缘层351的成分相同的成分。附加绝缘层和绝缘层351不利用相同的材料形成，而是可利用不同的材料形成。例如，附加绝缘层可包括从环氧树脂、丙烯酸树脂、乙基纤维素等中选择的一种或更多种，或者可包括玻璃。
在示例实施例中，当在第二方向上从第三表面的延长线到第一带部的端部的平均距离被定义为B1，并且在第二方向上从第四表面的延长线到第二带部的端部的平均距离被定义为B2时，可满足B3<B1且B4<B2。第一带部331b的平均长度B1可长于第一拐角部331c的平均长度B3，并且第二带部332b的平均长度B2可长于第二拐角部332c的平均长度B4。因此，在安装期间与焊料接触的区域可增大，从而改善结合强度。
更详细地，当在第二方向上从第三表面3的延长线到第一带部331b的端部的平均距离被定义为B1，在第二方向上从第四表面4的延长线到第二带部332b的端部的平均距离被定义为B2，在第二方向上从第三表面3的延长线到第一拐角部331c的端部的平均距离被定义为B3，并且在第二方向上从第四表面4的延长线到第二拐角部332c的端部的平均距离被定义为B4时，可满足B3<B1并且/或者B4<B2。
在示例实施例中，第一镀层341和第二镀层342的平均厚度可小于绝缘层351的平均厚度。
虽然绝缘层可防止外部水分或镀液的渗透，但是与镀层的连接性可能相对较弱，这可能导致镀层的分层。当镀层分层时，与基板的结合强度可能降低。这里，镀层的分层可指的是镀层的一部分与外电极分离或整个镀层与外电极物理分离。由于镀层与绝缘层之间的连接性相对较弱，因此很有可能发生绝缘层与镀层之间的间隙变宽或异物进入，并且由于易受外部冲击而分层的可能性增大。
然而，在示例实施例中，通过将镀层的平均厚度减小到小于绝缘层的平均厚度，可减小镀层与绝缘层之间的接触面积，从而防止分层并改善多层电子组件3000与基板的结合强度。
多层电子组件3000的尺寸不限于任意特定示例。
然而，为了实现小型化和高电容化，可能需要通过减小介电层和内电极的厚度来增加层叠的层数，因此，在具有1005(长度×宽度，1.0mm×0.5mm)或更小的尺寸的多层电子组件3000中，示例实施例中的改善可靠性和提高每单位体积的电容的效果可以是明显的。
因此，当考虑制造误差、外电极尺寸等，并且多层电子组件3000的长度小于或等于1.1mm且宽度小于或等于0.55mm时，示例实施例中改善可靠性的效果可以是明显的。这里，多层电子组件3000的长度可指的是多层电子组件3000的在第二方向上的最大尺寸，并且多层电子组件3000的宽度可指的是多层电子组件3000的在第三方向上的最大尺寸。例如，可通过使用光学显微镜表征多层电子组件3000来进行测量。也可使用本领域普通技术人员理解的即使在本公开中没有描述的其他方法和/或工具。
根据上述示例实施例，通过在外电极的连接部上设置绝缘层并且在外电极的带部上设置镀层，可提高多层电子组件的每单位体积的电容并且可改善可靠性。
此外，可减小多层电子组件的安装空间。
此外，由于绝缘层包括玻璃和含铝(Al)的氧化物，因此可改善防潮可靠性和对镀液的耐酸性，并且可防止裂纹。
虽然上面已经示出和描述了示例实施例，但是对于本领域技术人员来说将易于理解的是，在不脱离本公开的由所附权利要求限定的范围的情况下，可进行修改和变型。

Claims (114)

1.一种多层电子组件，包括：
主体，包括介电层以及交替设置的第一内电极和第二内电极，且所述介电层介于所述第一内电极与所述第二内电极之间，并且所述主体包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；
第一外电极，包括设置在所述第三表面上的第一连接部、从所述第一连接部延伸至所述第一表面的第一部分上的第一带部和从所述第一连接部延伸至所述第二表面的第一部分上的第三带部；
第二外电极，包括设置在所述第四表面上的第二连接部、从所述第二连接部延伸至所述第一表面的第二部分上的第二带部和从所述第二连接部延伸至所述第二表面的第二部分上的第四带部；
绝缘层，设置在所述第一连接部和所述第二连接部上并且覆盖所述第二表面以及所述第三带部和所述第四带部，所述绝缘层包括第一玻璃和含Al的第一氧化物；
第一镀层，设置在所述第一带部上；以及
第二镀层，设置在所述第二带部上。
2.根据权利要求1所述的多层电子组件，其中，所述第一玻璃包括钙长石基结晶相和透辉石基结晶相中的至少一种。
3.根据权利要求1所述的多层电子组件，其中，所述含Al的第一氧化物是Al2O3。
4.根据权利要求1所述的多层电子组件，其中，基于存在于所述绝缘层中的材料的总含量，存在于所述绝缘层中的Al的含量大于或等于40at％且小于或等于60at％。
5.根据权利要求1所述的多层电子组件，其中，所述绝缘层的平均厚度大于或等于500nm且小于或等于1000nm。
6.根据权利要求1所述的多层电子组件，其中，在所述第一方向上从所述第一表面到所述第一内电极和所述第二内电极中最靠近所述第一表面的内电极的平均距离被定义为H1，在所述第一方向上从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的端部或到所述第二镀层的设置在所述第二连接部上的端部的平均距离被定义为H2，并且满足H1>H2。
7.根据权利要求1所述的多层电子组件，其中，在所述第一方向上从所述第一表面到所述第一内电极和所述第二内电极中最靠近所述第一表面的内电极的平均距离被定义为H1，在所述第一方向上从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的端部或到所述第二镀层的设置在所述第二连接部上的端部的平均距离被定义为H2，并且满足H1<H2。
8.根据权利要求7所述的多层电子组件，其中，所述主体的在所述第一方向上的平均尺寸被定义为T，并且满足H2<T/2。
9.根据权利要求1所述的多层电子组件，其中，所述第一镀层和所述第二镀层设置在与所述第一表面的延长线的高度相同或低于所述第一表面的延长线的高度的高度上。
10.根据权利要求1所述的多层电子组件，其中，所述主体的在所述第二方向上的平均尺寸被定义为L，在所述第二方向上从所述第三表面的延长线到所述第一带部的端部的平均距离被定义为B1，在所述第二方向上从所述第四表面的延长线到所述第二带部的端部的平均距离被定义为B2，并且满足0.2≤B1/L≤0.4且0.2≤B2/L≤0.4。
11.根据权利要求1所述的多层电子组件，所述多层电子组件还包括：
附加绝缘层，设置在所述第一表面上并且设置在所述第一带部与所述第二带部之间。
12.根据权利要求11所述的多层电子组件，其中，所述附加绝缘层包括第二玻璃和含Al的第二氧化物。
13.根据权利要求1所述的多层电子组件，其中，所述第一外电极和所述第二外电极包括Ni和Ni合金中的至少一种。
14.根据权利要求1所述的多层电子组件，其中，在所述第二方向上从所述第三表面的延长线到所述第一带部的端部的平均距离被定义为B1，在所述第二方向上从所述第四表面的延长线到所述第二带部的端部的平均距离被定义为B2，在所述第二方向上从所述第三表面的延长线到所述第三带部的端部的平均距离被定义为B3，在所述第二方向上从所述第四表面的延长线到所述第四带部的端部的平均距离被定义为B4，并且满足B3<B1且B4<B2。
15.根据权利要求1所述的多层电子组件，其中，所述多层电子组件的在所述第二方向上的最大尺寸小于或等于1.1mm，并且所述多层电子组件的在所述第三方向上的最大尺寸小于或等于0.55mm。
16.根据权利要求1所述的多层电子组件，其中，所述介电层的平均厚度小于或等于0.35μm。
17.根据权利要求1所述的多层电子组件，其中，所述第一内电极和所述第二内电极的平均厚度小于或等于0.35μm。
18.根据权利要求1所述的多层电子组件，所述多层电子组件还包括：
电容形成部，包括交替设置的所述第一内电极和所述第二内电极，且所述介电层介于所述第一内电极与所述第二内电极之间；以及覆盖部，设置在所述电容形成部的在所述第一方向上的两个表面上，
其中，所述覆盖部的在所述第一方向上的平均尺寸小于或等于15μm。
19.根据权利要求1所述的多层电子组件，其中，所述第一镀层和所述第二镀层的平均厚度小于所述绝缘层的平均厚度。
20.根据权利要求1所述的多层电子组件，其中，所述第一镀层设置为覆盖所述绝缘层的设置在所述第一外电极上的端部，并且所述第二镀层设置为覆盖所述绝缘层的设置在所述第二外电极上的端部。
21.根据权利要求1所述的多层电子组件，其中，所述绝缘层设置为覆盖所述第一镀层的设置在所述第一外电极的所述第一连接部上的端部，并且所述绝缘层设置为覆盖所述第二镀层的设置在所述第二外电极的所述第二连接部上的端部。
22.根据权利要求1所述的多层电子组件，
其中，所述第一外电极还包括从所述第一连接部延伸至所述第五表面的第一部分和所述第六表面的第一部分上的第一侧带部，
其中，所述第二外电极还包括从所述第二连接部延伸至所述第五表面的第二部分和所述第六表面的第二部分上的第二侧带部，并且
其中，所述第一侧带部和所述第二侧带部的在所述第二方向上的尺寸朝向所述第一表面增大。
23.根据权利要求1所述的多层电子组件，
其中，所述第一外电极还包括从所述第一连接部延伸至所述第五表面的第一部分和所述第六表面的第一部分上的第一侧带部，
其中，所述第二外电极还包括从所述第二连接部延伸至所述第五表面的第二部分和所述第六表面的第二部分上的第二侧带部，并且
其中，所述绝缘层设置为覆盖所述第一侧带部的一部分、所述第二侧带部的一部分、所述第五表面的一部分和所述第六表面的一部分。
24.根据权利要求1所述的多层电子组件，
其中，所述第一外电极还包括从所述第一连接部延伸至所述第五表面的第一部分和所述第六表面的第一部分上的第一侧带部，
其中，所述第二外电极还包括从所述第二连接部延伸至所述第五表面的第二部分和所述第六表面的第二部分上的第二侧带部，并且
其中，所述绝缘层设置为覆盖整个所述第一侧带部、整个所述第二侧带部、整个所述第五表面和整个所述第六表面。
25.根据权利要求1所述的多层电子组件，其中，在所述第二方向上从所述第三表面的延长线到所述第三带部的端部的平均距离被定义为B3，在所述第二方向上从所述第四表面的延长线到所述第四带部的端部的平均距离被定义为B4，所述第三表面和所述第二内电极彼此间隔开的区域的沿所述第二方向获取的平均尺寸被定义为G1，所述第四表面和所述第一内电极彼此间隔开的区域的沿所述第二方向获取的平均尺寸被定义为G2，并且满足B3≥G1且B4≥G2。
26.根据权利要求25所述的多层电子组件，其中，在所述第二方向上从所述第三表面的延长线到所述第一带部的端部的平均距离被定义为B1，在所述第二方向上从所述第四表面的延长线到所述第二带部的端部的平均距离被定义为B2，并且满足B1≥G1且B2≥G2。
27.根据权利要求1所述的多层电子组件，
其中，所述主体还包括将所述第一表面连接到所述第三表面的1-3拐角、将所述第一表面连接到所述第四表面的1-4拐角、将所述第二表面连接到所述第三表面的2-3拐角以及将所述第二表面连接到所述第四表面的2-4拐角，
其中，所述1-3拐角和所述2-3拐角具有随着接近所述第三表面而向所述主体的沿所述第一方向获取的中央收缩的形式，并且所述1-4拐角和所述2-4拐角具有随着接近所述第四表面而向所述主体的沿所述第一方向获取的所述中央收缩的形式，并且
其中，所述第一外电极还包括设置在所述1-3拐角和所述2-3拐角上的拐角部，并且所述第二外电极还包括设置在所述1-4拐角和所述2-4拐角上的拐角部。
28.一种多层电子组件，包括：
主体，包括介电层以及交替设置的第一内电极和第二内电极，且所述介电层介于所述第一内电极与所述第二内电极之间，并且所述主体包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；
第一外电极，包括设置在所述第三表面上的第一连接部和从所述第一连接部延伸至所述第一表面的第一部分上的第一带部；
第二外电极，包括设置在所述第四表面上的第二连接部和从所述第二连接部延伸至所述第一表面的第二部分上的第二带部；
绝缘层，设置在所述第二表面上并且延伸至所述第一连接部和所述第二连接部上，所述绝缘层包括第一玻璃和含Al的第一氧化物；
第一镀层，设置在所述第一带部上；以及
第二镀层，设置在所述第二带部上。
29.根据权利要求28所述的多层电子组件，其中，所述第一玻璃包括钙长石基结晶相和透辉石基结晶相中的至少一种。
30.根据权利要求28所述的多层电子组件，其中，所述含Al的第一氧化物是Al2O3。
31.根据权利要求28所述的多层电子组件，其中，基于存在于所述绝缘层中的材料的总含量，存在于所述绝缘层中的Al的含量大于或等于40at％且小于或等于60at％。
32.根据权利要求28所述的多层电子组件，其中，所述绝缘层的平均厚度大于或等于500nm且小于或等于1000nm。
33.根据权利要求28所述的多层电子组件，其中，在所述第一方向上从所述第一表面到所述第一内电极和所述第二内电极中最靠近所述第一表面的内电极的平均距离被定义为H1，在所述第一方向上从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的端部或到所述第二镀层的设置在所述第二连接部上的端部的平均距离被定义为H2，并且满足H1>H2。
34.根据权利要求28所述的多层电子组件，其中，在所述第一方向上从所述第一表面到所述第一内电极和所述第二内电极中最靠近所述第一表面的内电极的平均距离被定义为H1，在所述第一方向上从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的端部或到所述第二镀层的设置在所述第二连接部上的端部的平均距离被定义为H2，并且满足H1<H2。
35.根据权利要求34所述的多层电子组件，其中，所述主体的在所述第一方向上的平均尺寸被定义为T，并且满足H2<T/2。
36.根据权利要求28所述的多层电子组件，其中，所述第一镀层和所述第二镀层设置在与所述第一表面的延长线的高度相同或低于所述第一表面的延长线的高度的高度上。
37.根据权利要求28所述的多层电子组件，其中，所述主体的在所述第二方向上的平均尺寸被定义为L，在所述第二方向上从所述第三表面的延长线到所述第一带部的端部的平均距离被定义为B1，在所述第二方向上从所述第四表面的延长线到所述第二带部的端部的平均距离被定义为B2，并且满足0.2≤B1/L≤0.4和0.2≤B2/L≤0.4。
38.根据权利要求28所述的多层电子组件，所述多层电子组件还包括：
附加绝缘层，设置在所述第一表面上并且设置在所述第一带部与所述第二带部之间。
39.根据权利要求38所述的多层电子组件，其中，所述附加绝缘层包括第二玻璃和含Al的第二氧化物。
40.根据权利要求28所述的多层电子组件，其中，所述第一外电极和所述第二外电极包括Ni和Ni合金中的至少一种。
41.根据权利要求28所述的多层电子组件，其中，所述多层电子组件的在所述第二方向上的最大尺寸小于或等于1.1mm，并且所述多层电子组件的在所述第三方向上的最大尺寸小于或等于0.55mm。
42.根据权利要求28所述的多层电子组件，其中，所述介电层的平均厚度小于或等于0.35μm。
43.根据权利要求28所述的多层电子组件，其中，所述第一内电极和所述第二内电极的平均厚度小于或等于0.35μm。
44.根据权利要求28所述的多层电子组件，所述多层电子组件还包括：
电容形成部，包括交替设置的所述第一内电极和所述第二内电极，且所述介电层介于所述第一内电极与所述第二内电极之间；以及覆盖部，设置在所述电容形成部的在所述第一方向上的两个表面上，
其中，所述覆盖部的在所述第一方向上的平均尺寸小于或等于15μm。
45.根据权利要求28所述的多层电子组件，其中，所述第一镀层和所述第二镀层的平均厚度小于所述绝缘层的平均厚度。
46.根据权利要求28所述的多层电子组件，其中，所述第一连接部和所述第二连接部与所述第五表面和所述第六表面间隔开。
47.根据权利要求28所述的多层电子组件，其中，所述第一连接部和所述第二连接部与所述第二表面间隔开。
48.根据权利要求28所述的多层电子组件，其中，所述第一镀层设置为覆盖所述绝缘层的设置在所述第一外电极上的端部，并且所述第二镀层设置为覆盖所述绝缘层的设置在所述第二外电极上的端部。
49.根据权利要求28所述的多层电子组件，其中，所述绝缘层设置为覆盖所述第一镀层的设置在所述第一外电极的所述第一连接部上的端部，并且所述绝缘层设置为覆盖所述第二镀层的设置在所述第二外电极的所述第二连接部上的端部。
50.根据权利要求28所述的多层电子组件，其中，所述绝缘层设置为覆盖所述第五表面的一部分和所述第六表面的一部分。
51.根据权利要求28所述的多层电子组件，其中，所述绝缘层设置为覆盖整个所述第五表面和整个所述第六表面。
52.根据权利要求28所述的多层电子组件，
其中，所述主体还包括将所述第一表面连接到所述第三表面的1-3拐角、将所述第一表面连接到所述第四表面的1-4拐角、将所述第二表面连接到所述第三表面的2-3拐角以及将所述第二表面连接到所述第四表面的2-4拐角，
其中，所述1-3拐角和所述2-3拐角具有随着接近所述第三表面而向所述主体的沿所述第一方向获取的中央收缩的形式，并且所述1-4拐角和所述2-4拐角具有随着接近所述第四表面而向所述主体的沿所述第一方向获取的所述中央收缩的形式，并且
其中，所述第一外电极还包括设置在所述1-3拐角上的拐角部和从所述第一连接部延伸至所述2-3拐角上的拐角部，并且所述第二外电极还包括设置在所述1-4拐角上的拐角部和从所述第二连接部延伸至所述2-4拐角上的拐角部。
53.一种多层电子组件，包括：
主体，包括介电层以及交替设置的第一内电极和第二内电极，且所述介电层介于所述第一内电极与所述第二内电极之间，并且所述主体包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；
第一外电极，包括设置在所述第三表面上的第一连接部、从所述第一连接部延伸至所述第一表面的第一部分上的第一带部和从所述第一连接部延伸至将所述第二表面连接到所述第三表面的拐角上的第一拐角部；
第二外电极，包括设置在所述第四表面上的第二连接部、从所述第二连接部延伸至所述第一表面的第二部分上的第二带部和从所述第二连接部延伸至将所述第二表面连接到所述第四表面的拐角上的第二拐角部；
绝缘层，设置在所述第一连接部和所述第二连接部上并且覆盖所述第二表面以及所述第一拐角部和所述第二拐角部，所述绝缘层包括第一玻璃和含Al的第一氧化物；
第一镀层，设置在所述第一带部上；以及
第二镀层，设置在所述第二带部上，
其中，在所述第二方向上从所述第三表面的延长线到所述第一拐角部的端部的平均距离被定义为B3，在所述第二方向上从所述第四表面的延长线到所述第二拐角部的端部的平均距离被定义为B4，所述第三表面和所述第二内电极彼此间隔开的区域的沿所述第二方向获取的平均尺寸被定义为G1，所述第四表面和所述第一内电极彼此间隔开的区域的沿所述第二方向获取的平均尺寸被定义为G2，并且满足B3≤G1且B4≤G2。
54.根据权利要求53所述的多层电子组件，其中，所述第一玻璃包括钙长石基结晶相和透辉石基结晶相中的至少一种。
55.根据权利要求53所述的多层电子组件，其中，所述含Al的第一氧化物是Al2O3。
56.根据权利要求53所述的多层电子组件，其中，基于存在于所述绝缘层中的材料的总含量，存在于所述绝缘层中的Al的含量大于或等于40at％且小于或等于60at％。
57.根据权利要求53所述的多层电子组件，其中，所述绝缘层的平均厚度大于或等于500nm且小于或等于1000nm。
58.根据权利要求53所述的多层电子组件，其中，在所述第一方向上从所述第一表面到所述第一内电极和所述第二内电极中最靠近所述第一表面的内电极的平均距离被定义为H1，在所述第一方向上从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的端部或到所述第二镀层的设置在所述第二连接部上的端部的平均距离被定义为H2，并且满足H1>H2。
59.根据权利要求53所述的多层电子组件，其中，在所述第一方向上从所述第一表面到所述第一内电极和所述第二内电极中最靠近所述第一表面的内电极的平均距离被定义为H1，在所述第一方向上从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的端部或到所述第二镀层的设置在所述第二连接部上的端部的平均距离被定义为H2，并且满足H1<H2。
60.根据权利要求59所述的多层电子组件，其中，所述主体的在所述第一方向上的平均尺寸被定义为T，并且满足H2<T/2。
61.根据权利要求53所述的多层电子组件，其中，所述第一镀层和所述第二镀层设置在与所述第一表面的延长线的高度相同或低于所述第一表面的延长线的高度的高度上。
62.根据权利要求53所述的多层电子组件，其中，所述主体的在所述第二方向上的平均尺寸被定义为L，在所述第二方向上从所述第三表面的延长线到所述第一带部的端部的平均距离被定义为B1，在所述第二方向上从所述第四表面的延长线到所述第二带部的端部的平均距离被定义为B2，并且满足0.2≤B1/L≤0.4和0.2≤B2/L≤0.4。
63.根据权利要求53所述的多层电子组件，所述多层电子组件还包括：
附加绝缘层，设置在所述第一表面上并且设置在所述第一带部与所述第二带部之间。
64.根据权利要求63所述的多层电子组件，其中，所述附加绝缘层包括第二玻璃和含Al的第二氧化物。
65.根据权利要求53所述的多层电子组件，其中，所述第一外电极和所述第二外电极包括Ni和Ni合金中的至少一种。
66.根据权利要求53或54所述的多层电子组件，其中，在所述第二方向上从所述第三表面的延长线到所述第一带部的端部的平均距离被定义为B1，在所述第二方向上从所述第四表面的延长线到所述第二带部的端部的平均距离被定义为B2，并且满足B3<B1和B4<B2。
67.根据权利要求53所述的多层电子组件，其中，所述多层电子组件的在所述第二方向上的最大尺寸小于或等于1.1mm，并且所述多层电子组件的在所述第三方向上的最大尺寸小于或等于0.55mm。
68.根据权利要求53所述的多层电子组件，其中，所述介电层的平均厚度小于或等于0.35μm。
69.根据权利要求53所述的多层电子组件，其中，所述第一内电极和所述第二内电极的平均厚度小于或等于0.35μm。
70.根据权利要求53所述的多层电子组件，所述多层电子组件还包括：
电容形成部，包括交替设置的所述第一内电极和所述第二内电极，且所述介电层介于所述第一内电极与所述第二内电极之间；以及覆盖部，设置在所述电容形成部的在所述第一方向上的两个表面上，
其中，所述覆盖部的在所述第一方向上的平均尺寸小于或等于15μm。
71.根据权利要求53所述的多层电子组件，其中，所述第一镀层和所述第二镀层的平均厚度小于所述绝缘层的平均厚度。
72.根据权利要求53所述的多层电子组件，其中，所述第一拐角部和所述第二拐角部设置在与所述第二表面的延长线的高度相同或低于所述第二表面的延长线的高度的高度上。
73.根据权利要求53所述的多层电子组件，其中，所述第一连接部和所述第二连接部与所述第五表面和所述第六表面间隔开。
74.根据权利要求53所述的多层电子组件，其中，所述第一连接部和所述第二连接部与所述第二表面间隔开。
75.根据权利要求53所述的多层电子组件，其中，所述第一镀层设置为覆盖所述绝缘层的设置在所述第一外电极上的端部，并且所述第二镀层设置为覆盖所述绝缘层的设置在所述第二外电极上的端部。
76.根据权利要求53所述的多层电子组件，其中，所述绝缘层设置为覆盖所述第一镀层的设置在所述第一外电极的所述第一连接部上的端部，并且所述绝缘层设置为覆盖所述第二镀层的设置在所述第二外电极的所述第二连接部上的端部。
77.根据权利要求53所述的多层电子组件，其中，所述绝缘层设置为覆盖所述第五表面的一部分和所述第六表面的一部分。
78.根据权利要求53所述的多层电子组件，其中，所述绝缘层设置为覆盖整个所述第五表面和整个所述第六表面。
79.一种多层电子组件，包括：
主体，包括介电层以及交替设置的第一内电极和第二内电极，且所述介电层介于所述第一内电极与所述第二内电极之间，并且所述主体包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；
第一外电极，包括设置在所述第三表面上的第一连接电极和从所述第一连接电极延伸至所述第一表面的第一部分上的第一带电极；
第二外电极，包括设置在所述第四表面上的第二连接电极和从所述第二连接电极延伸至所述第一表面的第二部分上的第二带电极；
第一绝缘层，设置在所述第一连接电极上；
第二绝缘层，设置在所述第二连接电极上；
第一镀层，设置在所述第一带电极上；以及
第二镀层，设置在所述第二带电极上，
其中，所述第一绝缘层和所述第二绝缘层包括第一玻璃和含Al的第一氧化物。
80.根据权利要求79所述的多层电子组件，其中，所述第一玻璃包括钙长石基结晶相和透辉石基结晶相中的至少一种。
81.根据权利要求79所述的多层电子组件，其中，所述含Al的第一氧化物是Al2O3。
82.根据权利要求79所述的多层电子组件，其中，基于存在于所述第一绝缘层中的材料的总含量，存在于所述第一绝缘层中的Al的含量大于或等于40at％且小于或等于60at％，并且基于存在于所述第二绝缘层中的材料的总含量，存在于所述第二绝缘层中的Al的含量大于或等于40at％且小于或等于60at％。
83.根据权利要求79所述的多层电子组件，其中，所述第一绝缘层和所述第二绝缘层的平均厚度大于或等于500nm且小于或等于1000nm。
84.根据权利要求79所述的多层电子组件，其中，在所述第一方向上从所述第一表面到所述第一内电极和所述第二内电极中最靠近所述第一表面的内电极的平均距离被定义为H1，在所述第一方向上从所述第一表面的延长线到所述第一镀层的设置在所述第一连接电极上的端部或到所述第二镀层的设置在所述第二连接电极上的端部的平均距离被定义为H2，并且满足H1>H2。
85.根据权利要求79所述的多层电子组件，其中，在所述第一方向上从所述第一表面到所述第一内电极和所述第二内电极中最靠近所述第一表面的内电极的平均距离被定义为H1，在所述第一方向上从所述第一表面的延长线到所述第一镀层的设置在所述第一连接电极上的端部或到所述第二镀层的设置在所述第二连接电极上的端部的平均距离被定义为H2，并且满足H1<H2。
86.根据权利要求85所述的多层电子组件，其中，所述主体的在所述第一方向上的平均尺寸被定义为T，并且满足H2<T/2。
87.根据权利要求80所述的多层电子组件，其中，所述第一镀层和所述第二镀层设置在与所述第一表面的延长线的高度相同或低于所述第一表面的延长线的高度的高度上。
88.根据权利要求80所述的多层电子组件，所述多层电子组件还包括：
附加绝缘层，设置在所述第一表面上并且设置在所述第一带电极与所述第二带电极之间。
89.根据权利要求88所述的多层电子组件，其中，所述附加绝缘层包括第二玻璃和含Al的第二氧化物。
90.根据权利要求79所述的多层电子组件，其中，所述第一连接电极和所述第二连接电极包括Ni和Ni合金中的至少一种。
91.根据权利要求79所述的多层电子组件，其中，所述多层电子组件的在所述第二方向上的最大尺寸小于或等于1.1mm，并且所述多层电子组件的在所述第三方向上的最大尺寸小于或等于0.55mm。
92.根据权利要求79所述的多层电子组件，其中，所述介电层的平均厚度小于或等于0.35μm。
93.根据权利要求79所述的多层电子组件，其中，所述第一内电极和所述第二内电极的平均厚度小于或等于0.35μm。
94.根据权利要求79所述的多层电子组件，所述多层电子组件还包括：
电容形成部，包括交替设置的所述第一内电极和所述第二内电极，且所述介电层介于所述第一内电极与所述第二内电极之间；以及覆盖部，设置在所述电容形成部的在所述第一方向上的两个表面上，
其中，所述覆盖部的在所述第一方向上的平均尺寸小于或等于15μm。
95.根据权利要求79所述的多层电子组件，其中，所述第一镀层和所述第二镀层的平均厚度小于所述第一绝缘层和所述第二绝缘层的平均厚度。
96.根据权利要求79所述的多层电子组件，其中，所述第一连接电极和所述第二连接电极与所述第五表面和所述第六表面间隔开。
97.根据权利要求79所述的多层电子组件，其中，所述第一连接电极和所述第二连接电极与所述第二表面间隔开。
98.根据权利要求79所述的多层电子组件，其中，所述第一镀层设置为覆盖所述第一绝缘层的设置在所述第一外电极上的与所述第一表面相邻的端部，并且所述第二镀层设置为覆盖所述第二绝缘层的设置在所述第二外电极上的与所述第一表面相邻的端部。
99.根据权利要求79所述的多层电子组件，其中，所述第一绝缘层设置为覆盖所述第一镀层的设置在所述第一外电极的所述第一连接电极上的端部，并且所述第二绝缘层设置为覆盖所述第二镀层的设置在所述第二外电极的所述第二连接电极上的端部。
100.根据权利要求79所述的多层电子组件，其中，所述第一绝缘层和所述第二绝缘层延伸至所述第五表面和所述第六表面上，彼此连接，并且覆盖所述第五表面的一部分和所述第六表面的一部分。
101.根据权利要求79所述的多层电子组件，其中，所述第一绝缘层和所述第二绝缘层延伸至所述第五表面和所述第六表面上，彼此连接，并且覆盖整个所述第五表面和整个所述第六表面。
102.根据权利要求79所述的多层电子组件，其中，所述第一绝缘层和所述第二绝缘层延伸至所述第二表面上并且彼此连接。
103.根据权利要求79所述的多层电子组件，
其中，所述主体还包括将所述第一表面连接到所述第三表面的1-3拐角、将所述第一表面连接到所述第四表面的1-4拐角、将所述第二表面连接到所述第三表面的2-3拐角以及将所述第二表面连接到所述第四表面的2-4拐角，
其中，所述1-3拐角和所述2-3拐角具有随着接近所述第三表面而向所述主体的沿所述第一方向获取的中央收缩的形式，并且所述1-4拐角和所述2-4拐角具有随着接近所述第四表面而向所述主体的沿所述第一方向获取的所述中央收缩的形式，并且
其中，所述第一连接电极还包括延伸至所述1-3拐角和所述2-3拐角上的拐角部，并且所述第二连接电极还包括延伸至所述1-4拐角和所述2-4拐角上的拐角部。
104.根据权利要求79所述的多层电子组件，
其中，所述第一外电极还包括设置在所述第二表面上并连接到所述第一连接电极的第三带电极，并且
其中，所述第二外电极还包括设置在所述第二表面上并连接到所述第二连接电极的第四带电极。
105.根据权利要求104所述的多层电子组件，其中，在所述第二方向上从所述第三表面的延长线到所述第一带电极的端部的平均距离被定义为B1，在所述第二方向上从所述第四表面的延长线到所述第二带电极的端部的平均距离被定义为B2，在所述第二方向上从所述第三表面的延长线到所述第三带电极的端部的平均距离被定义为B3，在所述第二方向上从所述第四表面的延长线到所述第四带电极的端部的平均距离被定义为B4，所述第三表面和所述第二内电极彼此间隔开的区域的沿所述第二方向获取的平均尺寸被定义为G1，所述第四表面和所述第一内电极彼此间隔开的区域的沿所述第二方向获取的平均尺寸被定义为G2，并且满足B1≥G1、B3≥G1、B2≥G2且B4≥G2。
106.根据权利要求104所述的多层电子组件，其中，在所述第二方向上从所述第三表面的延长线到所述第一带电极的端部的平均距离被定义为B1，在所述第二方向上从所述第四表面的延长线到所述第二带电极的端部的平均距离被定义为B2，在所述第二方向上从所述第三表面的延长线到所述第三带电极的端部的平均距离被定义为B3，在所述第二方向上从所述第四表面的延长线到所述第四带电极的端部的平均距离被定义为B4，所述第三表面和所述第二内电极彼此间隔开的区域的沿所述第二方向获取的平均尺寸被定义为G1，所述第四表面和所述第一内电极彼此间隔开的区域的沿所述第二方向获取的平均尺寸被定义为G2，并且满足B1≥G1、B3≤G1、B2≥G2且B4≤G2。
107.根据权利要求79所述的多层电子组件，其中，所述第一带电极和所述第二带电极包括与存在于所述第一内电极和所述第二内电极中的金属相同的金属。
108.根据权利要求79所述的多层电子组件，其中，所述第一连接电极和所述第二连接电极包括与存在于所述第一内电极和所述第二内电极中的金属相同的金属。
109.根据权利要求79所述的多层电子组件，其中，所述第一带电极和所述第二带电极是包括导电金属和玻璃的烧制电极。
110.根据权利要求79所述的多层电子组件，其中，所述第一连接电极和所述第二连接电极是包括导电金属和玻璃的烧制电极。
111.根据权利要求79所述的多层电子组件，其中，所述第一带电极和所述第二带电极是镀层。
112.根据权利要求79所述的多层电子组件，其中，所述第一连接电极和所述第二连接电极是镀层。
113.根据权利要求107或108所述的多层电子组件，其中，所述相同的金属是Ni。
114.根据权利要求109所述的多层电子组件，其中，所述导电金属是Ni、Cu以及它们的合金中的至少一种。
CN202211664440.8A 2021-12-31 2022-12-23 多层电子组件 Pending CN116387035A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210193639A KR20230103057A (ko) 2021-12-31 2021-12-31 적층형 전자 부품
KR10-2021-0193639 2021-12-31

Publications (1)

Publication Number Publication Date
CN116387035A true CN116387035A (zh) 2023-07-04

Family

ID=86960308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211664440.8A Pending CN116387035A (zh) 2021-12-31 2022-12-23 多层电子组件

Country Status (4)

Country Link
US (1) US20230215642A1 (zh)
JP (1) JP2023099438A (zh)
KR (1) KR20230103057A (zh)
CN (1) CN116387035A (zh)

Also Published As

Publication number Publication date
JP2023099438A (ja) 2023-07-13
US20230215642A1 (en) 2023-07-06
KR20230103057A (ko) 2023-07-07

Similar Documents

Publication Publication Date Title
US11239030B2 (en) Electronic component
KR20190116161A (ko) 적층형 전자 부품
KR20200078083A (ko) 커패시터 부품
KR20130052133A (ko) 적층 세라믹 전자부품
KR20210106689A (ko) 적층형 전자 부품
CN116387037A (zh) 多层电子组件
KR20190116183A (ko) 적층 세라믹 전자부품
KR20190116176A (ko) 적층 세라믹 전자부품
KR20190116162A (ko) 적층형 전자 부품
CN116387035A (zh) 多层电子组件
KR102145311B1 (ko) 세라믹 전자 부품
US20230215654A1 (en) Multilayer electronic component
CN116387027A (zh) 多层电子组件
CN116387036A (zh) 多层电子组件
KR20200006416A (ko) 적층형 커패시터
US20230215655A1 (en) Multilayer electronic component
CN116387031A (zh) 多层电子组件
KR102441653B1 (ko) 세라믹 전자 부품
US20230238182A1 (en) Multilayer electronic component
US20230215652A1 (en) Multilayer electronic component
CN116417260A (zh) 多层电子组件
CN116844861A (zh) 多层电子组件
CN116387028A (zh) 多层电子组件
CN116387033A (zh) 多层电子组件
CN116387038A (zh) 多层电子组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication