CN116417260A - 多层电子组件 - Google Patents

多层电子组件 Download PDF

Info

Publication number
CN116417260A
CN116417260A CN202211393661.6A CN202211393661A CN116417260A CN 116417260 A CN116417260 A CN 116417260A CN 202211393661 A CN202211393661 A CN 202211393661A CN 116417260 A CN116417260 A CN 116417260A
Authority
CN
China
Prior art keywords
multilayer electronic
electronic assembly
electrode
insulating layer
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211393661.6A
Other languages
English (en)
Inventor
金厦廷
李冈夏
金俊亨
曺义铉
朴明俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN116417260A publication Critical patent/CN116417260A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本公开提供一种多层电子组件。所述多层电子组件包括：主体，具有在第一方向上彼此相对的第一表面和第二表面以及连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面；第一外电极，包括设置在所述第三表面上的第一连接部和从所述第一连接部延伸至所述第一表面的一部分上的第一带部；第二外电极，包括设置在所述第四表面上的第二连接部和从所述第二连接部延伸至所述第一表面的一部分上的第二带部；绝缘层，设置在所述第二表面上并延伸至所述第一连接部的一部分和所述第二连接部的一部分；第一镀层，设置在所述第一带部上；以及第二镀层，设置在所述第二带部上。所述绝缘层包括聚合物树脂。

Description

多层电子组件
本申请要求于2021年12月31日在韩国知识产权局提交的第10-2021-0194650号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种多层电子组件。
背景技术
多层陶瓷电容器(MLCC)(一种多层电子组件)可以是安装在各种电子产品(诸如成像装置(包括液晶显示器(LCD)或等离子体显示面板(PDP))、计算机、智能手机或移动电话)中的任意一种的印刷电路板上以用于在其中充电或从其中放电的片式电容器。
多层陶瓷电容器具有小尺寸，实现高电容，并且容易安装在电路板上，因此可用作各种电子装置的组件。随着诸如计算机和移动装置的各种电子装置具有更小尺寸和更高输出，对具有更小尺寸和更高电容的多层陶瓷电容器的需求不断增加。
近年来，随着对电子产品的行业关注的增加，需要多层陶瓷电容器具有高可靠性特性以用在汽车和信息娱乐系统中。
为了实现多层陶瓷电容器的小型化和高电容化，需要通过形成薄的内电极和介电层来增加层叠的层数，并且需要显著减小不影响电容形成的部分的体积来增大实现电容所需的有效体积分数。
此外，需要显著减小安装空间以在板的有限区域中安装尽可能多的组件。
另外，由于边缘厚度随着多层陶瓷电容器的小型化和高电容化而减小，因此可能引起外部水分渗透或镀液渗透，从而使可靠性劣化。因此，需要一种能够保护多层陶瓷电容器免受外部水分渗透或镀液渗透的方法。
发明内容
本公开的一方面在于提供一种具有提高的每单位体积电容的多层电子组件。
本公开的另一方面在于提供一种具有改善的可靠性的多层电子组件。
本公开的另一方面在于提供一种可使安装空间显著减小的多层电子组件。
根据本公开的另一方面，一种多层电子组件包括：主体，包括介电层以及交替设置的第一内电极和第二内电极，且相应的介电层介于所述第一内电极与所述第二内电极之间，并且所述主体具有在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；第一外电极，包括设置在所述第三表面上的第一连接部和从所述第一连接部延伸至所述第一表面的一部分上的第一带部；第二外电极，包括设置在所述第四表面上的第二连接部和从所述第二连接部延伸至所述第一表面的一部分上的第二带部；绝缘层，设置在所述第二表面上并延伸至所述第一连接部的一部分和所述第二连接部的一部分；第一镀层，设置在所述第一带部上；以及第二镀层，设置在所述第二带部上。所述绝缘层包括聚合物树脂，并且所述第一镀层和所述第二镀层分别设置为延伸至所述第一连接部的一部分和所述第二连接部的一部分。在所述多层电子组件中，H1>H2，其中，H1是在所述第一方向上从所述第一表面到所述第一内电极和所述第二内电极中设置为最靠近所述第一表面的内电极的平均距离，并且H2是在所述第一方向上从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的端部或到所述第二镀层的设置在所述第二连接部上的端部的平均距离。
根据本公开的另一方面，一种多层电子组件包括：主体，包括介电层以及交替设置的第一内电极和第二内电极，且相应的介电层介于所述第一内电极与所述第二内电极之间，并且所述主体具有在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；第一外电极，包括设置在所述第三表面上的第一连接部和从所述第一连接部延伸至所述第一表面的一部分上的第一带部；第二外电极，包括设置在所述第四表面上的第二连接部和从所述第二连接部延伸至所述第一表面的一部分上的第二带部；绝缘层，设置在所述第二表面上并延伸至所述第一连接部的一部分和所述第二连接部的一部分；第一镀层，设置在所述第一带部上；以及第二镀层，设置在所述第二带部上。所述绝缘层包括聚合物树脂，并且所述第一镀层和所述第二镀层分别设置为延伸至所述第一连接部的一部分和所述第二连接部的一部分。在所述多层电子组件中，H1<H2，其中，H1是在所述第一方向上从所述第一表面到所述第一内电极和所述第二内电极中设置为最靠近所述第一表面的内电极的平均距离，并且H2是在所述第一方向上从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的端部或到所述第二镀层的设置在所述第二连接部上的端部的平均距离。
根据本公开的另一方面，一种多层电子组件包括：主体，包括介电层以及交替设置的第一内电极和第二内电极，且相应的介电层介于所述第一内电极与所述第二内电极之间，并且所述主体具有在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；第一外电极，包括设置在所述第三表面上的第一连接部和从所述第一连接部延伸至所述第一表面的一部分上的第一带部；第二外电极，包括设置在所述第四表面上的第二连接部和从所述第二连接部延伸至所述第一表面的一部分上的第二带部；绝缘层，设置为覆盖整个所述第二表面并且设置为延伸至所述第一连接部的一部分和所述第二连接部的一部分；第一镀层，设置在所述第一带部上；以及第二镀层，设置在所述第二带部上。所述绝缘层包括聚合物树脂。
根据本公开的另一方面，一种多层电子组件包括：主体，包括介电层以及交替设置的第一内电极和第二内电极，且相应的介电层介于所述第一内电极与所述第二内电极之间，并且所述主体具有在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；第一外电极，包括设置在所述第三表面上的第一连接部和从所述第一连接部延伸至所述第一表面的一部分上的第一带部；第二外电极，包括设置在所述第四表面上的第二连接部和从所述第二连接部延伸至所述第一表面的一部分上的第二带部；绝缘层，设置在所述第二表面上并延伸至所述第一连接部的一部分和所述第二连接部的一部分；第一镀层，设置在所述第一带部上；以及第二镀层，设置在所述第二带部上。所述第一外电极和所述第二外电极的高度与所述第二表面的延长线的高度相同或低于所述第二表面的延长线的高度，并且所述绝缘层包括聚合物树脂。
根据本公开的另一方面，一种多层电子组件包括：主体，包括介电层以及交替设置的第一内电极和第二内电极，且相应的介电层介于所述第一内电极与所述第二内电极之间，并且所述主体具有在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；第一外电极，包括第一连接部、第一带部和第一拐角部，所述第一连接部设置在所述第三表面上，所述第一带部从所述第一连接部延伸至所述第一表面的一部分上，所述第一拐角部设置为从所述第一连接部延伸至将所述第二表面和所述第三表面彼此连接的拐角；第二外电极，包括第二连接部、第二带部和第二拐角部，所述第二连接部设置在所述第四表面上，所述第二带部从所述第二连接部延伸至所述第一表面的一部分上，所述第二拐角部设置为从所述第二连接部延伸至将所述第二表面和所述第四表面彼此连接的拐角；绝缘层，设置在所述第一连接部和所述第二连接部上并且设置为覆盖所述第二表面以及所述第一拐角部和所述第二拐角部，所述绝缘层包括聚合物树脂；第一镀层，设置在所述第一带部上；以及第二镀层，设置在所述第二带部上。在所述多层电子组件中，B3≤G1且B4≤G2，其中，B3是在所述第二方向上从所述第三表面的延长线到所述第一拐角部的末端的平均距离，B4是在所述第二方向上从所述第四表面的延长线到所述第二拐角部的末端的平均距离，G1是所述第三表面和所述第二内电极彼此间隔开的区域的在所述第二方向上的平均尺寸，并且G2是所述第四表面和所述第一内电极彼此间隔开的区域的在所述第二方向上的平均尺寸。
根据本公开的另一方面，一种多层电子组件包括：主体，包括介电层以及交替设置的第一内电极和第二内电极，且相应的介电层介于所述第一内电极与所述第二内电极之间，并且所述主体具有在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；第一外电极，包括设置在所述第三表面上的第一连接电极和设置在所述第一表面上以连接到所述第一连接电极的第一带电极；第二外电极，包括设置在所述第四表面上的第二连接电极和设置在所述第一表面上以连接到所述第二连接电极的第二带电极；第一绝缘层，设置在所述第一连接电极上；第二绝缘层，设置在所述第二连接电极上；第一镀层，设置在所述第一带电极上；以及第二镀层，设置在所述第二带电极上。所述第一绝缘层和所述第二绝缘层包括聚合物树脂。
附图说明
通过结合附图以及以下具体实施方式，本公开的以上和其他方面、特征及优点将被更清楚地理解。
图1是根据本公开中的示例性实施例的多层电子组件的示意性立体图。
图2是图1的多层电子组件的主体的示意性立体图。
图3是沿图1的线I-I'截取的截面图。
图4是图2的主体的示意性分解立体图。
图5是其上安装有图1的多层电子组件的基板的示意性立体图。
图6是根据本公开中的示例性实施例的多层电子组件的示意性立体图。
图7是沿图6的线II-II'截取的截面图。
图8是根据本公开中的示例性实施例的多层电子组件的示意性立体图。
图9是沿图8的线III-III'截取的截面图。
图10是根据本公开中的示例性实施例的多层电子组件的示意性立体图。
图11是沿图10的线IV-IV'截取的截面图。
图12是根据本公开中的示例性实施例的多层电子组件的示意性立体图。
图13是沿图12的线V-V'截取的截面图。
图14是根据本公开中的示例性实施例的多层电子组件的示意性立体图。
图15是沿图14的线VI-VI'截取的截面图。
图16是示出图14的变型示例的示图。
图17是根据本公开中的示例性实施例的多层电子组件的示意性立体图。
图18是沿图17的线VII-VII'截取的截面图。
图19是根据本公开中的示例性实施例的多层电子组件的示意性立体图。
图20是沿图19的线VIII-VIII'截取的截面图。
图21是示出图19的变型示例的示图。
图22是根据本公开中的示例性实施例的多层电子组件的示意性立体图。
图23是沿图22的线IX-IX'截取的截面图。
图24是示出图22的变型示例的示图。
图25是根据本公开中的示例性实施例的多层电子组件的示意性立体图。
图26是沿图25的线X-X'截取的截面图。
图27是示出图25的变型示例的示图。
图28是根据本公开中的示例性实施例的多层电子组件的示意性立体图。
图29是沿图28的线XI-XI'截取的截面图。
图30是示出图28的变型示例的示图。
图31是根据本公开中的示例性实施例的多层电子组件的示意性立体图。
图32是沿图31的线XII-XII'截取的截面图。
图33是根据本公开中的示例性实施例的多层电子组件的示意性立体图。
图34是沿图33的线XIII-XIII'截取的截面图。
图35是示出图33的变型示例的示图。
图36是根据本公开中的示例性实施例的多层电子组件的示意性立体图。
图37是沿图36的线XIV-XIV'截取的截面图。
图38是图37的区域K1的放大图。
具体实施方式
在下文中，将参照附图如下描述本公开的实施例。
然而，本公开可以以许多不同的形式例证，并且不应被解释为局限于这里阐述的具体实施例。更确切地说，提供这些实施例使得本公开将是透彻的和完整的，并且将向本领域技术人员充分地传达本公开的范围。因此，为了清楚的描述，可夸大附图中的要素的形状和尺寸，并且在附图中，由相同的附图标记表示的要素是相同的要素。
在附图中，可省略特定要素以清楚地示出本公开，并且为了清楚地表示多个层和区域，可放大厚度。将使用相同的附图标记来描述在相同构思的范围内具有相同功能的相同要素。此外，在整个说明书中，将理解的是，除非另有说明，否则当部分“包括”要素时，该部分还可包括另一要素，而不排除另一要素。
在附图中，第一方向可指的是厚度方向T，第二方向可指的是长度方向L，第三方向可指的是宽度方向W。
图1是根据本公开中的示例性实施例的多层电子组件的示意性立体图。
图2是图1的多层电子组件的主体的示意性立体图。
图3是沿图1的线I-I'截取的截面图。
图4是图2的主体的示意性分解立体图。
图5是其上安装有图1的多层电子组件的基板的示意性立体图。
在下文中，将参照图1至图5描述根据本公开中的示例性实施例的多层电子组件1000。
根据本公开中的示例性实施例的多层电子组件1000可包括：主体110，包括介电层111以及交替设置的第一内电极121和第二内电极122，且相应的介电层111介于第一内电极121与第二内电极122之间，并且主体110具有在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4以及连接到第一表面1、第二表面2、第三表面3和第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6；第一外电极131，包括设置在第三表面3上的第一连接部131a和从第一连接部131a延伸至第一表面1的一部分上的第一带部131b；第二外电极132，包括设置在第四表面4上的第二连接部132a和从第二连接部132a延伸至第一表面1的一部分上的第二带部132b；绝缘层151，设置在第二表面2上并延伸至第一连接部131a的一部分和第二连接部132a的一部分；第一镀层141，设置在第一带部131b上并延伸至第一连接部131a的一部分；以及第二镀层142，设置在第二带部132b上并延伸至所述第二连接部132a的一部分。绝缘层151包括聚合物树脂。
在主体110中，介电层111与内电极121和122可交替地层叠。
主体110不限于特定形状，并且如附图中所示，主体110可具有六面体形状或类似于六面体形状的形状。因为主体110中包括的陶瓷粉末颗粒在烧结主体的工艺中收缩，所以主体110可不具有含有完美直线的六面体的形状。然而，主体110可具有基本上六面体的形状。
主体110可具有在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4以及连接到第一表面1和第二表面2、连接到第三表面3和第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6。
在示例性实施例中，主体110可具有将第一表面1和第三表面3彼此连接的第1-3拐角、将第一表面1和第四表面4彼此连接的第1-4拐角、将第二表面2和第三表面3彼此连接的第2-3拐角以及将第二表面2和第四表面4彼此连接的第2-4拐角。第1-3拐角和第2-3拐角可具有朝向第三表面3向主体110的在第一方向上的中央收缩的形状，并且第1-4拐角和第2-4拐角可具有朝向第四表面4向主体110的在第一方向上的中央收缩的形状。
由于介电层111的没有设置内电极121和122的边缘区域叠置，因此可能由于内电极121和122的厚度而形成台阶，使得当相对于第一表面1或第二表面2观察时，将第一表面1连接到第三表面3和第四表面4的拐角和/或将第二表面2连接到第三表面3和第四表面4的拐角可具有向主体110的在第一方向上的中央收缩的形状。可选地，通过在主体110的烧结工艺期间的收缩行为，当相对于第一表面1或第二表面2观察时，将第一表面1连接到第三表面3、第四表面4、第五表面5和第六表面6的拐角和/或将第二表面2连接到第三表面3、第四表面4、第五表面5和第六表面6的拐角可具有向主体110的在第一方向上的中央收缩的形状。可选地，当通过执行防止碎裂缺陷等的附加工艺使主体110的相应表面彼此连接的拐角圆化时，将第一表面1连接到第三表面3、第四表面4、第五表面5和第六表面6的拐角和/或将第二表面2连接到第三表面3、第四表面4、第五表面5和第六表面6的拐角可具有圆化形状。
拐角可包括将第一表面1和第三表面3彼此连接的第1-3拐角、将第一表面1和第四表面4彼此连接的第1-4拐角、将第二表面2和第三表面3彼此连接的第2-3拐角以及将第二表面2和第四表面4彼此连接的第2-4拐角。另外，拐角可包括将第一表面1和第五表面5彼此连接的第1-5拐角、将第一表面1和第六表面6彼此连接的第1-6拐角、将第二表面2和第五表面5彼此连接的第2-5拐角以及将第二表面2和第六表面6彼此连接的第2-6拐角。主体110的第一表面1、第二表面2、第三表面3、第四表面4、第五表面5和第六表面6可以是整体平坦表面，并且非平坦区域可以是拐角。在下文中，每个表面的延长线可指的是基于每个表面的平坦部分延伸的线。
在外电极131和132中，设置在主体110的拐角上的区域可被称为拐角部，设置在主体110的第三表面3和第四表面4上的区域可被称为连接部，并且设置在主体110的第一表面1和第二表面2上的区域可被称为带部。
为了抑制内电极121和122形成的台阶，通过以下方式来形成边缘部114和115：层叠其上涂覆有用于内电极的导电膏的陶瓷生片，切割层叠的陶瓷生片以将内电极暴露于电容形成部Ac的在第三方向(宽度方向)上的相对的侧表面，然后在电容形成部Ac的在第三方向(宽度方向)上的相对的侧表面上层叠单个介电层或者两个或更多个介电层。因此，将第一表面1连接到第五表面5和第六表面6的部分以及将第二表面2连接到第五表面5和第六表面6的部分可不具有上述收缩的形式。
形成主体110的多个介电层111可处于烧结状态，并且相邻的介电层111可彼此一体化为使得它们之间的边界在不使用扫描电子显微镜(SEM)的情况下不容易区分。
根据本公开中的示例性实施例，介电层111的原材料没有特别限制，只要可获得足够的电容即可。例如，可使用钛酸钡基材料、铅复合钙钛矿基材料、钛酸锶基材料等作为介电层111的原材料。钛酸钡基材料可包括BaTiO3基陶瓷粉末颗粒。BaTiO3基陶瓷粉末颗粒的示例可包括BaTiO3以及其中钙(Ca)、锆(Zr)等部分固溶于BaTiO3中的(Ba1-xCax)TiO3(0<x<1)、Ba(Ti1-yCay)O3(0<y<1)、(Ba1-xCax)(Ti1-yZry)O3(0<x<1且0<y<1)、Ba(Ti1-yZry)O3(0<y<1)等。
另外，根据本公开的目的，介电层111的原材料可包括添加到粉末颗粒(诸如钛酸钡(BaTiO3)粉末颗粒等)的各种陶瓷添加剂、有机溶剂、粘合剂、分散剂等。
介电层111的平均厚度td不需要受到限制。
然而，通常，当介电层形成为具有小于0.6μm的小的平均厚度时，例如，当介电层的平均厚度为0.35μm或更小时，可靠性可能劣化。
根据示例性实施例，通过在外电极的连接部上设置绝缘层并在外电极的带部上设置镀层，可防止外部水分渗透和镀液渗透等以改善可靠性。因此，即使当介电层111的平均厚度为0.35μm或更小时，也可确保改善的可靠性。
因此，当介电层111的平均厚度为0.35μm或更小时，根据本公开的可靠性改善效果可变得更显著。
介电层111的平均厚度td可指的是设置在第一内电极121与第二内电极122之间的介电层111的平均厚度。
介电层111的平均厚度可从通过用10000放大倍率的扫描电子显微镜(SEM)扫描主体110的在长度-厚度方向(L-T方向)上的截面而获得的图像来测量。更具体地，可通过在所获得的图像中测量一个介电层的在长度方向上以相等间隔设置的30个点处的厚度来测量平均值。可在电容形成部Ac中指定以相等间隔设置的30个点。此外，当测量10个介电层的平均厚度时，可进一步使介电层的平均厚度一般化。
主体110可包括电容形成部Ac以及覆盖部112和113，电容形成部Ac设置在主体110中并且包括多个内电极121和122，多个内电极121和122设置为彼此面对，且相应的介电层111介于内电极121和122之间，覆盖部112和113分别在第一方向上设置在电容形成部Ac的上方和下方。
另外，对形成电容器的电容有贡献的电容形成部Ac可通过重复层叠多个第一内电极121和多个第二内电极122且使相应的介电层111介于第一内电极121与第二内电极122之间而形成。
覆盖部112和113可包括上覆盖部112和下覆盖部113，上覆盖部112在第一方向上设置在电容形成部Ac的上方，下覆盖部113在第一方向上设置在电容形成部Ac的下方。
上覆盖部112和下覆盖部113可通过在厚度方向上分别在电容形成部Ac的上表面和下表面上层叠单个介电层或者两个或更多个介电层来形成，并且可基本上用于防止由物理应力或化学应力引起的对内电极的损坏。
上覆盖部112和下覆盖部113可不包括内电极，并且可包括与介电层111的材料相同的材料。
例如，上覆盖部112和下覆盖部113可包括陶瓷材料(诸如钛酸钡(BaTiO3)基陶瓷材料)。
覆盖部112或113的平均厚度tc不需要受到限制。然而，覆盖部112或113的平均厚度tc可以是15μm或更小，以更容易地实现多层电子组件的小型化和高电容化。另外，根据示例性实施例，通过在外电极的连接部上设置绝缘层并在外电极的带部上设置镀层，可防止外部水分渗透和镀液渗透以改善可靠性。因此，即使当覆盖部112或113的平均厚度tc为15μm或更小时，也可确保改善的可靠性。
覆盖部112或113的平均厚度tc可指的是覆盖部112或113的在第一方向上的尺寸，并且可以是在电容形成部Ac的上表面或下表面上以相等间隔设置的五个点处测量的上覆盖部112的在第一方向上的尺寸的平均值。例如，可通过使用扫描电子显微镜(SEM)扫描主体110的截面来进行测量。也可使用本领域普通技术人员理解的即使在本公开中没有描述的其他方法和/或工具。
另外，边缘部114和115可设置在电容形成部Ac的侧表面上。
边缘部114和115可包括设置在电容形成部Ac的在宽度方向上的一个侧表面上的边缘部114和设置在电容形成部Ac的在宽度方向上的另一侧表面上的边缘部115。例如，边缘部114和115可分别设置在电容形成部Ac的在宽度方向上的相对的侧表面上。
边缘部114和115可指的是：在沿宽度-厚度方向(W-T方向)截取的主体110的截面中，第一内电极121的两个末端和第二内电极122的两个末端与主体110的边界表面之间的区域。
边缘部114和115可基本上用于防止由物理应力或化学应力引起的对内电极的损坏。
可通过以下方式来形成边缘部114和115：将导电膏涂覆到陶瓷生片(要形成边缘部的位置除外)以形成内电极。
另外，为了抑制内电极121和122形成的台阶，可通过以下方式来形成边缘部114和115：层叠陶瓷生片，切割层叠的陶瓷生片以将内电极暴露于电容形成部Ac的在第三方向(宽度方向)上的相对的侧表面，然后在电容形成部Ac的在第三方向(宽度方向)上的相对的侧表面上层叠单个介电层或者两个或更多个介电层。
边缘部114和115的平均厚度可不受限制。然而，边缘部114或115的平均厚度可以是15μm或更小，以更容易地实现多层电子组件的小型化和高电容化。另外，根据示例性实施例，通过在外电极的连接部上设置绝缘层并在外电极的带部上设置镀层，可防止外部水分渗透和镀液渗透以改善可靠性。因此，即使当边缘部114或115的平均厚度为15μm或更小时，也可确保改善的可靠性。
边缘部114或115的平均厚度可指的是：在电容形成部Ac的侧表面上以相等间隔设置的五个点处测量的边缘部114或115的在第三方向上的尺寸的平均值。
内电极121和122可与介电层111交替地层叠。
内电极121和122可包括第一内电极121和第二内电极122。第一内电极121和第二内电极122可交替地设置为彼此面对，且相应的介电层111介于第一内电极121与第二内电极122之间，并且第一内电极121和第二内电极122可分别暴露于主体110的第三表面3和第四表面4。
参照图3，第一内电极121可与第四表面4间隔开并可通过第三表面3暴露，并且第二内电极122可与第三表面3间隔开并可通过第四表面4暴露。第一外电极131可设置在主体的第三表面3上以连接到第一内电极121，并且第二外电极132可设置在主体的第四表面4上以连接到第二内电极122。
例如，第一内电极121可不与第二外电极132连接，并且可与第一外电极131连接，第二内电极122可不与第一外电极131连接，并且可与第二外电极132连接。因此，第一内电极121可形成为与第四表面4间隔开预定距离，第二内电极122可形成为与第三表面3间隔开预定距离。
在这种情况下，第一内电极121和第二内电极122可通过设置在它们之间的介电层111彼此电分离。
主体110可通过以下方式来形成：交替层叠其上印刷有用于第一内电极121的导电膏的陶瓷生片和其上印刷有用于第二内电极122的导电膏的陶瓷生片，并烧结层叠的陶瓷生片。
内电极121和122中的每个的材料不受限制，并且可以是具有优异导电性的材料。例如，内电极121和122可包括镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)以及它们的合金中的至少一种。
此外，内电极121和122可通过在陶瓷生片上印刷用于内电极的导电膏来形成，该导电膏包括镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)以及它们的合金中的至少一种。印刷用于内电极的导电膏的方法可以是丝网印刷法、凹版印刷法等，但示例性实施例不限于此。
内电极121和122的平均厚度te不需要受到限制。
通常，当内电极形成为具有小于0.6μm的小的平均厚度时，例如，当内电极的平均厚度为0.35μm或更小时，可靠性可能劣化。
然而，根据示例性实施例，通过在外电极的连接部上设置绝缘层并在外电极的带部上设置镀层，可防止外部水分渗透和镀液渗透以改善可靠性。因此，即使当内电极121和122的平均厚度为0.35μm或更小时，也可确保改善的可靠性。
因此，当内电极121和122的平均厚度为0.35μm或更小时，根据本公开的多层电子组件的效果可变得更显著，并且可更容易地实现多层电子组件的小型化和高电容化。
内电极121和122的平均厚度te可指的是第一内电极121和第二内电极122的平均厚度。
内电极121和122的平均厚度可从通过用10000放大倍率的扫描电子显微镜(SEM)扫描主体110的在长度-厚度方向(L-T方向)上的截面而获得的图像来测量。更具体地，可通过在获得的图像中测量一个内电极的在长度方向上以相等间隔设置的30个点处的厚度来测量平均值。可在电容形成部Ac中指定以相等间隔设置的30个点。另外，当测量10个内电极的平均厚度时，可进一步使内电极的平均厚度一般化。
外电极131和132可设置在主体110的第三表面3和第四表面4上。外电极131和132可包括分别设置在主体110的第三表面3和第四表面4上的第一外电极131和第二外电极132，以分别连接到第一内电极121和第二内电极122。
外电极131和132可包括第一外电极131和第二外电极132，第一外电极131包括设置在第三表面上的第一连接部131a和从第一连接部131a延伸至第一表面的一部分上的第一带部131b，第二外电极132包括设置在第四表面上的第二连接部132a和从第二连接部132a延伸至第一表面的一部分上的第二带部132b。第一连接部131a可连接到第三表面上的第一内电极121，并且第二连接部132a可连接到第四表面上的第二内电极122。
另外，第一外电极131可包括从第一连接部131a延伸至第二表面的一部分上的第三带部131c，并且第二外电极132可包括从第二连接部132a延伸至第二表面的一部分上的第四带部132c。此外，第一外电极131可包括从第一连接部131a延伸至第五表面的一部分和第六表面的一部分上的第一侧带部，并且第二外电极132可包括从第二连接部132a延伸至第五表面的一部分和第六表面的一部分上的第二侧带部。
然而，第三带部、第四带部、第一侧带部和第二侧带部可以不是本公开的必要组件。第一外电极131和第二外电极132可不设置在第二表面上，并且也可不设置在第五表面和第六表面上。由于第一外电极131和第二外电极132不设置在第二表面上，因此第一外电极131和第二外电极132的高度可与主体的第二表面的延长线的高度相同或低于主体的第二表面的延长线的高度。另外，第一连接部131a和第二连接部132a可设置为与第五表面和第六表面间隔开，并且第一连接部131a和第二连接部132a可设置为与第二表面间隔开。另外，第一带部131b和第二带部132b也可设置为与第五表面和第六表面间隔开。
当第一外电极131和第二外电极132分别包括第三带部131c和第四带部132c时，绝缘层被示出为设置在第三带部131c和第四带部132c上。然而，示例性实施例不限于此，并且镀层可设置在第三带部131c和第四带部132c上以改善安装的容易性。另外，第一外电极131和第二外电极132可分别包括第三带部131c和第四带部132c，但可不包括侧带部。在这种情况下，第一连接部131a和第二连接部132a以及第一带部131b、第二带部132b、第三带部131c和第四带部132c可具有与第五表面和第六表面间隔开的形状。
在本实施例中已经描述了多层电子组件1000具有两个外电极131和132的结构。然而，外电极131和132的数量和形状可根据内电极121和122的形状或其他目的而变化。
外电极131和132可利用具有导电性的任意材料(诸如金属)形成，并且可考虑电特性、结构稳定性等来确定外电极131和132中的每个的具体材料。此外，外电极131和132可具有多层结构。
外电极131和132可以是包括导电金属和玻璃的烧结电极，或者包括导电金属和树脂的树脂基电极。
另外，外电极131和132可具有烧结电极和树脂基电极顺序地形成在主体上的形式。另外，外电极131和132可通过将包括导电金属的片材转印到主体的方法形成，或者可通过将包括导电金属的片材转印到烧结电极的方法形成。
外电极131和132中包括的导电金属不受限制，只要它是可电连接到内电极以形成电容的材料即可，并且可包括从由例如镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)及它们的合金组成的组中选择的至少一种。详细地，外电极131和132可包括镍(Ni)和Ni合金中的至少一种，因此，可进一步改善与包括Ni的内电极121和122的连接性。
绝缘层151可设置在第一连接部131a和第二连接部132a上。
由于第一连接部131a和第二连接部132a是连接到内电极121和122的部分，因此它们可以是在镀覆工艺中镀液渗透或在实际使用期间水分渗透所沿的路径。在本公开中，由于绝缘层151设置在连接部131a和132a上，因此可防止外部水分渗透或镀液渗透。
绝缘层151可设置为与第一镀层141和第二镀层142接触。在这种情况下，绝缘层151可部分地覆盖第一镀层141的末端和第二镀层142的末端并与第一镀层141的末端和第二镀层142的末端接触，或者第一镀层141和第二镀层142可部分地覆盖绝缘层151的末端并与绝缘层151的末端接触。
绝缘层151可设置在第一连接部131a和第二连接部132a上，并且可设置为覆盖第二表面以及第三带部131c和第四带部132c。在这种情况下，绝缘层151可设置为覆盖第二表面的未设置第三带部131c和第四带部132c的区域以及第三带部131c和第四带部132c。因此，绝缘层151可覆盖第三带部131c的末端和第四带部132c的末端与主体110彼此接触的区域，以阻挡水分渗透，从而进一步改善防潮可靠性。
绝缘层151可设置在第二表面上以延伸至第一连接部131a和第二连接部132a。另外，当外电极131和132不设置在第二表面上时，绝缘层可设置为覆盖整个第二表面。绝缘层151可不设置在第二表面上。绝缘层151可不设置在第二表面的一部分或整个第二表面上，并且绝缘层151可分成两个绝缘层并分别设置在第一连接部131a和第二连接部132a上。当绝缘层不设置在整个第二表面上时，绝缘层的高度可与第二表面的延长线的高度相同或低于第二表面的延长线的高度。另外，绝缘层可不设置在第二表面上，而在第一连接部131a和第二连接部132a上延伸至第五表面和第六表面，以构成单个绝缘层。
此外，绝缘层151可设置为覆盖第一侧带部和第二侧带部以及第五表面的一部分和第六表面的一部分。在这种情况下，第五表面和第六表面的未被绝缘层151覆盖的部分可暴露到外部。
另外，绝缘层151可设置为覆盖整个第一侧带部、整个第二侧带部、整个第五表面和整个第六表面。在这种情况下，第五表面和第六表面可不暴露到外部，从而改善防潮可靠性。此外，连接部131a和132a可不直接暴露到外部，从而改善多层电子组件1000的可靠性。例如，绝缘层151可覆盖整个第一侧带部和整个第二侧带部，并且可覆盖第五表面和第六表面的除了形成第一侧带部和第二侧带部的区域之外的所有区域。
绝缘层151可用于防止镀层141和142形成在外电极131和132的其上设置有绝缘层151的区域上，并且可用于改善密封特性以防止水分或镀液从外部渗透。
绝缘层151可包括聚合物树脂。
在现有技术中，玻璃基材料通常用于绝缘层。然而，由于玻璃基材料的特性，在烧结期间可能发生严重的团聚，从而导致难以形成均匀的层，并且由于在烧结期间需要热量，因此可能在主体中产生应力，从而导致裂纹或分层。此外，当使用包括玻璃基材料的绝缘层时，使用在烧结外电极之后烧结包括玻璃基材料的绝缘层的方法。然而，在绝缘层的烧结期间，金属材料可能扩散到内电极，从而导致径向裂纹。此外，由于玻璃基材料具有硬质特性，因此玻璃基材料即使受到小的冲击也可能破碎。
在本公开中，可将聚合物树脂而不是玻璃基材料应用于绝缘层，以解决包括玻璃基材料的绝缘层的问题。由于聚合物树脂具有比玻璃基材料的抗冲击性好的抗冲击性，并且可在低温下固化，因此可抑制由热收缩引起的裂纹和由金属扩散引起的径向裂纹。此外，与玻璃基材料相比，聚合物树脂在成本和供应方面具有优势。
不需要限制聚合物树脂的类型。例如，聚合物树脂可以是从由环氧树脂、丙烯酸树脂、乙基纤维素等组成的组中选择的至少一种。
绝缘层151中包括的聚合物树脂的含量可以是10wt％或更大。当聚合物树脂的含量小于10wt％时，绝缘层151可能易受外部冲击。另一方面，绝缘层151中包括的聚合物树脂的含量的上限不需要限制，例如，除了杂质之外，绝缘层151可仅利用聚合物树脂形成。
在示例性实施例中，除了聚合物树脂之外，绝缘层151可包括TiO2、BaTiO3、Al2O3、SiO2、BaO等中的至少一种作为陶瓷添加剂。由于陶瓷添加剂对主体100中包括的介电材料和外电极131和132中包括的玻璃具有改善的粘附性，因此可改善与主体100以及外电极131和132的粘附性。
在这种情况下，陶瓷添加剂的含量可以是10wt％或更小(不包括0wt％)。当陶瓷添加剂的含量高于10wt％时，绝缘层151可能易受外部冲击，并且多层电子组件的强度可能降低。
形成绝缘层151的方法不需要限制。例如，绝缘层151可通过以下方式形成：在主体100上形成外电极131和132之后印刷聚合物树脂，或者将聚合物树脂制造为片材并转印片材，或者将外电极浸入到含有聚合物树脂的膏中。另外，可应用以上方法中的一种或更多种来形成绝缘层151。
在示例性实施例中，绝缘层151可设置为与第一外电极131和第二外电极132直接接触，并且第一外电极131和第二外电极132可包括导电金属和玻璃。因此，镀层141和142可不设置在第一外电极131和第二外电极132的外表面的设置有绝缘层151的区域上，并且可有效地抑制由镀液导致的对外电极的侵蚀。
在这种情况下，第一镀层141设置为覆盖绝缘层151的设置在第一外电极131上的末端，第二镀层142可设置为覆盖绝缘层151的设置在第二外电极132上的末端。通过在外电极131和132上形成镀层141和142之前形成绝缘层151，可更可靠地抑制在形成镀层期间的镀液渗透。由于在形成镀层之前形成绝缘层，因此镀层141和142可具有覆盖绝缘层151的末端的形状。
第一镀层141和第二镀层142可分别设置在第一带部131b和第二带部132b上。镀层141和142可用于改善安装特性，并且可设置在带部131b和132b上以显著减小安装空间并显著减少镀液渗透到内电极中以改善可靠性。第一镀层141和第二镀层142中的每个的一个末端可与第一表面接触，并且第一镀层141和第二镀层142中的每个的另一末端可与绝缘层151接触。
镀层141和142的类型不受限制。镀层141和142中的每个可以是包括Cu、Ni、Sn、Ag、Au、Pd以及它们的合金中的至少一种的镀层，并且可形成为多个层。
作为镀层141和142的更具体的示例，镀层141和142可以是Ni镀层或Sn镀层，或者可具有Ni镀层和Sn镀层顺序地形成在第一带部131b和第二带部132b上的形式。
在示例性实施例中，第一镀层141和第二镀层142可设置为延伸至分别部分地覆盖第一连接部131a和第二连接部132a。在本实施例中，H1>H2，其中，H1是在第一方向上从第一表面1到第一内电极121和第二内电极122中设置为最靠近第一表面1的内电极的平均距离，H2是在第一方向上从第一表面1的延长线E1到第一镀层141和第二镀层142中的每个的设置在第一连接部131a和第二连接部132a中的相应连接部上的末端的平均距离。因此，可抑制在镀覆工艺期间镀液渗透到内电极中，以改善可靠性。此外，可防止过度形成焊脚，从而显著减小安装空间。
平均距离H1和H2可以是在第三方向上在相等间隔的五个点处沿第一方向和第二方向截取的多层电子组件1000的截面(L-T截面)中测量的值的平均值。平均距离H1可以是在每个截面中在位于设置为最靠近第一表面1的内电极上的点处测量的值的平均值，并且平均距离H2可以是基于镀层的设置在外电极上的末端测量的值的平均值。在测量平均距离H1和H2时用作基准的第一表面的延长线可相同。例如，可通过使用扫描电子显微镜(SEM)扫描主体110的截面来进行测量。也可使用本领域普通技术人员理解的即使在本公开中没有描述的其他方法和/或工具。
在示例性实施例中，第一镀层141设置为覆盖绝缘层151的设置在第一外电极131上的末端，第二镀层142可设置为覆盖绝缘层151的设置在第二外电极132上的末端。因此，可增加绝缘层151与镀层141和142之间的粘附性，以改善多层电子组件1000的可靠性。
在示例性实施例中，绝缘层151设置为覆盖第一镀层141的设置在第一外电极131上的末端，并且绝缘层151可设置为覆盖第二镀层142的设置在第二外电极132上的末端。因此，可增加绝缘层151与镀层141和142之间的粘附性，以改善多层电子组件1000的可靠性。
在示例性实施例中，0.2≤B1/L≤0.4且0.2≤B2/L≤0.4，其中，L是主体110的在第二方向上的平均尺寸，B1是在第二方向上从第三表面的延长线E3到第一带部的末端的平均距离，并且B2是在第二方向上从第四表面的延长线E4到第二带部的末端的平均距离。
当B1/L和B2/L各自小于0.2时，可能难以确保足够的粘附强度。另一方面，当B2/L大于0.4时，在高压电流下可能在第一带部131b与第二带部132b之间产生漏电流，并且第一带部131b和第二带部132b可能在镀覆工艺期间通过镀覆扩散等彼此电连接。
平均距离B1、B2和平均尺寸L可以是在第三方向上在相等间隔的五个点处沿第一方向和第二方向截取的多层电子组件1000的截面(L-T截面)中测量的值的平均值。例如，可通过使用扫描电子显微镜(SEM)扫描主体110的截面来进行测量。也可使用本领域普通技术人员理解的即使在本公开中没有描述的其他方法和/或工具。
参照示出了其上安装有多层电子组件1000的安装基板1100的图5，多层电子组件1000的镀层141和142可通过设置在基板180上的电极焊盘181和182以及焊料191和192彼此结合。
当内电极121和122沿第一方向层叠时，多层电子组件1000可水平地安装在基板180上，使得内电极121和122与安装表面平行。然而，示例性实施例不限于水平安装的情况。当内电极121和122沿第三方向层叠时，多层电子组件1000可垂直地安装在基板180上，使得内电极121和122与安装表面垂直。
多层电子组件1000的尺寸不需要限制。
然而，为了同时实现小型化和高电容化，可减小介电层和内电极的厚度以增加层叠的层数。因此，在具有1005(长度×宽度，1.0mm×0.5mm)或更小的尺寸的多层电子组件1000中，改善可靠性和提高每单位体积的电容的效果可变得更显著。
因此，当考虑到制造误差和外电极的尺寸，多层电子组件1000具有1.1mm或更小的长度和0.55mm或更小的宽度时，根据本公开的可靠性改善效果可更显著。多层电子组件1000的长度可指的是多层电子组件1000的在第二方向上的最大尺寸，并且多层电子组件1000的宽度可指的是多层电子组件1000的在第三方向上的最大尺寸。例如，可通过使用光学显微镜获得最大尺寸。也可使用本领域普通技术人员理解的即使在本公开中没有描述的其他方法和/或工具。
图6是根据本公开中的示例性实施例的多层电子组件1001的示意性立体图。图7是沿图6的线II-II'截取的截面图。
参照图6和图7，在根据示例性实施例的多层电子组件1001中，第一镀层141-1和第二镀层142-1的高度可与第一表面的延长线E1的高度相同或低于第一表面的延长线E1的高度。因此，在安装期间，焊料的高度可显著减小，并且安装空间可显著减小。
此外，绝缘层151-1可设置为延伸至与第一表面的延长线的高度相同或低于第一表面的延长线的高度的高度，以与第一镀层141-1和第二镀层142-1接触。
图8是根据本公开中的示例性实施例的多层电子组件1002的示意性立体图。图9是沿图8的线III-III'截取的截面图。
参照图8和图9，根据示例性实施例的多层电子组件1002还可包括设置在第一表面1上并且设置在第一带部131b与第二带部132b之间的附加绝缘层161。更具体地，例如，附加绝缘层161可设置在第一表面1上并且设置在第一镀层141与第二镀层142之间。因此，可防止在高压电流下可能在第一带部131b与第二带部132b之间产生的漏电流等。
附加绝缘层161的类型不需要限制。例如，与绝缘层151类似，附加绝缘层161可包括聚合物树脂。例如，附加绝缘层161可以是从由环氧树脂、丙烯酸树脂、乙基纤维素等组成的组中选择的至少一种。附加绝缘层161可包括从由环氧树脂、丙烯酸树脂、乙基纤维素等组成的组中选择的至少一种，或者可包括玻璃。另外，除了聚合物树脂之外，附加绝缘层161可包括从由TiO2、BaTiO3、Al2O3、SiO2、BaO等组成的组中选择的至少一种作为添加剂。因此，可改善与主体或外电极的粘附性。附加绝缘层161和绝缘层151的材料可彼此不同。
图10是根据本公开中的示例性实施例的多层电子组件1003的示意性立体图。图11是沿图10的线IV-IV'截取的截面图。
参照图10和图11，根据示例性实施例的多层电子组件1003可满足H1<H2，其中，H1是在第一方向上从第一表面1到第一内电极121和第二内电极122中设置为最靠近第一表面1的内电极的平均距离，并且H2是在第一方向上从第一表面1的延长线E1到镀层141-3和142-3的设置在连接部131a和132a上的末端的平均距离。因此，可增大在安装期间与焊料接触的面积以改善粘附强度。
更详细地，H2<T/2，其中，T是主体110的在第一方向上的平均尺寸。例如，H1<H2<T/2。这是因为当平均距离H2大于或等于T/2时，可能降低通过绝缘层改善防潮可靠性的效果。
平均距离H1、H2和平均尺寸T可以是在第三方向上在相等间隔的五个点处沿第一方向和第二方向截取的多层电子组件1003的截面(L-T截面)中测量的值的平均值。平均距离H1可以是在每个截面中在位于设置为最靠近第一表面1的内电极上的点处测量的值的平均值，并且平均距离H2可以是在每个截面中相对于镀层的设置在外电极上的末端测量的值的平均值。另外，平均尺寸T可以是在每个截面中测量主体110的在第一方向上的最大尺寸之后通过求平均而获得的值。例如，可通过使用扫描电子显微镜(SEM)扫描主体110的截面来进行测量。也可使用本领域普通技术人员理解的即使在本公开中没有描述的其他方法和/或工具。
图12是根据本公开中的示例性实施例的多层电子组件1004的示意性立体图。图13是沿图12的线V-V'截取的截面图。
参照图12和图13，在根据示例性实施例的多层电子组件1004中，第一带部131b-4的平均距离B1可大于第三带部131c-4的平均距离B3，并且第二带部132b-4的平均距离B2可大于第四带部132c-4的平均距离B4。因此，可增大在安装期间与焊料接触的面积以改善粘附强度。
更详细地，B3<B1且B4<B2，其中，B1是在第二方向上从第三表面3的延长线E3到第一带部131b-4的末端的平均距离，B2是在第二方向上从第四表面4的延长线E4到第二带部132b-4的末端的平均距离，B3是在第二方向上从第三表面3的延长线E3到第三带部131c-4的末端的平均距离，并且B4是在第二方向上从第四表面4的延长线E4到第四带部132c-4的末端的平均距离。
在这种情况下，0.2≤B1/L≤0.4且0.2≤B2/L≤0.4，其中，L是主体110的在第二方向上的平均尺寸。
平均距离B1、B2、B3、B4和平均尺寸L可以是在第三方向上在相等间隔的五个点处沿第一方向和第二方向截取的多层电子组件1004的截面(L-T截面)中测量的值的平均值。例如，可通过使用扫描电子显微镜(SEM)扫描主体110的截面来进行测量。也可使用本领域普通技术人员理解的即使在本公开中没有描述的其他方法和/或工具。
第一外电极131-4可包括从第一连接部131a-4延伸至第五表面的一部分和第六表面的一部分的第一侧带部，并且第二外电极132-4可包括从第二连接部132a-4延伸至第五表面的一部分和第六表面的一部分的第二侧带部。在这种情况下，第一侧带部和第二侧带部的在第二方向上的尺寸可在朝向第一表面的方向上逐渐增大。例如，第一侧带部和第二侧带部可设置为具有逐渐变窄的形状或梯形形状。
此外，B3≤G1且B4≤G2，其中，B3是在第二方向上从第三表面的延长线E3到第三带部131c-4的末端的平均距离，B4是在第二方向上从第四表面的延长线E4到第四带部132c-4的末端的平均距离，G1是第三表面与第二内电极122彼此间隔开的区域的在第二方向上的平均尺寸，并且G2是第四表面与第一内电极121彼此间隔开的区域的在第二方向上的平均尺寸。因此，外电极占据的体积可显著减小，以增大多层电子组件1004的每单位体积的电容。
平均尺寸G1可以是在沿第一方向和第二方向从主体的中央截取的主体的截面中，通过对相对于在第一方向上设置在中央部中的五个任意的第二内电极测量的与第三表面间隔开的区域的在第二方向上的尺寸求平均值而获得的值，并且平均尺寸G2可以是在沿第一方向和第二方向从主体的中央截取的主体的截面中，通过对相对于在第一方向上设置在中央部中的五个任意的第一内电极测量的与第四表面间隔开的区域的在第二方向上的尺寸求平均值而获得的值。例如，可通过使用扫描电子显微镜(SEM)扫描主体110的截面来进行测量。也可使用本领域普通技术人员理解的即使在本公开中没有描述的其他方法和/或工具。
此外，可在第三方向上在相等间隔的五个点处沿第一方向和第二方向截取的多层电子组件1004的截面(L-T截面)中获得平均尺寸G1和G2，从而可进一步使平均尺寸G1和G2的平均值一般化。
然而，本公开不旨在限于B3≤G1且B4≤G2，并且可包括B3≥G1且B4≥G2的情况作为示例性实施例。因此，在示例性实施例中，B3≥G1且B4≥G2，其中，B3是在第二方向上从第三表面的延长线到第三带部的末端的平均距离，B4是在第二方向上从第四表面的延长线到第四带部的末端的平均距离，G1是第三表面与第二内电极彼此间隔开的区域的在第二方向上的平均尺寸，并且G2是第四表面与第一内电极彼此间隔开的区域的在第二方向上的平均尺寸。
在示例性实施例中，B1≥G1且B2≥G2，其中，B1是在第二方向上从第三表面的延长线E3到第一带部的末端的平均距离，并且B2是在第二方向上从第四表面的延长线E4到第二带部的末端的平均距离。因此，可改善多层电子组件1004与基板180之间的粘附强度。
图14是根据本公开中的示例性实施例的多层电子组件1005的示意性立体图。图15是沿图14的线VI-VI'截取的截面图。图16是示出图14的变型示例的示图。
参照图14和图15，根据示例性实施例的多层电子组件1005的第一外电极131-5和第二外电极132-5可不设置在第二表面上，并且可设置在第三表面、第四表面和第一表面上以具有“L”形状。例如，第一外电极131-5和第二外电极132-5的高度可与第二表面的延长线E2的高度相同或低于第二表面的延长线E2的高度。
第一外电极131-5可包括设置在第三表面3上的第一连接部131a-5和从第一连接部131a-5延伸至第一表面1的一部分上的第一带部131b-5。第二外电极132-5可包括设置在第四表面4上的第二连接部132a-5和从第二连接部132a-5延伸至第一表面1的一部分上的第二带部132b-5。外电极131-5和132-5可不设置在第二表面2上，使得绝缘层151-5可设置为覆盖整个第二表面2。因此，外电极131-5和132-5占据的体积可显著减小，以进一步提高多层电子组件1005的每单位体积的电容。
第一镀层141-5可设置在第一带部131b-5上，并且第二镀层142-5可设置在第二带部132b-5上。第一镀层141-5和第二镀层142-5可设置为延伸至第一连接部131a-5的一部分和第二连接部132a-5的一部分。
在这种情况下，外电极131-5和132-5甚至可不设置在第五表面5和第六表面6上。例如，外电极131-5和132-5可仅设置在第三表面、第四表面和第一表面上。
另外，H1<H2，其中，H1是在第一方向上从第一表面1到第一内电极121和第二内电极122中设置为最靠近第一表面1的内电极的平均距离，并且H2是在第一方向上从第一表面1的延长线E1到镀层141-5和142-5的设置在第一连接部131a-5和第二连接部132a-5上的末端的平均距离。因此，可增大在安装期间与焊料接触的面积以改善粘附强度，并且可增大外电极131-5和132-5与镀层141-5和142-5之间的接触面积以抑制等效串联电阻(ESR)的增大。
更详细地，H2<T/2，其中，T是主体110的在第一方向上的平均尺寸。例如，H1<H2<T/2。这是因为当H2大于或等于T/2时，可能降低通过绝缘层改善防潮可靠性的效果。
第一镀层141-5和第二镀层142-5可设置为覆盖第三表面和第四表面上的绝缘层151-5的一部分。例如，镀层141-5和142-5可设置为覆盖绝缘层151-5的在第三表面和第四表面上的末端。因此，可增大绝缘层151-5与镀层141-5和142-5之间的粘附性，以改善多层电子组件1005的可靠性。
绝缘层151-5可设置为覆盖第三表面上的第一镀层141-5的一部分和第四表面上的第二镀层142-5的一部分。例如，绝缘层151-5可设置为覆盖镀层141-5和142-5的在第三表面和第四表面上的末端。因此，可增大绝缘层151-5与镀层141-5和142-5之间的粘附性，以改善多层电子组件1005的可靠性。
图16示出了图14的变型示例。参照图16，在根据示例性实施例的多层电子组件1005的变型示例(多层电子组件1006)中，第一附加电极层134可设置在第一连接部131a-6与第三表面之间，并且第二附加电极层135可设置在第二连接部132a-6与第四表面之间。第一附加电极层134可设置在不超出第三表面之外的范围内，并且第二附加电极层135可设置在不超出第四表面之外的范围内。第一附加电极层134和第二附加电极层135可改善内电极121和122与外电极131-6和132-6之间的电连接性，并且可具有与外电极131-6和132-6的改善的粘附性，以用于进一步改善外电极131-6和132-6与主体110之间的机械粘附性。
第一外电极131-6和第二外电极132-6可具有其中第一外电极和第二外电极不设置在第二表面上的“L”形状。
第一外电极131-6可包括设置在第一附加电极层134上的第一连接部131a-6和从第一连接部131a-6延伸至第一表面1的一部分上的第一带部131b-6。第二外电极132-6可包括设置在第二附加电极层135上的第二连接部132a-6和从第二连接部132a-6延伸至第一表面1的一部分上的第二带部132b-6。
第一附加电极层134和第二附加电极层135可利用具有导电性的任意材料(诸如金属)形成，并且可考虑电特性、结构稳定性等来确定第一附加电极层134和第二附加电极层135中的每个的具体材料。另外，第一附加电极层134和第二附加电极层135中的每个可以是包括导电金属和玻璃的烧结电极，或者包括导电金属和树脂的树脂基电极。第一附加电极层134和第二附加电极层135可通过将包括导电金属的片材转印到主体上来形成。
可使用具有改善的导电性的材料作为第一附加电极层134和第二附加电极层135中包括的导电金属，但不限于此。例如，导电金属可以是Cu、Ni、Pd、Ag、Sn、Cr及它们的合金中的至少一种。具体地，第一附加电极层134和第二附加电极层135可包括Ni和Ni合金中的至少一种。因此，可进一步改善与包括Ni的内电极121和122的连接性。
图17是根据本公开中的示例性实施例的多层电子组件1007的示意性立体图。图18是沿图17的线VII-VII'截取的截面图。
参照图17和图18，在根据示例性实施例的多层电子组件1007中，第一镀层141-6和第二镀层142-6的平均厚度t1可小于绝缘层151-6的平均厚度t2。
绝缘层151-6可用于防止外部水分或镀液渗透，但与镀层141-6和142-6的连接性可能较弱，从而导致镀层141-6和142-6的分层。当镀层分层时，与基板180的粘附强度可能降低。“镀层的分层”可表示镀层被部分地去除或与外电极131-5和132-5物理地分离。由于镀层与绝缘层之间的连接性较弱，因此绝缘层与镀层之间的界面处的间隙增大或者异物通过间隙渗透的可能性高，并且镀层由于易受外部冲击等而分层的可能性高。
根据示例性实施例，镀层可形成为具有小于绝缘层的平均厚度t2的平均厚度t1，从而可减小镀层与绝缘层之间的接触面积。因此，可抑制分层的发生，以改善多层电子组件1007与基板180之间的粘附强度。
第一镀层141-6和第二镀层142-6的平均厚度t1可以是在第一镀层141-6和第二镀层142-6的分别设置在第一连接部131a-5和第二连接部132a-5上或者分别设置在第一带部131b-5和第二带部132b-5上的区域上以相等间隔设置的五个点处测量的厚度的平均值，并且绝缘层151-6的平均厚度t2可以是在绝缘层151-6的设置在第一连接部131a-5和第二连接部132a-5上的区域上以相等间隔设置的五个点处测量的厚度的平均值。例如，可通过使用扫描电子显微镜(SEM)扫描主体110的截面来进行测量。也可使用本领域普通技术人员理解的即使在本公开中没有描述的其他方法和/或工具。
另外，在前述示例性实施例的多层电子组件(诸如多层电子组件1000)中，镀层的平均厚度也可小于绝缘层的平均厚度，以抑制分层的发生并改善多层电子组件与基板之间的粘附强度。
图19是根据本公开中的示例性实施例的多层电子组件2000的示意性立体图。图20是沿图19的线VIII-VIII'截取的截面图。
在下文中，将参照图19和图20详细描述根据示例性实施例的多层电子组件2000。然而，将省略与上述多层电子组件中描述的构造重复的构造的描述，以避免重复的描述。
根据示例性实施例的多层电子组件2000可包括：主体110，包括介电层111以及交替设置的第一内电极121和第二内电极122，且相应的介电层111介于第一内电极121与第二内电极122之间，并且主体110具有在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4以及连接到第一表面1、第二表面2、第三表面3和第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6；第一外电极231，包括设置在第三表面3上的第一连接电极231a和设置在第一表面1上以连接到第一连接电极231a的第一带电极231b；第二外电极232，包括设置在第四表面4上的第二连接电极232a和设置在第一表面1上以连接到第二连接电极232a的第二带电极232b；第一绝缘层251，设置在第一连接电极231a上；第二绝缘层252，设置在第二连接电极232a上；第一镀层241，设置在第一带电极231b上；以及第二镀层242，设置在第二带电极232b上。第一绝缘层251和第二绝缘层252可包括聚合物树脂。
第一连接电极231a可设置在第三表面3上以连接到第一内电极121，并且第二连接电极231a可设置在第四表面4上以连接到第二内电极122。另外，第一绝缘层251可设置在第一连接电极231a上，并且第二绝缘层252可设置在第二连接电极232a上。
在现有技术中，当形成外电极时，主要使用将主体的内电极暴露在其上的表面浸渍到包括导电金属的膏中的方法。然而，在通过浸渍法形成的外电极中，在主体的在厚度方向上的中央部分处的外电极的厚度可能显著较大。除了由浸渍法导致的外电极的厚度不均匀问题之外，由于内电极暴露于主体的第三表面和第四表面，设置在第三表面和第四表面上的外电极中的每个可形成为具有大于或等于预定厚度的厚度，以抑制水分和镀液通过外电极渗透。
然而，在本公开中，绝缘层251和252设置在连接电极231a和232a上，使得即使当连接电极231a和232a在内电极暴露在其上的第三表面和第四表面上形成为薄的厚度时，也可确保足够的可靠性。
第一连接电极231a和第二连接电极232a可分别具有与第三表面和第四表面对应的形状。从第一连接电极231a和第二连接电极232a中的每个指向主体110的表面可具有与主体110的第三表面和第四表面中的相应表面的面积相同的面积。第一连接电极231a和第二连接电极232a可分别设置在不超出第三表面3和第四表面4之外的范围内。连接电极231a和232a可设置为不延伸至主体110的第一表面1、第二表面2、第五表面5和第六表面6。例如，在示例性实施例中，第一连接电极231a和第二连接电极232a可设置为与第五表面5和第六表面6间隔开。因此，在确保内电极121和122与外电极231和232之间充分连接的同时，外电极占据的体积可显著减小，以进一步增大多层电子组件2000的每单位体积的电容。
在这方面，第一连接电极231a和第二连接电极232a可设置为与第二表面2间隔开。例如，当外电极231和232不设置在第二表面2上时，外电极231和232占据的体积可进一步显著减小，以进一步增大多层电子组件2000的每单位体积的电容。
然而，连接电极231a和232a可包括延伸至主体110的拐角以设置在拐角上的拐角部。例如，在示例性实施例中，第一连接电极可包括设置为延伸至第1-3拐角和第2-3拐角的拐角部，并且第二连接电极可包括设置为延伸至第1-4拐角和第2-4拐角的拐角部。
另外，与通过根据现有技术的浸渍法形成的外电极相比，连接电极231a和232a中的每个可具有均匀且小的厚度。
形成连接电极231a和232a的方法不需要限制。例如，可通过以下方式来形成连接电极231a和232a：将包括导电金属和有机材料(诸如粘合剂)的片材转印到第三表面3和第四表面4。然而，示例性实施例不限于此，并且连接电极231a和232a可以是通过在主体110的第三表面3和第四表面4上镀覆导电金属而形成的镀层。
连接电极231a和232a中的每个的厚度不受限制，但可以是例如2μm至7μm。连接电极231a和232a中的每个的厚度可指的是它的最大厚度，并且可指的是连接电极231a和232a中的每个的在第二方向上的尺寸。
在示例性实施例中，第一连接电极231a和第二连接电极232a可包括金属和玻璃，该金属与内电极121和122中包括的金属相同。由于第一连接电极231a和第二连接电极232a包括与内电极121和122中包括的金属相同的金属，因此可改善与内电极121和122的电连接性。另外，由于第一连接电极231a和第二连接电极232a包括玻璃，因此可改善与主体110和/或绝缘层251和252的粘附性。在这种情况下，与内电极121和122中包括的金属相同的金属可以是镍(Ni)。例如，第一连接电极231a和第二连接电极232a中的每个可包括Ni和Ni合金中的至少一种。
第一绝缘层251和第二绝缘层252可分别设置在第一连接电极231a和第二连接电极232a上，以用于防止在第一连接电极231a和第二连接电极232a上形成镀层。此外，第一绝缘层251和第二绝缘层252可用于改善密封特性，以显著减少外部水分或外部镀液渗透。
第一绝缘层251和第二绝缘层252可包括聚合物树脂。聚合物树脂的类型不需要限制。例如，聚合物树脂可以是从由环氧树脂、丙烯酸树脂、乙基纤维素等组成的组中选择的至少一种。在示例性实施例中，除了聚合物树脂之外，绝缘层251和252可包括TiO2、BaTiO3、Al2O3、SiO2和BaO中的至少一种作为添加剂。因此，可改善与主体或外电极的粘附性。
形成绝缘层251和252的方法不需要限制。然而，例如，绝缘层251和252可通过将包括聚合物树脂的膏涂覆到连接电极231a和232a或将包括聚合物树脂的片材转印到连接电极231a和232a来形成。
绝缘层251和252的平均厚度不受限制，但可以是例如3μm至30μm。绝缘层251和252的平均厚度可指的是绝缘层251和252的在第二方向上的平均厚度。
第一带电极231b和第二带电极232b可设置在主体110的第一表面1上。第一带电极231b和第二带电极232b可分别与第一连接电极231a和第二连接电极232a接触，以分别电连接到第一内电极121和第二内电极122。
通过根据现有技术的浸渍法形成的外电极可在第三表面和第四表面上具有大的厚度，并且可部分地延伸至第一表面、第二表面、第五表面和第六表面，使得可能难以确保高的有效体积比。
然而，根据本公开中的示例性实施例，第一连接电极231a和第二连接电极232a可设置在主体110的内电极暴露在其上的表面上，并且第一带电极231b和第二带电极232b可设置在主体110的将要安装于基板上的表面上，从而可确保高的有效体积比。
当内电极121和122沿第一方向层叠时，多层电子组件2000可水平地安装在基板上，使得内电极121和122与安装表面平行。然而，本公开不限于水平安装多层电子组件2000的情况，并且当内电极121和122沿第三方向层叠时，多层电子组件2000可垂直地安装在基板上，使得内电极121和122与安装表面垂直。
第一带电极231b和第二带电极232b可利用任意材料(诸如金属)形成，只要其具有导电性即可，并且可考虑电特性和结构稳定性来确定具体材料。例如，第一带电极231b和第二带电极232b可以是包括导电金属和玻璃的烧结电极，并且可使用将包括导电金属和玻璃的膏涂覆到主体的第一表面的方法来形成。然而，示例性实施例不限于此，并且第一带电极231b和第二带电极232b中的每个可以是通过在主体的第一表面上镀覆导电金属而形成的镀层。
可使用具有改善的导电性的材料作为第一带电极231b和第二带电极232b中包括的导电金属，并且不受限制。例如，导电金属可以是镍(Ni)、铜(Cu)以及它们的合金中的至少一种，并且可包括与内电极121和122中包括的金属相同的金属。
在示例性实施例中，第一外电极231还可包括设置在第二表面2上以连接到第一连接电极231a的第三带电极(未示出)，并且第二外电极232还可包括设置在第二表面2上以连接到第二连接电极232a的第四带电极(未示出)。在这种情况下，虽然未示出，但第一绝缘层251和第二绝缘层252可分别延伸并覆盖第三带电极(未示出)和第四带电极(未示出)。
在本实施例中，B1≥G1，B3≤G1，B2≥G2并且B4≤G2，其中，B1是在第二方向上从第三表面的延长线E3到第一带电极231b的末端的平均距离，B2是在第二方向上从第四表面的延长线E4到第二带电极232b的末端的平均距离，B3是在第二方向上从第三表面的延长线E3到第三带电极(未示出)的末端的平均距离，B4是在第二方向上从第四表面的延长线E4到第四带电极(未示出)的末端的平均距离，G1是第三表面和第二内电极122彼此间隔开的区域的在第二方向上的平均尺寸，并且G2是第四表面和第一内电极121彼此间隔开的区域的在第二方向上的平均尺寸。因此，外电极占据的体积可显著减小，以增大多层电子组件2000的每单位体积的电容并增大在安装期间与焊料接触的面积，从而获得改善的粘附强度。
然而，本公开不旨在限于B1≥G1、B3≤G1、B2≥G2且B4≤G2。可包括B1≥G1、B3≥G1、B2≥G2且B4≥G2的情况作为示例性实施例。因此，在本实施例中，B1≥G1、B3≥G1、B2≥G2且B4≥G2，其中，B1是在第二方向上从第三表面的延长线E3到第一带电极231b的末端的平均距离，B2是在第二方向上从第四表面的延长线E4到第二带电极232b的末端的平均距离，B3是在第二方向上从第三表面的延长线E3到第三带电极(未示出)的末端的平均距离，B4是在第二方向上从第四表面的延长线E4到第四带电极(未示出)的末端的平均距离，G1是第三表面和第二内电极122彼此间隔开的区域的在第二方向上的平均尺寸，并且G2是第四表面和第一内电极121彼此间隔开的区域的在第二方向上的平均尺寸。因此，第一表面和第二表面中的一个表面可用作安装表面，从而可改善安装的容易性。
第一镀层241和第二镀层242可分别设置在第一带电极231b和第二带电极232b上。第一镀层241和第二镀层242用于改善安装特性。第一镀层241和第二镀层242的类型不受限制，并且第一镀层241和第二镀层242中的每个可以是包括Ni、Sn、Pd以及它们的合金中的至少一种的镀层，并且可形成为多个层。
作为第一镀层241和第二镀层242的更具体的示例，第一镀层241和第二镀层242中的每个可以是Ni镀层或Sn镀层。可选地，镀层241和242可具有其中Ni镀层和Sn镀层可顺序地形成在第一带电极231b和第二带电极232b上的形式。
在示例性实施例中，第一镀层241和第二镀层242可延伸以分别部分地覆盖第一连接电极231a和第二连接电极232a。
在本实施例中，H1>H2，其中，H1是在第一方向上从第一表面1到第一内电极121和第二内电极122中设置为最靠近第一表面1的内电极的平均距离，并且H2是在第一方向上从第一表面1的延长线E1到第一镀层241和第二镀层242的设置在第一连接电极231a和第二连接电极232a上的末端的平均距离。因此，可防止在镀覆工艺期间镀液渗透到内电极中，以改善可靠性。
在示例性实施例中，第一绝缘层251和第二绝缘层252设置为分别与第一连接电极231a和第二连接电极232a直接接触，并且第一连接电极231a和第二连接电极232a可包括导电金属和树脂。因此，镀层241和242可不设置在第一连接电极231a和第二连接电极232a的外表面中设置有绝缘层251和252的区域中，从而可有效地抑制由镀液引起的对外电极的侵蚀。
在示例性实施例中，第一镀层241可设置为覆盖第一绝缘层251的设置在第一外电极231上并与第一镀层241相邻的末端，并且第二镀层242可设置为覆盖第二绝缘层252的设置在第二外电极232上并与第二镀层242相邻的末端。因此，可增加绝缘层251和252与镀层241和242之间的粘附性，以改善多层电子组件2000的可靠性。另外，通过在将镀层241和242形成在外电极231和232上之前形成第一绝缘层251和第二绝缘层252，可更可靠地抑制形成镀层期间的镀液渗透。由于在形成镀层之前形成绝缘层，因此镀层241和242可具有覆盖绝缘层251和252的末端的形式。
在示例性实施例中，第一绝缘层251可设置为覆盖第一镀层241的设置在第一外电极231上的末端，并且第二绝缘层252可设置为覆盖第二镀层242的设置在第二外电极232上的末端。因此，可增加绝缘层251和252与镀层241和242之间的粘附性，以改善多层电子组件2000的可靠性。
图21是示出图19的变型示例的示图。参照图21，在根据示例性实施例的多层电子组件2000的变型示例(多层电子组件2001)中，第一绝缘层251-1和第二绝缘层252-1可延伸至第五表面5和第六表面6以彼此连接，从而构成单个绝缘层253-1。包括彼此连接的第一绝缘层251-1和第二绝缘层252-1的绝缘层253-1可设置为覆盖第五表面的一部分和第六表面的一部分。
图22是根据本公开中的示例性实施例的多层电子组件2002的示意性立体图。图23是沿图22的线IX-IX'截取的截面图。
参照图22和图23，在根据示例性实施例的多层电子组件2002中，第一镀层241-2和第二镀层242-2的高度可与第一表面的延长线E1的高度相同或低于第一表面的延长线E1的高度。因此，在安装期间，焊料的高度可显著减小，并且安装空间可显著减小。
另外，第一绝缘层251-2和第二绝缘层252-2可延伸至与第一表面的延长线E1的高度相同或低于第一表面的延长线E1的高度的高度，以与第一镀层241-2和第二镀层242-2接触。
图24是示出图22的变型示例(多层电子组件2003)的示图。参照图24，在根据示例性实施例的多层电子组件2002的变型示例(多层电子组件2003)中，第一绝缘层251-3和第二绝缘层252-3可延伸至第五表面5和第六表面6以彼此连接，从而构成单个绝缘层253-3。在这种情况下，彼此连接的第一绝缘层251-3和第二绝缘层252-3可设置为覆盖整个第五表面和整个第六表面。
图25是根据本公开中的示例性实施例的多层电子组件2004的示意性立体图。图26是沿图25的线X-X'截取的截面图。
参照图25和图26，根据示例性实施例的多层电子组件2004还可包括设置在第一表面1上并且设置在第一带电极231b与第二带电极232b之间的附加绝缘层261。更具体地，例如，附加绝缘层261可设置在第一表面1上并且设置在第一镀层241-2与第二镀层242-2之间。因此，可防止在高压电流下可能在第一带电极231b与第二带电极232b之间产生的漏电流。
附加绝缘层261的类型不需要限制。例如，附加绝缘层261可包括从由环氧树脂、丙烯酸树脂、乙基纤维素等组成的组中选择的至少一种。另外，除了聚合物树脂之外，附加绝缘层261可包括从由TiO2、BaTiO3、Al2O3、SiO2、BaO等组成的组中选择的至少一种作为添加剂。因此，可改善与主体或外电极的粘附性。附加绝缘层261与绝缘层251-2和252-2的材料可彼此不同。
图27是示出图25的变型示例(多层电子组件2005)的示图。参照图27，在根据示例性实施例的多层电子组件2004的变型示例(多层电子组件2005)中，第一绝缘层251-5和第二绝缘层252-5可延伸至第五表面5和第六表面6以彼此连接，从而构成单个绝缘层253-5。
图28是根据本公开中的示例性实施例的多层电子组件2006的示意性立体图。图29是沿图28的线XI-XI'截取的截面图。
参照图28和图29，根据示例性实施例的多层电子组件2006可包括设置在第一连接电极231a上的第一绝缘层251-6和设置在第二连接电极232a上的第二绝缘层252-6。在本实施例中，H1<H2，其中，H1是在第一方向上从第一表面1到第一内电极121和第二内电极122中设置为最靠近第一表面1的内电极的平均距离，并且H2是在第一方向上从第一表面1的延长线E1到第一镀层241-6和第二镀层242-6的设置在第一连接电极231a和第二连接电极232a上的末端的平均距离。因此，可增大在安装期间与焊料接触的面积以改善粘附强度。
更详细地，H2<T/2，其中，T是主体110的在第一方向上的平均尺寸。例如，H1<H2<T/2。这是因为当H2大于或等于T/2时，可能降低通过绝缘层改善防潮可靠性的效果。
图30是示出图28的变型示例(多层电子组件2007)的示图。参照图30，在根据示例性实施例的多层电子组件2006的变型示例(多层电子组件2007)中，第一绝缘层251-7和第二绝缘层252-7可延伸至第五表面5和第六表面6以彼此连接，从而构成单个绝缘层253-7。
图31是根据本公开中的示例性实施例的多层电子组件2008的示意性立体图。图32是沿图31的线XII-XII'截取的截面图。
参照图31和图32，根据示例性实施例的多层电子组件2008中的第一绝缘层251-8和第二绝缘层252-8可延伸至第二表面2、第五表面5和第六表面6以彼此连接，从而构成单个绝缘层253-8。如图31中所示，绝缘层253-8可具有覆盖整个第二表面并且覆盖第五表面的仅一部分和第六表面的仅一部分的形式。
图33是根据本公开中的示例性实施例的多层电子组件2009的示意性立体图。图34是沿图33的线XIII-XIII'截取的截面图。
参照图33和图34，在根据示例性实施例的多层电子组件2009中，第一镀层241-9和第二镀层242-9的平均厚度t1'可小于绝缘层251-9和252-9的平均厚度t2'。
根据示例性实施例，第一镀层241-9和第二镀层242-9可形成为具有小于第一绝缘层251-9和第二绝缘层252-9的平均厚度t2'的平均厚度t1'，使得镀层与绝缘层之间的接触面积可减小。因此，可抑制分层的发生，以改善多层电子组件2009与基板180之间的粘附强度。
第一镀层241-9和第二镀层242-9的平均厚度t1'可以是在第一镀层241-9和第二镀层242-9的分别设置在第一连接电极231a和第二连接电极232a上或分别设置在第一带电极231b和第二带电极232b上的区域上在相等间隔的五个点处测量的厚度的平均值，并且绝缘层251-9和252-9的平均厚度t2'可以是在绝缘层251-9和252-9的分别设置在第一连接电极231a和第二连接电极232a上的区域上在相等间隔的五个点处测量的厚度的平均值。例如，可通过使用扫描电子显微镜(SEM)扫描主体110的截面来进行测量。也可使用本领域普通技术人员理解的即使在本公开中没有描述的其他方法和/或工具。
图35是示出图33的变型示例(多层电子组件2010)的示图。参照图35，在根据示例性实施例的多层电子组件2009的变型示例(多层电子组件2010)中，第一绝缘层251-10和第二绝缘层252-10可延伸至第五表面5和第六表面6以彼此连接，从而构成单个绝缘层253-10。
图36是根据本公开中的示例性实施例的多层电子组件3000的示意性立体图。图37是沿图36的线XIV-XIV'截取的截面图。图38是图37的区域K1的放大图。
参照图36至图38，根据示例性实施例的多层电子组件3000可包括：主体110，包括介电层111以及交替设置的第一内电极121和第二内电极122，且相应的介电层111介于第一内电极121与第二内电极122之间，并且主体110具有在第一方向上彼此相对的第一表面和第二表面、连接到第一表面和第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到第一表面、第二表面、第三表面和第四表面并且在第三方向上彼此相对的第五表面和第六表面；第一外电极331，包括设置在主体110的第三表面上的第一连接部331a、从第一连接部331a延伸至第一表面的一部分上的第一带部331b以及设置为从第一连接部331a延伸至将主体110的第二表面和第三表面彼此连接的拐角的第一拐角部331c；第二外电极332，包括设置在主体110的第四表面上的第二连接部332a、从第二连接部332a延伸至第一表面的一部分上的第二带部332b以及设置为从第二连接部332a延伸至将主体110的第二表面和第四表面连接的拐角的第二拐角部332c；绝缘层351，设置在第一连接部331a和第二连接部332a上并且设置为覆盖第二表面2以及第一拐角部331c和第二拐角部332c；第一镀层341，设置在第一带部331b上；以及第二镀层342，设置在第二带部332b上。绝缘层351可包括聚合物树脂。
在示例性实施例中，B3≤G1且B4≤G2，其中，B3是在第二方向上从第三表面的延长线E3到第一拐角部的末端的平均距离，B4是在第二方向上从第四表面的延长线E4到第二拐角部的末端的平均距离，G1是第三表面和第二内电极彼此间隔开的区域的在第二方向上的平均尺寸，并且G2是第四表面和第一内电极彼此间隔开的区域的在第二方向上的平均尺寸。因此，外电极331和332占据的体积可显著减小，以增大多层电子组件3000的每单位体积的电容。
在这种情况下，B1≥G1且B2≥G2，其中，B1是在第二方向上从第三表面的延长线E3到第一带部331b的末端的平均距离，B2是在第二方向上从第四表面的延长线E4到第二带部332b的末端的平均距离。因此，可增大在安装期间与焊料接触的面积以改善粘附强度。
根据示例性实施例的多层电子组件3000可包括主体110，主体110包括介电层111以及交替设置的第一内电极121和第二内电极122，且相应的介电层111介于第一内电极121与第二内电极122之间，并且主体110具有在第一方向上彼此相对的第一表面和第二表面、连接到第一表面和第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到第一表面、第二表面、第三表面和第四表面并且在第三方向上彼此相对的第五表面和第六表面。除了主体的第一表面或第二表面的端部具有收缩的形状(稍后将描述)之外，多层电子组件3000的主体110可具有与多层电子组件1000的主体110的构造相同的构造。
外电极331和332可设置在主体110的第三表面3和第四表面4上。外电极331和332可包括第一外电极331和第二外电极332，第一外电极331和第二外电极332分别设置在主体110的第三表面3和第四表面4上以连接到第一内电极121和第二内电极122。
外电极331和332可包括第一外电极331和第二外电极332，第一外电极331包括设置在第三表面上的第一连接部331a、从第一连接部331a延伸至第一表面的一部分的第一带部331b以及设置为从第一连接部331a延伸至将主体的第二表面和第三表面彼此连接的拐角的第一拐角部331c，第二外电极332包括设置在第四表面上的第二连接部332a、从第二连接部332a延伸至第一表面的一部分的第二带部332b以及设置为从第二连接部332a延伸至将主体的第二表面和第四表面彼此连接的拐角的第二拐角部332c。第一连接部331a可在第三表面上连接到第一内电极121，并且第二连接部332a可在第四表面上连接到第二内电极122。
在示例性实施例中，第一连接部331a和第二连接部332a可设置为与第五表面和第六表面间隔开。因此，外电极331和332占据的体积可显著减小，以使多层电子组件3000进一步小型化。
由于介电层111的没有设置内电极121和122的边缘区域叠置，因此可由于内电极121和122中的每个的厚度而形成台阶。因此，当相对于第一表面或第二表面观察时，将第一表面连接到第三表面和第四表面的拐角和/或将第二表面连接到第三表面和第四表面的拐角可具有朝向主体110的在第一方向上的中央收缩的形式。可选地，当相对于第一表面1或第二表面2观察时，将第一表面1连接到第三表面3、第四表面4、第五表面5和第六表面6的拐角和/或将第二表面2连接到第三表面3、第四表面4、第五表面5和第六表面6的拐角可具有在烧结主体110的工艺中由于收缩行为而朝向主体110的在第一方向上的中央收缩的形式。可选地，当将主体110的相应表面连接的拐角通过附加工艺被圆化以防止碎裂缺陷等时，将第一表面1连接到第三表面3、第四表面4、第五表面5和第六表面6的拐角和/或将第二表面2连接到第三表面3、第四表面4、第五表面5和第六表面6的拐角可具有圆化的形式。
拐角可包括将第一表面1和第三表面3彼此连接的第1-3拐角C1-3、将第一表面1和第四表面4彼此连接的第1-4拐角C1-4、将第二表面2和第三表面3彼此连接的第2-3拐角C2-3以及将第二表面2和第四表面4彼此连接的第2-4拐角C2-4。此外，拐角可包括将第一表面1和第五表面5彼此连接的第1-5拐角、将第一表面1和第六表面6彼此连接的第1-6拐角、将第二表面2和第五表面5彼此连接的第2-5拐角以及将第二表面2和第六表面6彼此连接的第2-6拐角。然而，为了抑制内电极121和122形成的台阶，在层叠之后，可进行切割以使内电极暴露于电容形成部Ac的在第三方向(宽度方向)上的相对的侧表面，然后将单个介电层或者两个或更多个介电层层叠在电容形成部Ac的在第三方向(宽度方向)上的相对的侧表面上，以形成边缘部114和115。在这种情况下，将第一表面1连接到第五表面5和第六表面6的部分以及将第二表面2连接到第五表面5和第六表面6的部分可不具有收缩的形式。
主体110的第一表面、第二表面、第三表面、第四表面、第五表面和第六表面可以是大体上平坦的表面，并且非平坦区域可被认为是拐角。外电极131和132的设置在拐角上的区域可被认为是拐角部。
在这方面，第一拐角部331c和第二拐角部332c的高度可与第二表面2的延长线E2的高度相同或低于第二表面2的延长线E2的高度，并且第一拐角部331c和第二拐角部332c可设置为与第二表面2间隔开。例如，外电极331和332不设置在第二表面2上，使得外电极331和332占据的体积可进一步显著减小，以进一步增大多层电子组件3000的每单位体积的电容。另外，第一拐角部331c可设置在将第三表面3和第二表面2彼此连接的第2-3拐角C2-3的一部分上，并且第二拐角部332c可设置在将第四表面4和第二表面2彼此连接的第2-4拐角C2-4的一部分上。
第二表面的延长线E2可定义如下。
在从多层电子组件3000的在宽度方向上的中央沿长度-厚度方向截取的多层电子组件3000的截面(L-T截面)中，可沿长度方向从第三表面3到第四表面4绘制具有相等间隔的七条直线P0、P1、P2、P3、P4、P5、和P6，穿过直线P2与第二表面2相交的点和直线P4与第二表面2相交的点的直线可被定义为第二表面2的延长线E2。
外电极331和332可利用具有导电性的任意材料(诸如金属)形成，并且可考虑电特性、结构稳定性等确定外电极131和132中的每个的具体材料。此外，外电极331和332可具有多层结构。
外电极331和332可以是包括导电金属和玻璃的烧结电极，或者包括导电金属和树脂的树脂基电极。
另外，外电极331和332可具有烧结电极和树脂基电极顺序形成在主体上的形式。另外，外电极331和332可通过将包括导电金属的片材转印到主体的方法形成，或者可通过将包括导电金属的片材转印到烧结电极的方法形成。
可使用具有改善的导电性的材料作为外电极331和332中包括的导电金属并且不受限制。例如，导电金属可以是铜(Cu)、镍(Ni)、钯(Pd)、银(Ag)、锡(Sn)、铬(Cr)以及它们的合金中的至少一种。详细地，外电极331和332可包括Ni和Ni合金中的至少一种。因此，可进一步改善与包括Ni的内电极121和122的连接性。
绝缘层351可设置在第一连接部331a和第二连接部332a上。
第一连接部331a和第二连接部332a是连接到内电极121和122的部分，因此，第一连接部331a和第二连接部332a可以是在镀覆工艺期间镀液渗透或在实际使用期间水分渗透所沿的路径。在本公开中，由于绝缘层351设置在连接部331a和332a上，因此可防止外部水分渗透或外部镀液渗透。
绝缘层351可设置为与第一镀层341和第二镀层342接触。在这种情况下，绝缘层351可具有接触并覆盖第一镀层341和第二镀层342的末端的一部分的形状，或者第一镀层341和第二镀层342可具有接触并覆盖绝缘层351的末端的一部分的形状。
绝缘层353可设置在第一连接部331a和第二连接部332a上，并且可设置为覆盖第二表面以及第一拐角部331c和第二拐角部332c。另外，绝缘层351可覆盖第一拐角部331c和第二拐角部332c的末端与主体110接触的区域，以阻挡水分渗透，从而进一步改善防潮可靠性。
绝缘层351可设置在第二表面上以延伸至第一连接部331a和第二连接部332a。另外，当外电极131和132不设置在第二表面上时，绝缘层351可设置为覆盖整个第二表面。绝缘层151不必需设置在第二表面2上，并且可不设置在第二表面2的一部分或整个第二表面2上，或者绝缘层151可分成分别设置在第一连接部331a和第二连接部332a上的两个绝缘层。然而，即使在这种情况下，绝缘层351也可设置为覆盖整个第一拐角部331c和整个第二拐角部332c。当绝缘层351不设置在整个第二表面上时，绝缘层351的高度可与第二表面的延长线的高度相同或低于第二表面的延长线的高度。另外，尽管绝缘层351不设置在第二表面2上，但是绝缘层351可延伸至第五表面5和第六表面6，以构成单个绝缘层。
在示例性实施例中，绝缘层351可设置为覆盖第五表面5的一部分和第六表面6的一部分以改善可靠性。在这种情况下，第五表面5和第六表面6的未被绝缘层351覆盖的部分可暴露于外部。
此外，绝缘层351可设置为覆盖整个第五表面5和整个第六表面6。在这种情况下，第五表面5和第六表面6可不暴露于外部，从而获得进一步改善的防潮可靠性。
绝缘层351可用于防止镀层341和342形成在外电极331和332的其上设置有绝缘层351的区域上，并且可用于改善密封特性以显著减少外部水分渗透或外部镀液渗透。绝缘层351的组分、成分、平均厚度和效果与多层电子组件1000和2000以及多层电子组件1000和2000的各种变型示例中包括的绝缘层的组分、成分、平均厚度和效果相同，并且将省略对它们的描述。
第一镀层341和第二镀层342可分别设置在第一带部331b和第二带部332b上。镀层341和342可用于改善安装特性。由于镀层341和342分别设置在带部331b和332b上，因此可显著减小安装空间，并且可显著减少镀液渗透到内电极中以改善可靠性。第一镀层341和第二镀层342中的每个的一端可与第一表面1接触，并且其另一端可与绝缘层351接触。
镀层341和342的类型不受限制，并且镀层341和342中的每个可以是包括Cu、Ni、Sn、Ag、Au、Pd以及它们的合金中的至少一种的镀层，并且可形成为多个层。
作为镀层341和342的更具体的示例，镀层341和342可以是Ni镀层或Sn镀层。可选地，镀层341和342可具有Ni镀层和Sn镀层可顺序地形成在第一带部331b和第二带部332b上的形式。
在示例性实施例中，绝缘层351可设置为与第一外电极331和第二外电极332直接接触，并且第一外电极331和第二外电极332可包括导电金属和玻璃。因此，镀层341和342可不设置在第一外电极331和第二外电极332的外表面的设置有绝缘层351的区域中，从而可有效地抑制由镀液引起的对外电极的侵蚀。
在示例性实施例中，第一镀层341可设置为覆盖绝缘层351的设置在第一外电极331上的末端，并且第二镀层342可设置为覆盖绝缘层351的设置在第二外电极332上的末端。因此，可增加绝缘层351与镀层341和342之间的粘附性，以改善多层电子组件3000的可靠性。另外，通过在将镀层341和342形成在外电极331和332上之前形成绝缘层351，可更可靠地抑制在形成镀层期间的镀液渗透。由于在形成镀层之前形成绝缘层，因此镀层341和342可具有覆盖绝缘层351的末端的形式。
在示例性实施例中，绝缘层351可设置为覆盖第一镀层341的设置在第一外电极331上的末端，并且可设置为覆盖第二镀层342的设置在第二外电极332上的末端。因此，可增加绝缘层351与镀层341和342之间的粘附性，以改善多层电子组件3000的可靠性。
在示例性实施例中，第一镀层341和第二镀层342可设置为延伸至分别部分地覆盖第一连接部131a和第二连接部132a。在本实施例中，H1>H2，其中，H1是在第一方向上从第一表面1到第一内电极121和第二内电极122中设置为最靠近第一表面1的内电极的平均距离，并且H2是在第一方向上从第一表面1的延长线到第一镀层341和第二镀层342中的每个的设置在第一连接部331a和第二连接部332a上的末端的平均距离。因此，可抑制在镀覆工艺期间镀液渗透到内电极中以改善可靠性。
在另一示例性实施例中，H1<H2，其中，H1是在第一方向上从第一表面1到第一内电极121和第二内电极122中设置为最靠近第一表面1的内电极的平均距离，并且H2是在第一方向上从第一表面1的延长线到镀层341和342的设置在第一连接部331a和第二连接部332a上的末端的平均距离。因此，可增大在安装期间与焊料接触的面积以改善粘附强度。更详细地，H2<T/2，其中，T是主体110的在第一方向上的平均尺寸。例如，H1<H2<T/2。这是因为当H2大于或等于T/2时，可能降低通过绝缘层改善防潮可靠性的效果。
在示例性实施例中，第一镀层341和第二镀层342的高度可与第一表面的延长线的高度相同或低于第一表面的延长线的高度。因此，在安装期间，焊料的高度可显著减小，并且安装空间可显著减小。此外，绝缘层351可延伸至与第一表面的延长线的高度相同或低于第一表面的延长线的高度的高度，以与第一镀层341和第二镀层342接触。
在示例性实施例中，0.2≤B1/L≤0.4且0.2≤B2/L≤0.4，其中，L是主体的在第二方向上的尺寸，B1是在第二方向上从第三表面的延长线到第一带部的末端的平均距离，并且B2是在第二方向上从第四表面的延长线到第二带部的末端的平均距离。
当B1/L和B2/L小于0.2时，可能难以确保足够的粘附强度。另一方面，当B2/L大于0.4时，在高压电流下可能在第一带部331b与第二带部332b之间产生漏电流，并且在镀覆工艺期间，第一带部331b和第二带部332b可能通过镀覆扩散等彼此电连接。
在示例性实施例中，多层电子组件3000可包括设置在第一表面上并且设置在第一带部331b与第二带部332b之间的附加绝缘层。因此，可防止在高压电流下可能在第一带部331b与第二带部332b之间产生的漏电流。
附加绝缘层的类型不需要限制。例如，与绝缘层351类似，附加绝缘层可包括聚合物树脂。例如，聚合物树脂可以是从由环氧树脂、丙烯酸树脂、乙基纤维素等组成的组中选择的至少一种。在示例性实施例中，除了聚合物树脂之外，附加绝缘层可包括TiO2、BaTiO3、Al2O3、SiO2和BaO中的至少一种作为添加剂。因此，可改善与主体或外电极的粘附性。附加绝缘层和绝缘层351的材料可彼此不同。
在示例性实施例中，B3<B1且B4<B2，其中，B1是在第二方向上从第三表面的延长线到第一带部的末端的平均距离，并且B2是在第二方向上从第四表面的延长线到第二带部的末端的平均距离。第一带部331b的平均距离B1可大于第一拐角部331c的平均距离B3，并且第二带部332b的平均距离B2可大于第二拐角部332c的平均距离B4。因此，可增大在安装期间与焊料接触的面积以改善粘附强度。
更详细地，B3<B1且B4<B2，其中，B1是在第二方向上从第三表面的延长线到第一带部的末端的平均距离，B2是在第二方向上从第四表面的延长线到第二带部的末端的平均距离，B3是在第二方向上从第三表面的延长线到第三带部的末端的平均距离，并且B4是在第二方向上从第四表面的延长线到第四带部的末端的平均距离。
在示例性实施例中，第一镀层341和第二镀层342的平均厚度可小于绝缘层351的平均厚度。
绝缘层351可用于防止外部水分或镀液渗透，但是与镀层341和342的连接性可能较弱，从而导致镀层341和342的分层。当镀层分层时，与基板180的粘附强度可能降低。“镀层的分层”可表示镀层被部分地去除或与外电极331和332物理地分离。由于镀层与绝缘层之间的连接性较弱，因此绝缘层与镀层之间的界面处的间隙增大或者异物通过间隙渗透的可能性高，并且镀层由于易受外部冲击等而分层的可能性高。
根据示例性实施例，镀层可形成为具有大于绝缘层的平均厚度的平均厚度，从而可减小镀层与绝缘层之间的接触面积。因此，可抑制分层的发生，以改善与多层电子组件3000的粘附强度。
多层电子组件3000的尺寸不需要限制。
然而，为了同时实现小型化和高电容化，可减小介电层和内电极的厚度以增加层叠的层数。因此，在具有1005(长度×宽度，1.0mm×0.5mm)或更小的尺寸的多层电子组件3000中，改善可靠性和提高每单位体积的电容的效果可变得更显著。
因此，当考虑到制造误差和外电极的尺寸，多层电子组件3000具有1.1mm或更小的长度和0.55mm或更小的宽度时，根据本公开的可靠性改善效果可更显著。多层电子组件3000的长度可指的是多层电子组件3000的在第二方向上的最大尺寸，并且多层电子组件3000的宽度可指的是多层电子组件3000的在第三方向上的最大尺寸。
如上所述，根据示例性实施例，绝缘层可设置在外电极的连接部上，并且镀层可设置在外电极的带部上。因此，可改善多层电子组件的可靠性，同时提高多层电子组件的每单位体积的电容。
另外，可显著减小多层电子组件的安装空间。
另外，在绝缘层中可包括聚合物树脂以抑制裂纹的发生。
虽然上面已经示出和描述了示例性实施例，但是对于本领域技术人员来说将易于理解的是，在不脱离本公开的由所附权利要求限定的范围的情况下，可进行修改和变型。

Claims (141)

1.一种多层电子组件，包括：
主体，包括介电层以及交替设置的第一内电极和第二内电极，且相应的介电层介于所述第一内电极与所述第二内电极之间，并且所述主体具有在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；
第一外电极，包括设置在所述第三表面上的第一连接部和从所述第一连接部延伸至所述第一表面的一部分上的第一带部；
第二外电极，包括设置在所述第四表面上的第二连接部和从所述第二连接部延伸至所述第一表面的一部分上的第二带部；
绝缘层，设置在所述第二表面上并延伸至所述第一连接部的一部分和所述第二连接部的一部分，所述绝缘层包括聚合物树脂；
第一镀层，设置在所述第一带部上并延伸至所述第一连接部的一部分；以及
第二镀层，设置在所述第二带部上并延伸至所述第二连接部的一部分，
其中，
H1>H2，其中，H1是在所述第一方向上从所述第一表面到所述第一内电极和所述第二内电极中设置为最靠近所述第一表面的内电极的平均距离，并且H2是在所述第一方向上从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的端部或到所述第二镀层的设置在所述第二连接部上的端部的平均距离。
2.如权利要求1所述的多层电子组件，其中，
所述聚合物树脂是从由环氧树脂、丙烯酸树脂和乙基纤维素组成的组中选择的至少一种。
3.如权利要求1所述的多层电子组件，其中，
所述聚合物树脂是环氧树脂。
4.如权利要求1所述的多层电子组件，其中，
所述聚合物树脂是丙烯酸树脂。
5.如权利要求1-4中任一项所述的多层电子组件，其中，
所述绝缘层还包括从由TiO2、BaTiO3、Al2O3、SiO2和BaO组成的组中选择的至少一种。
6.如权利要求1所述的多层电子组件，其中，
所述绝缘层还包括TiO2。
7.如权利要求1所述的多层电子组件，其中，
所述绝缘层还包括BaTiO3。
8.如权利要求6或7所述的多层电子组件，其中，
所述聚合物树脂是从由环氧树脂、丙烯酸树脂和乙基纤维素组成的组中选择的至少一种。
9.如权利要求1所述的多层电子组件，其中，
0.2≤B1/L≤0.4且0.2≤B2/L≤0.4，其中，L是所述主体的在所述第二方向上的平均尺寸，B1是在所述第二方向上从所述第三表面的延长线到所述第一带部的末端的平均距离，并且B2是在所述第二方向上从所述第四表面的延长线到所述第二带部的末端的平均距离。
10.如权利要求1所述的多层电子组件，所述多层电子组件还包括：
附加绝缘层，设置在所述第一表面上并且设置在所述第一带部与所述第二带部之间。
11.如权利要求1所述的多层电子组件，其中，
所述第一外电极和所述第二外电极中的每个包括Ni和Ni合金中的至少一种。
12.如权利要求1所述的多层电子组件，其中，
所述第一外电极和所述第二外电极不设置在所述第二表面上。
13.如权利要求1所述的多层电子组件，其中，
所述第一外电极还包括从所述第一连接部延伸至所述第二表面的一部分上的第三带部，
所述第二外电极还包括从所述第二连接部延伸至所述第二表面的一部分上的第四带部。
14.如权利要求13所述的多层电子组件，其中，
B3<B1且B4<B2，其中，B1是在所述第二方向上从所述第三表面的延长线到所述第一带部的末端的平均距离，B2是在所述第二方向上从所述第四表面的延长线到所述第二带部的末端的平均距离，B3是在所述第二方向上从所述第三表面的所述延长线到所述第三带部的末端的平均距离，并且B4是在所述第二方向上从所述第四表面的所述延长线到所述第四带部的末端的平均距离。
15.如权利要求1所述的多层电子组件，其中，
所述第一连接部和所述第二连接部设置为与所述第五表面和所述第六表面间隔开。
16.如权利要求1所述的多层电子组件，其中，
所述第一连接部和所述第二连接部设置为与所述第二表面间隔开。
17.如权利要求1所述的多层电子组件，其中，
所述多层电子组件的在所述第二方向上的最大尺寸为1.1mm或更小，并且所述多层电子组件的在所述第三方向上的最大尺寸为0.55mm或更小。
18.如权利要求1所述的多层电子组件，其中，
所述介电层中的至少一个具有0.35μm或更小的平均厚度。
19.如权利要求1所述的多层电子组件，其中，
所述第一内电极和所述第二内电极具有0.35μm或更小的平均厚度。
20.如权利要求1所述的多层电子组件，其中，
所述主体包括电容形成部和覆盖部，所述电容形成部包括交替设置的所述第一内电极和所述第二内电极，且所述介电层介于所述第一内电极与所述第二内电极之间，所述覆盖部分别设置在所述电容形成部的在所述第一方向上的相对的表面上，并且
所述覆盖部的在所述第一方向上的平均尺寸为15μm或更小。
21.如权利要求1所述的多层电子组件，其中，
所述第一镀层和所述第二镀层中的至少一个的平均厚度小于所述绝缘层的平均厚度。
22.如权利要求1所述的多层电子组件，其中，
所述第一镀层和所述第二镀层的高度与所述第一表面的延长线的高度相同或低于所述第一表面的延长线的高度。
23.一种多层电子组件，包括：
主体，包括介电层以及交替设置的第一内电极和第二内电极，且相应的介电层介于所述第一内电极与所述第二内电极之间，并且所述主体具有在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；
第一外电极，包括设置在所述第三表面上的第一连接部和从所述第一连接部延伸至所述第一表面的一部分上的第一带部；
第二外电极，包括设置在所述第四表面上的第二连接部和从所述第二连接部延伸至所述第一表面的一部分上的第二带部；
绝缘层，设置在所述第二表面上并延伸至所述第一连接部的一部分和所述第二连接部的一部分，所述绝缘层包括聚合物树脂；
第一镀层，设置在所述第一带部上并延伸至所述第一连接部的一部分；以及
第二镀层，设置在所述第二带部上并延伸至所述第二连接部的一部分，
其中，
H1<H2，其中，H1是在所述第一方向上从所述第一表面到所述第一内电极和所述第二内电极中设置为最靠近所述第一表面的内电极的平均距离，并且H2是在所述第一方向上从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的端部或到所述第二镀层的设置在所述第二连接部上的端部的平均距离。
24.如权利要求23所述的多层电子组件，其中，
H2<T/2，其中，T是所述主体的在所述第一方向上的平均尺寸。
25.一种多层电子组件，包括：
主体，包括介电层以及交替设置的第一内电极和第二内电极，且相应的介电层介于所述第一内电极与所述第二内电极之间，并且所述主体具有在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；
第一外电极，包括设置在所述第三表面上的第一连接部和从所述第一连接部延伸至所述第一表面的一部分上的第一带部；
第二外电极，包括设置在所述第四表面上的第二连接部和从所述第二连接部延伸至所述第一表面的一部分上的第二带部；
绝缘层，设置为覆盖整个所述第二表面并且设置为延伸至所述第一连接部的一部分和所述第二连接部的一部分，所述绝缘层包括聚合物树脂；
第一镀层，设置在所述第一带部上；以及
第二镀层，设置在所述第二带部上。
26.如权利要求25所述的多层电子组件，其中，
所述聚合物树脂是从由环氧树脂、丙烯酸树脂和乙基纤维素组成的组中选择的至少一种。
27.如权利要求25所述的多层电子组件，其中，
所述聚合物树脂是环氧树脂。
28.如权利要求25所述的多层电子组件，其中，
所述聚合物树脂是丙烯酸树脂。
29.如权利要求25-28中任一项所述的多层电子组件，其中，
所述绝缘层还包括从由TiO2、BaTiO3、Al2O3、SiO2和BaO组成的组中选择的至少一种。
30.如权利要求25所述的多层电子组件，其中，
所述绝缘层还包括TiO2。
31.如权利要求25所述的多层电子组件，其中，
所述绝缘层还包括BaTiO3。
32.如权利要求30或31所述的多层电子组件，其中，
所述聚合物树脂是从由环氧树脂、丙烯酸树脂和乙基纤维素组成的组中选择的至少一种。
33.如权利要求25所述的多层电子组件，其中，
0.2≤B1/L≤0.4且0.2≤B2/L≤0.4，其中，L是所述主体的在所述第二方向上的平均尺寸，B1是在所述第二方向上从所述第三表面的延长线到所述第一带部的末端的平均距离，并且B2是在所述第二方向上从所述第四表面的延长线到所述第二带部的末端的平均距离。
34.如权利要求25所述的多层电子组件，所述多层电子组还包括：
附加绝缘层，设置在所述第一表面上并且设置在所述第一带部与所述第二带部之间。
35.如权利要求25所述的多层电子组件，其中，
所述第一外电极和所述第二外电极中的每个包括Ni和Ni合金中的至少一种。
36.如权利要求25所述的多层电子组件，其中，
所述第一连接部和所述第二连接部设置为与所述第五表面和所述第六表面间隔开。
37.如权利要求25所述的多层电子组件，其中，
所述第一连接部和所述第二连接部设置为与所述第二表面间隔开。
38.如权利要求25所述的多层电子组件，其中，
所述多层电子组件的在所述第二方向上的最大尺寸为1.1mm或更小，并且所述多层电子组件的在所述第三方向上的最大尺寸为0.55mm或更小。
39.如权利要求25所述的多层电子组件，其中，
所述介电层中的至少一个具有0.35μm或更小的平均厚度。
40.如权利要求25所述的多层电子组件，其中，
所述第一内电极和所述第二内电极具有0.35μm或更小的平均厚度。
41.如权利要求25所述的多层电子组件，其中，
所述主体包括电容形成部和覆盖部，所述电容形成部包括交替设置的所述第一内电极和所述第二内电极，且所述介电层介于所述第一内电极与所述第二内电极之间，所述覆盖部分别设置在所述电容形成部的在所述第一方向上的相对的表面上，并且
所述覆盖部的在所述第一方向上的平均尺寸为15μm或更小。
42.如权利要求25所述的多层电子组件，其中，
所述第一镀层和所述第二镀层的平均厚度小于所述绝缘层的平均厚度。
43.如权利要求25所述的多层电子组件，其中，
所述第一镀层和所述第二镀层的高度与所述第一表面的延长线的高度相同或低于所述第一表面的延长线的高度。
44.一种多层电子组件，包括：
主体，包括介电层以及交替设置的第一内电极和第二内电极，且相应的介电层介于所述第一内电极与所述第二内电极之间，并且所述主体具有在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；
第一外电极，包括设置在所述第三表面上的第一连接部和从所述第一连接部延伸至所述第一表面的一部分上的第一带部；
第二外电极，包括设置在所述第四表面上的第二连接部和从所述第二连接部延伸至所述第一表面的一部分上的第二带部；
绝缘层，设置在所述第二表面上并延伸至所述第一连接部的一部分和所述第二连接部的一部分，所述绝缘层包括聚合物树脂；
第一镀层，设置在所述第一带部上；以及
第二镀层，设置在所述第二带部上，
其中，
所述第一外电极和所述第二外电极的高度与所述第二表面的延长线的高度相同或低于所述第二表面的延长线的高度。
45.如权利要求44所述的多层电子组件，其中，
所述聚合物树脂是从由环氧树脂、丙烯酸树脂和乙基纤维素组成的组中选择的至少一种。
46.如权利要求44所述的多层电子组件，其中，
所述聚合物树脂是环氧树脂。
47.如权利要求44所述的多层电子组件，其中，
所述聚合物树脂是丙烯酸树脂。
48.如权利要求44-47中任一项所述的多层电子组件，其中，
所述绝缘层还包括从由TiO2、BaTiO3、Al2O3、SiO2和BaO组成的组中选择的至少一种。
49.如权利要求44所述的多层电子组件，其中，所述第一外电极和所述第二外电极的高度低于所述第二表面的所述延长线的高度。
50.如权利要求44所述的多层电子组件，其中，
所述绝缘层还包括BaTiO3。
51.如权利要求49或50所述的多层电子组件，其中，
所述聚合物树脂是从由环氧树脂、丙烯酸树脂和乙基纤维素组成的组中选择的至少一种。
52.如权利要求44所述的多层电子组件，其中，
0.2≤B1/L≤0.4且0.2≤B2/L≤0.4，其中，L是所述主体的在所述第二方向上的平均尺寸，B1是在所述第二方向上从所述第三表面的延长线到所述第一带部的末端的平均距离，并且B2是在所述第二方向上从所述第四表面的延长线到所述第二带部的末端的平均距离。
53.如权利要求44所述的多层电子组件，所述多层电子组件还包括：
附加绝缘层，设置在所述第一表面上并且设置在所述第一带部与所述第二带部之间。
54.如权利要求44所述的多层电子组件，其中，
所述第一外电极和所述第二外电极中的每个包括Ni和Ni合金中的至少一种。
55.如权利要求44所述的多层电子组件，其中，
所述第一连接部和所述第二连接部设置为与所述第五表面和所述第六表面间隔开。
56.如权利要求44所述的多层电子组件，其中，
所述第一连接部和所述第二连接部设置为与所述第二表面间隔开。
57.如权利要求44所述的多层电子组件，其中，
所述多层电子组件的在所述第二方向上的最大尺寸为1.1mm或更小，并且所述多层电子组件的在所述第三方向上的最大尺寸为0.55mm或更小。
58.如权利要求44所述的多层电子组件，其中，
所述介电层中的至少一个具有0.35μm或更小的平均厚度。
59.如权利要求44所述的多层电子组件，其中，
所述第一内电极和所述第二内电极具有0.35μm或更小的平均厚度。
60.如权利要求44所述的多层电子组件，其中，
所述主体包括电容形成部和覆盖部，所述电容形成部包括交替设置的所述第一内电极和所述第二内电极，且所述介电层介于所述第一内电极与所述第二内电极之间，所述覆盖部分别设置在所述电容形成部的在所述第一方向上的相对的表面上，并且
所述覆盖部的在所述第一方向上的平均尺寸为15μm或更小。
61.如权利要求44所述的多层电子组件，其中，
所述第一镀层和所述第二镀层的平均厚度小于所述绝缘层的平均厚度。
62.如权利要求44所述的多层电子组件，其中，
所述第一镀层和所述第二镀层的高度与所述第一表面的延长线的高度相同或低于所述第一表面的延长线的高度。
63.一种多层电子组件，包括：
主体，包括介电层以及交替设置的第一内电极和第二内电极，且相应的介电层介于所述第一内电极与所述第二内电极之间，并且所述主体具有在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；
第一外电极，包括第一连接部、第一带部和第一拐角部，所述第一连接部设置在所述第三表面上，所述第一带部从所述第一连接部延伸至所述第一表面的一部分上，所述第一拐角部设置为从所述第一连接部延伸至将所述第二表面和所述第三表面彼此连接的拐角；
第二外电极，包括第二连接部、第二带部和第二拐角部，所述第二连接部设置在所述第四表面上，所述第二带部从所述第二连接部延伸至所述第一表面的一部分上，所述第二拐角部设置为从所述第二连接部延伸至将所述第二表面和所述第四表面彼此连接的拐角；
绝缘层，设置在所述第一连接部和所述第二连接部上并且设置为覆盖所述第二表面以及所述第一拐角部和所述第二拐角部，所述绝缘层包括聚合物树脂；
第一镀层，设置在所述第一带部上；以及
第二镀层，设置在所述第二带部上，
其中，
B3≤G1且B4≤G2，其中，B3是在所述第二方向上从所述第三表面的延长线到所述第一拐角部的末端的平均距离，B4是在所述第二方向上从所述第四表面的延长线到所述第二拐角部的末端的平均距离，G1是所述第三表面和所述第二内电极彼此间隔开的区域的在所述第二方向上的平均尺寸，并且G2是所述第四表面和所述第一内电极彼此间隔开的区域的在所述第二方向上的平均尺寸。
64.如权利要求63所述的多层电子组件，其中，
所述聚合物树脂是从由环氧树脂、丙烯酸树脂和乙基纤维素组成的组中选择的至少一种。
65.如权利要求63所述的多层电子组件，其中，
所述聚合物树脂是环氧树脂。
66.如权利要求63所述的多层电子组件，其中，
所述聚合物树脂是丙烯酸树脂。
67.如权利要求63-66中任一项所述的多层电子组件，其中，
所述绝缘层还包括从由TiO2、BaTiO3、Al2O3、SiO2和BaO组成的组中选择的至少一种。
68.如权利要求63所述的多层电子组件，其中，
所述绝缘层还包括TiO2。
69.如权利要求63所述的多层电子组件，其中，
所述绝缘层还包括BaTiO3。
70.如权利要求68或69所述的多层电子组件，其中，
所述聚合物树脂是从由环氧树脂、丙烯酸树脂和乙基纤维素组成的组中选择的至少一种。
71.如权利要求63所述的多层电子组件，其中，
H1>H2，其中，H1是在所述第一方向上从所述第一表面到所述第一内电极和所述第二内电极中设置为最靠近所述第一表面的内电极的平均距离，并且H2是在所述第一方向上从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的端部或到所述第二镀层的设置在所述第二连接部上的端部的平均距离。
72.如权利要求63所述的多层电子组件，其中，
H1<H2，其中，H1是在所述第一方向上从所述第一表面到所述第一内电极和所述第二内电极中设置为最靠近所述第一表面的内电极的平均距离，并且H2是在所述第一方向上从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的端部或到所述第二镀层的设置在所述第二连接部上的端部的平均距离。
73.如权利要求72所述的多层电子组件，其中，
H2<T/2，其中，T是所述主体的在所述第一方向上的平均尺寸。
74.如权利要求63所述的多层电子组件，其中，
所述第一镀层和所述第二镀层的高度与所述第一表面的延长线的高度相同或低于所述第一表面的延长线的高度。
75.如权利要求63所述的多层电子组件，其中，
0.2≤B1/L≤0.4且0.2≤B2/L≤0.4，其中，L是所述主体的在所述第二方向上的平均尺寸，B1是在所述第二方向上从所述第三表面的延长线到所述第一带部的末端的平均距离，并且B2是在所述第二方向上从所述第四表面的延长线到所述第二带部的末端的平均距离。
76.如权利要求63所述的多层电子组件，所述多层电子组件还包括：
附加绝缘层，设置在所述第一表面上并且设置在所述第一带部与所述第二带部之间。
77.如权利要求76所述的多层电子组件，其中，
所述附加绝缘层包括聚合物树脂。
78.如权利要求63所述的多层电子组件，其中，
所述第一外电极和所述第二外电极中的每个包括Ni和Ni合金中的至少一种。
79.如权利要求63所述的多层电子组件，其中，
B3<B1且B4<B2，其中，B1是在所述第二方向上从所述第三表面的所述延长线到所述第一带部的末端的平均距离，并且B2是在所述第二方向上从所述第四表面的所述延长线到所述第二带部的末端的平均距离。
80.如权利要求63所述的多层电子组件，其中，
所述多层电子组件的在所述第二方向上的最大尺寸为1.1mm或更小，并且所述多层电子组件的在所述第三方向上的最大尺寸为0.55mm或更小。
81.如权利要求63所述的多层电子组件，其中，
所述介电层中的至少一个具有0.35μm或更小的平均厚度。
82.如权利要求63所述的多层电子组件，其中，
所述第一内电极和所述第二内电极具有0.35μm或更小的平均厚度。
83.如权利要求63所述的多层电子组件，其中，
所述主体包括电容形成部和覆盖部，所述电容形成部包括交替设置的所述第一内电极和所述第二内电极，且所述介电层介于所述第一内电极与所述第二内电极之间，所述覆盖部分别设置在所述电容形成部的在所述第一方向上的相对的表面上，并且
所述覆盖部的在所述第一方向上的平均尺寸为15μm或更小。
84.如权利要求63所述的多层电子组件，其中，
所述第一镀层和所述第二镀层的平均厚度小于所述绝缘层的平均厚度。
85.如权利要求63所述的多层电子组件，其中，
所述第一拐角部和所述第二拐角部的高度与所述第二表面的延长线的高度相同或低于所述第二表面的延长线的高度。
86.如权利要求63所述的多层电子组件，其中，
所述第一连接部和所述第二连接部设置为与所述第五表面和所述第六表面间隔开。
87.如权利要求63所述的多层电子组件，其中，
所述第一拐角部和所述第二拐角部设置为与所述第二表面间隔开。
88.如权利要求63所述的多层电子组件，其中，
所述第一镀层设置为覆盖所述绝缘层的设置在所述第一外电极上的端部，并且所述第二镀层设置为覆盖所述绝缘层的设置在所述第二外电极上的端部。
89.如权利要求63所述的多层电子组件，其中，
所述绝缘层设置为覆盖所述第一镀层的设置在所述第一外电极上的端部以及所述第二镀层的设置在所述第二外电极上的端部。
90.如权利要求63所述的多层电子组件，其中，
所述绝缘层设置为覆盖所述第五表面的一部分和所述第六表面的一部分。
91.如权利要求63所述的多层电子组件，其中，
所述绝缘层设置为覆盖整个所述第五表面和整个所述第六表面。
92.如权利要求63所述的多层电子组件，其中，
B1≥G1且B2≥G2，其中，B1是在所述第二方向上从所述第三表面的延长线到所述第一带部的末端的平均距离，并且B2是在所述第二方向上从所述第四表面的延长线到所述第二带部的末端的平均距离。
93.一种多层电子组件，包括：
主体，包括介电层以及交替设置的第一内电极和第二内电极，且相应的介电层介于所述第一内电极与所述第二内电极之间，并且所述主体具有在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；
第一外电极，包括设置在所述第三表面上的第一连接电极和设置在所述第一表面上以连接到所述第一连接电极的第一带电极；
第二外电极，包括设置在所述第四表面上的第二连接电极和设置在所述第一表面上以连接到所述第二连接电极的第二带电极；
第一绝缘层，设置在所述第一连接电极上；
第二绝缘层，设置在所述第二连接电极上；
第一镀层，设置在所述第一带电极上；以及
第二镀层，设置在所述第二带电极上，
其中，
所述第一绝缘层和所述第二绝缘层包括聚合物树脂。
94.如权利要求93所述的多层电子组件，其中，
所述聚合物树脂是从由环氧树脂、丙烯酸树脂和乙基纤维素组成的组中选择的至少一种。
95.如权利要求93所述的多层电子组件，其中，
所述聚合物树脂是环氧树脂。
96.如权利要求93所述的多层电子组件，其中，
所述聚合物树脂是丙烯酸树脂。
97.如权利要求93-96中任一项所述的多层电子组件，其中，
所述第一绝缘层和所述第二绝缘层中的每个包括从由TiO2、BaTiO3、Al2O3、SiO2和BaO组成的组中选择的至少一种。
98.如权利要求93所述的多层电子组件，其中，
所述第一绝缘层和所述第二绝缘层中的每个包括TiO2。
99.如权利要求93所述的多层电子组件，其中，
所述第一绝缘层和所述第二绝缘层中的每个包括BaTiO3。
100.如权利要求98或99所述的多层电子组件，其中，
所述聚合物树脂是从由环氧树脂、丙烯酸树脂和乙基纤维素组成的组中选择的至少一种。
101.如权利要求93所述的多层电子组件，其中，
H1>H2，其中，H1是在所述第一方向上从所述第一表面到所述第一内电极和所述第二内电极中设置为最靠近所述第一表面的内电极的平均距离，并且H2是在所述第一方向上从所述第一表面的延长线到所述第一镀层的设置在所述第一连接电极上的端部或到所述第二镀层的设置在所述第二连接电极上的端部的平均距离。
102.如权利要求93所述的多层电子组件，其中，
H1<H2，其中，H1是在所述第一方向上从所述第一表面到所述第一内电极和所述第二内电极中设置为最靠近所述第一表面的内电极的平均距离，并且H2是在所述第一方向上从所述第一表面的延长线到所述第一镀层的设置在所述第一连接电极上的端部或到所述第二镀层的设置在所述第二连接电极上的端部的平均距离。
103.如权利要求102所述的多层电子组件，其中，
H2<T/2，其中，T是所述主体的在所述第一方向上的平均尺寸。
104.如权利要求93所述的多层电子组件，其中，
所述第一镀层和所述第二镀层的高度与所述第一表面的延长线的高度相同或低于所述第一表面的延长线的高度。
105.如权利要求93所述的多层电子组件，所述多层电子组件还包括：
附加绝缘层，设置在所述第一表面上并且设置在所述第一带电极与所述第二带电极之间。
106.如权利要求105所述的多层电子组件，其中，
所述附加绝缘层包括聚合物树脂。
107.如权利要求105所述的多层电子组件，其中，
所述附加绝缘层包括从由TiO2、BaTiO3、Al2O3、SiO2和BaO组成的组中选择的至少一种。
108.如权利要求93所述的多层电子组件，其中，
所述第一连接电极和所述第二连接电极中的每个包括Ni和Ni合金中的至少一种。
109.如权利要求93所述的多层电子组件，其中，
所述多层电子组件的在所述第二方向上的最大尺寸为1.1mm或更小，并且所述多层电子组件的在所述第三方向上的最大尺寸为0.55mm或更小。
110.如权利要求93所述的多层电子组件，其中，
所述介电层中的至少一个具有0.35μm或更小的平均厚度。
111.如权利要求93所述的多层电子组件，其中，
所述第一内电极和所述第二内电极具有0.35μm或更小的平均厚度。
112.如权利要求93所述的多层电子组件，其中，
所述主体包括电容形成部和覆盖部，所述电容形成部包括交替设置的所述第一内电极和所述第二内电极，且所述介电层介于所述第一内电极与所述第二内电极之间，所述覆盖部分别设置在所述电容形成部的在所述第一方向上的相对的表面上，并且
所述覆盖部的在所述第一方向上的平均尺寸为15μm或更小。
113.如权利要求93所述的多层电子组件，其中，
所述第一镀层和所述第二镀层的平均厚度小于所述第一绝缘层和所述第二绝缘层的平均厚度。
114.如权利要求93所述的多层电子组件，其中，
所述第一连接电极和所述第二连接电极设置为与所述第五表面和所述第六表面间隔开。
115.如权利要求93所述的多层电子组件，其中，
所述第一连接电极和所述第二连接电极设置为与所述第二表面间隔开。
116.如权利要求93所述的多层电子组件，其中，
所述第一镀层设置为覆盖所述第一绝缘层的设置在所述第一外电极上的端部，并且所述第二镀层设置为覆盖所述第二绝缘层的设置在所述第二外电极上的端部。
117.如权利要求93所述的多层电子组件，其中，
所述第一绝缘层设置为覆盖所述第一镀层的设置在所述第一外电极上的端部，并且所述第二绝缘层设置为覆盖所述第二镀层的设置在所述第二外电极上的端部。
118.如权利要求93所述的多层电子组件，其中，
所述第一绝缘层和所述第二绝缘层延伸至所述第五表面和所述第六表面以彼此连接，并且设置为覆盖所述第五表面的一部分和所述第六表面的一部分。
119.如权利要求93所述的多层电子组件，其中，
所述第一绝缘层和所述第二绝缘层延伸至所述第五表面和所述第六表面以彼此连接，并且设置为覆盖整个所述第五表面和整个所述第六表面。
120.如权利要求93所述的多层电子组件，其中，
所述第一绝缘层和所述第二绝缘层延伸至所述第二表面以彼此连接。
121.如权利要求93所述的多层电子组件，其中，
所述主体具有将所述第一表面和所述第三表面彼此连接的第1-3拐角、将所述第一表面和所述第四表面彼此连接的第1-4拐角、将所述第二表面和所述第三表面彼此连接的第2-3拐角以及将所述第二表面和所述第四表面彼此连接的第2-4拐角，
所述第1-3拐角和所述第2-3拐角具有在朝向所述第三表面的方向上向所述主体的在所述第一方向上的中央收缩的形式，并且所述第1-4拐角和所述第2-4拐角在朝向所述第四表面的方向上向所述主体的在所述第一方向上的所述中央收缩，并且
所述第一外电极还包括设置为延伸至所述第1-3拐角和所述第2-3拐角的拐角部，并且所述第二外电极还包括设置为延伸至所述第1-4拐角和所述第2-4拐角的拐角部。
122.如权利要求93所述的多层电子组件，其中，
所述第一外电极还包括第三带电极，所述第三带电极设置在所述第二表面上以连接到所述第一连接电极，并且
所述第二外电极还包括第四带电极，所述第四带电极设置在所述第二表面上以连接到所述第二连接电极。
123.如权利要求122所述的多层电子组件，其中，
B1≥G1、B3≥G1、B2≥G2且B4≥G2，其中，B1是在所述第二方向上从所述第三表面的延长线到所述第一带电极的末端的平均距离，B2是在所述第二方向上从所述第四表面的延长线到所述第二带电极的末端的平均距离，B3是在所述第二方向上从所述第三表面的所述延长线到所述第三带电极的末端的平均距离，B4是在所述第二方向上从所述第四表面的所述延长线到所述第四带电极的末端的平均距离，G1是所述第三表面和所述第二内电极彼此间隔开的区域的在所述第二方向上的平均尺寸，并且G2是所述第四表面和所述第一内电极彼此间隔开的区域的在所述第二方向上的平均尺寸。
124.如权利要求122所述的多层电子组件，其中，
B1≥G1、B3≤G1、B2≥G2且B4≤G2，其中，B1是在所述第二方向上从所述第三表面的延长线到所述第一带电极的末端的平均距离，B2是在所述第二方向上从所述第四表面的延长线到所述第二带电极的末端的平均距离，B3是在所述第二方向上从所述第三表面的所述延长线到所述第三带电极的末端的平均距离，B4是在所述第二方向上从所述第四表面的所述延长线到所述第四带电极的末端的平均距离，G1是所述第三表面和所述第二内电极彼此间隔开的区域的在所述第二方向上的平均尺寸，并且G2是所述第四表面和所述第一内电极彼此间隔开的区域的在所述第二方向上的平均尺寸。
125.如权利要求93所述的多层电子组件，其中，
所述第一带电极和所述第二带电极包括与所述第一内电极和所述第二内电极中包括的金属相同的金属。
126.如权利要求93所述的多层电子组件，其中，
所述第一连接电极和所述第二连接电极包括与所述第一内电极和所述第二内电极中包括的金属相同的金属。
127.如权利要求93所述的多层电子组件，其中，
所述第一带电极和所述第二带电极中的每个是包括导电金属和玻璃的烧结电极。
128.如权利要求93所述的多层电子组件，其中，
所述第一连接电极和所述第二连接电极中的每个是包括导电金属和玻璃的烧结电极。
129.如权利要求93所述的多层电子组件，其中，
所述第一带电极和所述第二带电极中的每个为镀层。
130.如权利要求93所述的多层电子组件，其中，
所述第一连接电极和所述第二连接电极中的每个为镀层。
131.如权利要求125或126所述的多层电子组件，其中，
所述相同的金属是Ni。
132.如权利要求127所述的多层电子组件，其中，
所述导电金属包括Ni、Cu以及它们的合金中的至少一种。
133.如权利要求131所述的多层电子组件，其中，
所述第一镀层设置为覆盖所述第一绝缘层的设置在所述第一外电极上的端部，并且所述第二镀层设置为覆盖所述第二绝缘层的设置在所述第二外电极上的端部。
134.如权利要求132所述的多层电子组件，其中，
所述第一绝缘层设置为覆盖所述第一镀层的设置在所述第一外电极上的端部，并且所述第二绝缘层设置为覆盖所述第二镀层的设置在所述第二外电极上的端部。
135.如权利要求93所述的多层电子组件，其中，
所述第一外电极还包括从所述第一连接电极延伸至所述第二表面的一部分上的第三带部，并且
所述第二外电极还包括从所述第二连接电极延伸至所述第二表面的一部分上的第四带部。
136.如权利要求93所述的多层电子组件，其中，
所述第一外电极还包括从所述第一连接电极延伸至所述第五表面的一部分和所述第六表面的一部分上的第一侧带部，
所述第二外电极还包括从所述第二连接电极延伸至所述第五表面的一部分和所述第六表面的一部分上的第二侧带部，
所述第一侧带部和所述第二侧带部中的每个的在所述第二方向上的尺寸在朝向所述第一表面的方向上增大。
137.如权利要求135所述的多层电子组件，其中，
所述第一外电极还包括从所述第一连接电极延伸至所述第五表面的一部分和所述第六表面的一部分上的第一侧带部，
所述第二外电极还包括从所述第二连接电极延伸至所述第五表面的一部分和所述第六表面的一部分上的第二侧带部，
所述第一绝缘层和所述第二绝缘层设置为覆盖所述第一侧带部和所述第二侧带部以及所述第五表面的一部分和所述第六表面的一部分。
138.如权利要求135所述的多层电子组件，其中，
所述第一外电极还包括从所述第一连接电极延伸至所述第五表面的一部分和所述第六表面的一部分的第一侧带部，
所述第二外电极还包括从所述第二连接电极延伸至所述第五表面的一部分和所述第六表面的一部分的第二侧带部，并且
所述第一绝缘层和所述第二绝缘层设置为覆盖整个所述第一侧带部和整个所述第二侧带部以及整个所述第五表面和整个所述第六表面。
139.如权利要求135所述的多层电子组件，其中，
B3≥G1且B4≥G2，其中，B3是在所述第二方向上从所述第三表面的延长线到所述第三带部的末端的平均距离，B4是在所述第二方向上从所述第四表面的延长线到所述第四带部的末端的平均距离，G1是所述第三表面和所述第二内电极彼此间隔开的区域的在所述第二方向上的平均尺寸，并且G2是所述第四表面和所述第一内电极彼此间隔开的区域的在所述第二方向上的平均尺寸。
140.如权利要求139所述的多层电子组件，其中，
B1≥G1且B2≥G2，其中，B1是在所述第二方向上从所述第三表面的延长线到所述第一带电极的末端的平均距离，并且B2是在所述第二方向上从所述第四表面的延长线到所述第二带电极的末端的平均距离。
141.如权利要求135所述的多层电子组件，其中，
所述主体具有将所述第一表面和所述第三表面彼此连接的第1-3拐角、将所述第一表面和所述第四表面彼此连接的第1-4拐角、将所述第二表面和所述第三表面彼此连接的第2-3拐角以及将所述第二表面和所述第四表面彼此连接的第2-4拐角，
所述第1-3拐角和所述第2-3拐角具有在朝向所述第三表面的方向上向所述主体的在所述第一方向上的中央收缩的形式，并且所述第1-4拐角和所述第2-4拐角在朝向所述第四表面的方向上向所述主体的在所述第一方向上的所述中央收缩，并且
所述第一外电极还包括设置在所述第1-3拐角和所述第2-3拐角上的拐角部，并且所述第二外电极还包括设置在所述第1-4拐角和所述第2-4拐角上的拐角部。
CN202211393661.6A 2021-12-31 2022-11-08 多层电子组件 Pending CN116417260A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210194650A KR20230103631A (ko) 2021-12-31 2021-12-31 적층형 전자 부품
KR10-2021-0194650 2021-12-31

Publications (1)

Publication Number Publication Date
CN116417260A true CN116417260A (zh) 2023-07-11

Family

ID=86992138

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211393661.6A Pending CN116417260A (zh) 2021-12-31 2022-11-08 多层电子组件

Country Status (4)

Country Link
US (1) US20230215653A1 (zh)
JP (1) JP2023099426A (zh)
KR (1) KR20230103631A (zh)
CN (1) CN116417260A (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519422B1 (ko) * 2001-03-28 2005-10-07 가부시키가이샤 무라타 세이사쿠쇼 절연체 세라믹 조성물 및 그것을 이용한 절연체 세라믹
JP2005123288A (ja) * 2003-10-15 2005-05-12 Tdk Corp 積層電子部品の製造方法
US20080248596A1 (en) * 2007-04-04 2008-10-09 Endicott Interconnect Technologies, Inc. Method of making a circuitized substrate having at least one capacitor therein
JP2013026392A (ja) * 2011-07-20 2013-02-04 Tdk Corp 電子部品及び電子部品の製造方法
JP5920303B2 (ja) * 2013-09-25 2016-05-18 株式会社村田製作所 電子部品およびその製造方法
JP5920304B2 (ja) * 2013-09-25 2016-05-18 株式会社村田製作所 電子部品およびその製造方法
KR101641574B1 (ko) * 2014-02-03 2016-07-22 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP6395322B2 (ja) * 2015-12-01 2018-09-26 太陽誘電株式会社 電子部品及びその製造方法、並びに回路基板
JP6405329B2 (ja) * 2016-02-26 2018-10-17 太陽誘電株式会社 積層セラミックコンデンサ
JP6512139B2 (ja) * 2016-03-04 2019-05-15 株式会社村田製作所 電子部品の実装構造及びその電子部品の製造方法
JP6806035B2 (ja) * 2017-10-31 2021-01-06 株式会社村田製作所 積層セラミックコンデンサ
JP7241472B2 (ja) * 2018-06-01 2023-03-17 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR20190116115A (ko) * 2019-06-24 2019-10-14 삼성전기주식회사 전자 부품

Also Published As

Publication number Publication date
KR20230103631A (ko) 2023-07-07
JP2023099426A (ja) 2023-07-13
US20230215653A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
KR20200078083A (ko) 커패시터 부품
KR20190116171A (ko) 적층형 전자 부품
CN111009415B (zh) 陶瓷电子组件
CN116417260A (zh) 多层电子组件
CN116387038A (zh) 多层电子组件
CN215417894U (zh) 多层电子组件
CN116387032A (zh) 多层电子组件
CN116417249A (zh) 多层电子组件
CN116387036A (zh) 多层电子组件
CN116387031A (zh) 多层电子组件
JP2023101384A (ja) 積層型電子部品
CN116580968A (zh) 多层电子组件及其制造方法
CN116387027A (zh) 多层电子组件
CN116387048A (zh) 多层电子组件
CN116387033A (zh) 多层电子组件
CN116844861A (zh) 多层电子组件
CN116387030A (zh) 多层电子组件
CN116387035A (zh) 多层电子组件
CN116387028A (zh) 多层电子组件
CN116487187A (zh) 多层电子组件
CN116598139A (zh) 多层电子组件
KR20240124717A (ko) 적층형 전자 부품

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination