CN116487187A - 多层电子组件 - Google Patents

多层电子组件 Download PDF

Info

Publication number
CN116487187A
CN116487187A CN202211485581.3A CN202211485581A CN116487187A CN 116487187 A CN116487187 A CN 116487187A CN 202211485581 A CN202211485581 A CN 202211485581A CN 116487187 A CN116487187 A CN 116487187A
Authority
CN
China
Prior art keywords
multilayer electronic
disposed
electronic assembly
insulating layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211485581.3A
Other languages
English (en)
Inventor
崔亨综
李有淨
李忠烈
元光渊
安昭贞
李冈夏
成佑庆
朴明俊
李种晧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN116487187A publication Critical patent/CN116487187A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本公开提供了一种多层电子组件，所述多层电子组件包括：主体，包括介电层以及第一内电极和第二内电极并具有第一表面至第六表面；第一外电极，包括位于所述第三表面上的第一连接部、位于所述第一表面上的第一带部和位于所述第二表面上的第三带部；第二外电极，包括位于所述第四表面上的第二连接部、位于所述第一表面上的第二带部和位于所述第二表面上的第四带部；绝缘层，设置在所述第二表面上并延伸到所述第一连接部和所述第二连接部上；第一镀层，设置在所述第一带部上；以及第二镀层，设置在所述第二带部上。所述绝缘层包括玻璃，并且所述绝缘层中的设置在所述第二表面上的区域具有沿所述第一方向凸出的形状。

Description

多层电子组件
本申请要求于2022年1月24日在韩国知识产权局提交的第10-2022-0010155号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开涉及一种多层电子组件。
背景技术
多层陶瓷电容器(MLCC)(一种多层电子组件)是在安装在各种电子产品(诸如包括液晶显示器(LCD)和等离子体显示面板(PDP)的成像装置、计算机、智能手机、移动电话等)的印刷电路板上时充电或放电的片式电容器。
这种多层陶瓷电容器由于其小尺寸、高电容和易于安装而可用作各种电子装置的组件。由于诸如计算机和移动装置的各种电子装置小型化并具有高输出，因此对小型化和高电容多层陶瓷电容器的需求正在增加。
此外，随着近来对汽车电子组件的行业关注的增加，多层陶瓷电容器也需要具有高可靠性特性以用于汽车或信息娱乐系统。
为了使多层陶瓷电容器小型化并增加其电容，需要通过形成薄的内电极和介电层来增加其层数，并且需要通过显著减小不影响电容形成的部分的体积来增加电容实现所需的有效体积分数。
此外，为了在板的有限区域内安装尽可能多的组件，需要显著减小安装空间。
另外，由于边缘部分的厚度随着多层陶瓷电容器的小型化和高电容化而减小，因此可能促使外部水分渗透或镀液的渗透，并且因此可能削弱可靠性。因此，需要一种能够保护多层陶瓷电容器免受外部水分渗透或镀液渗透的影响的方法。
发明内容
本公开的一方面在于提供一种具有提高的可靠性的多层电子组件。
本公开的一方面在于提供一种具有提高的防潮可靠性的多层电子组件。
本公开的一方面在于提供一种具有改善的每单位体积电容的多层电子组件。
本公开的一方面在于提供一种安装空间可显著减小的多层电子组件。
根据本公开的一方面，一种多层电子组件包括：主体，包括介电层以及第一内电极和第二内电极，所述第一内电极和所述第二内电极交替地设置且所述介电层介于所述第一内电极和所述第二内电极之间，所述主体具有在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；第一外电极，包括第一连接部、第一带部和第三带部，所述第一连接部设置在所述第三表面上，所述第一带部从所述第一连接部延伸到所述第一表面的一部分上，并且所述第三带部从所述第一连接部延伸到所述第二表面的一部分上；第二外电极，包括第二连接部、第二带部和第四带部，所述第二连接部设置在所述第四表面上，所述第二带部从所述第二连接部延伸到所述第一表面的一部分上，并且所述第四带部从所述第二连接部延伸到所述第二表面的一部分上；绝缘层，设置在所述第二表面上并延伸到所述第一连接部和所述第二连接部上；第一镀层，设置在所述第一带部上；以及第二镀层，设置在所述第二带部上。所述绝缘层包括玻璃，并且所述绝缘层中的设置在所述第二表面上的区域具有沿所述第一方向凸出的形状。
根据本公开的一方面，一种多层电子组件包括：主体，包括介电层以及第一内电极和第二内电极，所述第一内电极和所述第二内电极交替地设置且所述介电层介于所述第一内电极和所述第二内电极之间，所述主体具有在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；第一外电极，包括第一连接部、第一带部和第一边缘部，所述第一连接部设置在所述第三表面上，所述第一带部从所述第一连接部延伸到所述第一表面的一部分上，并且所述第一边缘部从所述第一连接部延伸到将所述第二表面和所述第三表面连接的边缘上；第二外电极，包括第二连接部、第二带部和第二边缘部，所述第二连接部设置在所述第四表面上，所述第二带部从所述第二连接部延伸到所述第一表面的一部分上，并且所述第二边缘部从所述第二连接部延伸到将所述第二表面和所述第四表面连接的边缘上；绝缘层，设置在所述第一连接部和所述第二连接部上并且设置为覆盖所述第二表面以及所述第一边缘部和所述第二边缘部；第一镀层，设置在所述第一带部上；以及第二镀层，设置在所述第二带部上。当从所述第三表面的延长线到所述第一边缘部的端部的在所述第二方向上的平均距离是B3，从所述第四表面的延长线到所述第二边缘部的端部的在所述第二方向上的平均距离是B4，所述第三表面与所述第二内电极间隔开的区域在所述第二方向上的平均尺寸是G1，并且所述第四表面与所述第一内电极间隔开的区域在所述第二方向上的平均尺寸是G2时，满足B3≤G1和B4≤G2，并且所述绝缘层包括玻璃，并且所述绝缘层中的设置在所述第二表面上的区域具有沿所述第一方向凸出的形状。
根据本公开的一方面，一种多层电子组件包括：主体，包括介电层以及第一内电极和第二内电极，所述第一内电极和所述第二内电极交替地设置且所述介电层介于所述第一内电极和所述第二内电极之间，所述主体具有在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；第一外电极，包括第一连接部和第一带部，所述第一连接部设置在所述第三表面上，并且所述第一带部从所述第一连接部延伸到所述第一表面的一部分上；第二外电极，包括第二连接部和第二带部，所述第二连接部设置在所述第四表面上，并且所述第二带部从所述第二连接部延伸到所述第一表面的一部分上；绝缘层，设置在所述第二表面上并延伸到所述第一连接部和所述第二连接部上；第一镀层，设置在所述第一带部上；以及第二镀层，设置在所述第二带部上。所述绝缘层包括玻璃，并且所述绝缘层中的设置在所述第二表面上的区域具有沿所述第一方向凸出的形状。
根据本公开的一方面，一种多层电子组件包括：主体，包括介电层以及第一内电极和第二内电极，所述第一内电极和所述第二内电极交替地设置且所述介电层介于所述第一内电极和所述第二内电极之间，所述主体具有在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；第一外电极，包括第一连接电极和第一带电极，所述第一连接电极设置在所述第三表面上，并且所述第一带电极设置在所述第一表面上并连接到所述第一连接电极；第二外电极，包括第二连接电极和第二带电极，所述第二连接电极设置在所述第四表面上，并且所述第二带电极设置在所述第一表面上并连接到所述第二连接电极；绝缘层，设置在所述第二表面上并且延伸到所述第一连接电极和所述第二连接电极之上；第一镀层，设置在所述第一带电极上；以及第二镀层，设置在所述第二带电极上。所述绝缘层包括玻璃，并且所述绝缘层中的设置在所述第二表面上的区域具有沿所述第一方向凸出的形状。
附图说明
通过结合附图的以下具体实施方式，本公开的以上和其他方面、特征及优点将被更清楚地理解，在附图中：
图1示意性地示出了根据实施例的多层电子组件；
图2示意性地示出了图1的多层电子组件的主体；
图3是沿着图1的线I-I'截取的截面图；
图4是示意性地示出图2的分解主体的分解立体图；
图5是其上安装有图1的多层电子组件的安装板的示意性立体图；
图6是根据实施例的多层电子组件的示意性立体图；
图7是沿着图6的线II-II'截取的截面图；
图8是根据实施例的多层电子组件的示意性立体图；
图9是沿着图8的线III-III'截取的截面图；
图10是根据实施例的多层电子组件的示意性立体图；
图11是沿着图10的线IV-IV'截取的截面图；
图12是根据实施例的多层电子组件的示意性立体图；
图13是沿着图12的线V-V'截取的截面图；
图14是根据实施例的多层电子组件的示意性立体图；
图15是沿着图14的线VI-VI'截取的截面图；
图16示出了图14的修改示例；
图17是根据实施例的多层电子组件的示意性立体图；
图18是沿着图17的线VII-VII'截取的截面图；
图19是根据实施例的多层电子组件的示意性立体图；
图20是沿着图19的线VIII-VIII'截取的截面图；
图21是根据实施例的多层电子组件的示意性立体图；
图22是沿着图21的线IX-IX'截取的截面图；
图23是根据实施例的多层电子组件的示意性立体图；
图24是沿着图23的线X-X'截取的截面图；
图25是根据实施例的多层电子组件的示意性立体图；
图26是沿着图25的线XI-XI'截取的截面图；
图27是根据实施例的多层电子组件的示意性立体图；
图28是沿着图27的线XII-XII'截取的截面图；
图29是根据实施例的多层电子组件的示意性立体图；
图30是沿着图29的线XIII-XIII'截取的剖视图；以及
图31是图30的区域K1的放大图。
具体实施方式
在下文中，将参照具体实施例和附图描述本公开的实施例。然而，可以以各种其他形式修改实施例，并且本公开的范围不限于下面描述的实施例。此外，提供本公开的实施例是为了向本领域技术人员更详细地描述本公开。因此，为了更清楚地理解，附图中的要素的形状和尺寸可被夸大，并且在附图中由相同或相似的附图标记指示的要素是相同或相似的要素。
为了在附图中清楚地解释本公开，省略了与描述无关的部分，并且为了便于描述，任意地表示了附图中示出的各个组件的尺寸和厚度，因此本公开不必然限于图示。另外，将使用相同的附图标记来描述在相同构思的范围内具有相同功能的组件。此外，在整个说明书中，除非另有说明，否则当部件“包括”某个要素时，这意味着还可包括其他要素，而不排除其他要素。
在附图中，第一方向可被定义为堆叠方向或厚度(T)方向，第二方向可被定义为长度(L)方向，并且第三方向可被定义为宽度(W)方向。
图1示意性地示出了根据实施例的多层电子组件。
图2示意性地示出了图1的多层电子组件的主体。
图3是沿着图1的线I-I'截取的截面图。
图4是示意性地示出图2的分解主体的分解立体图。
图5是其上安装有图1的多层电子组件的安装板的示意性立体图。
在下文中，将参照图1至图5描述根据实施例的多层电子组件1000。
根据实施例的多层电子组件1000可包括：主体110，包括介电层111以及第一内电极121和第二内电极122，第一内电极121和第二内电极122交替地设置且介电层111介于第一内电极121与第二内电极122之间，并且主体110具有在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4、以及连接到第一表面1至第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6；第一外电极131，包括第一连接部131a、第一带部131b和第三带部131c，第一连接部131a设置在第三表面3上，第一带部131b从第一连接部131a延伸到第一表面1的一部分上，并且第三带部131c从第一连接部131a延伸到第二表面2的一部分上；第二外电极132，包括第二连接部132a、第二带部132b和第四带部132c，第二连接部132a设置在第四表面4上，第二带部132b从第二连接部132a延伸到第一表面1的一部分上，并且第四带部132c从第二连接部132a延伸到第二表面2的一部分上；绝缘层151，设置在第二表面2上并延伸到第一连接部131a和第二连接部132a之上；第一镀层141，设置在第一带部131b上；以及第二镀层142，设置在第二带部132b上。绝缘层151可包括玻璃，并且绝缘层151的设置在第二表面2上的部分可具有沿第一方向凸出的形状。
在主体110中，介电层111以及内电极121和122交替堆叠。
主体110的具体形状没有特别限制，但是如图所示，主体110可具有六面体形状或类似的形状。由于包括在主体110中的陶瓷粉末在烧制工艺期间收缩，因此主体110可能不具有完全直线的六面体形状，而是可能具有大致六面体形状。
主体110可具有在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4、以及连接到第一表面1和第二表面2、连接到第三表面3和第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6。
在实施例中，主体110可包括：1-3边缘，连接第一表面1和第三表面3；1-4边缘，连接第一表面1和第四表面4；2-3边缘，连接第二表面2和第三表面3；以及2-4边缘，连接第二表面2和第四表面4。1-3边缘和2-3边缘具有随着接近第三表面3而朝向主体110的在第一方向上的中央收缩的形式，并且1-4边缘和2-4边缘可具有随着接近第四表面4而朝向主体110的在第一方向上的中央收缩的形式。
在层叠其边缘区域没有设置内电极121和122的多个介电层111以形成层叠体之后，由于内电极121和122的厚度而在层叠体中的内电极121和122的重叠区域与剩余区域之间出现台阶差，并且当从第一表面1或第二表面2观察时，将第一表面1与第三表面3至第六表面6连接的边缘和/或将第二表面2与第三表面3至第六表面6连接的边缘可具有朝向主体110的在第一方向上的中央收缩的形状。可选地，由于在主体的烧结工艺中的收缩行为，当从第一表面1或第二表面2观察时，将第一表面1与第三表面3、第四表面4、第五表面5和第六表面6连接的边缘和/或将第二表面2与第三表面3、第四表面4、第五表面5和第六表面6连接的边缘可具有朝向主体110的在第一方向上的中央收缩的形状。可选地，当通过执行单独的工艺使主体110的将各个表面连接的边缘圆化以防止碎裂缺陷等时，将第一表面1与第三表面3至第六表面6连接的边缘和/或将第二表面2与第三表面3至第六表面6连接的边缘可具有圆化形状。
边缘可包括连接第一表面1和第三表面3的1-3边缘、连接第一表面1和第四表面4的1-4边缘、连接第二表面2和第三表面3的2-3边缘以及连接第二表面2和第四表面4的2-4边缘。此外，边缘还可包括连接第一表面1和第五表面5的1-5边缘、连接第一表面1和第六表面6的1-6边缘、连接第二表面2和第五表面5的2-5边缘以及连接第二表面2和第六表面6的2-6边缘。主体110的第一表面1至第六表面6可以为基本上平坦的表面，并且主体110的非平坦区域可被认为是边缘。在下文中，每个表面的延长线可指示基于每个表面的平坦部分延伸的线。
在这种情况下，在外电极131和132中，设置在主体110的边缘上的区域可被称为边缘部，设置在主体110的第三表面3和第四表面4上的区域可被称为连接部，并且设置在主体110的第一表面1和第二表面2上的区域可被称为带部。
另外，为了抑制由内电极121和122导致的台阶差，在层叠多个介电层111以形成层叠体之后对层叠体执行切割以获得电容形成部分Ac并使内电极121和122暴露于电容形成部分Ac的在第三方向(宽度方向)上的两侧，然后通过在电容形成部分Ac的在第三方向(宽度方向)上的两侧上堆叠单个介电层或者两个或更多个介电层来形成边缘部分114和115的情况下，将第一表面1与第五表面5和第六表面6连接的边缘以及将第二表面2与第五表面5和第六表面6连接的边缘可不具有收缩形状。
形成主体110的多个介电层111处于烧制状态，并且多个介电层111可一体化为在不使用扫描电子显微镜(SEM)的情况下难以检查相邻介电层111之间的边界的程度。
根据实施例，用于形成介电层111的原材料没有特别限制，只要可获得足够的电容即可。例如，可使用钛酸钡基材料、铅复合钙钛矿基材料或钛酸锶基材料。钛酸钡基材料可包括BaTiO3基陶瓷粉末。作为BaTiO3基陶瓷粉末的示例，可使用BaTiO3、其中Ca(钙)、锆(Zr)等部分固溶于BaTiO3中的(Ba1-xCax)TiO3(0<x<1)、Ba(Ti1-yCay)O3(0<y<1)、(Ba1-xCax)(Ti1- yZry)O3(0<x<1，0<y<1)或Ba(Ti1-yZry)O3(0<y<1)等。
另外，作为用于形成介电层111的原材料，根据本公开的用途，可将各种陶瓷添加剂、有机溶剂、粘合剂、分散剂等添加到诸如钛酸钡(BaTiO3)的粉末中。
另外，介电层111的平均厚度td不需要特别限制。
然而，通常，在介电层以小于0.6μm的厚度薄薄地形成(特别是介电层的厚度小于等于0.35μm)的情况下，存在可靠性可能降低的担忧。
根据本公开的实施例，绝缘层151中的设置在第二表面2上的区域具有凸形形状，并且绝缘层151设置为延伸到外电极131和132的连接部131a和132a之上。因此，由于可通过防止外部水分和镀液的渗透来提高可靠性，因此即使当介电层111的平均厚度小于等于0.35μm时，也可确保优异的可靠性。
因此，当介电层111的平均厚度小于等于0.35μm时，根据本公开的实施例的可靠性改善效果可能更显著。
介电层111的平均厚度td可表示设置在第一内电极121与第二内电极122之间的介电层111的平均厚度。
介电层111的平均厚度可通过如下的方式测量：在通过用放大倍数为10000的扫描电子显微镜(SEM)对主体110的长度和厚度(L-T)方向截面进行扫描而获得的图像中测量介电层111的厚度。具体地，可通过在扫描图像中测量一个介电层的在长度方向上的30个等间隔点处的厚度并对测量的厚度求平均值来获得介电层的平均厚度。可在电容形成部分Ac中指定等间隔的30个点。另外，通过将该平均厚度测量扩展到10个介电层，介电层的平均厚度可更一般化。
主体110可包括电容形成部分Ac以及覆盖部分112和113，在电容形成部分Ac中第一内电极121和第二内电极122设置为面对彼此且介电层111介于第一内电极121与第二内电极122之间，以形成电容，并且覆盖部分112和113形成在电容形成部分Ac的在第一方向上的上部和下部上。电容形成部分Ac以及覆盖部分112和113构成主体110。
另外，电容形成部分Ac可以为对电容器的电容形成有贡献的部分，并且可通过重复堆叠多个第一内电极121和多个第二内电极122且使介电层111介于第一内电极121与第二内电极122之间而形成。
覆盖部分112和113可包括：上覆盖部分112，在第一方向上设置在电容形成部分Ac之上；以及下覆盖部分113，在第一方向上设置在电容形成部分Ac之下。
上覆盖部分112和下覆盖部分113可通过分别在电容形成部分Ac的在厚度方向上的上表面和下表面上堆叠单个介电层或者两个或更多个介电层来形成，并且可基本上用于防止由于物理应力或化学应力而损坏内电极。
上覆盖部分112和下覆盖部分113不包括内电极，并且可包括与介电层111的材料相同的材料。
例如，上覆盖部分112和下覆盖部分113可包括陶瓷材料，例如，包括钛酸钡(BaTiO3)基陶瓷材料。
另外，覆盖部分112和113的平均厚度不需要特别限制。然而，为了更容易地实现多层电子组件的小型化和高电容，覆盖部分112和113的平均厚度tc可小于等于15μm。此外，根据实施例，绝缘层151中的设置在第二表面2上的区域具有凸形形状，并且绝缘层151延伸到外电极131和132的连接部131a和132a上。因此，可通过防止外部水分、镀液等的渗透来提高可靠性。因此，即使当覆盖部分112和113的平均厚度tc小于等于15μm时，也可确保优异的可靠性。
覆盖部分112和113的平均厚度tc可表示第一方向上的尺寸，并且可以为通过以下方式获得的值：对在电容形成部分Ac的上部或下部上以相等间隔间隔开的五个点处测量的覆盖部分112和113在第一方向上的尺寸求平均值。
另外，边缘部分114和115可设置在电容形成部分Ac的侧表面上。
边缘部分114和115可包括形成主体110的第五表面5的第一边缘部分114和形成主体110的第六表面6的第二边缘部分115。例如，边缘部分114和115可形成主体110的在宽度方向上的两个侧表面。
如图2所示，边缘部分114和115可指在主体110的在宽度-厚度(W-T)方向上的截面中第一内电极121和第二内电极122的两端与主体110的外表面之间的区域。
边缘部分114和115可基本上用于防止由于物理应力或化学应力而损坏内电极。
边缘部分114和115可通过如下方式形成：通过将导电膏涂敷在陶瓷生片的除了将要形成边缘部分的位置之外的区域上来形成内电极，然后层叠陶瓷生片以形成层叠体。
另外，为了抑制由于内电极121和122引起的台阶差，可通过以下方式形成边缘部分114和115：在层叠之后切割层叠体以获得电容形成部分Ac，使得内电极暴露于电容形成部分Ac的在第三方向(宽度方向)上的两侧之后，在电容形成部分Ac的在第三方向(宽度方向)上的两侧上层叠单个介电层或者两个或更多个介电层。
另外，边缘部分114和115的宽度不需要特别限制。然而，为了更容易地实现多层电子组件的小型化和高电容，边缘部分114和115的平均宽度可小于等于15μm。另外，根据实施例，由于绝缘层151中的设置在第二表面2上的区域具有凸形形状，并且绝缘层151延伸到外电极131和132的连接部131a和132a上，因此可通过防止外部水分、镀液等的渗透来提高可靠性。因此，即使当边缘部分114和115的平均宽度小于等于15μm时，也可确保优异的可靠性。
边缘部分114和115的平均宽度可表示边缘部分114和115在第三方向上的平均尺寸，并且可以为通过如下方式获得的值：对在电容形成部分Ac的侧表面上的五个等间隔点处测量的边缘部分114和115在第三方向上的尺寸求平均值。
内电极121和122与介电层111交替堆叠。
内电极121和122可包括第一内电极121和第二内电极122。第一内电极121和第二内电极122交替地设置为彼此面对且介电层111介于第一内电极121和第二内电极122之间，以构成主体110，并且第一内电极121和第二内电极122可分别暴露于主体110的第三表面3和第四表面4。
参照图3，第一内电极121可与第四表面4间隔开并且通过第三表面3暴露，并且第二内电极122可与第三表面3间隔开并且通过第四表面4暴露。第一外电极131设置在主体110的第三表面3上并连接到第一内电极121，并且第二外电极132可设置在主体110的第四表面4上以连接到第二内电极122。
例如，第一内电极121不与第二外电极132连接，而是与第一外电极131连接，并且第二内电极122不与第一外电极131连接，而是与第二外电极132连接。因此，第一内电极121形成为与第四表面4间隔开预定距离，并且第二内电极122可形成为与第三表面3间隔开预定距离。
在这种情况下，第一内电极121和第二内电极122可通过设置在其间的介电层111彼此电分离。
主体110可通过如下方式形成：交替堆叠其上印刷有第一内电极121的陶瓷生片和其上印刷有第二内电极122的陶瓷生片，然后烧制。
用于形成内电极121和122的材料没有特别限制，并且可使用具有优异导电性的材料。例如，内电极121和122可包括镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)以及它们的合金中的至少一种。
另外，内电极121和122可通过在陶瓷生片上印刷用于内电极的导电膏来形成，该导电膏包含镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)以及它们的合金中的至少一种。用于内电极的导电膏的印刷方法可使用丝网印刷法、凹版印刷法等，但是本公开不限于此。
另外，内电极121和122的平均厚度te不需要特别限制。
然而，通常，在内电极以小于0.6μm的厚度薄薄地形成(特别是内电极的厚度小于等于0.35μm)的情况下，存在可靠性可能降低的担忧。
根据本公开的实施例，由于绝缘层151中的设置在第二表面2上的区域具有凸形形状，并且绝缘层151延伸到外电极131和132的连接部131a和132a上，因此可通过防止外部水分、镀液等的渗透来提高可靠性。因此，即使当内电极121和122的平均厚度小于等于0.35μm时，也可确保优异的可靠性。
因此，当内电极121和122的平均厚度小于等于0.35μm时，根据本公开的可靠性改善效果可更显著，并且可更容易地实现多层电子组件的小型化和高电容。
内电极121和122的平均厚度te可表示内电极121和122中的一个或更多个的平均厚度。
内电极121和122的平均厚度可通过如下的方式测量：在通过用放大倍数为10000的扫描电子显微镜(SEM)对主体110的长度和厚度(L-T)方向截面进行扫描而获得的图像中测量内电极121和122的厚度。具体地，可通过在扫描图像中测量一个内电极的在长度方向上的30个等间隔点处的厚度并对测量的厚度求平均值来获得内电极的平均厚度。可在电容形成部分Ac中指定等间隔的30个点。另外，当将该平均厚度测量扩展到10个内电极时，内电极的平均厚度可更一般化。
外电极131和132可设置在主体110的第三表面3和第四表面4上。外电极131和132可包括第一外电极131和第二外电极132，第一外电极131和第二外电极132分别设置在主体110的第三表面3和第四表面4上并且分别连接到第一内电极121和第二内电极122。
第一外电极131包括设置在第三表面3上的第一连接部131a和从第一连接部131a延伸到第一表面1的一部分上的第一带部131b，第二外电极132包括设置在第四表面4上的第二连接部132a和从第二连接部132a延伸到第一表面1的一部分上的第二带部132b。第一连接部131a可在第三表面3上连接到第一内电极121，并且第二连接部132a可在第四表面4上连接到第二内电极122。
另外，第一外电极131还可包括从第一连接部131a延伸到第二表面2的一部分上的第三带部131c，并且第二外电极132还可包括从第二连接部132a延伸到第二表面2的一部分上的第四带部132c。此外，第一外电极131还可包括从第一连接部131a延伸到第五表面5的一部分和第六表面6的一部分上的第一侧带部，并且第二外电极132还可包括从第二连接部132a延伸到第五表面5的一部分和第六表面6的一部分上的第二侧带部。
第一外电极131和第二外电极132可不设置在第二表面2上，并且/或者可不设置在第五表面5和第六表面6上。由于第一外电极131和第二外电极132不设置在第二表面2上，因此第一外电极131和第二外电极132可设置在主体110的第二表面2的延长线之下。另外，第一连接部131a和第二连接部132a可设置为与第五表面5和第六表面6间隔开，并且第一连接部131a和第二连接部132a可设置为与第二表面2间隔开。另外，第一带部131b和第二带部132b也可设置为与第五表面5和第六表面6间隔开。
另外，第一外电极131包括第三带部131c并且第二外电极132包括第四带部132c，但是第一外电极131和第二外电极132可不包括侧带部，并且在这种情况下，第一连接部131a和第二连接部132a以及第一带部131b、第二带部132b、第三带部131c和第四带部132c可具有与第五表面5和第六表面6间隔开的形式。
在本实施例中，描述了多层电子组件1000具有两个外电极131和132的结构，但是外电极131和132的数量或形状可根据内电极121和122的形状或其他用途而改变。
另外，外电极131和132可利用任何材料(诸如金属)形成，只要它们具有导电性即可。具体的材料可考虑电特性、结构稳定性等来确定，此外，外电极131和132可具有多层结构。
外电极131和132可以为包括导电金属和玻璃的烧制电极，或者可以为包括导电金属和树脂的树脂基电极。
另外，外电极131和132可具有在主体110上依次形成烧制电极和树脂基电极的形状。另外，外电极131和132通过将包括导电金属的片材转印到主体110上来形成，或者可通过将包括导电金属的片材转印到烧制电极上来形成。
可使用具有优异的导电性的材料作为包括在外电极131和132中的导电金属，但没有特别限制。例如，导电金属可以为Cu、Ni、Pd、Ag、Sn、Cr以及它们的合金中的至少一种。具体地，外电极131和132可包括Ni和Ni合金中的至少一种，因此，可进一步改善与包括Ni的内电极121和122的连接性。
绝缘层151可设置在第二表面2上并延伸到第一连接部131a和第二连接部132a上。
第一连接部131a和第二连接部132a是连接到内电极121和122的部分，因此可以是在实际使用期间水分渗透的路径或在镀覆工艺中镀液渗透的路径。因此，在本公开的实施例中，由于绝缘层151设置在连接部131a和132a上，因此可防止外部水分或镀液的渗透。
绝缘层151可设置为接触第一镀层141和第二镀层142。在这种情况下，绝缘层151可形成为部分地覆盖第一镀层141的端部和第二镀层142的端部同时与其接触的形式，或者第一镀层141和第二镀层142可形成为部分地覆盖绝缘层151的端部同时与其接触的形式。
绝缘层151可设置在第一连接部131a和第二连接部132a上，并且可设置为覆盖第二表面2以及第三带部131c和第四带部132c。在这种情况下，绝缘层151可设置为覆盖第二表面2上的其中未设置第三带部131c和第四带部132c的区域，并且覆盖第三带部131c和第四带部132c。因此，绝缘层151覆盖第三带部131c的端部和第四带部132c的端部与主体110接触的区域，以阻挡水分渗透路径，从而提高防潮可靠性。
当外电极131和132未设置在第二表面2上时，绝缘层151可设置为覆盖整个第二表面2。
此外，绝缘层151可设置为覆盖第一侧带部的一部分、第二侧带部的一部分、第五表面5的一部分和第六表面6的一部分。在这种情况下，第五表面5和第六表面6的未被绝缘层151覆盖的部分可暴露在外部。
另外，绝缘层151可设置为覆盖整个第一侧带部、整个第二侧带部、整个第五表面5和整个第六表面6，并且在这种情况下，由于第五表面5和第六表面6不暴露在外部，因此可提高防潮可靠性，并且连接部131a和132a也不直接暴露在外部，使得可提高多层电子组件1000的可靠性。具体地，绝缘层151可覆盖第一侧带部和第二侧带部两者，并且覆盖第五表面5和第六表面6的除了形成第一侧带部和第二侧带部的区域之外的所有区域。
绝缘层151可用于防止镀层141和142形成在外电极131和132的其上设置有绝缘层151的部分上，并且可通过改善密封特性而起到显著减少水分或镀液从外部渗透的作用。
绝缘层151可包括玻璃，并且绝缘层151中的设置在第二表面2上的区域可具有沿第一方向凸出的形状。此外，在绝缘层151中的设置在第二表面2上的区域中，在第二方向上的中央的在第一方向上的尺寸可大于在第二方向上的端部的在第一方向上的尺寸。此外，在绝缘层151中的设置在第二表面2上的区域中，在第三方向上的中央的在第一方向上的尺寸可大于在第三方向上的端部的在第一方向上的尺寸。
在绝缘层151包括玻璃的情况下，由于玻璃基材料的性质在烧结工艺中需要热量，因此可能在主体中产生应力从而产生裂纹，因此防潮可靠性可能劣化。另外，裂纹很可能出现在主体的与绝缘层151接触的面积相对较大的第二表面上，并且裂纹很可能出现在第二表面中的在第二方向上的中央。
根据本公开的实施例，绝缘层151中的设置在第二表面2上的区域具有沿第一方向凸出的形状，以增加绝缘层151的在与主体110接触的区域中的厚度，从而防止水分渗透并提高防潮可靠性。另外，通过减小绝缘层151的设置在第二表面2的在第二方向上的端部上的部分的厚度(其具有相对低的出现裂纹的可能性)，多层电子组件的体积减小，提高防潮可靠性并防止每单位体积的电容减小。
在实施例中，第一内电极121连接到第三表面3并且设置为与第四表面4间隔开，并且第二内电极122连接到第四表面4并且设置为与第三表面3间隔开。当第三表面3与第二内电极122间隔开的区域在第二方向上的平均尺寸为G1，第四表面4与第一内电极121间隔开的区域在第二方向上的平均尺寸为G2，从第二表面2上的与第三表面3的延长线E3间隔开G1的点到绝缘层151的外表面的在第一方向上的平均尺寸为L1a时，并且当从第二表面2上的与第四表面4的延长线E4间隔开G2的点到绝缘层151的外表面的在第一方向上的平均尺寸为L2a，并且从第二表面2在第二方向上的中心到绝缘层151的外表面的在第一方向上的平均尺寸为Lc时，可满足0.4≤L1a/Lc≤0.8和0.4≤L2a/Lc≤0.8。
通过满足0.4≤L1a/Lc≤0.8和0.4≤L2a/Lc≤0.8，可防止每单位体积的电容减小，同时提高防潮可靠性。
如果L1a/Lc和L2a/Lc大于0.8，则根据凸形形状提高可靠性并防止每单位体积的电容减小的效果可能不足。如果L1a/Lc和L2a/Lc小于0.4，则绝缘层151的在第二方向上的中央的厚度可能变得太厚，使得每单位体积的电容可能减小。
在实施例中，当从第三表面3的延长线E3到第三带部131c的端部B3e的在第二方向上的平均尺寸为B3，并且从第四表面4的延长线E4到第四带部132c的端部B4e的在第二方向上的平均尺寸为B4时，可满足B3≥G1和B4≥G2。
在这种情况下，当从第三带部131c的端部B3e到绝缘层151的外表面的在第一方向上的平均尺寸为L1b，并且从第四带部132c的端部B4e到绝缘层151的外表面的在第一方向上的平均尺寸为L2b时，可满足1.1×L1a≤L1b≤0.9×Lc和1.1×L2a≤L2b≤0.9×Lc。第三带部131c的端部B3e和第四带部132c的端部B4e可以是水分的主要渗透路径。因此，当满足1.1×L1a≤L1b≤0.9×Lc和1.1×L2a≤L2b≤0.9×Lc时，绝缘层151的在第三带部131c的端部B3e和第四带部132c的端部B4e上的厚度变厚，以确保水分难以渗透的结构，从而进一步提高防潮可靠性。
L1a、L2a、L1b、L2b和Lc的相应的具体数值范围不需要特别限制。例如，L1a和L2a可以为20μm到30μm，L1b和L2b可以为24μm到36μm，并且Lc可以为28μm到40μm。
在主体110的从第三方向上的中央沿第一方向和第二方向切割的截面中，通过对相对于位于第一方向上的中央部分中的五个第二内电极122测量的与第三表面3间隔开的区域在第二方向上的尺寸求平均值而获得的值可被称为G1，并且通过对相对于位于第一方向上的中央部分中的五个第一内电极121测量的与第四表面4间隔开的区域在第二方向上的尺寸求平均值而获得的值可被称为G2。
此外，从主体110的在第三方向上的相等间隔的五个点处沿第一方向和第二方向切割的截面(L-T截面)获得G1和G2，并且获得的G1和G2的各自的平均值是更一般化的G1和G2。
对于L1a、L2a、L1b、L2b和Lc，在通过在主体110的在第三方向上的4/10点、5/10点和6/10点处沿第一方向和第二方向切割多层电子组件1000而提供的三个截面中获得L1a、L2a、L1b、L2b和Lc，然后，获得的L1a、L2a、L1b、L2b和Lc的各自的平均值可被定义为L1a、L2a、L1b、L2b和Lc。
将绝缘层151中的设置在第二表面2上的区域控制为具有凸形形状的方法不需要特别限制。例如，在主体110上形成外电极131和132之后，将主体110的第二表面2浸入含有玻璃的膏中然后进行热处理，从而形成设置在第二表面2上的区域具有凸形形状的绝缘层151。
在实施例中，包括在绝缘层151中的玻璃是对镀液具有优异耐受性的玻璃，并且可以为Si的摩尔百分比大于等于20mol％且小于等于65mol％的玻璃。
在实施例中，绝缘层151设置为与第一外电极131和第二外电极132直接接触，并且第一外电极131和第二外电极132可包括导电金属和玻璃。由于第一外电极131和第二外电极132包括玻璃，因此可改善与绝缘层151的结合强度，并且由于镀层141和142可不设置在第一外电极131和第二外电极132的外表面中的设置有绝缘层151的区域中，因此可有效地防止镀液对外电极的侵蚀。
在这种情况下，第一镀层141可设置为覆盖绝缘层151的设置在第一外电极131上的端部，并且第二镀层142可设置为覆盖绝缘层151的设置在第二外电极132上的端部。通过在外电极131和132上形成镀层141和142之前首先形成绝缘层151，可更可靠地抑制在形成镀层的工艺中镀液的渗透。由于在形成镀层之前形成绝缘层，所以镀层141和142可具有覆盖绝缘层151的端部的形状。
第一镀层141和第二镀层142可分别设置在第一带部131b和第二带部132b上。镀层141和142可用于改善安装特性，并且由于镀层141和142设置在带部131b和132b上，因此可显著减小安装空间，并且可通过显著减少镀液渗透到内电极中来提高可靠性。第一镀层141的一端和第二镀层142的一端可接触第一表面1，并且第一镀层141的另一端和第二镀层142的另一端可接触绝缘层151。
镀层141和142的类型没有特别限制，并且可以为包括Cu、Ni、Sn、Ag、Au、Pd以及它们的合金中的至少一种的镀层，并且镀层可形成为多个层。
对于镀层141、142的更具体的示例，镀层141和142可以为Ni镀层或Sn镀层，或者Ni镀层和Sn镀层可顺序地形成在第一带部131b和第二带部132b上。
在实施例中，第一镀层141和第二镀层142可延伸为分别部分地覆盖第一连接部131a和第二连接部132a。在第一内电极121和第二内电极122中，当从第一表面1到最靠近第一表面1设置的内电极的在第一方向上的平均尺寸被称为H1并且从第一表面1的延长线E1到第一镀层141的设置在第一连接部131a上的端部和第二镀层142的设置在第二连接部132a上的端部的在第一方向上的平均尺寸被称为H2时，可满足H1>H2(或H1≥H2)。因此，可抑制在镀覆工艺期间镀液渗透到内电极中，从而提高可靠性。
H1和H2可以为通过以下方式获得的值：对在通过在主体110的第三方向上的在其间具有相等间隔的五个点处沿第一方向和第二方向切割多层电子组件1000而获得的截面(L-T截面)测量的值求平均值。H1可以为在每个截面中在最靠近第一表面1设置的内电极连接到外电极的点处测量的值的平均值，H2可以为基于镀层的与外电极接触的端部测量的值的平均值，并且在测量H1和H2时，用作参考的第一表面1的延长线E1可相同。
在实施例中，第一镀层141可设置为覆盖绝缘层151的设置在第一外电极131上的端部，并且第二镀层142可设置为覆盖绝缘层151的设置在第二外电极132上的端部。因此，可通过加强绝缘层151与镀层141和142之间的结合力来提高多层电子组件1000的可靠性。
在实施例中，绝缘层151可设置为覆盖第一镀层141的设置在第一外电极131上的端部，并且绝缘层151可设置为覆盖第二镀层142的设置在第二外电极132上的端部。因此，可通过加强绝缘层151与镀层141和142之间的结合力来提高多层电子组件1000的可靠性。
在实施例中，当主体110的在第二方向上的平均尺寸为L，从第三表面3的延长线E3到第一带部131b的端部的在第二方向上的平均尺寸为B1，并且从第四表面4的延长线E4到第二带部132b的端部的在第二方向上的平均尺寸为B2时，可满足0.2≤B1/L≤0.4和0.2≤B2/L≤0.4。在本文中，在第二方向上的平均尺寸可指平均长度。
如果B1/L和B2/L小于0.2，则可能难以确保足够的固定强度。另外，如果B1/L和/或B2/L大于0.4，则存在在高电压电流下可能在第一带部131b和第二带部132b之间产生漏电流的风险，并且存在第一带部131b和第二带部132b可能由于在镀覆工艺期间的镀覆扩散而彼此电连接的担忧。
B1、B2和L可以为在主体110的在第三方向上的在其间具有相等间隔的五个点处沿第一方向和第二方向切割的多层电子组件1000的截面(L-T截面)中测量的值的平均值。
参照图5(图5示出了其上安装有多层电子组件1000的安装板1100)，多层电子组件1000的镀层141和142可通过焊料191和192结合到设置在基板180上的电极焊盘181和182。
另外，当内电极121和122沿第一方向堆叠时，多层电子组件1000可水平地安装在基板180上，使得内电极121和122平行于安装表面。然而，本公开不限于水平安装的情况，并且当内电极121和122沿第三方向堆叠时，多层电子组件可竖直地安装在基板上，使得内电极121和122垂直于安装表面。
多层电子组件1000的尺寸不需要特别限制。
然而，为了同时实现小型化和高电容，由于介电层和内电极的厚度应减薄以增加层数，因此在尺寸为1005(长×宽，1.0mm×0.5mm)或更小的多层电子组件1000中，根据本公开的实施例的提高可靠性和每单位体积电容的效果可能变得更显著。
因此，考虑到制造误差和外电极尺寸，当多层电子组件1000的长度小于等于1.1mm并且宽度小于等于0.55mm时，根据本公开的可靠性改善效果可能更显著。在这种情况下，多层电子组件1000的长度表示多层电子组件1000在第二方向上的最大尺寸，并且多层电子组件1000的宽度可表示多层电子组件1000在第三方向上的最大尺寸。
图6示意性地示出了根据实施例的多层电子组件1001，并且图7是沿着图6的线II-II'截取的截面图。
参照图6和图7，在根据实施例的多层电子组件1001中，第一镀层141-1和第二镀层142-1可设置在第一表面1的延长线E1之下。因此，在安装期间可显著减小焊料的高度，并且可显著减小安装空间。
另外，绝缘层151-1可延伸到第一表面的延长线E1之下，并且可设置为接触第一镀层141-1和第二镀层142-1。
图8是根据实施例的多层电子组件1002的示意性立体图，并且图9是沿着图8的线III-III'截取的截面图。
参照图8和图9，根据实施例的多层电子组件1002还可包括设置在第一表面1上并且设置在第一带部131b和第二带部132b之间的附加绝缘层161。因此，可防止在高电压电流下可能出现在第一带部131b和第二带部132b之间的漏电流。在第一镀层141-1覆盖第一带部131b的端部并且第二镀层142-1覆盖第二带部132b的端部的情况下，附加绝缘层161可设置在第一镀层141-1和第二镀层142-1之间。
附加绝缘层161的类型不需要特别限制。例如，附加绝缘层161可像绝缘层151一样包括玻璃。然而，不需要将附加绝缘层161和绝缘层151限制为相同的材料，并且附加绝缘层161和绝缘层151可利用不同的材料形成。例如，可包括选自环氧树脂、丙烯酸树脂、乙基纤维素等中的一种或更多种聚合物树脂。另外，除了聚合物树脂之外，附加绝缘层161可包括选自TiO2、BaTiO3、Al2O3、SiO2、BaO等中的至少一种作为添加剂。因此，可改善与主体或外电极的结合力。
图10是根据实施例的多层电子组件1003的示意性立体图，并且图11是沿着图10的线IV-IV'截取的截面图。
参照图10和图11，在根据实施例的多层电子组件1003中，当H1是从第一表面1到第一内电极121和第二内电极122中的最靠近第一表面1设置的内电极的在第一方向上的平均尺寸时，并且当从第一表面1的延长线E1到镀层141-3和142-3的设置在第一连接部131a和第二连接部132a上的端部的在第一方向上的平均尺寸是H2时，可满足H1<H2。因此，通过在安装期间增大与焊料接触的面积，可改善固定强度。
具体地，当主体110在第一方向上的平均尺寸为T时，可满足H2<T/2。例如，可满足H1<H2<T/2。如果H2大于等于T/2，则存在通过绝缘层提高防潮可靠性的效果劣化的可能性。
H1、H2和T可以为通过如下方式获得的值：对在通过在主体110的第三方向上在其间具有相等间隔的五个点处沿第一方向和第二方向切割多层电子组件1000而获得的截面(L-T截面)中测量的值求平均值。H1可以为在每个截面中在最靠近第一表面1设置的内电极连接到外电极的点处测量的值的平均值，H2可以为在每个截面中基于镀层的与外电极接触的端部测量的值的平均值，并且在测量H1和H2时，用作参考的第一表面1的延长线E1可相同。另外，T可以为在每个截面中测量主体110在第一方向上的最大尺寸之后的平均值。
绝缘层151-3可设置为接触镀层141-3和142-3的端部。
图12是根据实施例的多层电子组件1004的示意性立体图，并且图13是沿着图12的线V-V'截取的截面图。
参照图12和图13，在根据实施例的多层电子组件1004中，第一带部131b-4的平均长度B1可比第三带部131c-4的平均长度B3长，并且第二带部132b-4的平均长度B2可比第四带部132c-4的平均长度B4长。因此，通过在安装期间增大与焊料接触的面积，可改善固定强度。
更具体地，当从第三表面3的延长线E3到第一带部131b-4的端部的在第二方向上的平均尺寸为B1，从第四表面4的延长线E4到第二带部132b-4的端部的在第二方向上的平均尺寸为B2，从第三表面3的延长线E3到第三带部131c-4的端部的在第二方向上的平均尺寸为B3，并且从第四表面4的延长线E4到第四带部132c-4的端部的在第二方向上的平均尺寸为B4时，可满足B3<B1和B4<B2。
在这种情况下，当主体110在第二方向上的平均尺寸为L时，可满足0.2≤B1/L≤0.4和0.2≤B2/L≤0.4。
B1、B2、B3、B4和L可以为通过对主体110的在第三方向上的在其间具有相等间隔的五个点处沿第一方向和第二方向上切割的多层电子组件1000的截面(L-T截面)中测量的值求平均值而获得的值。
另外，第一外电极131-4可包括从第一连接部131a-4延伸到第五表面5的一部分和第六表面6的一部分上的第一侧带部，并且第二外电极132-4可包括从第二连接部132a-4延伸到第五表面5的一部分和第六表面6的一部分上的第二侧带部。在这种情况下，第一侧带部和第二侧带部在第二方向上的尺寸可随着接近第一表面1而逐渐增大。例如，第一侧带部和第二侧带部可以以逐渐变窄的形状(tapered shape)或梯形形状设置。
此外，当从第三表面3的延长线E3到第三带部131c-4的端部的在第二方向上的平均尺寸为B3，从第四表面4的延长线E4到第四带部132c-4的端部的在第二方向上的平均尺寸为B4，第三表面3和第二内电极122间隔开的区域的在第二方向上的平均尺寸为G1，并且第四表面4和第一内电极121间隔开的区域在第二方向上的平均尺寸为G2时，可满足B3≤G1和B4≤G2。因此，可通过显著减小由外电极占据的体积来增加多层电子组件1004的每单位体积的电容。
在通过从主体110的在第三方向上的中央沿第一方向和第二方向切割多层电子组件1000而获得的截面中，通过对针对位于第一方向上的中央部分中的五个第二内电极122测量的与第三表面3间隔开的区域在第二方向上的尺寸求平均值而获得的值可被定义为G1，并且通过对相对于位于第一方向上的中央部分中的五个任意第一内电极121测量的与第四表面4间隔开的区域在第二方向上的尺寸求平均值而获得的值可被定义为G2。
此外，可在主体110的在第三方向上的在其间具有相等间隔的五个点处沿第一方向和第二方向切割的多层电子组件1000的截面(L-T截面)上获得G1和G2，然后可对获得的G1和G2求平均值以使其更一般化。
然而，不旨在将本公开限制于B3≤G1和B4≤G2，并且即使当满足B3≥G1和B4≥G2时，这也可作为本公开的实施例而被包括在本公开中。因此，在实施例中，当从第三表面3的延长线E3到第三带部131c-4的端部的在第二方向上的平均尺寸为B3，从第四表面4的延长线E4到第四带部132c-4的端部的在第二方向上的平均尺寸为B4，第三表面3和第二内电极122间隔开的区域的在第二方向上的平均尺寸为G1，并且第四表面4和第一内电极121间隔开的区域的在第二方向上的平均尺寸为G2时，可满足B3≥G1和B4≥G2。
在实施例中，当从第三表面3的延长线E3到第一带部131b-4的端部的在第二方向上的平均尺寸为B1，并且从第四表面4的延长线E4到第二带部132b-4的端部的在第二方向上的平均尺寸为B2时，可满足B1≥G1和B2≥G2。因此，可改善多层电子组件1004与基板180的结合强度。
此外，绝缘层151-4以及第一镀层141-4和第二镀层142-4可具有与上面描述的多层电子组件1000至1003的绝缘层以及第一镀层和第二镀层相同或相似的结构，因此这里将不再重复描述。
图14是根据实施例的多层电子组件1005的示意性立体图，并且图15是沿着图14的线VI-VI'截取的截面图。
参照图14和图15，根据实施例的多层电子组件1005的第一外电极131-5和第二外电极132-5未设置在第二表面2上，并且可设置在第三表面3、第四表面4和第一表面1上以具有L形。例如，第一外电极131-5和第二外电极132-5可设置在第二表面2的延长线E2之下。
第一外电极131-5可包括：第一连接部131a-5，设置在第三表面3上；以及第一带部131b-5，从第一连接部131a-5延伸到第一表面1的一部分上。第二外电极132-5可包括：第二连接部132a-5，设置在第四表面4上；以及第二带部132b-5，从第二连接部132a-5延伸到第一表面1的一部分上。由于外电极131-5和132-5未设置在第二表面2上，因此绝缘层151-5可设置为覆盖整个第二表面2。因此，由外电极131-5和132-5占据的体积可显著减小。可进一步提高多层电子组件1005的每单位体积的电容。第一连接部131a-5和第二连接部132a-5可与第二表面2间隔开。
另外，绝缘层151-5设置为覆盖第五表面5的一部分和第六表面6的一部分，以进一步提高可靠性。在这种情况下，第五表面5和第六表面6的未被绝缘层151-5覆盖的部分可暴露在外部。
此外，绝缘层151-5可设置为覆盖整个第五表面5和整个第六表面6，并且在这种情况下，由于第五表面5和第六表面6没有暴露在外部，因此可进一步提高防潮可靠性。第一连接部131a-5和第二连接部132a-5可与第五表面5和第六表面6间隔开。
第一镀层141-5可设置在第一带部131b-5上，第二镀层142-5可设置在第二带部132b-5上，并且第一镀层141-5和第二镀层142-5可设置为延伸到第一连接部131a-5的一部分和第二连接部132a-5的一部分上。
在这种情况下，外电极131-5和132-5甚至可不设置在第五表面5和第六表面6上。例如，外电极131-5和132-5可仅设置在第三表面3、第四表面4和第一表面1上。
当从第一表面1到第一内电极121和第二内电极122中的最靠近第一表面1设置的内电极的在第一方向上的平均尺寸为H1，并且从第一表面1的延长线E1到镀层141-5和142-5的设置在第一连接部131a-5和第二连接部132a-5上的端部的在第一方向上的平均尺寸为H2时，可满足H1<H2。因此，可通过在安装期间增大与焊料接触的面积来提高固定强度，并且通过增加外电极131-5和132-5与镀层141-5和142-5之间的接触面积，可抑制等效串联电阻(ESR)的增加。
具体地，当主体110在第一方向上的平均尺寸为T时，可满足H2<T/2。例如，可满足H1<H2<T/2。如果H2大于等于T/2，则存在通过绝缘层提高防潮可靠性的效果劣化的可能性。
可选地，可满足H1≥H2，以抑制在镀覆工艺期间镀液渗透到内电极中，从而提高可靠性。
此外，第一镀层141-5和第二镀层142-5可设置为分别覆盖绝缘层151-1的位于第三表面3和第四表面4上的部分。例如，镀层141-5和142-5可设置为覆盖绝缘层151-5的位于第三表面3和第四表面4上(具体地，位于外电极131-5和132-5上)的端部。因此，可加强绝缘层151-5与镀层141-5和142-5之间的结合力，并且可提高多层电子组件1005的可靠性。
此外，绝缘层151-5可设置为覆盖第一镀层141-5的位于第三表面3上的部分和第二镀层142-5的位于第四表面4上的部分。例如，绝缘层151-5可设置为覆盖镀层141-5和142-5的位于第三表面3和第四表面4上(具体地，位于外电极131-5和132-5上)的端部。因此，可通过加强绝缘层151-5与镀层141-5和142-5之间的结合力来提高多层电子组件1005的可靠性。
图16示出了图14的修改示例。参照图16，示出了根据实施例的多层电子组件1005的修改示例的多层电子组件1006。第一附加电极层134可设置在第一连接部131a-6和第三表面3之间，并且第二附加电极层135可设置在第二连接部132a-6和第四表面4之间。第一附加电极层134可设置在不偏离第三表面3的范围内，并且第二附加电极层135可设置在不偏离第四表面4的范围内。第一附加电极层134和第二附加电极层135可改善内电极121和122与外电极131-6和132-6之间的电连接性，并且第一附加电极层134和第二附加电极层135与外电极131-6和132-6具有优异的结合强度，从而用于进一步改善外电极131-6和132-6的机械结合力。
第一外电极131-6和第二外电极132-6可具有L形，其中第一外电极131-6和第二外电极132-6未设置在第二表面2上。
第一外电极131-6可包括：第一连接部131a-6，设置在第一附加电极层134上；以及第一带部131b-6，从第一连接部131a-6延伸到第一表面1的一部分上。第二外电极132-6可包括：第二连接部132a-6，设置在第二附加电极层135上；以及第二带部132b-6，从第二连接部132a-6延伸到第一表面1的一部分上。
另外，第一附加电极层134和第二附加电极层135可利用任何材料(诸如金属)形成，只要它们具有导电性即可，并且可考虑电特性和结构稳定性来确定具体的材料。另外，第一附加电极层134和第二附加电极层135可以是包括导电金属和玻璃的烧制电极，或者可以是包括导电金属和树脂的树脂基电极。另外，可通过将包括导电金属的片材转印到主体110上来形成第一附加电极层134和第二附加电极层135。
具有优异导电性的材料可用作包括在第一附加电极层134和第二附加电极层135中的导电金属，但没有特别限制。例如，导电金属可以为Cu、Ni、Pd、Ag、Sn、Cr以及它们的合金中的至少一种。具体地，第一附加电极层134和第二附加电极层135可包括Ni和Ni合金中的至少一种，因此，可进一步改善与包括Ni的内电极121和122的连接性。
图17是根据实施例的多层电子组件1007的示意性立体图，并且图18是沿着图17的线VII-VII'截取的截面图。
参照图17和图18，根据实施例的多层电子组件1007的第一镀层141-6和第二镀层142-6的平均厚度t1可小于绝缘层151-6的设置在第一连接部131a-5和第二连接部132a-5上的部分的平均厚度t2。
绝缘层用于防止外部水分的渗透或镀液的渗透，并且与镀层的不良连接性可能导致镀层的分层。当镀层分层时，与基板180的粘合强度可能降低。在这种情况下，镀层的分层可表示镀层与外电极131-5和132-5部分分离或物理分离。因为镀层和绝缘层之间的连接相对较弱，所以绝缘层和镀层之间的间隙将变宽或外来物质将渗透的可能性很高。分层的可能性可由于外部冲击等而增大。
根据实施例，镀层141-6和142-6的平均厚度t1小于绝缘层151-6中的设置在连接部131a-5和132a-5上的区域的平均厚度t2，使得镀层141-6和142-6与绝缘层151-6之间的接触面积可能减小。因此，抑制了分层的发生，并且可提高多层电子组件1007与基板180的结合强度。
第一镀层141-6和第二镀层142-6的平均厚度t1可以为通过如下方式获得的值：对在第一连接部131a-5和第二连接部132a-5上的五个等间隔点或第一带部131b-5和第二带部132b-5上的五个等间隔点处测量的厚度求平均值，并且绝缘层151-6中的设置在连接部131a-5和132a-5上的区域的平均厚度t2可以为通过对在第一连接部131a-5和第二连接部132a-5上的等间隔的五个点处测量的厚度求平均值而获得的值。
图19是根据实施例的多层电子组件2000的示意性立体图。图20是沿着图19的线VIII-VIII'截取的截面图。
在下文中，将参照图19和图20详细描述根据实施例的多层电子组件2000。然而，可省略与上述内容重复的内容，以避免重复描述。
根据实施例的多层电子组件2000可包括：主体110，包括介电层111、第一内电极121和第二内电极122，第一内电极121和第二内电极122交替地设置且介电层111介于第一内电极121和第二内电极122之间，并且主体110具有在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4、以及连接到第一表面1至第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6；第一外电极231，包括第一连接电极231a和第一带电极231b，第一连接电极231a设置在第三表面3上，并且第一带电极231b设置在第一表面1上并连接到第一连接电极231a；第二外电极232，包括第二连接电极232a和第二带电极232b，第二连接电极232a设置在第四表面4上，并且第二带电极232b设置在第一表面1上并连接到第二连接电极232a；绝缘层251，设置在第二表面2上并延伸到第一连接电极231a和第二连接电极232a上；第一镀层241，设置在第一带电极231b上；以及第二镀层242，设置在第二带电极232b上。绝缘层251可包括玻璃，并且在绝缘层251中的设置在第二表面2上的区域可具有沿第一方向凸出的形状。
第一连接电极231a可设置在第三表面3上并连接到第一内电极121，并且第二连接电极232a可设置在第四表面4上以连接到第二内电极122。
在现有技术中，当形成外电极时，主要使用将主体的内电极的暴露表面浸入含有导电金属的膏中的方法。然而，在通过浸渍法形成外电极的情况下，外电极的在主体的厚度方向上的中央部分中的厚度可能太厚。此外，由于内电极暴露于主体的第三表面和第四表面，因此为了抑制水分和镀液通过外电极的渗透，设置在第三表面和第四表面上的外电极的厚度形成为一定水平或更大水平。
然而，在本公开中，由于绝缘层251设置在连接电极231a和232a上，因此即使当内电极121和122暴露于其的第三表面3和第四表面4上的连接电极231a和232a的厚度相对减小时，也可确保足够的可靠性。
第一连接电极231a和第二连接电极232a可分别具有与第三表面3和第四表面4对应的形状，并且第一连接电极231a和第二连接电极232a的面向主体110的表面可分别具有与主体110的第三表面3和第四表面4的面积相同的面积。第一连接电极231a和第二连接电极232a可分别设置在不偏离第三表面3和第四表面4的范围内。连接电极231a和232a可设置为不延伸到主体110的第一表面1、第二表面2、第五表面5和第六表面6上。具体地，在实施例中，第一连接电极231a和第二连接电极232a可设置为与第五表面5和第六表面6间隔开。因此，在确保内电极121和122与外电极231和232之间的足够的连接性的同时，由外电极231和232所占据的体积显著减小。可增加多层电子组件2000的每单位体积的电容。
就这一点而言，第一连接电极231a和第二连接电极232a可设置为与第二表面2间隔开。例如，由于外电极231和232未设置在第二表面2上，因此通过进一步显著减小由外电极231和232所占据的体积，可进一步增加多层电子组件2000的每单位体积的电容。
然而，连接电极231a和232a可延伸到主体110的边缘上并且包括设置在边缘上的边缘部。例如，在实施例中，第一连接电极231a包括设置为延伸到1-3边缘和2-3边缘上的边缘部，并且第二连接电极232a可包括延伸到1-4边缘和2-4边缘上的边缘部。
另外，连接电极231a和232a可具有比通过现有技术的浸渍法形成的外电极更均匀且更薄的厚度。
形成连接电极231a和232a的方法不需要特别限制，并且例如，连接电极231a和232a可通过将包括导电金属和诸如粘合剂的有机材料的片材转印到第三表面3和第四表面4来形成，但是本公开不限于此。例如，连接电极231a和232a可通过用导电金属镀覆第三表面3和第四表面4来形成。例如，连接电极231a和232a可以为通过烧制导电金属形成的烧制层(即，可包括导电金属和玻璃的烧制电极)，或者可以为镀层。
连接电极231a和232a的厚度没有特别限制，但是可以为例如2μm至7μm。在这种情况下，连接电极231a和232a的厚度可指示最大厚度，并且可指示连接电极231a和232a在第二方向上的尺寸。
在实施例中，第一连接电极231a和第二连接电极232a可包括与内电极121和122中包括的金属和玻璃相同的金属和玻璃。由于第一连接电极231a和第二连接电极232a包括与内电极121和122中包括的金属相同的金属，因此可更好地改善与内电极121和122的电连接性，并且由于第一连接电极231a和第二连接电极232a包括玻璃，因此可改善与主体110和/或绝缘层251的结合力。在这种情况下，与包括在内电极121和122中的金属相同的金属可以为Ni(在这种情况下，第一连接电极231a和第二连接电极232a可包括Ni和Ni合金中的至少一种)。
绝缘层251可设置在第一连接电极231a和第二连接电极232a上，并且用于防止镀层形成在第一连接电极231a和第二连接电极232a的其上形成有绝缘层251的部分上。另外，绝缘层251可用于通过改善密封特性来显著减少水分或镀液从外部的渗透。
绝缘层251可包括玻璃，并且绝缘层251中的设置在第二表面2上的区域可具有沿第一方向凸出的形状。因此，可防止每单位体积的电容减小，同时提高防潮可靠性。
第一带电极231b和第二带电极232b可设置在主体110的第一表面1上。第一带电极231b和第二带电极232b分别与第一连接电极231a和第二连接电极232a接触，以分别电连接到第一内电极121和第二内电极122。
通过现有技术的浸渍法形成的外电极厚厚地形成在第三表面和第四表面上，并且部分地延伸到第一表面、第二表面、第五表面和第六表面上，从而引起难以确保高的有效体积比的问题。
然而，根据本公开的实施例，第一连接电极231a和第二连接电极232a设置在主体110的使内电极121和122暴露至其的表面上，并且第一带电极231b和第二带电极232b设置在主体110的将要安装在基板上的表面上，从而确保相对高的有效体积比。
另外，当内电极121和122沿第一方向堆叠时，多层电子组件2000可水平地安装在基板上，使得内电极121和122平行于安装表面。然而，本公开不限于水平安装的情况，并且当内电极121和122沿第三方向堆叠时，多层电子组件可竖直地安装在基板上，使得内电极121和122垂直于安装表面。
第一带电极231b和第二带电极232b可利用任何材料(诸如金属)形成，只要它们具有导电性即可，并且可考虑电特性、结构稳定性等来确定具体材料。例如，第一带电极231b和第二带电极232b可以为包括导电金属和玻璃的烧制电极，并且可使用将包含导电金属和玻璃的膏涂敷到主体110的第一表面1的方法来形成，但是本公开不限于此。例如，第一带电极231b和第二带电极232b可以为其中导电金属镀覆在主体110的第一表面1上的镀层。
作为包括在第一带电极231b和第二带电极232b中的导电金属，可使用具有优异导电性的材料，并且没有特别限制。例如，导电金属可以为镍(Ni)、铜(Cu)以及它们的合金中的至少一种，并且可包括与内电极121和122中包括的金属相同的金属(例如，Ni)。
另外，在实施例中，第一外电极231还包括设置在第二表面2上并连接到第一连接电极231a的第三带电极(未示出)，并且第二外电极232还可包括设置在第二表面2上并连接到第二连接电极232a的第四带电极(未示出)。
在实施例中，当从第三表面3的延长线E3到第一带电极231b的端部的在第二方向上的距离为B1，从第四表面4的延长线E4到第二带电极232b的端部的在第二方向上的距离为B2，从第三表面3的延长线E3到第三带电极(未示出)的端部的在第二方向上的距离为B3，从第四表面4的延长线E4到第四带电极(未示出)的端部的在第二方向上的距离为B4，第三表面3和第二内电极122间隔开的区域的在第二方向上的平均尺寸为G1，并且第四表面4和第一内电极121间隔开的区域的在第二方向上的平均尺寸为G2时，可满足B1≥G1、B3≤G1、B2≥G2和B4≤G2。因此，由外电极231和232占据的体积显著减小，以增加多层电子组件2000的每单位体积的电容，并且同时，可增加在安装时与焊料接触的面积，从而改善结合强度。
然而，不旨在将本公开限制于B1≥G1、B3≤G1、B2≥G2和B4≤G2，并且满足B1≥G1、B3≥G1、B2≥G2和B4≥G2的情况也可包括在本公开的实施例中。因此，在实施例中，当从第三表面3的延长线E3到第一带电极231b的端部的距离为B1，从第四表面4的延长线E4到第二带电极232b的端部的距离为B2，从第三表面3的延长线E3到第三带电极(未示出)的端部的距离为B3，从第四表面4的延长线E4到第四带电极(未示出)的端部的距离为B4，第三表面3和第二内电极122间隔开的区域的在第二方向上的平均尺寸为G1，并且第四表面4和第一内电极121间隔开的区域的在第二方向上的平均尺寸为G2时，可满足B1≥G1、B3≥G1、B2≥G2和B4≥G2。因此，第一表面1和第二表面2中的任何一个可用作安装表面，因此可提高安装便利性。
第一镀层241和第二镀层242可分别设置在第一带电极231b和第二带电极232b上。第一镀层241和第二镀层242用于改善安装特性。第一镀层241和第二镀层242的类型没有特别限制，并且可以为包括Ni、Sn、Pd以及它们的合金中的至少一种的镀层，并且可由多个层形成。
对于第一镀层241和第二镀层242的更详细的示例，第一镀层241和第二镀层242可以为Ni镀层或Sn镀层，并且Ni镀层和Sn镀层可顺序地形成在第一带电极231b和第二带电极232b上。
在实施例中，第一镀层241和第二镀层242可延伸为分别部分地覆盖第一连接电极231a和第二连接电极232a。
当在从第一表面1到第一内电极121和第二内电极122中最靠近第一表面1设置的内电极的在第一方向上的平均尺寸为H1，并且从第一表面1的延长线E1到第一镀层241的设置在第一连接电极231a上的端部和第二镀层242的设置在第二连接电极232a上的端部的在第一方向上的平均尺寸为H2时，可满足H1>H2(或H1≥H2)。因此，可抑制在镀覆工艺期间镀液渗透到内电极中，从而提高可靠性。
在实施例中，绝缘层251设置为与第一连接电极231a和第二连接电极232a直接接触，并且第一连接电极231a和第二连接电极232a可包括导电金属和玻璃。因此，由于镀层241和242可不设置在第一连接电极231a和第二连接电极232a的外表面上的其中设置有绝缘层251的区域上，因此可有效地防止镀液对外电极的侵蚀。
在实施例中，第一镀层241设置为覆盖绝缘层251的设置在第一外电极231上的端部，并且第二镀层242可设置为覆盖绝缘层251的设置在第二外电极232上的端部。因此，可通过加强绝缘层251与镀层241和242之间的结合力来提高多层电子组件2000的可靠性。另外，通过在外电极231和232上形成镀层241和242之前首先形成绝缘层251，可更可靠地抑制在形成镀层的工艺中镀液的渗透。由于在形成镀层之前形成绝缘层，所以镀层241和242可具有覆盖绝缘层251的端部的形状。
在实施例中，绝缘层251可设置为覆盖第一镀层241的设置在第一外电极231上的端部，并且可设置为覆盖第二镀层242的设置在第二外电极232上的端部。因此，可通过加强绝缘层251与镀层241和242之间的结合力来提高多层电子组件2000的可靠性。
在实施例中，绝缘层251可设置为覆盖第五表面5和第六表面6的一部分。
图21是根据实施例的多层电子组件2001的示意性立体图。图22是沿着图21的线IX-IX'截取的截面图。
参照图21和图22，在根据实施例的多层电子组件2001中，第一镀层241-1和第二镀层242-1可设置在第一表面1的延长线E1之下。因此，在安装期间可显著减小焊料的高度，并且可显著减小安装空间。
可选地，绝缘层251-1可延伸到第一表面1的延长线E1之下并接触第一镀层241-1和第二镀层242-1。
在这种情况下，绝缘层251-1可设置为覆盖整个第五表面5和整个第六表面6。
图23示意性地示出了根据实施例的多层电子组件2002。图24是沿着图23的线X-X'截取的截面图。
参照图23和图24，根据实施例的多层电子组件2002还可包括附加绝缘层261，附加绝缘层261设置在第一表面1上并且设置在第一带电极231b和第二带电极232b之间。因此，可防止在高电压电流下可能发生在第一带电极231b和第二带电极232b之间的漏电流。
附加绝缘层261的类型不需要特别限制。例如，附加绝缘层261可像绝缘层251-1一样包括玻璃。然而，不需要将附加绝缘层261和绝缘层251-1限制为相同的材料，并且附加绝缘层261和绝缘层251-1可形成为具有不同的材料。例如，附加绝缘层261可包括选自环氧树脂、丙烯酸树脂、乙基纤维素等的至少一种聚合物树脂。
图25是根据实施例的多层电子组件2003的示意性立体图。图26是沿着图25的线XI-XI'截取的截面图。
参照图25和图26，根据实施例的多层电子组件2003包括绝缘层251-2，绝缘层251-2设置在第一连接电极231a和第二连接电极232a上。当H1是从第一表面1到第一内电极121和第二内电极122中最靠近第一表面1设置的内电极的在第一方向上的平均尺寸，并且从第一表面1的延长线E1到第一镀层241-2的设置在第一连接电极231a上的端部和第二镀层242-2的设置在第二连接电极232a上的端部的在第一方向上的平均尺寸为H2时，可满足H1<H2。因此，通过在安装期间增大与焊料接触的面积，可改善固定强度。
具体地，当主体110在第一方向上的平均尺寸为T时，可满足H2<T/2。例如，可满足H1<H2<T/2。如果H2大于等于T/2，则存在通过绝缘层提高防潮可靠性的效果劣化的可能性。
图27是根据实施例的多层电子组件2004的示意性立体图。图28是沿着图27的线XII-XII'截取的截面图。
参照图27和图28，根据实施例的多层电子组件2004的第一镀层241-3和第二镀层242-3的平均厚度t1'可小于绝缘层251-3中的设置在第一连接电极231a和第二连接电极232a上的区域的平均厚度t2'。
根据实施例，由于第一镀层241-3和第二镀层242-3的平均厚度t1'小于绝缘层251-3中的设置在连接电极231a和232a上的区域的平均厚度t2'，因此可减小镀层与绝缘层之间的接触面积。因此，抑制了分层的发生，并且可提高多层电子组件2004与基板180的结合强度。
第一镀层241-3和第二镀层242-3的平均厚度t1'可以为在第一连接电极231a和第二连接电极232a上的五个等间隔点处或第一带电极231b和第二带电极232b上的五个等间隔点处测量的厚度的平均值，并且绝缘层251-3中的设置在第一连接电极231a和第二连接电极232a上的区域的平均厚度t2'可以为在第一连接电极231a和第二连接电极232a上的五个相等间隔的点处测量的厚度的平均值。
图29是根据实施例的多层电子组件3000的示意性立体图。图30是沿着图29的线XIII-XIII'截取的截面图。图31是图30的区域K1的放大图。
参照图29至图31，根据实施例的多层电子组件3000包括：主体110，包括介电层111以及第一内电极121和第二内电极122，第一内电极121和第二内电极122交替地设置且介电层111介于第一内电极121和第二内电极122之间，并且主体110具有在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4、以及连接到第一表面1至第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6；第一外电极331，包括第一连接部331a、第一带部331b和第一边缘部331c，第一连接部331a设置在主体110的第三表面3上，第一带部331b从第一连接部331a延伸到第一表面1的一部分上，并且第一边缘部331c从第一连接部331a延伸到主体110的连接第二表面2和第三表面3的边缘上；第二外电极332，包括第二连接部332a、第二带部332b和第二边缘部332c，第二连接部332a设置在主体110的第四表面4上，第二带部332b从第二连接部332a延伸到第一表面1的一部分上，并且第二边缘部332c从第二连接部332a延伸到主体110的连接第二表面2和第四表面4的边缘上；绝缘层351，设置在第一连接部331a和第二连接部332a上并且设置为覆盖第二表面2以及第一边缘部331c和第二边缘部332c；第一镀层341，设置在第一带部331b上；以及第二镀层342，设置在第二带部332b上。绝缘层351可包括玻璃，并且绝缘层351中的设置在第二表面2上的区域可具有沿第一方向凸出的形状。
在实施例中，当从第三表面3的延长线E3到第一边缘部331c的端部的在第二方向上的平均尺寸为B3，从第四表面4的延长线E4到第二边缘部332c的端部的在第二方向上的平均尺寸为B4，第三表面3和第二内电极122间隔开的区域在第二方向上的平均尺寸为G1，并且第四表面4和第一内电极121间隔开的区域在第二方向上的平均尺寸为G2时，可满足B3≤G1和B4≤G2。因此，通过显著减小由外电极331和332所占据的体积，可增加多层电子组件3000的每单位体积的电容。
在这种情况下，当从第三表面3的延长线E3到第一带部331b的端部的在第二方向上的平均尺寸为B1，并且从第四表面4的延长线E4到第二带部332b的端部的在第二方向上的平均尺寸为B2时，可满足B1≥G1和B2≥G2。因此，通过在安装期间增加与焊料接触的面积，可改善固定强度。
根据实施例的多层电子组件3000可包括主体110，主体110包括介电层111以及第一内电极121和第二内电极122，第一内电极121和第二内电极122交替地设置且介电层111介于第一内电极121和第二内电极122之间，并且主体110具有在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4、以及连接到第一表面1至第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6。除了主体110的第一表面1或第二表面2的端部具有收缩形状(稍后将描述)之外，多层电子组件3000的主体110可具有与多层电子组件1000的主体110相同的构造。
外电极331和332可设置在主体110的第三表面3和第四表面4上。外电极331和332可包括第一外电极331和第二外电极332，第一外电极331和第二外电极332分别设置在主体110的第三表面3和第四表面4上并且分别连接到第一内电极121和第二内电极122。
第一外电极331包括第一连接部331a、第一带部331b和第一边缘部331c，第一连接部331a设置在第三表面3上，第一带部331b从第一连接部331a延伸到第一表面1的一部分上并且第一边缘部331c从第一连接部331a延伸到连接第二表面2和第三表面3的边缘上。第二外电极332包括第二连接部332a、第二带部332b和第二边缘部332c，第二连接部332a设置在第四表面4上，第二带部332b从第二连接部332a延伸到第一表面1的一部分上，并且第二边缘部332c从第二连接部332a延伸到连接第二表面2和第四表面4的边缘上。第一连接部331a可在第三表面3上连接到第一内电极121，并且第二连接部332a可在第四表面4上连接到第二内电极122。
在实施例中，第一连接部331a和第二连接部332a可设置为与第五表面5和第六表面6间隔开。因此，外电极331和332的区域可显著减小，并且多层电子组件3000可进一步小型化。
在层叠其边缘区域没有设置内电极121和122的多个介电层111以形成层叠体之后，由于内电极121和122的厚度而在层叠体中的内电极121和122的重叠区域与剩余区域之间出现台阶差，并且当从第一表面1或第二表面2观察时，将第一表面1与第三表面3至第六表面6连接的边缘和/或将第二表面2与第三表面3至第六表面6连接的边缘可具有朝向主体110的在第一方向上的中央收缩的形状。可选地，通过在主体的烧结工艺中的收缩行为，当从第一表面1或第二表面2观察时，将第一表面1与第三表面3、第四表面4、第五表面5和第六表面6连接的边缘和/或将第二表面2与第三表面3、第四表面4、第五表面5和第六表面6连接的边缘可具有朝向主体110的在第一方向上的中央收缩的形状。可选地，当通过执行单独的工艺使将主体110的各个表面连接的边缘圆化以防止碎裂缺陷等时，将第一表面1与第三表面3至第六表面6连接的边缘和/或将第二表面2与第三表面3至第六表面6连接的边缘可具有圆化形状。
边缘可包括连接第一表面1和第三表面3的1-3边缘C1-3、连接第一表面1和第四表面4的1-4边缘C1-4、连接第二表面2和第三表面3的2-3边缘C2-3以及连接第二表面2和第四表面4的2-4边缘C2-4。此外，边缘还可包括连接第一表面1和第五表面5的1-5边缘、连接第一表面1和第六表面6的1-6边缘、连接第二表面2和第五表面5的2-5边缘以及连接第二表面2和第六表面6的2-6边缘。然而，为了抑制由内电极121和122引起的台阶差，在层叠多个介电层111以形成层叠体之后，对层叠体进行切割以获得电容形成部分Ac并使内电极121和122暴露于电容形成部分Ac的在第三方向(宽度方向)上的两侧，然后在电容形成部分Ac的在第三方向(宽度方向)上的两侧上设置单个介电层或者两个或更多个介电层以形成边缘部分114和115。在通过在电容形成部分Ac的两侧上层叠介电层形成边缘部分114和115的情况下，将第一表面1与第五表面5和第六表面6连接的边缘以及将第二表面2与第五表面5和第六表面6连接的边缘可不具有收缩形状。
另外，主体110的第一表面1至第六表面6可以为基本上平坦的表面，并且主体110的非平坦区域可被认为是边缘。另外，在外电极331和332中的设置在边缘上的区域可被视为边缘部。
就这一点而言，第一边缘部331c和第二边缘部332c可设置在第二表面2的延长线E2之下，并且第一边缘部331c和第二边缘部332c可设置为与第二表面2间隔开。例如，由于外电极331和332未设置在第二表面2上，因此通过进一步显著减小由外电极331和332所占据的体积，可进一步增加多层电子组件3000的每单位体积的电容。另外，第一边缘部331c可设置在连接第三表面3和第二表面2的2-3边缘C2-3的一部分上，并且第二边缘部332c可设置在连接第四表面4和第二表面2的2-4边缘C2-4的一部分上。
第二表面2的延长线E2可定义如下。
在多层电子组件3000的在宽度方向上的中央处切割的长度-厚度截面(L-T截面)中，通过从第三表面3到第四表面4在长度方向上以相等间隔沿厚度方向绘制7条直线(P0、P1、P2、P3、P4、P5、P6)，穿过P2和第二表面2相交的点以及P4和第二表面2相交的点的直线可被定义为第二表面2的延长线E2。
另外，外电极331和332可使用任何材料(诸如金属)形成，只要它们具有导电性即可，并且可考虑电特性、结构稳定性等来确定具体材料。此外，外电极331和332可具有多层结构。
外电极331和332是包括导电金属和玻璃的烧制电极，或者可以是包括导电金属和树脂的树脂基电极。
另外，外电极331和332可具有在主体110上依次形成烧制电极和树脂基电极的形状。
另外，外电极331和332通过将包括导电金属的片材转印到主体110上来形成，或者可通过将包括导电金属的片材转印到烧制电极上来形成。
作为包括在外电极331和332中的导电金属，可使用具有优异导电性的材料并且对材料没有特别的限制。例如，导电金属可以为Cu、Ni、Pd、Ag、Sn、Cr以及它们的合金中的至少一种。具体地，外电极331和332可包括Ni和Ni合金中的至少一种，因此，可进一步改善与包括Ni的内电极121和122的连接性。
绝缘层351可设置在第一连接部331a和第二连接部332a上。
第一连接部331a和第二连接部332a是连接到内电极121和122的部分，并且因此可以为在实际使用期间水分渗透或在镀覆工艺中镀液渗透的路径。在本公开中，由于绝缘层351设置在连接部331a和332a上，因此可防止外部水分或镀液的渗透。
绝缘层351可设置为接触第一镀层341和第二镀层342。在这种情况下，绝缘层351可接触并部分地覆盖第一镀层341和第二镀层342的端部，或者第一镀层341和第二镀层342可接触并部分地覆盖绝缘层351的端部。
绝缘层351设置在第一连接部331a和第二连接部332a上，并且可设置为覆盖第二表面2以及第一边缘部331c和第二边缘部332c。另外，绝缘层351覆盖第一边缘部331c和第二边缘部332c的端部与主体110彼此接触的区域，以阻挡水分渗透路径，从而进一步提高防潮可靠性。
绝缘层351可设置在第二表面2上并延伸到第一连接部331a和第二连接部332a上。此外，当外电极331和332没有设置在第二表面2上时，绝缘层351可设置为覆盖整个第二表面2。
在实施例中，绝缘层351可设置为部分地覆盖第五表面5和第六表面6以提高可靠性。在这种情况下，第五表面5和第六表面6的未被绝缘层351覆盖的部分可暴露在外部。
此外，绝缘层351可设置为覆盖整个第五表面5和第六表面6，并且在这种情况下，由于第五表面5和第六表面6没有暴露在外部，因此可进一步提高防潮可靠性。第一连接部331a和第二连接部332a可与第五表面5和第六表面6间隔开。
绝缘层351可用于防止镀层341和342形成在外电极331和332的其上设置有绝缘层351的部分上，并且可通过改善密封特性而起到显著减少水分或镀液从外部渗透的作用。与绝缘层351相关的特性以及相应的效果与多层电子组件1000和2000及其各种实施例中包括的绝缘层151和251的特性以及相应的效果相同。因此，将省略其描述。
第一镀层341和第二镀层342可分别设置在第一带部331b和第二带部332b上。镀层341和342可用于改善安装特性，并且由于镀层341和342设置在带部331b和332b上，因此可显著减小安装空间，并且可通过显著减少镀液渗透到内电极中来提高可靠性。第一镀层341的一端和第二镀层342的一端可接触第一表面1，并且第一镀层341的另一端和第二镀层342的另一端可接触绝缘层351。
镀层341和342的类型没有特别限制，并且可以为包括Cu、Ni、Sn、Ag、Au、Pd以及它们的合金中的至少一种的镀层，并且可形成为多个层。
作为镀层341和342的更具体的示例，镀层341和342可以为Ni镀层或Sn镀层，或者Ni镀层和Sn镀层可顺序地形成在第一带部331b和第二带部332b上。
在实施例中，绝缘层351设置为与第一外电极331和第二外电极332直接接触，并且第一外电极331和第二外电极332可包括导电金属和玻璃。因此，由于镀层341和342可不设置在第一外电极331和第二外电极332的外表面上的其中设置有绝缘层351的区域中，因此可有效地抑制镀液对外电极的侵蚀。
在实施例中，第一镀层341设置为覆盖绝缘层351的设置在第一外电极331上的端部，并且第二镀层342可设置为覆盖绝缘层351的设置在第二外电极332上的端部。因此，可通过加强绝缘层351与镀层341和342之间的结合力来提高多层电子组件3000的可靠性。另外，通过在外电极331和332上形成镀层341和342之前首先形成绝缘层351，可更可靠地抑制在形成镀层的工艺中镀液的渗透。由于在形成镀层之前形成绝缘层，所以镀层341和342可具有覆盖绝缘层351的端部的形状。
在实施例中，绝缘层351可设置为覆盖第一镀层341的设置在第一外电极331上的端部，并且绝缘层351可设置为覆盖第二镀层342的设置在第二外电极332上的端部。因此，可通过加强绝缘层351与镀层341和342之间的结合力来提高多层电子组件3000的可靠性。
在实施例中，第一镀层341和第二镀层342可延伸为分别部分地覆盖第一连接部331a和第二连接部332a。当从第一表面1到第一内电极121和第二内电极122中最靠近第一表面1设置的内电极的在第一方向上的平均尺寸被称为H1，并且从第一表面1的延长线E1到第一镀层141的设置在第一连接部131a上的端部和第二镀层142的设置在第二连接部132a上的端部的在第一方向上的平均尺寸被称为H2时，可满足H1>H2(或H1≥H2)。因此，可抑制在镀覆工艺期间镀液渗透到内电极中，从而提高可靠性。
在实施例中，当从第一表面1到第一内电极121和第二内电极122中最靠近第一表面1设置的内电极的在第一方向上的平均尺寸为H1，并且从第一表面1的延长线E1到镀层341和342的设置在第一连接部331a和第二连接部332a上的端部的在第一方向上的平均尺寸为H2时，可满足H1<H2。因此，通过在安装期间增加与焊料接触的面积，可改善固定强度。具体地，当主体110在第一方向上的平均尺寸为T时，可满足H2<T/2。例如，可满足H1<H2<T/2。如果H2大于等于T/2，则可能存在通过绝缘层提高防潮可靠性的效果可能降低的可能性。
在实施例中，第一镀层341和第二镀层342可设置在第一表面1的延长线E1之下。因此，在安装期间可显著减小焊料的高度，并且可显著减小安装空间。另外，绝缘层351可延伸到第一表面1的延长线E1之下并且设置为接触第一镀层341和第二镀层342。
在实施例中，当主体110在第二方向上的平均尺寸为L，从第三表面3的延长线E3到第一带部331b的端部的在第二方向上的平均尺寸为B1，并且从第四表面4的延长线E4到第二带部332b的端部的在第二方向上的平均尺寸为B2时，可满足0.2≤B1/L≤0.4和0.2≤B2/L≤0.4。
如果B1/L和B2/L小于0.2，则可能难以确保足够的固定强度。另外，如果B1/L和/或B2/L大于0.4，则在高电压电流下在第一带部331b和第二带部332b之间存在漏电流的风险，并且存在第一带部331b和第二带部332b可能由于在镀覆工艺期间的镀覆扩散等而彼此电连接的担忧。
在实施例中，还可包括设置在第一表面1上并设置在第一带部331b和第二带部332b之间的附加绝缘层。因此，可防止在高电压电流下在第一带部331b和第二带部332b之间可能发生的漏电流。
附加绝缘层的类型不需要特别限制。例如，附加绝缘层可像绝缘层351那样包括玻璃。然而，不需要将附加绝缘层和绝缘层351限制为相同的材料，并且附加绝缘层和绝缘层351也可形成为具有不同的材料。例如，附加绝缘层可包括选自环氧树脂、丙烯酸树脂、乙基纤维素等中的至少一种，或者可包括玻璃。
在实施例中，当从第三表面3的延长线E3到第一带部331b的端部的在第二方向上的平均尺寸为B1，并且从第四表面4的延长线E4到第二带部332b的端部的在第二方向上的平均尺寸为B2时，可满足B3<B1和B4<B2。第一带部331b的平均长度B1可比第一边缘部331c的平均长度B3长，并且第二带部332b的平均长度B2可比第二边缘部332c的平均长度B4长。因此，通过在安装期间增加与焊料接触的面积，可改善固定强度。
更具体地，当从第三表面3的延长线E3到第一带部331b的端部的在第二方向上的平均尺寸为B1，从第四表面4的延长线E4到第二带部332b的端部的在第二方向上的平均尺寸为B2，从第三表面3的延长线E3到第一边缘部331c的端部的在第二方向上的平均尺寸为B3，并且从第四表面4的延长线E4到第二边缘部332c的端部的在第二方向上的平均尺寸为B4时，可满足B3<B1和B4<B2。
在实施例中，第一镀层341和第二镀层342的平均厚度可小于绝缘层351中的设置在第一连接部331a和第二连接部332a上的区域的平均厚度。
绝缘层用于防止外部水分的渗透或镀液的渗透，但是其与镀层的连接性相对较弱，这可能导致镀层的分层。在镀层分层的情况下，与基板的固定强度可能降低。在这种情况下，镀层的分层可表示镀层与外电极331和332部分分离或物理分离。因为镀层和绝缘层之间的连接较弱，所以绝缘层和镀层之间的间隙将变宽或外来物质将渗透的可能性很高。分层的可能性可由于外部冲击等而增大。
根据本公开的实施例，镀层341和342的平均厚度小于绝缘层351中的设置在第一连接部331a和第二连接部332a上的区域的平均厚度，因此，可减小镀层与绝缘层之间的接触面积。因此，可抑制分层的发生，并且可提高多层电子组件3000的固定强度。
多层电子组件3000的尺寸不需要特别限制。
然而，为了同时实现小型化和高电容，由于介电层和内电极的厚度应减薄以增加层数，因此在尺寸为1005(长×宽，1.0mm×0.5mm)或更小的多层电子组件3000中，根据本公开的提高可靠性和每单位体积电容的效果可能变得更显著。
因此，考虑到制造误差和外电极尺寸，当多层电子组件3000的长度小于等于1.1mm并且宽度小于等于0.55mm时，根据本公开的可靠性改善效果可能更显著。在这种情况下，多层电子组件3000的长度表示多层电子组件3000在第二方向上的最大尺寸，并且多层电子组件3000的宽度可表示多层电子组件3000在第三方向上的最大尺寸。
此外，上面关于多层电子组件1000到1007、2000到2004和3000中的一个多层电子组件描述的内容(例如，尺寸大小、尺寸关系、材料的选择、结构等)在适用的情况下可应用于其他多层电子组件。
如上所述，根据实施例，通过在外电极的连接部上设置绝缘层并在外电极的带部上设置镀层，可在提高多层电子组件的每单位体积的电容的同时提高多层电子组件的可靠性。
另外，可显著减小多层电子组件的安装空间。
另外，通过将绝缘层形成为凸形形状，可提高防潮可靠性。
尽管上面已经详细描述了本公开的实施例，但是本公开不受上述实施例和附图的限制，而是旨在受所附权利要求的限制。因此，在不脱离权利要求中描述的本公开的技术精神的范围内，本领域技术人员将可能进行各种类型的替换、修改和改变，并且还可认为其落入本公开的范围内。
另外，本公开中使用的表述“实施例/一个实施例”并不意味着彼此相同的实施例，并且被提供用于强调和解释不同的独特特征。然而，上面提出的一个实施例不排除与另一实施例的特征组合来实现。例如，上面的实施例中的至少两个实施例可通过彼此整体地或部分地组合来实现。例如，除非描述与其他实施例中的内容矛盾或相反，否则即使在一个具体实施例中描述的内容没有在其他实施例中描述，也可被理解为与其他实施例相关的描述。
本公开中使用的术语仅用于描述一个实施例，并不旨在限制本公开。在这种情况下，除非上下文另有明确说明，否则单数表述包括复数表述。
虽然上面已经示出和描述了实施例，但是对于本领域技术人员来说易于理解的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可进行修改和变化。

Claims (109)

1.一种多层电子组件，包括：
主体，包括介电层以及第一内电极和第二内电极，所述第一内电极和所述第二内电极交替地设置且所述介电层介于所述第一内电极和所述第二内电极之间，所述主体具有在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；
第一外电极，包括第一连接部、第一带部和第三带部，所述第一连接部设置在所述第三表面上，所述第一带部从所述第一连接部延伸到所述第一表面的一部分上，并且所述第三带部从所述第一连接部延伸到所述第二表面的一部分上；
第二外电极，包括第二连接部、第二带部和第四带部，所述第二连接部设置在所述第四表面上，所述第二带部从所述第二连接部延伸到所述第一表面的一部分上，并且所述第四带部从所述第二连接部延伸到所述第二表面的一部分上；
绝缘层，设置在所述第二表面上并延伸到所述第一连接部和所述第二连接部上；
第一镀层，设置在所述第一带部上；以及
第二镀层，设置在所述第二带部上，
其中，所述绝缘层包括玻璃，并且所述绝缘层中的设置在所述第二表面上的区域具有沿所述第一方向凸出的形状。
2.根据权利要求1所述的多层电子组件，其中，在所述绝缘层中的设置在所述第二表面上的所述区域中，在所述第二方向上的中央的在所述第一方向上的尺寸大于在所述第二方向上的端部的在所述第一方向上的尺寸。
3.根据权利要求2所述的多层电子组件，其中，在所述绝缘层中的设置在所述第二表面上的所述区域中，在所述第三方向上的中央的在所述第一方向上的尺寸大于在所述第三方向上的端部的在所述第一方向上的尺寸。
4.根据权利要求1所述的多层电子组件，其中，所述第一内电极连接到所述第三表面并与所述第四表面间隔开，并且所述第二内电极连接到所述第四表面并与所述第三表面间隔开，并且
满足0.4≤L1a/Lc≤0.8和0.4≤L2a/Lc≤0.8，其中，L1a是从所述第二表面上的与所述第三表面的延长线间隔开G1的点到所述绝缘层的外表面的在所述第一方向上的平均距离，L2a是从所述第二表面上的与所述第四表面的延长线间隔开G2的点到所述绝缘层的所述外表面的在所述第一方向上的平均距离，并且Lc是从所述第二表面在所述第二方向上的中心到所述绝缘层的所述外表面的在所述第一方向上的平均距离，
其中，G1是所述第三表面与所述第二内电极彼此间隔开的区域在所述第二方向上的平均尺寸，并且G2是所述第四表面与所述第一内电极彼此间隔开的区域在所述第二方向上的平均尺寸。
5.根据权利要求4所述的多层电子组件，其中，满足B3≥G1和B4≥G2，其中，B3是从所述第三表面的所述延长线到所述第三带部的端部的在所述第二方向上的平均距离，并且B4是从所述第四表面的所述延长线到所述第四带部的端部的在所述第二方向上的平均距离。
6.根据权利要求4所述的多层电子组件，其中，满足1.1×L1a≤L1b≤0.9×Lc和1.1×L2a≤L2b≤0.9×Lc，其中，L1b是从所述第三带部的端部到所述绝缘层的所述外表面的在所述第一方向上的平均距离，并且L2b是从所述第四带部的端部到所述绝缘层的所述外表面的在所述第一方向上的平均距离。
7.根据权利要求4所述的多层电子组件，其中，满足B1≥G1和B2≥G2，其中，B1是从所述第三表面的所述延长线到所述第一带部的端部的在所述第二方向上的平均距离，并且B2是从所述第四表面的所述延长线到所述第二带部的端部的在所述第二方向上的平均距离。
8.根据权利要求1所述的多层电子组件，其中，满足H1≥H2，其中，H1是从所述第一表面到所述第一内电极和所述第二内电极中最靠近所述第一表面的内电极的在所述第一方向上的平均距离，并且H2是从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的端部和所述第二镀层的设置在所述第二连接部上的端部的在所述第一方向上的平均距离。
9.根据权利要求1所述的多层电子组件，其中，满足H1<H2，其中，H1是从所述第一表面到所述第一内电极和所述第二内电极中最靠近所述第一表面的内电极的在所述第一方向上的平均距离，并且H2是从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的端部和所述第二镀层的设置在所述第二连接部上的端部的在所述第一方向上的平均距离。
10.根据权利要求9所述的多层电子组件，其中，满足H2<T/2，其中，T是所述主体在所述第一方向上的平均尺寸。
11.根据权利要求1所述的多层电子组件，其中，所述第一镀层和所述第二镀层设置在所述第一表面的延长线之下。
12.根据权利要求1所述的多层电子组件，其中，满足0.2≤B1/L≤0.4和0.2≤B2/L≤0.4，其中，L是所述主体在所述第二方向上的平均尺寸，B1是从所述第三表面的延长线到所述第一带部的端部的在所述第二方向上的平均距离，并且B2是从所述第四表面的延长线到所述第二带部的端部的在所述第二方向上的平均距离。
13.根据权利要求1所述的多层电子组件，所述多层电子组件还包括附加绝缘层，所述附加绝缘层设置在所述第一表面上并且设置在所述第一带部和所述第二带部之间。
14.根据权利要求1所述的多层电子组件，其中，所述第一外电极和所述第二外电极包括Ni和Ni合金中的至少一种。
15.根据权利要求1所述的多层电子组件，其中，满足B3<B1和B4<B2，其中，B1是从所述第三表面的延长线到所述第一带部的端部的在所述第二方向上的平均距离，B2是从所述第四表面的延长线到所述第二带部的端部的在所述第二方向上的平均距离，B3是从所述第三表面的所述延长线到所述第三带部的端部的在所述第二方向上的平均距离，并且B4是从所述第四表面的所述延长线到所述第四带部的端部的在所述第二方向上的平均距离。
16.根据权利要求1所述的多层电子组件，其中，所述多层电子组件在所述第二方向上的最大尺寸小于等于1.1mm，并且所述多层电子组件在所述第三方向上的最大尺寸小于等于0.55mm。
17.根据权利要求1所述的多层电子组件，其中，所述介电层的平均厚度小于等于0.35μm。
18.根据权利要求1所述的多层电子组件，其中，所述第一内电极和所述第二内电极的平均厚度小于等于0.35μm。
19.根据权利要求1所述的多层电子组件，其中，所述主体包括电容形成部分和覆盖部分，在所述电容形成部分中所述第一内电极和所述第二内电极交替地设置且所述介电层介于所述第一内电极和所述第二内电极之间，所述覆盖部分设置在所述电容形成部分的在所述第一方向上的两个表面上，
其中，所述覆盖部分在所述第一方向上的平均尺寸小于等于15μm。
20.根据权利要求1所述的多层电子组件，其中，所述第一镀层和所述第二镀层的平均厚度小于所述绝缘层中的设置在所述第一连接部和所述第二连接部上的区域的平均厚度。
21.根据权利要求1所述的多层电子组件，其中，所述第一镀层设置为覆盖所述绝缘层的设置在所述第一外电极上的端部，并且所述第二镀层设置为覆盖所述绝缘层的设置在所述第二外电极上的端部。
22.根据权利要求1所述的多层电子组件，其中，所述绝缘层设置为覆盖所述第一镀层的设置在所述第一外电极上的端部，并且所述绝缘层设置为覆盖所述第二镀层的设置在所述第二外电极上的端部。
23.根据权利要求1所述的多层电子组件，其中，所述第一外电极还包括从所述第一连接部延伸到所述第五表面的一部分和所述第六表面的一部分上的第一侧带部，并且
所述第二外电极还包括从所述第二连接部延伸到所述第五表面的一部分和所述第六表面的一部分上的第二侧带部，
其中，所述第一侧带部和所述第二侧带部在所述第二方向上的尺寸随着接近所述第一表面而增大。
24.根据权利要求1所述的多层电子组件，其中，所述第一外电极还包括从所述第一连接部延伸到所述第五表面的一部分和所述第六表面的一部分上的第一侧带部，
所述第二外电极还包括从所述第二连接部延伸到所述第五表面的一部分和所述第六表面的一部分上的第二侧带部，并且
所述绝缘层设置为覆盖所述第一侧带部的一部分和所述第二侧带部的一部分以及所述第五表面的一部分和所述第六表面的一部分。
25.根据权利要求1所述的多层电子组件，其中，所述第一外电极还包括从所述第一连接部延伸到所述第五表面的一部分和所述第六表面的一部分上的第一侧带部，
所述第二外电极还包括从所述第二连接部延伸到所述第五表面的一部分和所述第六表面的一部分上的第二侧带部，
所述绝缘层设置为覆盖整个所述第一侧带部和整个所述第二侧带部以及整个所述第五表面和整个所述第六表面。
26.根据权利要求1所述的多层电子组件，其中，所述主体还包括连接所述第一表面和所述第三表面的1-3边缘、连接所述第一表面和所述第四表面的1-4边缘、连接所述第二表面和所述第三表面的2-3边缘、以及连接所述第二表面和所述第四表面的2-4边缘，
其中，所述1-3边缘和所述2-3边缘具有随着接近所述第三表面而朝向所述主体的在所述第一方向上的中央收缩的形式，并且所述1-4边缘和所述2-4边缘具有随着接近所述第四表面而朝向所述主体的在所述第一方向上的中央收缩的形式，并且
所述第一外电极包括设置在所述1-3边缘和所述2-3边缘上的边缘部，所述第二外电极包括设置在所述1-4边缘和所述2-4边缘上的边缘部。
27.一种多层电子组件，包括：
主体，包括介电层以及第一内电极和第二内电极，所述第一内电极和所述第二内电极交替地设置且所述介电层介于所述第一内电极和所述第二内电极之间，所述主体具有在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；
第一外电极，包括第一连接部和第一带部，所述第一连接部设置在所述第三表面上，并且所述第一带部从所述第一连接部延伸到所述第一表面的一部分上；
第二外电极，包括第二连接部和第二带部，所述第二连接部设置在所述第四表面上，并且所述第二带部从所述第二连接部延伸到所述第一表面的一部分上；
绝缘层，设置在所述第二表面上并延伸到所述第一连接部和所述第二连接部上；
第一镀层，设置在所述第一带部上；以及
第二镀层，设置在所述第二带部上，
其中，所述绝缘层包括玻璃，并且所述绝缘层中的设置在所述第二表面上的区域具有沿所述第一方向凸出的形状。
28.根据权利要求27所述的多层电子组件，其中，在所述绝缘层中的设置在所述第二表面上的所述区域中，在所述第二方向上的中央的在所述第一方向上的尺寸大于在所述第二方向上的端部的在所述第一方向上的尺寸。
29.根据权利要求28所述的多层电子组件，其中，在所述绝缘层中的设置在所述第二表面上的所述区域中，在所述第三方向上的中央的在所述第一方向上的尺寸大于在所述第三方向上的端部的在所述第一方向上的尺寸。
30.根据权利要求27所述的多层电子组件，其中，所述第一内电极连接到所述第三表面并与所述第四表面间隔开，并且所述第二内电极连接到所述第四表面并与所述第三表面间隔开，并且
满足0.4≤L1a/Lc≤0.8和0.4≤L2a/Lc≤0.8，其中，L1a是从所述第二表面上的与所述第三表面的延长线间隔开G1的点到所述绝缘层的外表面的在所述第一方向上的平均距离，L2a是从所述第二表面上的与所述第四表面的延长线间隔开G2的点到所述绝缘层的所述外表面的在所述第一方向上的平均距离，并且Lc是从所述第二表面在所述第二方向上的中心到所述绝缘层的所述外表面的在所述第一方向上的平均距离，
其中，G1是所述第三表面与所述第二内电极彼此间隔开的区域在所述第二方向上的平均尺寸，并且G2是所述第四表面与所述第一内电极彼此间隔开的区域在所述第二方向上的平均尺寸。
31.根据权利要求27所述的多层电子组件，其中，满足H1≥H2，其中，H1是从所述第一表面到所述第一内电极和所述第二内电极中最靠近所述第一表面的内电极的在所述第一方向上的平均距离，并且H2是从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的端部和所述第二镀层的设置在所述第二连接部上的端部的在所述第一方向上的平均距离。
32.根据权利要求27所述的多层电子组件，其中，满足H1<H2，其中，H1是从所述第一表面到所述第一内电极和所述第二内电极中最靠近所述第一表面的内电极的在所述第一方向上的平均距离，并且H2是从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的端部和所述第二镀层的设置在所述第二连接部上的端部的在所述第一方向上的平均距离。
33.根据权利要求32所述的多层电子组件，其中，满足H2<T/2，其中，T是所述主体在所述第一方向上的平均尺寸。
34.根据权利要求27所述的多层电子组件，其中，所述第一镀层和所述第二镀层设置在所述第一表面的延长线之下。
35.根据权利要求27所述的多层电子组件，其中，满足0.2≤B1/L≤0.4和0.2≤B2/L≤0.4，其中，L是所述主体在所述第二方向上的平均尺寸，B1是从所述第三表面的延长线到所述第一带部的端部的在所述第二方向上的平均距离，并且B2是从所述第四表面的延长线到所述第二带部的端部的在所述第二方向上的平均距离。
36.根据权利要求27所述的多层电子组件，所述多层电子组件还包括附加绝缘层，所述附加绝缘层设置在所述第一表面上并且设置在所述第一带部和所述第二带部之间。
37.根据权利要求27所述的多层电子组件，其中，所述第一外电极和所述第二外电极包括Ni和Ni合金中的至少一种。
38.根据权利要求27所述的多层电子组件，其中，所述多层电子组件在所述第二方向上的最大尺寸小于等于1.1mm，并且所述多层电子组件在所述第三方向上的最大尺寸小于等于0.55mm。
39.根据权利要求27所述的多层电子组件，其中，所述介电层的平均厚度小于等于0.35μm。
40.根据权利要求27所述的多层电子组件，其中，所述第一内电极和所述第二内电极的平均厚度小于等于0.35μm。
41.根据权利要求27所述的多层电子组件，其中，所述主体包括电容形成部分和覆盖部分，在所述电容形成部分中所述第一内电极和所述第二内电极交替地设置且所述介电层介于所述第一内电极和所述第二内电极之间，所述覆盖部分设置在所述电容形成部分的在所述第一方向上的两个表面上，
其中，所述覆盖部分在所述第一方向上的平均尺寸小于等于15μm。
42.根据权利要求27所述的多层电子组件，其中，所述第一镀层和所述第二镀层的平均厚度小于所述绝缘层中的设置在所述第一连接部和所述第二连接部上的区域的平均厚度。
43.根据权利要求27所述的多层电子组件，其中，所述第一连接部和所述第二连接部与所述第五表面和所述第六表面间隔开。
44.根据权利要求27所述的多层电子组件，其中，所述第一连接部和所述第二连接部与所述第二表面间隔开。
45.根据权利要求27所述的多层电子组件，其中，所述第一镀层设置为覆盖所述绝缘层的设置在所述第一外电极上的端部，并且所述第二镀层设置为覆盖所述绝缘层的设置在所述第二外电极上的端部。
46.根据权利要求27所述的多层电子组件，其中，所述绝缘层设置为覆盖所述第一镀层的设置在所述第一外电极上的端部，并且所述绝缘层设置为覆盖所述第二镀层的设置在所述第二外电极上的端部。
47.根据权利要求27所述的多层电子组件，其中，所述绝缘层设置为覆盖所述第五表面的一部分和所述第六表面的一部分。
48.根据权利要求27所述的多层电子组件，其中，所述绝缘层设置为覆盖整个所述第五表面和整个所述第六表面。
49.根据权利要求27所述的多层电子组件，其中，所述主体包括连接所述第一表面和所述第三表面的1-3边缘、连接所述第一表面和所述第四表面的1-4边缘、连接所述第二表面和所述第三表面的2-3边缘、以及连接所述第二表面和所述第四表面的2-4边缘，
其中，所述1-3边缘和所述2-3边缘具有随着接近所述第三表面而朝向所述主体的在所述第一方向上的中央收缩的形式，并且所述1-4边缘和所述2-4边缘具有随着近所述第四表面而朝向所述主体的在所述第一方向上的中央收缩的形式，并且
所述第一外电极包括设置在所述1-3边缘和所述2-3边缘上的边缘部，并且所述第二外电极包括设置在所述1-4边缘和所述2-4边缘上的边缘部。
50.一种多层电子组件，包括：
主体，包括介电层以及第一内电极和第二内电极，所述第一内电极和所述第二内电极交替地设置且所述介电层介于所述第一内电极和所述第二内电极之间，所述主体具有在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；
第一外电极，包括第一连接部、第一带部和第一边缘部，所述第一连接部设置在所述第三表面上，所述第一带部从所述第一连接部延伸到所述第一表面的一部分上，并且所述第一边缘部从所述第一连接部延伸到将所述第二表面和所述第三表面连接的边缘上；
第二外电极，包括第二连接部、第二带部和第二边缘部，所述第二连接部设置在所述第四表面上，所述第二带部从所述第二连接部延伸到所述第一表面的一部分上，并且所述第二边缘部从所述第二连接部延伸到将所述第二表面和所述第四表面连接的边缘上；
绝缘层，设置在所述第一连接部和所述第二连接部上并且设置为覆盖所述第二表面以及所述第一边缘部和所述第二边缘部；
第一镀层，设置在所述第一带部上；以及
第二镀层，设置在所述第二带部上，
其中，满足B3≤G1和B4≤G2，其中，B3是从所述第三表面的延长线到所述第一边缘部的端部的在所述第二方向上的平均距离，B4是从所述第四表面的延长线到所述第二边缘部的端部的在所述第二方向上的平均距离，G1是所述第三表面与所述第二内电极间隔开的区域在所述第二方向上的平均尺寸，并且G2是所述第四表面与所述第一内电极间隔开的区域在所述第二方向上的平均尺寸，并且
所述绝缘层包括玻璃，并且所述绝缘层中的设置在所述第二表面上的区域具有沿所述第一方向凸出的形状。
51.根据权利要求50所述的多层电子组件，其中，在所述绝缘层中的设置在所述第二表面上的所述区域中，在所述第二方向上的中央的在所述第一方向上的尺寸大于在所述第二方向上的端部的在所述第一方向上的尺寸。
52.根据权利要求51所述的多层电子组件，其中，在所述绝缘层中的设置在所述第二表面上的所述区域中，在所述第三方向上的中央的在所述第一方向上的尺寸大于在所述第三方向上的端部的在所述第一方向上的尺寸。
53.根据权利要求50所述的多层电子组件，其中，所述第一内电极连接到所述第三表面并与所述第四表面间隔开，并且所述第二内电极连接到所述第四表面并与所述第三表面间隔开，并且
满足0.4≤L1a/Lc≤0.8和0.4≤L2a/Lc≤0.8，其中，L1a是从所述第二表面上的与所述第三表面的所述延长线间隔开G1的点到所述绝缘层的外表面的在所述第一方向上的平均距离，L2a是从所述第二表面上的与所述第四表面的所述延长线间隔开G2的点到所述绝缘层的所述外表面的在所述第一方向上的平均距离，并且Lc是从所述第二表面在所述第二方向上的中心到所述绝缘层的所述外表面的在所述第一方向上的平均距离。
54.根据权利要求50所述的多层电子组件，其中，满足H1≥H2，其中，H1是从所述第一表面到所述第一内电极和所述第二内电极中最靠近所述第一表面的内电极的在所述第一方向上的平均距离，并且H2是从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的端部和所述第二镀层的设置在所述第二连接部上的端部的在所述第一方向上的平均距离。
55.根据权利要求50所述的多层电子组件，其中，满足H1<H2，其中，H1是从所述第一表面到所述第一内电极和所述第二内电极中最靠近所述第一表面的内电极的在所述第一方向上的平均距离，并且H2是从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的端部和所述第二镀层的设置在所述第二连接部上的端部的在所述第一方向上的平均距离。
56.根据权利要求55所述的多层电子组件，其中，满足H2<T/2，其中，T是所述主体在所述第一方向上的平均尺寸。
57.根据权利要求50所述的多层电子组件，其中，所述第一镀层和所述第二镀层设置在所述第一表面的延长线之下。
58.根据权利要求50所述的多层电子组件，其中，满足0.2≤B1/L≤0.4和0.2≤B2/L≤0.4，其中，L是所述主体在所述第二方向上的平均尺寸，B1是从所述第三表面的所述延长线到所述第一带部的端部的在所述第二方向上的平均距离，并且B2是从所述第四表面的所述延长线到所述第二带部的端部的在所述第二方向上的平均距离。
59.根据权利要求50所述的多层电子组件，所述多层电子组件还包括附加绝缘层，所述附加绝缘层设置在所述第一表面上并且设置在所述第一带部和所述第二带部之间。
60.根据权利要求50所述的多层电子组件，其中，所述第一外电极和所述第二外电极包括Ni和Ni合金中的至少一种。
61.根据权利要求50所述的多层电子组件，其中，满足B3<B1和B4<B2，其中，B1是从所述第三表面的所述延长线到所述第一带部的端部的在所述第二方向上的平均距离，并且B2是从所述第四表面的所述延长线到所述第二带部的端部的在所述第二方向上的平均距离。
62.根据权利要求50所述的多层电子组件，其中，所述多层电子组件在所述第二方向上的最大尺寸小于等于1.1mm，并且所述多层电子组件在所述第三方向上的最大尺寸小于等于0.55mm。
63.根据权利要求50所述的多层电子组件，其中，所述介电层的平均厚度小于等于0.35μm。
64.根据权利要求50所述的多层电子组件，其中，所述第一内电极和所述第二内电极的平均厚度小于等于0.35μm。
65.根据权利要求50所述的多层电子组件，其中，所述主体包括电容形成部分和覆盖部分，在所述电容形成部分中所述第一内电极和所述第二内电极交替地设置且所述介电层介于所述第一内电极和所述第二内电极之间，所述覆盖部分设置在所述电容形成部分的在所述第一方向上的两个表面上，
其中，所述覆盖部分在所述第一方向上的平均尺寸小于等于15μm。
66.根据权利要求50所述的多层电子组件，其中，所述第一镀层和所述第二镀层的平均厚度小于所述绝缘层的设置在所述第一连接部和所述第二连接部上的区域的平均厚度。
67.根据权利要求50所述的多层电子组件，其中，所述第一边缘部和所述第二边缘部设置在所述第二表面的延长线之下。
68.根据权利要求50所述的多层电子组件，其中，所述第一连接部和所述第二连接部与所述第五表面和所述第六表面间隔开。
69.根据权利要求50所述的多层电子组件，其中，所述第一边缘部和所述第二边缘部与所述第二表面间隔开。
70.根据权利要求50所述的多层电子组件，其中，所述第一镀层设置为覆盖所述绝缘层的设置在所述第一外电极上的端部，并且所述第二镀层设置为覆盖所述绝缘层的设置在所述第二外电极上的端部。
71.根据权利要求50所述的多层电子组件，其中，所述绝缘层设置为覆盖所述第一镀层的设置在所述第一外电极上的端部，并且所述绝缘层设置为覆盖所述第二镀层的设置在所述第二外电极上的端部。
72.根据权利要求50所述的多层电子组件，其中，所述绝缘层设置为覆盖所述第五表面的一部分和所述第六表面的一部分。
73.根据权利要求50所述的多层电子组件，其中，所述绝缘层设置为覆盖整个所述第五表面和整个所述第六表面。
74.根据权利要求50所述的多层电子组件，其中，满足B1≥G1和B2≥G2，其中，B1是从所述第三表面的所述延长线到所述第一带部的端部的在所述第二方向上的平均距离，并且B2是从所述第四表面的所述延长线到所述第二带部的端部的在所述第二方向上的平均距离。
75.一种多层电子组件，包括：
主体，包括介电层以及第一内电极和第二内电极，所述第一内电极和所述第二内电极交替地设置且所述介电层介于所述第一内电极和所述第二内电极之间，所述主体具有在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；
第一外电极，包括第一连接电极和第一带电极，所述第一连接电极设置在所述第三表面上，并且所述第一带电极设置在所述第一表面上并连接到所述第一连接电极；
第二外电极，包括第二连接电极和第二带电极，所述第二连接电极设置在所述第四表面上，并且所述第二带电极设置在所述第一表面上并连接到所述第二连接电极；
绝缘层，设置在所述第二表面上并且延伸到所述第一连接电极和所述第二连接电极之上；
第一镀层，设置在所述第一带电极上；以及
第二镀层，设置在所述第二带电极上，
其中，所述绝缘层包括玻璃，并且所述绝缘层中的设置在所述第二表面上的区域具有沿所述第一方向凸出的形状。
76.根据权利要求75所述的多层电子组件，其中，在所述绝缘层中的设置在所述第二表面上的所述区域中，在所述第二方向上的中央的在所述第一方向上的尺寸大于在所述第二方向上的端部的在所述第一方向上的尺寸。
77.根据权利要求76所述的多层电子组件，其中，在所述绝缘层中的设置在所述第二表面上的所述区域中，在所述第三方向上的中央的在所述第一方向上的尺寸大于在所述第三方向上的端部的在所述第一方向上的尺寸。
78.根据权利要求75所述的多层电子组件，其中，所述第一内电极连接到所述第三表面并与所述第四表面间隔开，并且所述第二内电极连接到所述第四表面并与所述第三表面间隔开，并且
满足0.4≤L1a/Lc≤0.8和0.4≤L2a/Lc≤0.8，其中，L1a是从所述第二表面上的与所述第三表面的延长线间隔开G1的点到所述绝缘层的外表面的在所述第一方向上的平均距离，L2a是从所述第二表面上的与所述第四表面的延长线间隔开G2的点到所述绝缘层的所述外表面的在所述第一方向上的平均距离，并且Lc是从所述第二表面在所述第二方向上的中心到所述绝缘层的所述外表面的在所述第一方向上的平均距离，
其中，G1是所述第三表面与所述第二内电极间隔开的区域在所述第二方向上的平均尺寸，G2是所述第四表面与所述第一内电极间隔开的区域在所述第二方向上的平均尺寸。
79.根据权利要求75所述的多层电子组件，其中，满足H1≥H2，其中，H1是从所述第一表面到所述第一内电极和所述第二内电极中最靠近所述第一表面的内电极的在所述第一方向上的平均距离，并且H2是从所述第一表面的延长线到所述第一镀层的设置在所述第一连接电极上的端部和所述第二镀层的设置在所述第二连接电极上的端部的在所述第一方向上的平均距离。
80.根据权利要求75所述的多层电子组件，其中，满足H1<H2，其中，H1是从所述第一表面到所述第一内电极和所述第二内电极中最靠近所述第一表面的内电极的在所述第一方向上的平均距离，并且H2是从所述第一表面的延长线到所述第一镀层的设置在所述第一连接电极上的端部和所述第二镀层的设置在所述第二连接电极上的端部的在所述第一方向上的平均距离。
81.根据权利要求80所述的多层电子组件，其中，满足H2<T/2，其中，T是所述主体在所述第一方向上的平均尺寸。
82.根据权利要求75所述的多层电子组件，其中，所述第一镀层和所述第二镀层设置在所述第一表面的延长线之下。
83.根据权利要求75所述的多层电子组件，所述多层电子组件还包括附加绝缘层，所述附加绝缘层设置在所述第一表面上并且设置在所述第一带电极和所述第二带电极之间。
84.根据权利要求75所述的多层电子组件，其中，所述第一连接电极和所述第二连接电极包括Ni和Ni合金中的至少一种。
85.根据权利要求75所述的多层电子组件，其中，所述多层电子组件在所述第二方向上的最大尺寸小于等于1.1mm，并且所述多层电子组件在所述第三方向上的最大尺寸小于等于0.55mm。
86.根据权利要求75所述的多层电子组件，其中，所述介电层的平均厚度小于等于0.35μm。
87.根据权利要求75所述的多层电子组件，其中，所述第一内电极和所述第二内电极的平均厚度小于等于0.35μm。
88.根据权利要求75所述的多层电子组件，其中，所述主体包括电容形成部分和覆盖部分，在所述电容形成部分中所述第一内电极和所述第二内电极交替地设置且所述介电层介于所述第一内电极和所述第二内电极之间，所述覆盖部分设置在所述电容形成部分的在所述第一方向上的两个表面上，
其中，所述覆盖部分在所述第一方向上的平均尺寸小于等于15μm。
89.根据权利要求75所述的多层电子组件，其中，所述第一镀层和所述第二镀层的平均厚度小于所述绝缘层中的设置在所述第一连接电极和所述第二连接电极上的区域的平均厚度。
90.根据权利要求75所述的多层电子组件，其中，所述第一连接电极和所述第二连接电极与所述第五表面和所述第六表面间隔开。
91.根据权利要求75所述的多层电子组件，其中，所述第一连接电极和所述第二连接电极与所述第二表面间隔开。
92.根据权利要求75所述的多层电子组件，其中，所述第一镀层设置为覆盖所述绝缘层的设置在所述第一外电极上的端部，并且所述第二镀层设置为覆盖所述绝缘层的设置在所述第二外电极上的端部。
93.根据权利要求75所述的多层电子组件，其中，所述绝缘层设置为覆盖所述第一镀层的设置在所述第一外电极上的端部，并且所述绝缘层设置为覆盖所述第二镀层的设置在所述第二外电极上的端部。
94.根据权利要求75所述的多层电子组件，其中，所述绝缘层延伸到所述第五表面和所述第六表面上，并且设置为覆盖所述第五表面的一部分和所述第六表面的一部分。
95.根据权利要求75所述的多层电子组件，其中，所述绝缘层延伸到所述第五表面和所述第六表面上，并且设置为覆盖整个所述第五表面和整个所述第六表面。
96.根据权利要求75所述的多层电子组件，其中，所述绝缘层设置为覆盖整个所述第二表面。
97.根据权利要求75所述的多层电子组件，其中，所述主体包括连接所述第一表面和所述第三表面的1-3边缘、连接所述第一表面和所述第四表面的1-4边缘、连接所述第二表面和所述第三表面的2-3边缘、以及连接所述第二表面和所述第四表面的2-4边缘，
其中，所述1-3边缘和所述2-3边缘具有随着接近所述第三表面而朝向所述主体的在所述第一方向上的中央收缩的形式，并且所述1-4边缘和所述2-4边缘具有随着接近所述第四表面而向所述主体的在所述第一方向上的中央收缩的形式，并且
所述第一连接电极包括延伸到所述1-3边缘和所述2-3边缘之上的边缘部，并且所述第二连接电极包括延伸到所述1-4边缘和所述2-4边缘之上的边缘部。
98.根据权利要求75所述的多层电子组件，其中，所述第一外电极还包括设置在所述第二表面上并连接到所述第一连接电极的第三带电极，并且
所述第二外电极还包括设置在所述第二表面上并连接到所述第二连接电极的第四带电极。
99.根据权利要求98所述的多层电子组件，其中，满足B1≥G1、B3≥G1、B2≥G2和B4≥G2，其中，B1是从所述第三表面的延长线到所述第一带电极的端部的在所述第二方向上的距离，B2是从所述第四表面的延长线到所述第二带电极的端部的在所述第二方向上的距离，B3是从所述第三表面的所述延长线到所述第三带电极的端部的在所述第二方向上的距离，B4是从所述第四表面的所述延长线到所述第四带电极的端部的在所述第二方向上的距离，G1是所述第三表面与所述第二内电极间隔开的区域在所述第二方向上的平均尺寸，并且G2是所述第四表面与所述第一内电极间隔开的区域在所述第二方向上的平均尺寸。
100.根据权利要求98所述的多层电子组件，其中，满足B1≥G1、B3≤G1、B2≥G2和B4≤G2，其中，B1是从所述第三表面的延长线到所述第一带电极的端部的在所述第二方向上的距离，B2是从所述第四表面的延长线到所述第二带电极的端部的在所述第二方向上的距离，B3是从所述第三表面的所述延长线到所述第三带电极的端部的在所述第二方向上的距离，B4是从所述第四表面的所述延长线到所述第四带电极的端部的在所述第二方向上的距离，G1是所述第三表面与所述第二内电极间隔开的区域在所述第二方向上的平均尺寸，并且G2是所述第四表面与所述第一内电极间隔开的区域在所述第二方向上的平均尺寸。
101.根据权利要求75所述的多层电子组件，其中，所述第一带电极和所述第二带电极包括与包括在所述第一内电极或所述第二内电极中的金属相同的金属。
102.根据权利要求75所述的多层电子组件，其中，所述第一连接电极和所述第二连接电极包括与包括在所述第一内电极或所述第二内电极中的金属相同的金属。
103.根据权利要求75所述的多层电子组件，其中，所述第一带电极和所述第二带电极包括烧制电极，所述烧制电极包括导电金属和玻璃。
104.根据权利要求75所述的多层电子组件，其中，所述第一连接电极和所述第二连接电极包括烧制电极，所述烧制电极包括导电金属和玻璃。
105.根据权利要求75所述的多层电子组件，其中，所述第一带电极和所述第二带电极包括镀层。
106.根据权利要求75所述的多层电子组件，其中，所述第一连接电极和所述第二连接电极包括镀层。
107.根据权利要求101所述的多层电子组件，其中，所述相同的金属是Ni。
108.根据权利要求102所述的多层电子组件，其中，所述相同的金属是Ni。
109.根据权利要求103所述的多层电子组件，其中，所述导电金属是镍、铜以及它们的合金中的至少一种。
CN202211485581.3A 2022-01-24 2022-11-24 多层电子组件 Pending CN116487187A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220010155A KR20230114068A (ko) 2022-01-24 2022-01-24 적층형 전자 부품
KR10-2022-0010155 2022-01-24

Publications (1)

Publication Number Publication Date
CN116487187A true CN116487187A (zh) 2023-07-25

Family

ID=87218355

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211485581.3A Pending CN116487187A (zh) 2022-01-24 2022-11-24 多层电子组件

Country Status (4)

Country Link
US (1) US20230238182A1 (zh)
JP (1) JP2023107724A (zh)
KR (1) KR20230114068A (zh)
CN (1) CN116487187A (zh)

Also Published As

Publication number Publication date
KR20230114068A (ko) 2023-08-01
JP2023107724A (ja) 2023-08-03
US20230238182A1 (en) 2023-07-27

Similar Documents

Publication Publication Date Title
CN109935467B (zh) 电容器组件
CN112447405B (zh) 多层电子组件
CN116259483A (zh) 陶瓷电子组件
KR102139752B1 (ko) 세라믹 전자 부품
US20210082621A1 (en) Multilayer capacitor
CN112530710B (zh) 多层电子组件
CN110660586B (zh) 多层陶瓷电容器
CN110880420A (zh) 多层陶瓷电容器
CN116487187A (zh) 多层电子组件
US20230215643A1 (en) Multilayer electronic component
US20230215654A1 (en) Multilayer electronic component
KR102441653B1 (ko) 세라믹 전자 부품
US20230215647A1 (en) Multilayer electronic component
US20230215653A1 (en) Multilayer electronic component
US20230215655A1 (en) Multilayer electronic component
US20230260706A1 (en) Multilayer electronic component
US20230253156A1 (en) Multilayer electronic component
CN116387036A (zh) 多层电子组件
CN116417261A (zh) 多层电子组件
CN116387033A (zh) 多层电子组件
CN116387027A (zh) 多层电子组件
CN116844861A (zh) 多层电子组件
CN116387035A (zh) 多层电子组件
KR20230103546A (ko) 적층형 전자 부품
KR20230103059A (ko) 적층형 전자 부품

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication