CN116387037A - 多层电子组件 - Google Patents

多层电子组件 Download PDF

Info

Publication number
CN116387037A
CN116387037A CN202211685219.0A CN202211685219A CN116387037A CN 116387037 A CN116387037 A CN 116387037A CN 202211685219 A CN202211685219 A CN 202211685219A CN 116387037 A CN116387037 A CN 116387037A
Authority
CN
China
Prior art keywords
multilayer electronic
electronic assembly
insulating layer
disposed
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211685219.0A
Other languages
English (en)
Inventor
罗在永
任珍亨
金圣洙
韩昇勳
赵志弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN116387037A publication Critical patent/CN116387037A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/12—Protection against corrosion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Thermistors And Varistors (AREA)

Abstract

本公开提供一种多层电子组件。所述多层电阻组件包括：主体，包括在第一方向上彼此相对的第一表面和第二表面以及连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面、以及在第三方向上彼此相对的第五表面和第六表面；第一外电极，包括设置在所述第三表面上的第一连接部和从所述第一连接部延伸到所述第一表面的一部分的第一带部；第二外电极，包括设置在所述第四表面上的第二连接部和从所述第二连接部延伸到所述第一表面的一部分的第二带部；绝缘层，设置在所述第一连接部和所述第二连接部上并且覆盖所述第二表面，所述绝缘层包括含锆(Zr)的氧化物；第一镀层，设置在第一带部上；以及第二镀层，设置在第二带部上。

Description

多层电子组件
本申请要求于2021年12月31日在韩国知识产权局提交的第10-2021-0193640号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开涉及一种多层电子组件。
背景技术
作为多层电子组件的多层陶瓷电容器(MLCC)可以是可安装在各种类型的电子产品(诸如成像装置(诸如液晶显示器(LCD)和等离子体显示面板(PDP))、计算机、智能电话和移动电话等)的印刷电路板上的片式电容器，并且可充电或放电。
这样的多层陶瓷电容器可用作各种电子装置的组件，因为多层陶瓷电容器可具有相对小的尺寸和高电容并且可容易地安装。随着诸如计算机和移动装置的各种电子装置已经小型化并且已经被设计为具有高输出，对多层陶瓷电容器的小型化和高电容的需求已经增加。
此外，随着最近对用于车辆的电子组件的关注的增加，还需要多层陶瓷电容器具有高可靠性以用于汽车或信息娱乐系统。
为了使多层陶瓷电容器小型化和高电容，可能需要通过减小内电极和介电层的厚度来增加层叠的层数。
此外，可能需要减小安装空间以在基板的有限区域内安装更多数量的组件。
此外，由于边缘的厚度随着多层陶瓷电容器的小型化和高电容而减小，可能使外部水分和镀液容易渗透，因此可能降低可靠性。因此，可能需要用于保护多层陶瓷电容器免受外部水分或镀液渗透的方法。
发明内容
本公开的一方面在于提供一种具有改进的每单位体积电容的多层电子组件。
本公开的一方面在于提供一种具有改进的可靠性的多层电子组件。
本公开的一方面在于提供一种具有减小的安装空间的多层电子组件。
根据本公开的一个方面，一种多层电子组件包括：主体，包括介电层以及交替地设置的第一内电极和第二内电极，所述介电层介于所述第一内电极和所述第二内电极之间，并且所述主体具有在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；第一外电极，包括设置在所述第三表面上的第一连接部、从所述第一连接部延伸到所述第一表面的第一部分的第一带部以及从所述第一连接部延伸到所述第二表面的第一部分的第三带部；第二外电极，包括设置在所述第四表面上的第二连接部、从所述第二连接部延伸到所述第一表面的第二部分的第二带部以及从所述第二连接部延伸到所述第二表面的第二部分的第四带部；绝缘层，设置在所述第一连接部和所述第二连接部上并覆盖所述第二表面以及所述第三带部和所述第四带部，所述绝缘层包括含锆(Zr)的第一氧化物；第一镀层，设置在所述第一带部上；以及第二镀层，设置在所述第二带部上。
根据本公开的另一方面，一种多层电子组件包括：主体，包括介电层以及交替地设置的第一内电极和第二内电极，所述介电层介于所述第一内电极和所述第二内电极之间，并且所述主体具有在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；第一外电极，包括设置在所述第三表面上的第一连接部和从所述第一连接部延伸到所述第一表面的第一部分的第一带部；第二外电极，包括设置在所述第四表面上的第二连接部和从所述第二连接部延伸到所述第一表面的第二部分的第二带部；绝缘层，设置在所述第二表面上并延伸到所述第一连接部和所述第二连接部，所述绝缘层包括含锆(Zr)的第一氧化物；第一镀层，设置在所述第一带部上；以及第二镀层，设置在所述第二带部上。
根据本公开的另一方面，一种多层电子组件包括：主体，包括介电层以及交替地设置的第一内电极和第二内电极，所述介电层介于所述第一内电极和所述第二内电极之间，并且所述主体具有在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；第一外电极，包括设置在所述第三表面上的第一连接部、从所述第一连接部延伸到所述第一表面的第一部分的第一带部以及从所述第一连接部延伸到所述第二表面的第一部分的第三带部；第二外电极，包括设置在所述第四表面上的第二连接部、从所述第二连接部延伸到所述第一表面的第二部分的第二带部以及从所述第二连接部延伸到所述第二表面的第二部分的第四带部；绝缘层，设置在所述第一连接部和所述第二连接部上并覆盖所述第二表面以及所述第三带部和所述第四带部，所述绝缘层包括含锆(Zr)的第一氧化物并且基本不含钇(Y)；第一镀层，设置在所述第一带部上；以及第二镀层，设置在所述第二带部上。
根据本公开的另一方面，一种多层电子组件包括：主体，包括介电层以及交替地设置的第一内电极和第二内电极，所述介电层介于所述第一内电极和所述第二内电极之间，并且所述主体具有在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；第一外电极，包括设置在所述第三表面上的第一连接部和从所述第一连接部延伸到所述第一表面的第一部分的第一带部；第二外电极，包括设置在所述第四表面上的第二连接部和从所述第二连接部延伸到所述第一表面的第二部分的第二带部；绝缘层，设置在所述第二表面上并延伸到所述第一连接部和所述第二连接部，所述绝缘层包括含锆(Zr)的第一氧化物并且基本不含钇(Y)；第一镀层，设置在所述第一带部上；以及第二镀层，设置在所述第二带部上。
根据本公开的另一方面，一种多层电子组件包括：主体，包括介电层以及交替地设置的第一内电极和第二内电极，所述介电层介于所述第一内电极和所述第二内电极之间，并且所述主体具有在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；第一外电极，包括设置在所述第三表面上的第一连接部、从所述第一连接部延伸到所述第一表面的第一部分的第一带部、以及从所述第一连接部延伸到将所述第二表面连接到所述第三表面的拐角的第一拐角部；第二外电极，包括设置在所述第四表面上的第二连接部、从所述第二连接部延伸到所述第一表面的第二部分的第二带部、以及从所述第二连接部延伸到将所述第二表面连接到所述第四表面的拐角的第二拐角部；绝缘层，设置在所述第一连接部和所述第二连接部上并且覆盖所述第二表面以及所述第一拐角部和所述第二拐角部，所述绝缘层包括含锆(Zr)的第一氧化物；第一镀层，设置在所述第一带部上；以及第二镀层，设置在所述第二带部上，其中，在所述第二方向上从所述第三表面的延长线到所述第一拐角部的端部的平均距离定义为B3，在所述第二方向上从所述第四表面的延长线到所述第二拐角部的端部的平均距离定义为B4，所述第三表面与所述第二内电极彼此间隔开的区域在所述第二方向上的平均尺寸定义为G1，所述第四表面与所述第一内电极彼此间隔开的区域在所述第二方向上的平均尺寸定义为G2，并且满足B3≤G1和B4≤G2。
根据本公开的另一方面，一种多层电子组件包括：主体，包括介电层以及交替地设置的第一内电极和第二内电极，所述介电层介于所述第一内电极和所述第二内电极之间，并且所述主体具有在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；第一外电极，包括设置在所述第三表面上的第一连接电极和设置在所述第一表面上并连接到所述第一连接电极的第一带电极；第二外电极，包括设置在所述第四表面上的第二连接电极和设置在所述第一表面上并连接到所述第二连接电极的第二带电极；第一绝缘层，设置在所述第一连接电极上；第二绝缘层，设置在所述第二连接电极上；第一镀层，设置在所述第一带电极上；以及第二镀层，设置在所述第二带电极上，其中，所述第一绝缘层和所述第二绝缘层包括含锆(Zr)的第一氧化物。
附图说明
根据以下结合附图的具体实施方式，将更清楚地理解本公开的以上和其它方面、特征和优点，其中：
图1是示出根据本公开的示例实施例的多层电子组件的立体图；
图2是示出图1中的多层电子组件的主体的立体图；
图3是沿图1中的线I-I'截取的截面图；
图4是示出图2中的主体的分解立体图；
图5是示出其上安装有图1中的多层电子组件的基板的立体图；
图6是示出根据本公开的示例实施例的多层电子组件的立体图；
图7是沿图6中的线II-II'截取的截面图；
图8是示出根据本公开的示例实施例的多层电子组件的立体图；
图9是沿图8中的线III-III'截取的截面图；
图10是示出根据本公开的示例实施例的多层电子组件的立体图；
图11是沿图10中的线IV-IV'截取的截面图；
图12是示出根据本公开的示例实施例的多层电子组件的立体图；
图13是沿图12中的线V-V'截取的截面图；
图14是示出根据本公开的示例实施例的多层电子组件的立体图；
图15是沿图14中的线VI-VI'截取的截面图；
图16是示出图14中的多层电子组件的变型示例的示图；
图17是示出根据本公开的示例实施例的多层电子组件的立体图；
图18是沿着图17中的线VII-VII'截取的截面图；
图19是示出根据本公开的示例实施例的多层电子组件的立体图；
图20是沿图19中的线VIII-VIII'截取的截面图；
图21是示出图19中的多层电子组件的变型示例的示图；
图22是示出根据本公开的示例实施例的多层电子组件的立体图；
图23是沿图22中的线IX-IX'截取的截面图；
图24是示出图22中的多层电子组件的变型示例的示图；
图25是示出根据本公开的示例实施例的多层电子组件的立体图；
图26是沿图25中的线X-X'截取的截面图；
图27是示出图25中的多层电子组件的变型示例的示图；
图28是示出根据本公开的示例实施例的多层电子组件的立体图；
图29是沿图28中的线XI-XI'截取的截面图；
图30是示出图28中的多层电子组件的变型示例的示图；
图31是示出根据本公开的示例实施例的多层电子组件的立体图；
图32是沿着图31中的线XII-XII'截取的截面图；
图33是示出根据本公开的示例实施例的多层电子组件的立体图；
图34是沿图33中的线XIII-XIII'截取的截面图；
图35是示出图33中的多层电子组件的变型示例的示图；
图36是示出根据本公开的示例实施例的多层电子组件的立体图；
图37是沿着图36中的线XIV-XIV'截取的截面图；以及
图38是示出图37中的区域K1的放大图。
具体实施方式
在下文中，将参照附图如下描述本公开的实施例。
然而，本公开可以许多不同的形式例示，并且不应被解释为局限于在此阐述的具体实施例。更确切地说，提供这些实施例使得本公开将是透彻和完整的，并且将向本领域技术人员充分传达本公开的范围。因此，为了清楚描述，附图中的要素的形状和尺寸可能被夸大。此外，将使用相同的标号描述在每个示例实施例的附图中呈现的相同构思的范围内具有相同功能的要素。
在附图中，相同的要素将由相同的标号表示。此外，将不提供对可能不必要地使本公开的要旨模糊的已知功能和要素的多余描述和详细描述。在附图中，可能夸大、省略或简要示出一些要素，并且要素的尺寸不一定反映这些要素的实际尺寸。此外，将理解，除非另有说明，否则当一部分“包括”要素时，其还可包括其它要素，而不排除其它要素。
在附图中，第一方向可定义为层叠方向或厚度方向，第二方向可定义为长度方向，并且第三方向可定义为宽度方向。
图1是示出根据示例实施例的多层电子组件的立体图。
图2是示出图1中的多层电子组件的主体的立体图。
图3是沿图1中的线I-I'截取的截面图。
图4是示出图2中的主体的分解立体图。
图5是示出其上安装有图1中的多层电子组件的基板的立体图。
在下文中，将参照图1至图5描述示例实施例中的多层电子组件1000。
示例实施例中的多层电子组件1000可包括：主体110，包括介电层111以及交替设置的第一内电极121和第二内电极122，且介电层111介于第一内电极121和第二内电极122之间，并且主体110具有在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上相对的第三表面3和第四表面4以及连接到第一表面1、第二表面2、第三表面3和第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6；第一外电极131，包括设置在第三表面上的第一连接部131a、从第一连接部延伸到第一表面的第一部分的第一带部131b以及从第一连接部延伸到第二表面的第一部分的第三带部131c；第二外电极132，包括设置在第四表面上的第二连接部132a、从第二连接部延伸到第一表面的第二部分的第二带部132b以及从第二连接部延伸到第二表面的第二部分的第四带部132c；绝缘层151，设置在第一连接部和第二连接部上并覆盖第二表面以及第三带部131c和第四带部132c；第一镀层141，设置在第一带部131b上；以及第二镀层142，设置在第二带部132b上，并且绝缘层151可包括含有锆(Zr)的氧化物。
在主体110中，介电层111和内电极121和122可交替层叠。
主体110的形状可不限于任何特定形状，但如图所示，主体110可具有六面体形状或类似于六面体形状的形状。由于包括在主体110中的陶瓷粉末在烧制工艺期间减少，主体110可不具有以直线形成的精确六面体形状，但可基本具有六面体形状。
主体110可具有在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4以及连接到第一表面1、第二表面2、第三表面3和第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6。
在示例实施例中，主体110可具有将第一表面连接到第三表面的1-3拐角、将第一表面连接到第四表面的1-4拐角、将第二表面连接到第三表面的2-3拐角以及将第二表面连接到第四表面的2-4拐角。1-3拐角和2-3拐角可具有随着接近第三表面朝向主体在第一方向上的中央减小(缩小)的形式，并且1-4拐角和2-4拐角可具有随着接近第四表面朝向主体在第一方向上的中央减小(缩小)的形式。
由于没有设置内电极121和122的边缘区域可仅由介电层111形成，因此可由于内电极121和122的厚度而形成台阶差，因此，将第一表面连接到第三表面至第六表面的拐角和/或将第二表面连接到第三表面至第六表面的拐角可相对于第一表面或第二表面具有向主体在第一方向的中央减小(缩小)的形式。可选地，将第一表面1连接到第三表面3至第六表面6的拐角和/或将第二表面2连接到第三表面3至第六表面6的拐角可相对于第一表面或第二表面具有向主体在第一方向的中央减小(缩小)的形式。可选地，当通过执行单独的工艺来使连接主体110的表面的拐角圆化以防止碎裂缺陷等时，将第一表面连接到第三表面至第六表面的拐角和/或将第二表面连接到第三表面至第六表面的拐角可具有圆化形状。
拐角可包括将第一表面连接到第三表面的1-3拐角、将第一表面连接到第四表面的1-4拐角、将第二表面连接到第三表面的2-3拐角以及将第二表面连接到第四表面的2-4拐角。此外，拐角可包括将第一表面连接到第五表面的1-5拐角、将第一表面连接到第六表面的1-6拐角、将第二表面连接到第五表面的2-5拐角以及将第二表面连接到第六表面的2-6拐角。主体110的第一表面至第六表面可以是几乎平坦的表面，并且非平坦区域可被构造为拐角。在下文中，每个表面的延长线可指相对于每个表面的平坦部分延伸的线。
在这种情况下，在外电极131和132中，设置在主体110的拐角上的区域可以是拐角部，设置在主体110的第三表面和第四表面上的区域可以是连接部，并且设置在主体的第一表面和第二表面上的区域可以是带部。
为了防止由内电极121和122引起的台阶差，在层叠之后，当内电极被切割以暴露于主体的第五表面5和第六表面6时，可在电容形成部Ac的在第三方向(宽度方向)上的两个侧表面上层叠单个介电层或两个或更多个介电层以形成边缘部114和115，将第一表面连接到第五表面和第六表面的部分以及将第二表面连接到第五表面和第六表面的部分可不具有减小的形式。
形成主体110的多个介电层111可处于烧制状态，并且相邻介电层111可彼此一体化，使得在不使用扫描电子显微镜(SEM)的情况下难以识别相邻介电层111之间的边界。
在示例实施例中，用于形成介电层111的原材料不限于任何特定示例，只要可获得足够的电容即可。例如，可使用钛酸钡材料、铅复合钙钛矿材料或钛酸锶材料等。钛酸钡材料可包括BaTiO3陶瓷粉末，并且BaTiO3陶瓷粉末的示例可包括钙(Ca)、锆(Zr)部分固溶于BaTiO3中的(Ba1-xCax)TiO3(0<x<1)、Ba(Ti1-yCay)O3(0<y<1)、(Ba1-xCax)(Ti1-yZry)O3(0<x<1，0<y<1)或Ba(Ti1-yZry)O3(0<y<1)。
此外，介电层111的原材料可包括添加到粉末颗粒(诸如钛酸钡(BaTiO3)粉末颗粒等)的各种陶瓷添加剂、有机溶剂、粘合剂、分散剂等。
介电层111的平均厚度td不限于任何特定示例。
然而，通常，当介电层具有小于0.6μm的厚度(相对薄)时，特别是当介电层的厚度为0.35μm或更小时，可靠性可能降低。
在示例实施例中，通过在外电极的连接部上设置绝缘层，并且在外电极的带部上设置镀层，可防止外部水分和镀液的渗透，从而可提高可靠性。因此，即使当介电层111的平均厚度为0.35μm或更小时，也可确保优异的可靠性。
因此，当介电层111的平均厚度为0.35μm或更小时，可实现示例实施例中的提高可靠性的效果。
介电层111的平均厚度td可指设置在第一内电极121和第二内电极122之间的介电层111的平均厚度。
介电层111的平均厚度可通过使用扫描电子显微镜(SEM)以10000倍放大率扫描主体110的在长度和厚度方向上截取的截面表面来测量。更具体地，可通过在扫描图像上测量介电层的在长度方向上以相等距离间隔开的30个点的厚度来测量平均厚度。可在电容形成部Ac中指定以相等距离间隔开的30个点。此外，当平均厚度的测量扩展至10个介电层并且测量其平均值时，介电层的平均厚度可更一般化。
主体110可包括电容形成部Ac和盖部112和113，电容形成部Ac设置在主体110中并且包括彼此相对的第一内电极121和第二内电极122，介电层111介于第一内电极121和第二内电极122之间，盖部分别形成在电容形成部Ac在第一方向上的上部和下部上。
此外，电容形成部Ac可有助于电容器的电容的形成，并且可通过使多个第一内电极121和多个第二内电极122交替层叠且介电层111介于第一内电极121和第二内电极122之间而形成。
盖部112和113可包括在第一方向上设置在电容形成部Ac上方的上盖部112和在第一方向上设置在电容形成部Ac下方的下盖部113。
上盖部112和下盖部113可通过在厚度方向上分别在电容形成部Ac的上表面和下表面上层叠单个介电层或者两个或更多个介电层来形成，并且可防止由物理或化学应力引起的对内电极的损坏。
上盖部112和下盖部113不包括内电极，并且可包括与介电层111的材料相同的材料。
也就是说，上盖部112和下盖部113可包括陶瓷材料(诸如钛酸钡(BaTiO3)陶瓷材料)。
盖部112和113的平均厚度不限于任何特定示例。然而，为了容易地实现多层电子组件的小型化和高电容，盖部112和113的平均厚度tc可以是15μm或更小。此外，在示例实施例中，通过将绝缘层设置在外电极的连接部上并且将镀层设置在外电极的带部上，可防止外部水分和镀液的渗透，从而可提高可靠性。因此，即使当盖部112和113的平均厚度tc为15μm或更小时，也可确保优异的可靠性。
盖部112和113的平均厚度tc可指在第一方向上的尺寸，并且可以是在电容形成部Ac在第一方向上的上方或下方以相等距离间隔开的五个点处测量的盖部112和113厚度的平均值。例如，可通过使用扫描电子显微镜(SEM)扫描主体110的截面来进行测量。即使在本公开中没有描述，也可使用本领域普通技术人员理解的其它方法和/或工具。
此外，边缘部114和115可设置在电容形成部Ac的侧表面上。
边缘部114和115可包括设置在主体110的第五表面5上的第一边缘114和设置在主体110的第六表面6上的第二边缘115。也就是说，边缘部114和115可在宽度方向上设置在主体110的两个侧表面上。
边缘部114和115可指在主体110的沿宽度厚度方向截取的截面上第一内电极121和第二内电极122的两端的边界与主体的外边界之间的区域。
边缘部114和115可防止由物理或化学应力引起的对内电极的损坏。
通过在陶瓷生片(除了形成边缘部的区域之外)上涂覆导电膏形成内电极，可形成边缘部114和115。
此外，为了防止由于内电极121和122引起的台阶差，在层叠之后，内电极可被切割以暴露于主体的第五表面5和第六表面6，并且可在电容形成部Ac的沿第三方向(宽度方向)的两个侧表面上层叠单个介电层或两个或更多个介电层，从而形成边缘部114和115。
边缘部114和115的宽度不限于任何特定示例。然而，边缘部114和115的平均宽度可以为15μm或更小，以容易地获得多层电子组件的小型化和高电容。此外，在示例实施例中，通过将绝缘层设置在外电极的连接部上并且将镀层设置在外电极的带部上，可防止外部水分和镀液的渗透，从而可提高可靠性。因此，即使当边缘部114和115的平均宽度为15μm或更小时，也可确保优异的可靠性。
边缘部114和115的平均宽度可指边缘部114和115在第三方向上的平均尺寸，并且可以是在电容形成部Ac的侧表面上，以相等距离间隔开的五个点处测量的边缘部114和115在第三方向上的厚度的平均值。例如，可通过使用扫描电子显微镜(SEM)扫描主体110的截面来进行测量。即使在本公开中没有描述，也可使用本领域普通技术人员理解的其它方法和/或工具。
内电极121和122可与介电层111交替层叠。
内电极121和122可包括第一内电极121和第二内电极122。第一内电极121和第二内电极122可交替地设置为彼此相对，且包括在主体110中的介电层111介于第一内电极121和第二内电极122之间，并且第一内电极121和第二内电极122可分别暴露于主体110的第三表面3和第四表面4。
参照图3，第一内电极121可与第四表面4间隔开并且可通过第三表面3暴露，并且第二内电极122可与第三表面3间隔开并且可通过第四表面4暴露。第一外电极131可设置在主体的第三表面3上并且可连接到第一内电极121，并且第二外电极132可设置在主体的第四表面4上并且可连接到第二内电极122。
也就是说，第一内电极121可不与第二外电极132连接，并且可与第一外电极131连接，并且第二内电极122可不与第一外电极131连接，并且可与第二外电极132连接。因此，第一内电极121可与第四表面4间隔开预定距离，并且第二内电极122可与第三表面3间隔开预定距离。
在这种情况下，第一内电极121和第二内电极122可通过设置在它们之间的介电层111彼此电分离。
主体110可通过交替层叠其上印刷有用于第一内电极121的导电膏的陶瓷生片和其上印刷有用于第二内电极122的导电膏的陶瓷生片并烧制这些片来形成。
用于形成内电极121和122的材料不限于任何特定示例，并且可使用具有良好导电性的材料。例如，内电极121和122可包括镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)以及它们的合金中的一种或更多种。
此外，内电极121和122可通过印刷用于内电极的导电膏来形成，该导电膏包括镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)以及它们的合金中的一种或更多种。作为印刷用于内电极的导电膏的方法，可使用丝网印刷法或凹版印刷法，但是其示例实施例不限于此。
内电极121和122的平均厚度te不限于任何特定示例。
然而，通常，当内电极形成为具有小于0.6μm的厚度(相对薄)时，特别是，当内电极的厚度为0.35μm或更小时，可靠性可能劣化。
在示例实施例中，通过在外电极的连接部上设置绝缘层，并且在外电极的带部上设置镀层，可防止外部水分和镀液的渗透，使得可提高可靠性。因此，即使当内电极121和122的平均厚度为0.35μm或更小时，也可确保优异的可靠性。
因此，当内电极121和122的厚度平均为0.35μm或更小时，可改善示例实施例中的效果，并且可容易地获得多层电子组件的小型化和高电容。
内电极121和122的平均厚度te可指内电极121和122的平均厚度。
内电极121和122的平均厚度可通过使用扫描电子显微镜(SEM)以10000倍放大率扫描主体110的在长度和厚度方向上截取的截面表面来测量。更具体地，可通过从扫描图像测量一个内电极上的在长度方向上以相等距离间隔开的30个点的厚度来测量平均厚度。可在电容形成部Ac中指定以相等距离间隔开的30个点。此外，当平均厚度的测量扩展至10个内电极并且测量其平均值时，内电极的平均厚度可更一般化。
外电极131和132可设置在主体110的第三表面3和第四表面4上。外电极131和132可包括第一外电极131和第二外电极132，第一外电极131和第二外电极132分别设置在主体110的第三表面3和第四表面4上，并且分别连接到第一内电极121和第二内电极122。
外电极131和132可包括第一外电极131和第二外电极132，第一外电极131包括设置在第三表面上的第一连接部131a和从第一连接部延伸到第一表面的第一部分的第一带部131b，第二外电极132包括设置在第四表面上的第二连接部132a和从第二连接部延伸到第一表面的第二部分的第二带部132b。第一连接部131a可在第三表面上连接到第一内电极121，并且第二连接部132a可在第四表面上连接到第二内电极122。
此外，第一外电极131可包括从第一连接部131a延伸到第二表面的第一部分的第三带部131c，并且第二外电极132可包括从第二连接部132a延伸到第二表面的第二部分的第四带部132c。此外，第一外电极131可包括从第一连接部131a延伸到第五表面的一部分(第一部分)和第六表面的一部分(第一部分)的第一侧带部，并且第二外电极132可包括从第二连接部132a延伸到第五表面的一部分(第二部分)和第六表面的一部分(第二部分)的第二侧带部。
然而，在示例实施例中，可不设置第三带部、第四带部、第一侧带部和第二侧带部中的至少一者。第一外电极131和第二外电极132可不设置在第二表面上，并且可不设置在第五表面和第六表面上。由于第一外电极131和第二外电极132未设置在第二表面上，因此第一外电极131和第二外电极132可设置在主体的第二表面的延长线下方。此外，第一连接部131a和第二连接部132a可与第五表面和第六表面间隔开，并且第一连接部131a和第二连接部132a可与第二表面间隔开。此外，第一带部131b和第二带部132b也可与第五表面和第六表面间隔开。
在示例实施例中，当第一外电极131包括第三带部131c且第二外电极132包括第四带部132c时，可在第三带部131c和第四带部132c上形成绝缘层，但是其示例实施例不限于此。可在第三带部131c和第四带部132c上设置镀层，以提高安装便利性。此外，第一外电极131和第二外电极132可包括第三带部131c和第四带部132c，并且可不包括侧带部，并且在这种情况下，第一连接部131a和第二连接部132a以及第一带部131b至第四带部132c可与第五表面和第六表面间隔开。
在示例实施例中，多层电子组件1000可具有两个外电极131和132。然而，外电极131和132的数量及其形状可根据内电极121和122的形状或其它目的而变化。
外电极131和132可使用具有导电性的任何材料(诸如金属)形成，并且可考虑电性能及结构稳定性来确定具体材料，并且具体材料可具有多层结构。
外电极131和132可以是包含导电金属和玻璃的烧制电极，或包含导电金属和树脂的树脂基电极。
此外，外电极131和132可具有在主体上依次形成烧制电极和树脂基电极的形状。此外，外电极131和132可通过将包括导电金属的片转印到主体上形成，或者外电极131和132可通过将包括导电金属的片转印到烧制电极形成。
作为外电极131和132中包括的导电金属，可使用具有良好导电性的材料，该材料不局限于任何特定的示例。例如，导电金属可以是Cu、Ni、Pd、Ag、Sn、Cr以及它们的合金中的一种或更多种。优选地，外电极131和132可包括Ni和Ni合金中的至少一种，因此，可提高与包括Ni的内电极121和122的连接性。
绝缘层151可设置在第一连接部131a和第二连接部132a上。
由于第一连接部131a和第二连接部132a连接到内电极121和122，因此第一连接部131a和第二连接部132a可成为镀液在镀覆工艺中可渗透或水分在实际使用期间可渗透的路径。在示例实施例中，由于绝缘层151设置在连接部131a和132a上，因此可防止外部水分或镀液的渗透。
绝缘层151可与第一镀层141和第二镀层142接触。在这种情况下，绝缘层151可与第一镀层141的端部和第二镀层142的端部接触并且可部分地覆盖第一镀层141的端部和第二镀层142的端部，或者第一镀层141和第二镀层142与绝缘层151的端部接触并且可部分地覆盖绝缘层151的端部。
绝缘层151可设置在第一连接部131a和第二连接部132a上，并且可设置为覆盖第二表面以及第三带部131c和第四带部132c。在这种情况下，绝缘层151可覆盖第三带部131c和第四带部132c以及第二表面上的未设置第三带部131c和第四带部132c的区域。因此，绝缘层151可覆盖第三带部131c和第四带部132c的端部与主体110接触的区域，并且可阻挡水分渗透路径，从而提高防潮可靠性。
绝缘层151可设置在第二表面上，并且可延伸到第一连接部131a和第二连接部132a。此外，当外电极131和132不设置在第二表面上时，绝缘层可设置为完全覆盖第二表面。绝缘层151可不必设置在第二表面上，并且绝缘层可不设置在第二表面的一部分或整体上，并且绝缘层还可被分成两个部分，并且这两个部分可分别设置在第一连接部131a和第二连接部132a上。当绝缘层未设置在第二表面上时，绝缘层可设置在第二表面的延长线下方。此外，绝缘层可不设置在第二表面上，并且绝缘层可从第一连接部131a和第二连接部132a延伸到第五表面和第六表面，并且可形成单个绝缘层。
此外，绝缘层151可设置为覆盖第一侧带部的一部分和第二侧带部的一部分、第五表面的一部分和第六表面的一部分。在这种情况下，第五表面和第六表面的未被绝缘层151覆盖的部分可暴露。
此外，绝缘层151可设置为覆盖整个第一侧带部和整个第二侧带部以及整个第五表面和整个第六表面，并且在这种情况下，第五表面和第六表面可不暴露，使得可提高防潮可靠性。连接部131a和132a也可不直接暴露，从而提高多层电子组件1000的可靠性。更详细地，绝缘层可覆盖第一侧带部和第二侧带部两者的全部，并且可覆盖第五表面和第六表面的除了形成第一侧带部和第二侧带部的区域之外的整个区域。
绝缘层151可防止镀层141和142形成在其上设置有绝缘层151的外电极131和132上，并且可改善密封性能，从而可减少水分或镀液的渗透。
绝缘层可包括含锆(Zr)的氧化物。
通常，玻璃基材料(或玻璃材料)可用于绝缘层，但是由于玻璃基材料的性质，可能难以形成均匀的膜，因为在烧结期间可能严重发生团聚，并且由于在烧结期间需要热，可能在主体中产生应力，这可能导致裂纹或分层。此外，当使用包含玻璃基材料的绝缘层时，可使用在烧制外电极之后烧制包含玻璃基材料的绝缘层的方法，但是在烧结绝缘层的工艺中，外电极的金属材料可能扩散到内电极中，这可能导致辐射裂纹。此外，通常，玻璃材料可具有硬度，导致玻璃材料甚至可能由于小的冲击而破碎。
在示例中，可将第一氧化物(含锆(Zr)的氧化物)替代玻璃基氧化物应用于绝缘层，从而解决了玻璃基绝缘层的问题。与玻璃基氧化物相比，含锆(Zr)的氧化物可具有绝缘性质，并且还可具有优异的抗冲击性。
具体地，当使用含锆(Zr)的氧化物形成绝缘层151时，与使用玻璃材料的情况相比，可形成相对均匀且致密的膜，从而有效地提高防潮可靠性。
此外，当使用含锆(Zr)的氧化物形成绝缘层151时，与使用其它无机材料时相比，硬度、强度、耐磨性和防潮可靠性可有效地改善，并且对诸如镀液的酸性溶液的耐腐蚀性可以是优异的。
形成绝缘层151的方法不限于任何特定示例。
例如，在主体110上形成外电极131和132之后，也可使用原子层沉积(ALD)法形成包括含锆(Zr)的氧化物的绝缘层。也就是说，可通过原子层沉积法形成绝缘层151，由此可更容易地形成致密且均匀的绝缘层151，并且可容易地调整绝缘层151的厚度。此外，原子层沉积方法可在约60℃至约200℃的温度范围内进行，但是其示例实施例不限于此，并且可使用形成均匀且致密的绝缘层151的方法(诸如溶胶-凝胶涂覆方法和粉末涂覆方法)。
包含在绝缘层151中的含锆(Zr)的氧化物的类型不限于任何特定示例，并且可以是例如二氧化锆(ZrO2)。
二氧化锆可具有高机械性能，并且可在化学腐蚀性环境中稳定，并且可具有高强度、高韧性、低热导率和高阻燃性。特别地，随着绝缘层151中包括的二氧化锆的浓度增加，性能可改善。
在示例实施例中，在绝缘层151中，基于除氧原子之外的元素的总摩尔数的锆(Zr)原子的摩尔数可以是0.95或更大。也就是说，除了被检测为杂质的元素之外，绝缘层151可基本利用含锆(Zr)的氧化物形成。在这种情况下，含锆(Zr)的氧化物可以是二氧化锆(ZrO2)。因此，可实现防止由于热还原引起的裂纹、由于金属扩散引起的辐射裂纹、提高防潮可靠性和提高对镀液的耐腐蚀性的效果。
二氧化锆可能是不稳定的，因为在100℃至400℃的相对低的温度下可能从单斜晶系开始自发相变到四方晶系。
因此，当二氧化锆以高浓度包括在绝缘层151中时，二氧化锆可能由于二氧化锆的相变而导致晶界破裂和绝缘层151的强度突然降低。由于该问题也可能由在多层电子组件的制造期间施加的热或在工作期间产生的热引起，因此可需要使相对不稳定的形式的二氧化锆稳定并形成绝缘层151而不会导致机械和化学性质劣化的方法。
Mg氧化物或Ca氧化物可以使四方二氧化锆稳定。根据示例实施例，绝缘层151还可包括Mg、Ca和它们的氧化物中的至少一种，因此，可防止由在制造多层电子组件的工艺期间施加的热或在工作期间产生的热引起的绝缘层151中包括的二氧化锆的优异机械和化学性质的劣化。
此外，也可添加钇(Y)或含钇(Y)的氧化物以使绝缘层151中包括的二氧化锆稳定。
然而，当将钇(Y)或含钇(Y)的氧化物添加到二氧化锆中时，可形成氧化钇稳定氧化锆(YSZ)。氧化钇稳定氧化锆可具有优异的机械性质，但可具有高离子电导率，使得氧化钇稳定氧化锆可能不适用于用作多层电子组件的绝缘层。
因此，根据示例实施例，绝缘层151可不包含钇(Y)，从而防止形成氧化钇稳定氧化锆并保持优异的绝缘性质。在示例实施例中，绝缘层151可基本不含钇(Y)。“基本不含钇(Y)”可以指钇(Y)可作为不可避免的杂质存在，该杂质可存在于绝缘层的其它组分中。
除了钛酸钡(BaTiO3)之外，还可将各种陶瓷添加剂、有机溶剂、粘合剂、分散剂等添加到多层电子组件1000的介电层111、盖部112和113以及边缘部114、115中。当含钇(Y)的氧化物或钇(Y)用作添加剂以增加介电层111的体积电阻时，包含在介电层111中的含钇(Y)的氧化物或钇(Y)可与包含在设置在主体110外部的绝缘层151中的含锆(Zr)的氧化物反应，使得氧化钇稳定氧化锆可形成在主体110和绝缘层151之间的界面表面上。
因此，绝缘层的一部分可具有离子导电性，因此这样的绝缘层可能不适于用作绝缘层151。
根据示例实施例，介电层111、盖部112和113以及边缘部114和115中的每者可不包含钇(Y)，使得可防止介电层111、盖部112和113以及边缘部114和115中的每者中包括的锆(Zr)和钇(Y)之间的反应以及由其产生的离子导电性。因此，可实现防止多层电子组件1000的辐射裂纹的产生和扩散、提高防潮可靠性以及提高对镀液的耐腐蚀性的效果。根据示例实施例，介电层111、盖部112和113以及边缘部114和115中的每者可基本不含钇(Y)。“基本不含钇(Y)”可以指钇(Y)可作为不可避免的杂质存在，该杂质可存在于介电层111、盖部112和113以及边缘部114和115的其它组分中。
在这种情况下，可根据使用扫描电子显微镜-能量色散X射线光谱(SEM-EDS)观察的图像计算绝缘层151的组分。具体地，可将多层电子组件抛光到宽度方向(第三方向)上的中央位置，可在通过将绝缘层在厚度方向上划分为5个区域而获得的区域中的中央区域中使用EDS测量包含在绝缘层中的每种元素的摩尔数，并且可计算基于除氧原子之外的元素的总摩尔数的Zr原子的摩尔数。在一些实施例中，除氧之外的元素可包括Zr、来自盖部中的介电组合物的元素(Y、Al、Mg、Si、Ba和Ti)、来自外电极的元素(Cu、Ni、Pd、Ag、Sn和Cr)以及其它杂质。
绝缘层151的平均厚度t2可不限于任何特定示例。然而，当绝缘层151的平均厚度t2为20nm或更小时，可能无法充分确保防止由热还原引起的裂纹和由金属扩散引起的辐射裂纹的效果。
因此，在示例实施例中，通过将绝缘层151的平均厚度t2构造为超过20nm，可实现防止由热还原引起的裂纹、由金属扩散引起的辐射裂纹等的效果。
当绝缘层151的平均厚度t2小于50nm时，可能无法充分确保防潮可靠性。
因此，在示例实施例中，通过将绝缘层151的平均厚度t2构造为50nm或更大，可确保防潮可靠性。
当绝缘层151的平均厚度t2为400nm或更小时，在形成镀层141和142时可能无法确保对镀液的充分耐腐蚀性。
在示例实施例中，通过将绝缘层151的平均厚度t2构造为超过400nm，可确保对镀液的耐腐蚀性，并且可提高多层电子组件1000的可靠性。
绝缘层151的平均厚度t2的上限不限于任何特定示例。然而，当绝缘层151的平均厚度t2的值超过1000nm时，可加工性可能劣化，并且可能难以使多层电子组件1000小型化。
因此，在示例实施例中，绝缘层151的平均厚度t2可大于20nm且小于等于1000nm，优选大于等于50nm且小于等于1000nm，更优选大于400nm且小于等于1000nm。
此时，绝缘层151的平均厚度t2可以是相对于设置在第一连接部131a和第二连接部132a上的绝缘层151在第一方向上的中心点彼此间隔开5μm的两个点和彼此间隔开10μm的两个点处的厚度的平均值。可通过使用扫描电子显微镜(SEM)扫描主体110的截面表面来测量厚度。即使在本公开中没有描述，也可使用本领域普通技术人员理解的其它方法和/或工具。
在示例实施例中，绝缘层151可设置为与第一外电极131和第二外电极132直接接触，且第一外电极131和第二外电极132可包含导电金属和玻璃。因此，由于镀层141和142可不设置在第一外电极131的外表面中的设置有绝缘层151的区域和第二外电极132的外表面中的设置有绝缘层151的区域中，因此可有效地防止由镀液引起的外电极的侵蚀。
在这种情况下，第一镀层141可设置为覆盖绝缘层151的设置在第一外电极131上的端部，并且第二镀层142可设置为覆盖绝缘层151的设置在第二外电极132上的端部。通过在外电极131和132上形成镀层141和142之前形成绝缘层151，可以可靠地防止在形成镀层的工艺期间镀液的渗透。由于在镀层之前形成绝缘层，所以镀层141和142可覆盖绝缘层151的端部。
第一镀层141和第二镀层142可分别设置在第一带部131b和第二带部132b上。镀层141和142可提高安装性能，并且当镀层141和142设置在带部131b和132b上时，可减小安装空间，并且可减少镀液渗透到内电极中，使得可改善可靠性。第一镀层141的一端和第二镀层142的一端可与第一表面接触，并且第一镀层141的另一端和第二镀层142的另一端可与绝缘层151接触。
镀层141和142的类型不限于任何特定示例，并且可以是包括Cu、Ni、Sn、Ag、Au、Pd以及它们的合金中的至少一种的镀层，并且可包括多个层。
作为镀层141和142的更具体的示例，镀层141和142可以是Ni镀层或Sn镀层，并且Ni镀层和Sn镀层可依次形成在第一带部131b和第二带部132b上。
在示例实施例中，第一镀层141和第二镀层142可延伸为分别部分地覆盖第一连接部131a和第二连接部132a。当在第一方向上从第一表面1到内电极121和122中最邻近(最靠近)第一表面1设置的内电极的平均距离定义为H1，并且在第一方向上从第一表面1的延长线到镀层141和142的设置在第一连接部131a和第二连接部132a上的端部的平均距离定义为H2时，可满足H1>H2。因此，可防止在镀覆工艺期间镀液渗透到内电极中，从而提高可靠性。在一些实施例中，在第一方向上从第一表面1的延长线到第一镀层141的设置在第一连接部131a上的端部或到第二镀层142的设置在第二连接部132a上的端部的平均距离定义为H2。
H1和H2可以是在通过在多层电子组件的在第三方向上以相等距离间隔开的五个点处在第一方向和第二方向上切割多层电子组件而获得的截面上测量的值的平均值。H1可以是在每个截面中最邻近(最靠近)第一表面1设置的内电极连接到外电极的点处测量的值的平均值，H2是在每个截面中相对于与外电极接触的镀层的端部测量的值的平均值，并且可作为测量H1和H2的基准的第一表面的延长线可相同。例如，可通过使用扫描电子显微镜(SEM)扫描主体110的截面来进行测量。即使在本公开中没有描述，也可使用本领域普通技术人员理解的其它方法和/或工具。
在示例实施例中，第一镀层141可设置为覆盖绝缘层151的设置在第一外电极131上的端部，并且第二镀层142可设置为覆盖绝缘层151的设置在第二外电极132上的端部。因此，可加强绝缘层151与镀层141和142之间的内聚力，使得可提高多层电子组件1000的可靠性。
在示例实施例中，绝缘层151可设置为覆盖第一镀层141的设置在第一外电极131上的端部，并且绝缘层151可设置为覆盖第二镀层142的设置在第二外电极132上的端部。因此，可加强绝缘层151与镀层141和142之间的内聚力，使得可提高多层电子组件1000的可靠性。
在示例实施例中，主体在第二方向上的平均尺寸定义为L，主体在第二方向上从第三表面的延长线到第一带部的端部的平均距离定义为B1，并且主体在第二方向上从第四表面的延长线到第二带部的端部的平均尺寸定义为B2，可满足0.2≤B1/L≤0.4和0.2≤B2/L≤0.4。
当B1/L和B2/L小于0.2时，可能难以确保充分的固定强度。当B1/L和B2/L大于0.4时，可能在高电压电流下在第一带部331b和第二带部332b之间产生漏电流，并且第一带部331b和第二带部332b可能由于镀覆扩散而电连接。
B1、B2和L可以是在通过在多层电子组件的在第三方向上以相等距离间隔开的五个点处在第一方向和第二方向上切割多层电子组件而获得的截面上测量的值的平均值。例如，可通过使用扫描电子显微镜(SEM)扫描主体110的截面来进行测量。即使在本公开中没有描述，也可使用本领域普通技术人员理解的其它方法和/或工具。
参照示出了其上安装有多层电子组件1000的安装基板1100的图5，多层电子组件1000的镀层141和142可通过设置在基板180上的电极焊盘181和182以及焊料191和192彼此结合。
当内电极121和122在第一方向上层叠时，多层电子组件1000可水平地安装在基板180上，使得内电极121和122平行于安装表面。然而，示例实施例不限于水平安装的示例，并且当内电极121和122在第三方向上层叠时，多层电子组件可垂直地安装在基板上，使得内电极121和122可垂直于安装表面。
多层电子组件1000的尺寸不限于任何特定示例。
然而，为了获得小型化和高电容，可能需要通过减小介电层和内电极的厚度来增加层叠的层的数量。因此，在示例实施例中，提高可靠性和每单位体积电容的效果在具有1005(长×宽为1.0mm×0.5mm)或更小的尺寸的多层电子组件中可以是显著的。
因此，当考虑制造误差、外电极尺寸等时，当多层电子组件1000的长度为1.1mm或更小并且宽度为0.55mm或更小时，可改善示例实施例中的提高可靠性的效果。这里，多层电子组件1000的长度可指多层电子组件1000在第二方向上的最大尺寸，并且多层电子组件1000的宽度可指多层电子组件1000在第三方向上的最大尺寸。例如，可通过使用光学显微镜(SEM)扫描多层电子组件1000来进行测量。即使在本公开中没有描述，也可使用本领域普通技术人员理解的其它方法和/或工具。
图6是示出根据示例实施例的多层电子组件1001的立体图。图7是沿图6中的线II-II'截取的截面图。
参照图6和图7，在示例实施例中的多层电子组件1001中，第一镀层141-1和第二镀层142-1可设置在第一表面的延长线E1下方。因此，在安装期间可减小焊料的高度，并且可减小安装空间。
此外，绝缘层151-1可延伸到第一表面的延长线下方的区域，并且可与第一镀层141-1和第二镀层142-1接触。
图8是示出根据示例实施例的多层电子组件1002的立体图。图9是沿图8中的线III-III'截取的截面图。
参照图8和图9，示例实施例中的多层电子组件1002还可包括设置在第一表面1上并且设置在第一带部131b和第二带部132b之间的附加绝缘层161。因此，可防止在高电压电流下可能在第一带部131b和第二带部132b之间发生的漏电流。
附加绝缘层161的类型不限于任何特定示例。例如，类似于绝缘层151，附加绝缘层161可包括第二氧化物(含锆(Zr)的氧化物)。第二氧化物可与第一氧化物相同或不同。然而，可不必将附加绝缘层161和绝缘层151限制为相同的材料，并且附加绝缘层161和绝缘层151可利用不同的材料形成。例如，附加绝缘层161和绝缘层151可包括选自环氧树脂、丙烯酸树脂、乙基纤维素等中的一种或更多种，或者可包括玻璃。
图10是示出根据示例实施例的多层电子组件1003的立体图。图11是沿图10中的线IV-IV'截取的截面图。
参照图10和图11，在根据示例实施例的多层电子组件1003中，当在第一方向上从第一表面1到内电极121和122中最邻近(最靠近)第一表面1设置的内电极的平均距离定义为H1，并且在第一方向上从第一表面1的延长线到镀层141-3和142-3的设置在第一连接部131a和第二连接部132a上的端部的平均距离定义为H2时，可满足H1<H2。因此，在安装期间与焊料接触的面积可增加，使得内聚强度可改善。在一些实施例中，在第一方向上从第一表面1的延长线到第一镀层141-3的设置在第一连接部131a上的端部或到第二镀层142-3的设置在第二连接部132a上的端部的平均距离定义为H2。
更优选地，当主体110在第一方向上的平均尺寸定义为T时，可满足H2<T/2。也就是说，可满足H1<H2<T/2，这可能是因为，当H2大于等于T/2时，通过绝缘层提高防潮可靠性的效果可能劣化。
H1、H2和T可以是在通过在多层电子组件的在第三方向上以相等距离间隔开的五个点处在第一方向和第二方向上切割多层电子组件而获得的截面上测量的值的平均值。H1可以是在每个截面中最邻近(最靠近)第一表面1设置的内电极连接到外电极的点处测量的值的平均值，H2是在每个截面中相对于与外电极接触的镀层的端部测量的值的平均值，并且可作为测量H1和H2的基准的第一表面的延长线可相同。此外，T可以是通过在每个截面中测量主体110在第一方向上的最大尺寸而获得的平均值。例如，可通过使用扫描电子显微镜(SEM)扫描主体110的截面来进行测量。即使在本公开中没有描述，也可使用本领域普通技术人员理解的其它方法和/或工具。
图12是示出根据示例实施例的多层电子组件1004的立体图。图13是沿图12中的线V-V'截取的截面图。
参照图12和图13，在示例实施例中的多层电子组件1004中，第一带部131b-4的平均长度B1可大于第三带部131c-4的平均长度B3，并且第二带部132b-4的平均长度可大于第四带部132c-4的平均长度B4。因此，在安装期间与焊料接触的面积可增加，使得内聚强度可改善。
更详细地，在第二方向上从第三表面3的延长线到第一带部131b-4的端部的平均距离定义为B1，在第二方向上从第四表面4的延长线到第二带部132b-4的端部的平均距离定义为B2，在第二方向上从第三表面3的延长线到第三带部131c-4的端部的平均距离定义为B3，并且在第二方向上从第四表面4的延长线到第四带部132c-4的端部的平均距离定义为B4，可满足B3<B1和B4<B2。
在这种情况下，当主体110在第二方向上的平均尺寸定义为L时，可满足0.2≤B1/L≤0.4和0.2≤B2/L≤0.4。
B1、B2、B3、B4和L可以是在通过在多层电子组件的在第三方向上以相等距离间隔开的五个点处在第一方向和第二方向上切割多层电子组件而获得的截面上测量的值的平均值。例如，可通过使用扫描电子显微镜(SEM)扫描主体110的截面来进行测量。即使在本公开中没有描述，也可使用本领域普通技术人员理解的其它方法和/或工具。
此外，第一外电极131-4可包括从第一连接部131a-4延伸到第五表面的一部分(第一部分)和第六表面的一部分(第一部分)的第一侧带部，并且第二外电极132-4可包括从第二连接部132a-4延伸到第五表面的一部分(第二部分)和第六表面的一部分(第二部分)的第二侧带部。在这种情况下，第一侧带部和第二侧带部在第二方向上的尺寸可朝向第一表面逐渐增加。也就是说，第一侧带部和第二侧带部可以以渐缩形状或梯形形状设置。
此外，当在第二方向上从第三表面的延长线到第三带部131c-4的端部的平均距离定义为B3，在第二方向上从第四表面的延长线到第四带部132c-4的端部的平均距离定义为B4，第三表面与第二内电极122彼此间隔开的区域在第二方向上的平均尺寸定义为G1，第四表面和第一内电极121彼此间隔开的区域在第二方向上的平均尺寸定义为G2时，可满足B3≤G1和B4≤G2。因此，可减小由外电极占据的体积，使得可增加多层电子组件1004的每单位体积的电容。
对于G1和G2，在通过在第三方向上的中央沿第一方向和第二方向切割多层电子组件而获得的截面上，相对于设置在第一方向上的中央部分中的任意五个第二内电极测量的与第三表面在第二方向上间隔开的尺寸的平均值可以是G1，并且相对于设置在第一方向上的中央部分中的任意五个第一内电极测量的与第四表面在第二方向上间隔开的尺寸的平均值可以是G2。
此外，G1和G2可从通过在沿第三方向以相等距离设置的五个点处在第一方向和第二方向切割多层电子组件而获得的截面获得，并且G1和G2可以是平均值，使得这些值可更一般化。例如，可通过使用扫描电子显微镜(SEM)扫描主体110的截面来进行测量。即使在本公开中没有描述，也可使用本领域普通技术人员理解的其它方法和/或工具。
然而，示例实施例不限于B3＜G1且B4＜G2，并且可包括满足B3≥G1和B4≥G2的示例作为示例实施例。因此，在示例实施例中，当在第二方向上从第三表面的延长线到第三带部的端部的平均距离定义为B3，在第二方向上从第四表面的延长线到第四带部的端部的平均距离定义为B4，第三表面与第二内电极彼此间隔开的区域在第二方向上的平均尺寸定义为G1，并且第四表面与第一内电极彼此间隔开的区域在第二方向上的平均尺寸定义为G2时，可满足B3≥G1和B4≥G2。
在示例实施例中，当在第二方向上从第三表面的延长线E3到第一带部的端部的平均距离定义为B1，并且在第二方向上从第四表面的延长线E4到第二带部的端部的平均距离定义为B2时，可满足B1≥G1和B2≥G2。可改善多层电子组件1004与基板180的内聚强度。
图14是示出根据示例实施例的多层电子组件的立体图。图15是沿图14中的线VI-VI'截取的截面图。
参照图14和图15，示例实施例中的多层电子组件1005的第一外电极131-5和第二外电极132-5可不设置在第二表面上，并且可设置在第三表面、第四表面和第一表面上，并且可具有L形。也就是说，第一外电极131-5和第二外电极132-5可设置在第二表面的延长线E2下方。
第一外电极131-5可包括设置在第三表面3上的第一连接部131a-5和从第一连接部131a-5延伸到第一表面1的第一部分的第一带部131b-5。第二外电极132-5可包括设置在第四表面4上的第二连接部132a-5以及从第二连接部132a-5延伸到第一表面1的第二部分的第二带部132b-5。外电极131-5和132-5可不设置在第二表面2上，使得绝缘层151-5可设置为覆盖整个第二表面2。因此，可减小由外电极131-5和132-5占据的体积，使得可改善多层电子组件1005的每单位体积的电容。然而，示例实施例不限于绝缘层151-5覆盖整个第二表面2的示例，并且绝缘层可不覆盖第二表面2的一部分或全部，并且可与第二表面2分开，并且可覆盖第一连接部131a-5和第二连接部132a-5。
此外，绝缘层151-5可设置为覆盖第五表面的一部分和第六表面的一部分，从而提高可靠性。在这种情况下，可以使第五表面的未被绝缘层151-5覆盖的部分和第六表面的未被绝缘层151-5覆盖的部分暴露。
此外，绝缘层151-5可设置为覆盖整个第五表面和整个第六表面，并且在这种情况下，第五表面和第六表面可不暴露，使得可提高防潮可靠性。
第一镀层141-5可设置在第一带部131b-5上，第二镀层142-5可设置在第二带部132b-5上，并且第一镀层141-5可延伸到第一连接部131a-5的一部分上，第二镀层142-5可延伸到第二连接部132a-5的一部分上。
在这种情况下，外电极131-5和132-5也可不设置在第五表面5和第六表面6上。也就是说，外电极131-5和132-5可仅设置在第三表面、第四表面和第一表面上。
在第一方向上从第一表面1到第一内电极121和第二内电极122中最邻近(最靠近)第一表面1设置的内电极的平均距离定义为H1，并且在第一方向上从第一表面1的延长线到镀层141-5和142-5的设置在第一连接部131a-5和第二连接部132a-5上的端部的平均距离定义为H2，可满足H1<H2。因此，在安装期间与焊料接触的面积可增加，使得可提高内聚强度，并且外电极131-5和132-5与镀层141-5和142-5彼此接触的面积可增加，使得可防止等效串联电阻(ESR)的增加。在一些实施例中，在第一方向上从第一表面1的延长线到第一镀层141-5的设置在第一连接部131a-5上的端部或到第二镀层142-5的设置在第二连接部132a-5上的端部的平均距离定义为H2。
更优选地，当主体110在第一方向上的平均尺寸定义为T时，可满足H2<T/2。也就是说，可满足H1<H2<T/2，这可能是因为，当H2大于等于T/2时，通过绝缘层提高防潮可靠性的效果可能降低。
此外，第一镀层141-5可设置为覆盖绝缘层151-1的位于第三表面上的部分，第二镀层142-5可设置为覆盖绝缘层151-1的位于第四表面上的部分。也就是说，镀层141-5和142-5可设置为覆盖绝缘层151-5的位于第三表面和第四表面上的端部。因此，可加强绝缘层151-5与镀层141-5和142-5之间的结合力，使得可提高多层电子组件1005的可靠性。
此外，绝缘层151-5可设置为覆盖第一镀层141-5的位于第三表面上的部分，绝缘层151-5可设置为覆盖第二镀层142-5的位于第四表面上的部分。也就是说，绝缘层151-5可设置为覆盖镀层141-5和142-5的位于第三表面和第四表面上的端部。因此，可加强绝缘层151-5与镀层141-5和142-5之间的结合力，使得可提高多层电子组件1005的可靠性。
图16是示出图14中的多层电子组件1005的变型示例的示图。参照图16，在示例实施例中的多层电子组件1005的变型示例(多层电子组件1006)中，第一附加电极层134可设置在第一连接部131a-6和第三表面之间。第二附加电极层135可设置在第二连接部132a-6和第四表面之间。第一附加电极层134可设置在不偏离第三表面的范围内，并且第二附加电极层135可设置在不偏离第四表面的范围内。第一附加电极层134和第二附加电极层135可改善内电极121和122与外电极131-6和132-6之间的电连接性，并且第一附加电极层134和第二附加电极层135与外电极131-6和132-6的结合强度可以是优异的，使得外电极131-6和132-6的机械结合强度可进一步改善。
第一外电极131-6和第二外电极132-6可具有L形，其中，第一外电极和第二外电极不设置在第二表面上。
第一外电极131-6可包括设置在第一附加电极层134上的第一连接部131a-6以及从第一连接部131a-6延伸到第一表面1的第一部分的第一带部131b-6。第二外电极132-6可包括设置在第二附加电极层135上的第二连接部132a-6和从第二连接部132a-6延伸到第一表面1的第二部分的第二带部132b-6。
第一附加电极层134和第二附加电极层135可利用具有导电性的任何材料(诸如金属)形成，并且可考虑电性能、结构稳定性等来确定具体材料。此外，第一附加电极层134和第二附加电极层135可以是包含导电金属和玻璃的烧制电极，或者是包含导电金属和树脂的树脂基电极。此外，第一附加电极层134和第二附加电极层135可通过将包括导电金属的片转印到主体来形成。
作为包含在第一附加电极层134和第二附加电极层135中的导电金属，可使用具有良好导电性的材料，并且该材料不限于任何特定示例。例如，导电金属可以是Cu、Ni、Pd、Ag、Sn、Cr以及它们的合金中的一种或更多种。优选地，第一附加电极层134和第二附加电极层135可包括Ni和Ni合金中的至少一种，因此，可进一步改善与包括Ni的内电极121和122的连接性。
图17是示出根据示例实施例的多层电子组件的立体图。图18是沿图17中的线VII-VII'截取的截面图。
参照图17和图18，在示例实施例中，多层电子组件1007的第一镀层141-6和第二镀层142-6的平均厚度t1可小于绝缘层151-6的平均厚度t2。
绝缘层151-6可防止外部水分或镀液的渗透，但是与镀层141-6和142-6的连接性可能相对较弱，这可能导致镀层的分层。当镀层分层时，与基板的内聚强度可能降低。这里，镀层的分层可指镀层的一部分与外电极131-5和132-5的分离或镀层与外电极131-5和132-5的物理分离。由于镀层和绝缘层之间的连接性相对较弱，因此绝缘层和镀层之间的间隙可能变宽或外来物质可能进入，并且由于易受外部冲击而分层的可能性可能增加。
在示例实施例中，通过将镀层的平均厚度t1减小到小于绝缘层的平均厚度t2，可减小镀层和绝缘层之间的接触面积，从而防止分层并提高多层电子组件1000与基板180的结合强度。
第一镀层141-6和第二镀层142-6的平均厚度t1可以是分别设置在第一连接部131a-5和第二连接部132a-5上或分别设置在第一带部131b-5和第二带部132b-5上的第一镀层141-6和第二镀层142-6的以相等距离间隔开的5个点处的厚度的平均值，并且绝缘层151-6的平均厚度t2可以是设置在第一连接部131a-5和第二连接部132a-5的绝缘层151-6的以相等距离间隔开的5个点处的厚度的平均值。
图19是示出根据示例实施例的多层电子组件2000的立体图。图20是沿图19中的线VIII-VIII'截取的截面图。
在下文中，将描述根据示例实施例的多层电子组件2000，并且将不提供与上述示例实施例重复的描述。
示例实施例中的多层电子组件2000可包括：主体110，包括介电层111、交替设置的第一内电极121和第二内电极122，且介电层111介于第一内电极121和第二内电极122之间，并且主体110具有在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4以及连接到第一表面1和第二表面2以及第三表面3和第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6；第一外电极231，包括设置在第三表面上的第一连接电极231a和设置在第一表面上并连接到第一连接电极的第一带电极231b；第二外电极232，包括设置在第四表面上的第二连接电极232a和设置在第一表面上并连接到第二连接电极的第二带电极232b；第一绝缘层251，设置在第一连接电极上；第二绝缘层252，设置在第二连接电极上；第一镀层241，设置在第一带电极上；以及第二镀层242，设置在第二带电极上，其中，第一绝缘层251和第二绝缘层252可包括含锆(Zr)的氧化物。
第一连接电极231a可设置在第三表面3上并且可连接到第一内电极121，并且第二连接电极232a可设置在第四表面4上并且可连接到第二内电极122。此外，第一绝缘层251可设置在第一连接电极231a上，并且第二绝缘层252可设置在第二连接电极232a上。
通常，当形成外电极时，可主要使用将主体的内电极的暴露表面浸入包含导电金属的膏中的方法。然而，通过浸渍法形成的外电极的厚度可能在其厚度方向上的中央部分中过度增加。此外，除了通过使用浸渍法的外电极的厚度不均匀之外，由于内电极暴露于第三表面和第四表面，为了防止水分和镀液通过外电极渗透，设置在第三表面和第四表面上的外电极的厚度可等于或大于预定厚度。
与上述示例不同，在示例实施例中，由于绝缘层251和252设置在连接电极231a和232a上，因此即使当第三表面和第四表面上的连接电极231a和232a的厚度减小时，也可确保充分的可靠性。
第一连接电极231a和第二连接电极232a可具有分别与第三表面和第四表面对应的形状，并且第一连接电极231a和第二连接电极232a的面向主体110的表面可具有与主体110的第三表面和第四表面相同的面积。第一连接电极231a和第二连接电极232a可分别设置在不偏离第三表面3和第四表面4的范围内。连接电极231a和232a可设置为不延伸到主体110的第一表面1、第二表面2、第五表面5和第六表面6。具体地，在示例实施例中，第一连接电极231a和第二连接电极232a可与第五表面和第六表面间隔开，因此，可确保内电极121和122与外电极231和232之间的充分连接，并且可减小外电极占据的体积，使得多层电子组件2000的每单位体积的电容可增加。
在这方面，第一连接电极231a和第二连接电极232a可与第二表面2间隔开。也就是说，由于外电极231和232不设置在第二表面上，因此外电极231和232所占据的体积可进一步减小，使得多层电子组件2000的每单位体积的电容可增加。
连接电极231a和232a可延伸到主体110的拐角，并且可包括设置在拐角上的拐角部。也就是说，在示例实施例中，第一连接电极可包括延伸到1-3拐角和2-3拐角的拐角部(未示出)，并且第二连接电极可包括延伸到1-4拐角和2-4拐角的拐角部(未示出)。
此外，与通过通常的浸渍法形成的外电极相比，连接电极231a和232a可具有均匀且减小的厚度。
形成连接电极231a和232a的方法不限于任何特定示例，并且例如，连接电极231a和232a可通过将包括导电金属和诸如粘合剂的有机材料的片转印到第三表面和第四表面的方法来形成，但是其示例实施例不限于此，并且连接电极231a和232a可通过在第三表面和第四表面上镀覆导电金属来形成。也就是说，连接电极231a和232a可以是通过烧制导电金属或镀层而形成的烧制层。
连接电极231a和232a的厚度不限于任何特定示例，并且可以是例如2μm至7μm。这里，连接电极231a和232a的厚度可表示最大厚度，并且可表示连接电极231a和232a在第二方向上的尺寸。
在示例实施例中，第一连接电极231a和第二连接电极232a可包括与内电极121和122中包括的金属和玻璃相同的金属和玻璃。由于第一连接电极231a和第二连接电极232a包括与内电极121和122中包括的金属相同的金属，因此可改善与内电极121和122的电连接，并且由于第一连接电极231a和第二连接电极232a包括玻璃，因此可改善与主体110和/或绝缘层251和252的结合强度。在这种情况下，与包含在内电极121和122中的金属相同的金属可以是Ni。
第一绝缘层251和第二绝缘层252可分别设置在第一连接电极231a和第二连接电极232a上，并且可防止在第一连接电极231a和第二连接电极232a上形成镀层。此外，第一绝缘层251和第二绝缘层252可提高密封性能，从而减少水分或镀液的渗透。
第一绝缘层251和第二绝缘层252可包括含锆(Zr)的氧化物。
因此，可提高防潮可靠性，并且可防止由热还原引起的裂纹、由金属扩散引起的辐射裂纹等。
第一带电极231b和第二带电极232b可设置在主体110的第一表面1上。第一带电极231b和第二带电极232b可通过分别与第一连接电极231a和第二连接电极232a接触而电连接到第一内电极121和第二内电极122。
通过通常的浸渍法形成的外电极的厚度可形成为在第三表面和第四表面上相对较大，并且可部分地延伸到第一表面、第二表面、第五表面和第六表面，使得可能难以确保高的有效体积比。
在示例实施例中，第一连接电极231a和第二连接电极232a可设置在暴露内电极的表面上，并且第一带电极231b和第二带电极232b可设置在多层电子组件的安装表面上，使得可确保高的有效体积比。
当内电极121和122在第一方向上层叠时，多层电子组件2000可水平地安装在基板上，使得内电极121和122可平行于安装表面。然而，其示例实施例不限于水平安装，并且当内电极121和122在第三方向上层叠时，多层电子组件可垂直地安装在基板上，使得内电极121和122可垂直于安装表面。
第一带电极231b和第二带电极232b可利用具有导电性的任何材料(诸如金属)形成，并且可考虑电性能和结构稳定性来确定特定材料。例如，第一带电极231b和第二带电极232b可以是包括导电金属和玻璃的烧制电极，并且可通过将包括导电金属和玻璃的膏涂覆到主体的第一表面来形成，但是其示例实施例不限于此，并且第一带电极231b和第二带电极232b可以是通过在主体的第一表面上镀覆导电金属而形成的镀层。
具有良好导电性的材料可用作包括在第一带电极231b和第二带电极232b中的导电金属，并且该材料不限于任何特定示例。例如，导电金属可以是镍(Ni)、铜(Cu)以及它们的合金中的一种或更多种，并且可包括与内电极121和122中包括的金属相同的金属。
此外，在示例实施例中，为了确保密封性能和高强度，第一外电极231可包括设置在第二表面2上并连接到第一连接电极231a的第三带电极(未示出)，并且第二外电极232可包括设置在第二表面2上并连接到第二连接电极232a的第四带电极(未示出)。
在示例实施例中，从第三表面的延长线E3到第一带电极231b的端部的距离定义为B1，从第四表面的延长线E4到第二带电极232b的端部的距离定义为B2，从第三表面的延长线到第三带电极(未示出)的端部的距离定义为B3，从第四表面的延长线到第四带电极(未示出)的端部的距离定义为B4，第三表面与第二内电极122彼此间隔开的区域在第二方向上的平均尺寸定义为G1，并且第四表面与第一内电极121彼此间隔开的区域在第二方向上的平均尺寸定义为G2，可满足B1≥G1、B3≤G1、B2≥G2和B4≤G2。因此，可减小由外电极占据的体积，使得多层电子组件2000的每单位体积的电容可增加，并且在安装期间与焊料接触的面积可增加，从而提高内聚强度。
然而，示例实施例不限于B1≥G1、B3≤G1、B2≥G2和B4≤G2，并且在示例实施例中可包括满足B1≥G1、B3≥G1、B2≥G2和B4≥G2的示例。因此，在示例实施例中，从第三表面的延长线E3到第一带电极231b的端部的距离定义为B1，从第四表面的延长线E4到第二带电极232b的端部的距离定义为B2，从第三表面的延长线到第三带电极(未示出)的端部的距离定义为B3，从第四表面的延长线到第四带电极(未示出)的端部的距离定义为B4，并且第三表面与第二内电极122彼此间隔开的区域在第二方向上的平均尺寸定义为G1，并且第四表面与第一内电极121彼此间隔开的区域在第二方向上的平均尺寸定义为G2，可满足B1≥G1、B3≥G1、B2≥G2和B4≥G2。
第一镀层241和第二镀层242可分别设置在第一带电极231b和第二带电极232b上。第一镀层241和第二镀层242可改善安装性能。第一镀层241和第二镀层242的类型不限于任何特定示例，并且可以是包括Ni、Sn、Pd以及它们的合金中的至少一种的镀层，并且可包括多个层。
例如，第一镀层241和第二镀层242可以是Ni镀层或Sn镀层，并且Ni镀层和Sn镀层可依次形成在第一带电极231b和第二带电极232b上。
在示例实施例中，第一镀层241和第二镀层242可延伸为分别部分地覆盖第一连接电极231a和第二连接电极232a。
当在第一方向上从第一表面1到第一内电极121和第二内电极122中最邻近(最靠近)第一表面1设置的内电极的平均距离定义为H1，并且在第一方向上从第一表面1的延长线到第一镀层241的设置在第一连接电极231a上端部以及到第二镀层242的设置在第二连接电极232a上的端部的平均距离定义为H2时，可满足H1>H2。因此，可防止在镀覆工艺期间镀液渗透到内电极中，从而提高可靠性。在一些实施例中，在第一方向上从第一表面1的延长线到第一镀层241的设置在第一连接电极231a上的端部或到第二镀层242的设置在第二连接电极232a上的端部的平均距离定义为H2。
在示例实施例中，第一绝缘层251和第二绝缘层252可设置为分别与第一连接电极231a和第二连接电极232a直接接触，并且第一连接电极231a和第二连接电极232a可包括导电金属和玻璃。因此，由于镀层241和242可不设置在第一连接电极231a和第二连接电极232a的外表面中的设置有绝缘层251和252的区域上，因此可有效地防止由镀液引起的对外电极的侵蚀。
在示例实施例中，第一镀层241可设置为覆盖第一绝缘层251的设置在第一外电极231上的端部，并且第二镀层242可设置为覆盖第二绝缘层252的设置在第二外电极232上的端部。因此，可加强绝缘层251和252与镀层241和242之间的结合力，使得可提高多层电子组件2000的可靠性。此外，通过在外电极231和232上形成镀层241和242之前首先形成第一绝缘层251和第二绝缘层252，可以可靠地防止在形成镀层的工艺中镀液的渗透。由于在镀层之前形成绝缘层，所以镀层241和242可具有覆盖绝缘层251和252的端部的形状。
在示例实施例中，第一绝缘层251设置为覆盖第一镀层241的设置在第一外电极231上的端部，并且第二绝缘层252可设置为覆盖第二镀层242的设置在第二外电极232上的端部。因此，可加强绝缘层251和252与镀层241和242之间的结合力，使得可提高多层电子组件2000的可靠性。
图21是示出图19中的多层电子组件的变型示例的示图。参照图21，在多层电子组件2000的变型示例(多层电子组件2001)中，第一绝缘层251-1和第二绝缘层252-1可延伸到第五表面5和第六表面6，并且可彼此连接，使得绝缘层可连接为一体的绝缘层253-1。在这种情况下，连接的第一绝缘层和第二绝缘层可设置为覆盖第五表面的一部分和第六表面的一部分。
图22是示出根据示例实施例的多层电子组件2002的立体图。图23是沿图22中的线IX-IX'截取的截面图。
参照图22和图23，在示例实施例中的多层电子组件2002中，第一镀层241-2和第二镀层242-2可设置在第一表面的延长线下方的区域。因此，在安装期间可减小焊料的高度，并且可减小安装空间。
此外，第一绝缘层251-2和第二绝缘层252-2可延伸到第一表面的延长线下方的区域，并且可分别与第一镀层241-2和第二镀层242-2接触。
图24是示出图22中的多层电子组件的变型示例的示图。参照图24，在示例实施例中的多层电子组件2002的变型示例(多层电子组件2003)中，第一绝缘层251-3和第二绝缘层252-3可延伸到第五表面5和第六表面6，并且可彼此连接，使得绝缘层可连接为一体的绝缘层253-3。
图25是示出根据示例实施例的多层电子组件2004的立体图。图26是沿图25中的线X-X'截取的截面图。
参照图25和图26，示例实施例中的多层电子组件2004还可包括设置在第一表面1上并且设置在第一带电极231b和第二带电极232b之间的附加绝缘层261。因此，可防止在高电压电流下在第一带电极231b和第二带电极232b之间可能发生的漏电流。
附加绝缘层261的类型不限于任何特定示例。例如，附加绝缘层261也可包括与绝缘层251-2和252-2相同的组分。附加绝缘层261以及绝缘层251-2和252-2不利用相同的材料形成，并且可利用不同的材料形成。例如，附加绝缘层261可包括选自环氧树脂、丙烯酸树脂、乙基纤维素和玻璃中的至少一种。
图27是示出图25中的多层电子组件的变型示例的示图。参照图27，在多层电子组件2004的变型示例(多层电子组件2005)中，第一绝缘层251-5和第二绝缘层252-5可延伸到第五表面5和第六表面6，并且可彼此连接，使得绝缘层可连接为一体的绝缘层253-5。
图28是示出根据示例实施例的多层电子组件2006的立体图。图29是沿图28中的线XI-XI'截取的截面图。
参照图28和图29，根据示例实施例的多层电子组件2006可包括设置在第一连接电极231a上的第一绝缘层251-6和设置在第二连接电极232a上的第二绝缘层252-6。当在第一方向上从第一表面1到第一内电极121和第二内电极122中最邻近(最靠近)第一表面1设置的内电极的平均距离定义为H1，并且在第一方向上从第一表面1的延长线到第一镀层241-6的设置在第一连接电极231a的端部和到第二镀层242-6的设置在第二连接电极232a上的端部的平均距离定义为H2时，可满足H1<H2。因此，在安装期间与焊料接触的面积可增加，从而提高内聚强度。
更优选地，当主体110在第一方向上的平均尺寸定义为T时，可满足H2<T/2。也就是说，可满足H1<H2<T/2，这可能是因为当H2大于等于T/2时，通过绝缘层提高防潮可靠性的效果可能劣化。
图30是示出图28中的多层电子组件的变型示例的示图。参照图30，在多层电子组件2006的变型示例(多层电子组件2007)中，第一绝缘层251-7和第二绝缘层252-7可延伸到第五表面5和第六表面6，并且可彼此连接，使得绝缘层可连接为一体的绝缘层253-7。
图31是示出根据示例实施例的多层电子组件的立体图。图32是沿图31中的线XII-XII'截取的截面图。
在示例实施例中的多层电子组件2008中，第一绝缘层251-8和第二绝缘层252-8可延伸到第二表面2、第五表面5和第六表面6，并且可彼此连接，使得绝缘层可连接为一体的绝缘层253-8。如图31所示，绝缘层253-8可覆盖整个第二表面，并且可部分地覆盖第五表面和第六表面。
图33是示出根据示例实施例的多层电子组件2009的立体图。图34是沿图33中的线XIII-XIII'截取的截面图。
参照图33和图34，在示例实施例中，多层电子组件2009的第一镀层241-9和第二镀层242-9的平均厚度t1可小于第一绝缘层251-9和第二绝缘层252-9的平均厚度t2。
在示例实施例中，第一镀层241-9和第二镀层242-9的平均厚度t1可减小到小于第一绝缘层251-9和第二绝缘层252-9的平均厚度t2，使得镀层和绝缘层之间的接触面积可减小。因此，可防止分层，并且可提高多层电子组件2009与基板180的结合强度。
第一镀层241-9和第二镀层242-9的平均厚度t1可以是在分别设置在第一连接电极231a和第二连接电极232a上或者分别设置在第一带电极231b和第二带电极232b上的第一镀层241-9和第二镀层242-9上以相等距离间隔开的五个点处测量的厚度的平均值。绝缘层251-9和252-9的平均厚度t2可以是在分别设置在第一连接电极231a和第二连接电极232a上的绝缘层251-9和252-9上以相等距离间隔开的五个点处测量的厚度的平均值。例如，可通过使用扫描电子显微镜(SEM)扫描主体110的截面来进行测量。即使在本公开中没有描述，也可使用本领域普通技术人员理解的其它方法和/或工具。
图35是示出图33中的多层电子组件的变型示例的示图。参照图35，在示例实施例中的多层电子组件2009的变型示例(多层电子组件2010)中，第一绝缘层251-10和第二绝缘层252-10可延伸到第五表面5和第六表面6，并且可彼此连接，使得绝缘层可连接为一体的绝缘层253-10。
图36是示出根据示例实施例的多层电子组件3000的立体图。图37是沿图36中的线XIV-XIV'截取的截面图。图38是示出图37中的区域K1的放大图。
参照图36至图38，示例实施例中的多层电子组件3000可包括：主体110，包括介电层111以及交替设置的第一内电极121和第二内电极122，并且介电层介于第一内电极121和第二内电极122之间，并且主体110具有在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4以及连接到第一表面1和第二表面2以及第三表面3和第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6；第一外电极331，包括设置在主体的第三表面上的第一连接部331a、从第一连接部延伸到第一表面的第一部分的第一带部331b、以及从第一连接部延伸到将主体的第二表面和第三表面彼此连接的拐角的第一拐角部331c；第二外电极332，包括设置在主体的第四表面上的第二连接部332a、从第二连接部延伸到第一表面的第二部分的第二带部332b、以及从第二连接部延伸到将主体的第二表面和第四表面彼此连接的拐角的第二拐角部332c；绝缘层351，设置在第一连接部331a和第二连接部332a上并覆盖第二表面以及第一拐角部和第二拐角部；第一镀层341，设置在第一带部上；以及第二镀层342，设置在第二带部上，其中，第一绝缘层和第二绝缘层可包括含锆(Zr)的氧化物。
在示例实施例中，当在第二方向上从第三表面的延长线到第一拐角部331c的端部的平均距离定义为B3，在第二方向上从第四表面的延长线到第二拐角部332c的端部的平均距离定义为B4，第三表面与第二内电极彼此间隔开的区域在第二方向上的平均尺寸定义为G1，并且第四表面与第一内电极彼此间隔开的区域在第二方向上的平均尺寸定义为G2时，可满足B3≤G1和B4≤G2。因此，可减小外电极331和332所占据的体积，从而可增大多层电子组件3000的每单位体积的电容。
在这种情况下，当在第二方向上从第三表面的延长线到第一带部331b的端部的平均距离定义为B1，并且从第四表面的延长线到第二带部332b的端部的平均距离定义为B2时，可满足B1≥G1和B3≥G2。因此，在安装期间与焊料接触的面积可增加，使得内聚强度可改善。
根据示例实施例的多层电子组件3000可包括主体110，包括介电层111以及交替设置的第一内电极121和第二内电极122，并且介电层介于第一内电极121和第二内电极122之间，并且主体110具有在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上相对的第三表面3和第四表面4，以及连接到第一表面1和第二表面2以及第三表面3和第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6。除了主体的第一表面或第二表面的端部具有减小的形状的构造之外，多层电子组件3000的主体110可具有与多层电子组件1000的主体的构造相同的构造。
外电极331和332可设置在主体110的第三表面3和第四表面4上。外电极331和332可包括分别设置在主体110的第三表面3和第四表面4上并且分别连接到第一内电极121和第二内电极122的第一外电极331和第二外电极332。
外电极331和332可包括第一外电极331和第二外电极132，第一外电极331包括设置在第三表面上的第一连接部331a、从第一连接部延伸到第一表面的第一部分的第一带部331b、以及从第一连接部延伸到将第二表面和第三表面彼此连接的拐角的第一拐角部331c，第二外电极132包括设置在第四表面上的第二连接部332a、从第二连接部延伸到第一表面的第二部分的第二带部332b、以及从第二连接部延伸到将第二表面和第四表面彼此连接的拐角的第二拐角部332c。第一连接部331a可连接到第三表面上的第一内电极121，并且第二连接部332a可连接到第四表面上的第二内电极122。
在示例实施例中，第一连接部331a和第二连接部332a可与第五表面和第六表面间隔开。因此，可减小外电极331和332的体积，从而可减小多层电子组件3000的尺寸。
由于没有设置内电极121和122的边缘区域与介电层111重叠，因此由于内电极121和122的厚度，可形成台阶差，使得将第一表面连接到第三表面至第六表面的拐角和/或将第二表面连接到第三表面至第六表面的拐角可相对于第一表面或第二表面朝向主体110的在第一方向上的中央的方向上具有减小的形状。可选地，将第一表面1连接到第三表面3至第六表面6的拐角和/或将第二表面2连接到第三表面3至第六表面6的拐角可相对于第一表面或第二表面朝向主体110的在第一方向上的中央的方向上具有减小的形状。可选地，当执行单独的工艺以使连接主体110的表面的拐角圆化以防止碎裂缺陷时，将第一表面与第三表面至第六表面连接的拐角和/或将第二表面与第三表面至第六表面连接的拐角部可具有圆化形状。
拐角可包括连接第一表面和第三表面的1-3拐角C1-3、连接第一表面和第四表面的1-4拐角C1-4、连接第二表面和第三表面的2-3拐角C2-3以及连接第二表面和第四表面的2-4拐角C2-4。此外，拐角可包括连接第一表面和第五表面的1-5拐角、连接第一表面和第六表面的1-6拐角、连接第二表面和第五表面的2-5拐角以及连接第二表面和第六表面的2-6拐角。然而，为了防止由于内电极121和122引起的台阶差，在层叠之后，当内电极可被切割以暴露于主体的第五表面5和第六表面6时，可在电容形成部Ac的在第三方向(宽度方向)上的两个侧表面上层叠单个介电层或两个或更多个介电层以形成边缘部114和115，将第一表面连接到第五表面和第六表面的部分以及将第二表面连接到第五表面和第六表面的部分可不具有减小的形状。
主体110的第一表面至第六表面可以是几乎平坦的表面，并且非平坦区域可视为拐角。此外，外电极131和132中的设置在拐角上的区域可视为拐角部。
在这方面，第一拐角部331c和第二拐角部332c可设置在第二表面的延长线E2下方，并且第一拐角部331c和第二拐角部332c可与第二表面间隔开。也就是说，由于外电极331和332不设置在第二表面上，因此外电极331和332所占据的体积可进一步减小，从而增加多层电子组件3000的每单位体积的电容。此外，第一拐角部331c可设置在连接第二表面和第三表面的2-3拐角C2-3的一部分上，并且第二拐角部332c可形成在连接第二表面和第四表面的2-4拐角C2-4的一部分上。
第二表面的延长线E2可定义如下。
在宽度方向上的中央的长度-厚度截面上，可从第三表面3到第四表面4绘制在长度方向上等距离间隔开的在厚度方向上的七条直线P0、P1、P2、P3、P4、P5和P6，并且穿过直线P2和第二表面相交的点以及直线P4和第二表面相交的点的直线可定义为第二表面2的延长线E2。
外电极331和332可利用具有导电性的任意材料(诸如金属)形成，并且可考虑电性能及结构稳定性来确定具体的材料，并且外电极331和332可具有多层结构。
外电极331和外电极332可以是包含导电金属和玻璃的烧制电极，可以是包含导电金属和树脂的树脂基电极。
此外，外电极331和332可具有可在主体上依次形成烧制电极和树脂基电极的形式。此外，外电极331和332可通过将包含导电金属的片转印到主体或通过将包含导电金属的片转印到烧制电极来形成。
作为包括在外电极331和332中的导电金属，可使用具有良好导电性的材料，但是该材料不限于任何特定的示例。例如，导电金属可以是Cu、Ni、Pd、Ag、Sn、Cr以及它们的合金中的一种或更多种。优选地，外电极331和332可包括Ni和Ni合金中的至少一种，因此，可提高与包括Ni的内电极121和122的连接性。
绝缘层351可设置在第一连接部331a和第二连接部332a上。
由于第一连接部331a和第二连接部332a可连接到内电极121和122，因此第一连接部331a和第二连接部332a可能是用于在镀覆工艺中镀液渗透或在实际使用期间水分渗透的路径。在示例实施例中，由于绝缘层351设置在连接部331a和332a上，因此可防止外部水分或镀液的渗透。
绝缘层351可设置为与第一镀层341和第二镀层342接触。在这种情况下，绝缘层351可通过部分地覆盖第一镀层341和第二镀层342的端部而与第一镀层341和第二镀层342的端部接触，或者第一镀层341和第二镀层342可通过部分地覆盖绝缘层351的端部而与绝缘层351的端部接触。
绝缘层351可设置在第一连接部331a和第二连接部332a上，并且可设置为覆盖第二表面以及第一拐角部331c和第二拐角部332c。此外，绝缘层351可覆盖第一拐角部331c和第二拐角部332c的端部与主体110接触的区域，并且可阻挡水分渗透路径，从而提高防潮可靠性。
绝缘层351可设置在第二表面上并且可延伸到第一连接部331a和第二连接部332a。此外，当外电极331和332不设置在第二表面上时，绝缘层可设置为完全覆盖第二表面。绝缘层351可不必设置在第二表面上，并且绝缘层可不设置在第二表面的一部分或整体上，并且绝缘层可分为彼此分开的两个区域，并且这两个区域可分别设置在第一连接部331a和第二连接部332a上。然而，即使在这种情况下，绝缘层也可设置为完全覆盖第一拐角部331c和第二拐角部332c。当绝缘层未设置在第二表面上时，绝缘层可设置在第二表面的延长线下方。此外，绝缘层未设置在第二表面上，并且可从第一连接部331a和第二连接部332a延伸到第五表面和第六表面，并且可形成一体的绝缘层。
在示例实施例中，绝缘层351可设置为覆盖第五表面的一部分和第六表面的一部分，并且可提高可靠性。在这种情况下，第五表面的未被绝缘层覆盖的部分和第六表面的未被绝缘层覆盖的部分可暴露。
此外，绝缘层351可设置为覆盖整个第五表面和第六表面，并且在这种情况下，第五表面和第六表面可不暴露，从而提高防潮可靠性。
绝缘层351可防止镀层341和342形成在其上设置有绝缘层351的外电极331和332上，并且可提高密封性能，并且可减少水分或镀液的渗透。绝缘层351的成分、组分、平均厚度和效果可与多层电子组件1000和2000及其各个实施例中包括的绝缘层151、251、252和253相同，因此，将不提供其描述。
第一镀层341和第二镀层342可分别设置在第一带部331b和第二带部332b上。镀层341和342可提高安装性能，并且由于镀层341和342设置在带部331b和332b上，因此可减小安装空间，并且可减少镀液渗透到内电极中，从而提高可靠性。第一镀层341和第二镀层342的一端可与第一表面接触，并且第一镀层341和第二镀层342的另一端可与绝缘层351接触。
镀层341和342的类型不限于任何特定示例，并且可以是包括Cu、Ni、Sn、Ag、Au、Pd以及它们的合金中的至少一种的镀层，并且可包括多个层。
例如，镀层341和342可以是Ni镀层或Sn镀层，并且Ni镀层和Sn镀层可依次形成在第一带部331b和第二带部332b上。
在示例实施例中，绝缘层351可设置为与第一外电极331和第二外电极332直接接触，且第一外电极331和第二外电极332可包括导电金属和玻璃。因此，由于镀层341和342可不设置在第一外电极331和第二外电极332的外表面中的设置有绝缘层351的区域中，因此可有效地防止由镀液引起的对外电极的侵蚀。
在示例实施例中，第一镀层341可设置为覆盖绝缘层351的设置在第一外电极331上的端部，并且第二镀层342可设置为覆盖绝缘层351的设置在第二外电极332上的端部。因此，可加强绝缘层351与镀层341和342之间的结合力，使得可提高多层电子组件3000的可靠性。此外，通过在外电极331和332上形成镀层241和242之前首先形成绝缘层351，可以可靠地防止在形成镀层的工艺中镀液的渗透。由于在镀层之前形成绝缘层，所以镀层341和342可具有覆盖绝缘层351的端部的形状。
在示例实施例中，绝缘层351可设置为覆盖第一镀层341的设置在第一外电极331上的端部，并且绝缘层352可设置为覆盖第二镀层342的设置在第二外电极332上的端部。因此，可加强绝缘层351与镀层341和342之间的结合力，使得可提高多层电子组件3000的可靠性。
在示例实施例中，第一镀层341和第二镀层342可延伸为分别部分地覆盖第一连接部331a和第二连接部332a。当在第一方向上从第一表面1到内电极121和122中最邻近(最靠近)第一表面1设置的内电极的平均距离定义为H1，并且在第一方向上从第一表面1的延长线到镀层341和342的设置在第一连接部331a和第二连接部332a上的端部的平均距离定义为H2时，可满足H1>H2。因此，可防止在镀覆工艺期间镀液渗透到内电极中，从而提高可靠性。在一些实施例中，在第一方向上从第一表面1的延长线到第一镀层341的设置在第一连接部331a上的端部或到第二镀层342的设置在第二连接部332a上的端部的平均距离定义为H2。
在示例实施例中，当在第一方向上从第一表面1到内电极121和122中最邻近(最靠近)第一表面1设置的内电极的平均距离定义为H1，并且在第一方向上从第一表面1的延长线到镀层341和342的分别设置在第一连接部331a和第二连接部332a上的端部的平均距离定义为H2时，可满足H1<H2。因此，在安装期间与焊料接触的面积可增加，从而提高内聚强度。更优选地，当主体110在第一方向上的平均尺寸定义为T时，可满足H2<T/2。也就是说，可满足H1<H2<T/2，这可能是因为，当H2大于等于T/2时，通过绝缘层提高防潮可靠性的效果可能劣化。
在示例实施例中，第一镀层341和第二镀层342可设置在第一表面的延长线下方。因此，在安装期间可减小焊料的高度，并且可减小安装空间。此外，绝缘层351可延伸到第一表面的延长线下方的区域，并且可与第一镀层341和第二镀层342接触。
在示例实施例中，主体在第二方向上的平均尺寸定义为L，主体在第二方向上从第三表面的延长线到第一带部的端部的平均距离定义为B1，主体在第二方向上从第四表面的延长线到第二带部的端部的平均距离定义为B2，可满足0.2≤B1/L≤0.4和0.2≤B2/L≤0.4。
当B1/L和B2/L小于0.2时，可能难以确保足够的固定强度。当B1/L和B2/L大于0.4时，可能在高电压电流下在第一带部331b和第二带部332b之间产生漏电流，并且第一带部331b和第二带部332b可能由于镀覆扩散而电连接。
在示例实施例中，还可包括设置在第一表面上并且设置在第一带部331b和第二带部332b之间的附加绝缘层。因此，可防止在高电压电流下可能在第一带部331b和第二带部332b之间发生的漏电流。
附加绝缘层的类型不限于任何特定示例。例如，附加绝缘层可包含与绝缘层351相同的组分。附加绝缘层和绝缘层351不利用相同的材料形成，而是可利用不同的材料形成。例如，附加绝缘层可包括选自环氧树脂、丙烯酸树脂、乙基纤维素等中的一种或更多种，或者可包括玻璃。
在示例实施例中，当在第二方向上从第三表面的延长线到第一带部的端部的平均距离定义为B1，并且在第二方向上从第四表面的延长线到第二带部的端部的平均距离定义为B2时，可满足B3<B1和B4<B2。第一带部331b的平均长度B1可长于第一拐角部331c的平均长度B3，并且第二带部332b的平均长度B2可长于第二拐角部332c的平均长度B4。因此，在安装期间与焊料接触的面积可增加，从而提高内聚强度。
更详细地，当在第二方向上从第三表面3的延长线到第一带部331b的端部的平均距离定义为B1，在第二方向上从第四表面4的延长线到第二带部332b的端部的平均距离定义为B2，在第二方向上从第三表面3的延长线到第一拐角部331c的端部的平均距离定义为B3，并且在第二方向上从第四表面4的延长线到第二拐角部332c的端部的平均距离定义为B4时，可满足B3<B1和B4<B2。
在示例实施例中，第一镀层341和第二镀层342的平均厚度可小于绝缘层351的平均厚度。
绝缘层351可防止外部水分或镀液的渗透，但是与镀层341和342的连接性可能相对较弱，这可能导致镀层的分层。当镀层分层时，与基板的内聚强度可能降低。这里，镀层的分层可指镀层的一部分与外电极331和332的分离或镀层与外电极331和332的物理分离。由于镀层和绝缘层之间的连接相对较弱，因此绝缘层和镀层之间的间隙可能变宽或外来物质可能进入，并且由于易受外部冲击而分层的可能性可能增加。
在示例实施例中，通过将镀层的平均厚度减小到小于绝缘层的平均厚度，可减小镀层和绝缘层之间的接触面积，从而防止分层并提高多层电子组件3000与基板的内聚强度。
多层电子组件3000的尺寸不限于任何特定示例。
然而，为了获得小型化和高电容，可能需要通过减小介电层和内电极的厚度来增加层叠的层的数量，因此，在具有1005(长×宽，1.0mm×0.5mm)或更小的尺寸的多层电子组件3000中，示例实施例中的提高可靠性和每单位体积电容的效果可以是不同的。
因此，当考虑制造误差、外电极尺寸等时，并且当多层电子组件3000的长度为1.1mm或更小且宽度为0.55mm或更小时，示例实施例中的提高可靠性的效果可以是不同的。这里，多层电子组件3000的长度可指多层电子组件3000在第二方向上的最大尺寸，并且多层电子组件3000的宽度可指多层电子组件3000在第三方向上的最大尺寸。例如，可通过使用光学显微镜(SEM)扫描多层电子组件3000来进行测量。即使在本公开中没有描述，也可使用本领域普通技术人员理解的其它方法和/或工具。
根据上述示例实施例，通过在外电极的连接部上设置绝缘层并且在外电极的带部上设置镀层，可提高多层电子组件的每单位体积的电容并且可提高可靠性。
此外，可减小多层电子组件的安装空间。
此外，由于绝缘层包括含锆(Zr)的氧化物，因此可改善防潮可靠性和对镀液的耐酸性，并且可防止裂纹。
虽然上面已经示出和描述了示例实施例，但是对于本领域技术人员将易于理解的是，在不脱离示例实施例中的由所附权利要求限定的范围的情况下，可进行变型和变化。

Claims (188)

1.一种多层电子组件，包括：
主体，包括介电层以及交替地设置的第一内电极和第二内电极，所述介电层介于所述第一内电极和所述第二内电极之间，并且所述主体包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；
第一外电极，包括设置在所述第三表面上的第一连接部、从所述第一连接部延伸到所述第一表面的第一部分的第一带部以及从所述第一连接部延伸到所述第二表面的第一部分的第三带部；
第二外电极，包括设置在所述第四表面上的第二连接部、从所述第二连接部延伸到所述第一表面的第二部分的第二带部以及从所述第二连接部延伸到所述第二表面的第二部分的第四带部；
绝缘层，设置在所述第一连接部和所述第二连接部上并覆盖所述第二表面以及所述第三带部和所述第四带部，所述绝缘层包括含锆的第一氧化物；
第一镀层，设置在所述第一带部上；以及
第二镀层，设置在所述第二带部上。
2.根据权利要求1所述的多层电子组件，其中，所述绝缘层的平均厚度大于20nm且小于等于1000nm。
3.根据权利要求1所述的多层电子组件，其中，所述绝缘层的平均厚度大于等于50nm且小于等于1000nm。
4.根据权利要求1所述的多层电子组件，其中，所述绝缘层的平均厚度大于400nm且小于等于1000nm。
5.根据权利要求1所述的多层电子组件，其中，所述介电层基本不含钇。
6.根据权利要求1所述的多层电子组件，其中，所述含锆的第一氧化物是ZrO2。
7.根据权利要求1所述的多层电子组件，其中，在存在于所述绝缘层中的元素中，基于除氧之外的元素的总摩尔数的锆元素的摩尔数为0.95或更大。
8.根据权利要求1所述的多层电子组件，其中，所述绝缘层还包括Mg、Ca以及它们的氧化物中的一种或更多种。
9.根据权利要求1所述的多层电子组件，其中，在所述第一方向上从所述第一表面到所述第一内电极和所述第二内电极中的最靠近所述第一表面的内电极的平均距离定义为H1，在所述第一方向上从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的端部和到所述第二镀层的设置在所述第二连接部上的端部的平均距离定义为H2，并且满足H1>H2。
10.根据权利要求1所述的多层电子组件，其中，在所述第一方向上从所述第一表面到所述第一内电极和所述第二内电极中的最靠近所述第一表面的内电极的平均距离定义为H1，在所述第一方向上从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的端部和到所述第二镀层的设置在所述第二连接部上的端部的平均距离定义为H2，并且满足H1<H2。
11.根据权利要求10所述的多层电子组件，其中，所述主体在所述第一方向上的平均尺寸定义为T，并且满足H2<T/2。
12.根据权利要求1所述的多层电子组件，其中，所述第一镀层和所述第二镀层设置在所述第一表面的延长线下方。
13.根据权利要求1所述的多层电子组件，其中，所述主体在所述第二方向上的平均尺寸定义为L，在所述第二方向上从所述第三表面的延长线到所述第一带部的端部的平均距离定义为B1，在所述第二方向上从所述第四表面的延长线到所述第二带部的端部的平均距离定义为B2，并且满足0.2≤B1/L≤0.4和0.2≤B2/L≤0.4。
14.根据权利要求1所述的多层电子组件，所述多层电子组件还包括：
附加绝缘层，设置在所述第一表面上并且设置在所述第一带部与所述第二带部之间。
15.根据权利要求14所述的多层电子组件，其中，所述附加绝缘层包括含锆的第二氧化物。
16.根据权利要求1所述的多层电子组件，其中，所述第一外电极和所述第二外电极包括Ni和Ni合金中的至少一种。
17.根据权利要求1所述的多层电子组件，其中，在所述第二方向上从所述第三表面的延长线到所述第一带部的端部的平均距离定义为B1，在所述第二方向上从所述第四表面的延长线到所述第二带部的端部的平均距离定义为B2，在所述第二方向上从所述第三表面的延长线到所述第三带部的端部的平均距离定义为B3，在所述第二方向上从所述第四表面的延长线到所述第四带部的端部的平均距离定义为B4，并且满足B3<B1和B4<B2。
18.根据权利要求1所述的多层电子组件，其中，所述多层电子组件在所述第二方向上的最大尺寸为1.1mm或更小，并且所述多层电子组件在所述第三方向上的最大尺寸为0.55mm或更小。
19.根据权利要求1所述的多层电子组件，其中，所述介电层的平均厚度为0.35μm或更小。
20.根据权利要求1所述的多层电子组件，其中，所述第一内电极和所述第二内电极的平均厚度为0.35μm或更小。
21.根据权利要求1所述的多层电子组件，所述多层电子组件还包括：
电容形成部，包括交替设置的所述第一内电极和所述第二内电极，并且所述介电层介于所述第一内电极和所述第二内电极之间；盖部，设置在所述电容形成部的在所述第一方向上的两个表面上，
其中，所述盖部在所述第一方向上的平均尺寸为15μm或更小。
22.根据权利要求1所述的多层电子组件，其中，所述第一镀层和所述第二镀层的平均厚度小于所述绝缘层的平均厚度。
23.根据权利要求1所述的多层电子组件，其中，所述第一镀层设置为覆盖所述绝缘层的设置在所述第一外电极上的端部，并且所述第二镀层设置为覆盖所述绝缘层的设置在所述第二外电极上的端部。
24.根据权利要求1所述的多层电子组件，其中，所述绝缘层设置为覆盖所述第一镀层的设置在所述第一外电极上的端部，并且所述绝缘层设置为覆盖所述第二镀层的设置在所述第二外电极上的端部。
25.根据权利要求1所述的多层电子组件，
其中，所述第一外电极还包括从所述第一连接部延伸到所述第五表面的第一部分和所述第六表面的第一部分的第一侧带部，
其中，所述第二外电极还包括从所述第二连接部延伸到所述第五表面的第二部分和所述第六表面的第二部分的第二侧带部，并且
其中，所述第一侧带部和所述第二侧带部在所述第二方向上的尺寸随着接近所述第一表面增加。
26.根据权利要求1所述的多层电子组件，
其中，所述第一外电极还包括从所述第一连接部延伸到所述第五表面的第一部分和所述第六表面的第一部分的第一侧带部，
其中，所述第二外电极还包括从所述第二连接部延伸到所述第五表面的第二部分和所述第六表面的第二部分的第二侧带部，并且
其中，所述绝缘层设置为覆盖所述第一侧带部的一部分和所述第二侧带部的一部分、所述第五表面的除其第一部分和第二部分之外的区域的一部分和所述第六表面的除其第一部分和第二部分之外的区域的一部分。
27.根据权利要求1所述的多层电子组件，
其中，所述第一外电极还包括从所述第一连接部延伸到所述第五表面的第一部分和所述第六表面的第一部分的第一侧带部，
其中，所述第二外电极还包括从所述第二连接部延伸到所述第五表面的第二部分和所述第六表面的第二部分的第二侧带部，并且
其中，所述绝缘层设置为覆盖整个所述第一侧带部和整个所述第二侧带部以及所述第五表面的除其第一部分和第二部分之外的区域的全部和所述第六表面的除其第一部分和第二部分之外的区域的全部。
28.根据权利要求1所述的多层电子组件，其中，在所述第二方向上从所述第三表面的延长线到所述第三带部的端部的平均距离定义为B3，并且在所述第二方向上从所述第四表面的延长线到所述第四带部的端部的平均距离定义为B4，所述第三表面与所述第二内电极彼此间隔开的区域在所述第二方向上的平均尺寸定义为G1，所述第四表面与所述第一内电极彼此间隔开的区域在所述第二方向上的平均尺寸定义为G2，并且满足B3≥G1和B4≥G2。
29.根据权利要求28所述的多层电子组件，其中，在所述第二方向上从所述第三表面的延长线到所述第一带部的端部的平均距离定义为B1，在所述第二方向上从所述第四表面的延长线到所述第二带部的端部的平均距离定义为B2，并且满足B1≥G1和B2≥G2。
30.根据权利要求1所述的多层电子组件，
其中，所述主体具有将所述第一表面连接到所述第三表面的1-3拐角、将所述第一表面连接到所述第四表面的1-4拐角、将所述第二表面连接到所述第三表面的2-3拐角以及将所述第二表面连接到所述第四表面的2-4拐角，
其中，所述1-3拐角和所述2-3拐角随着接近所述第三表面朝向所述主体的在所述第一方向的中央缩小，并且所述1-4拐角和所述2-4拐角随着接近所述第四表面朝向所述主体的在所述第一方向的中央缩小，并且
其中，所述第一外电极还包括分别设置在所述1-3拐角以及所述2-3拐角上的拐角部，并且所述第二外电极还包括分别设置在所述1-4拐角以及所述2-4拐角上的拐角部。
31.一种多层电子组件，包括：
主体，包括介电层以及交替地设置的第一内电极和第二内电极，所述介电层介于所述第一内电极和所述第二内电极之间，并且所述主体包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；
第一外电极，包括设置在所述第三表面上的第一连接部和从所述第一连接部延伸到所述第一表面的第一部分的第一带部；
第二外电极，包括设置在所述第四表面上的第二连接部和从所述第二连接部延伸到所述第一表面的第二部分的第二带部；
绝缘层，设置在所述第二表面上并延伸到所述第一连接部和所述第二连接部，所述绝缘层包括含锆的第一氧化物；
第一镀层，设置在所述第一带部上；以及
第二镀层，设置在所述第二带部上。
32.根据权利要求31所述的多层电子组件，其中，所述绝缘层的平均厚度大于20nm且小于等于1000nm。
33.根据权利要求31所述的多层电子组件，其中，所述绝缘层的平均厚度大于等于50nm且小于等于1000nm。
34.根据权利要求31所述的多层电子组件，其中，所述绝缘层的平均厚度大于400nm且小于等于1000nm。
35.根据权利要求31所述的多层电子组件，其中，所述介电层基本不含钇。
36.根据权利要求31所述的多层电子组件，其中，所述含锆的第一氧化物是ZrO2。
37.根据权利要求31所述的多层电子组件，其中，在存在于所述绝缘层中的元素中，基于除氧以外的元素的总摩尔数的锆元素的摩尔数为0.95或更大。
38.根据权利要求31所述的多层电子组件，其中，所述绝缘层还包括Mg、Ca以及它们的氧化物中的一种或更多种。
39.根据权利要求31所述的多层电子组件，其中，在所述第一方向上从所述第一表面到所述第一内电极和所述第二内电极中的最靠近所述第一表面的内电极的平均距离定义为H1，在所述第一方向上从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的端部和到所述第二镀层的设置在所述第二连接部上的端部的平均距离定义为H2，并且满足H1>H2。
40.根据权利要求31所述的多层电子组件，其中，在所述第一方向上从所述第一表面到所述第一内电极和所述第二内电极中的最靠近所述第一表面的内电极的平均距离定义为H1，在所述第一方向上从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的端部和到所述第二镀层的设置在所述第二连接部上的端部的平均距离定义为H2，并且满足H1<H2。
41.根据权利要求40所述的多层电子组件，其中，所述主体在所述第一方向上的平均尺寸定义为T，并且满足H2<T/2。
42.根据权利要求31所述的多层电子组件，其中，所述第一镀层和所述第二镀层设置在所述第一表面的延长线下方。
43.根据权利要求31所述的多层电子组件，其中，所述主体在所述第二方向上的平均尺寸定义为L，在所述第二方向上从所述第三表面的延长线到所述第一带部的端部的平均距离定义为B1，在所述第二方向上从所述第四表面的延长线到所述第二带部的端部的平均距离定义为B2，并且满足0.2≤B1/L≤0.4和0.2≤B2/L≤0.4。
44.根据权利要求31所述的多层电子组件，所述多层电子组件还包括：
附加绝缘层，设置在所述第一表面上并且设置在所述第一带部与所述第二带部之间。
45.根据权利要求44所述的多层电子组件，其中，所述附加绝缘层包括含锆的第二氧化物。
46.根据权利要求44所述的多层电子组件，其中，所述第一外电极和所述第二外电极包括Ni和Ni合金中的至少一种。
47.根据权利要求31所述的多层电子组件，其中，所述多层电子组件在所述第二方向上的最大尺寸为1.1mm或更小，并且所述多层电子组件在所述第三方向上的最大尺寸为0.55mm或更小。
48.根据权利要求31所述的多层电子组件，其中，所述介电层的平均厚度为0.35μm或更小。
49.根据权利要求31所述的多层电子组件，其中，所述第一内电极和所述第二内电极的平均厚度为0.35μm或更小。
50.根据权利要求31所述的多层电子组件，所述多层电子组件还包括：
电容形成部，包括交替设置的所述第一内电极和所述第二内电极，并且所述介电层介于所述第一内电极和所述第二内电极之间；盖部，设置在所述电容形成部的在所述第一方向上的两个表面上，
其中，所述盖部在所述第一方向上的平均尺寸为15μm或更小。
51.根据权利要求31所述的多层电子组件，其中，所述第一镀层和所述第二镀层的平均厚度小于所述绝缘层的平均厚度。
52.根据权利要求31所述的多层电子组件，其中，所述第一连接部和所述第二连接部与所述第五表面和所述第六表面间隔开。
53.根据权利要求31所述的多层电子组件，其中，所述第一连接部和所述第二连接部与所述第二表面间隔开。
54.根据权利要求31所述的多层电子组件，其中，所述第一镀层设置为覆盖所述绝缘层的设置在所述第一外电极上的端部，并且所述第二镀层设置为覆盖所述绝缘层的设置在所述第二外电极上的端部。
55.根据权利要求31所述的多层电子组件，其中，所述绝缘层设置为覆盖所述第一镀层的设置在所述第一外电极上的端部，并且所述绝缘层设置为覆盖所述第二镀层的设置在所述第二外电极上的端部。
56.根据权利要求31所述的多层电子组件，其中，所述绝缘层设置为覆盖所述第五表面的一部分和所述第六表面的一部分。
57.根据权利要求31所述的多层电子组件，其中，所述绝缘层设置为覆盖整个所述第五表面和整个所述第六表面。
58.根据权利要求31所述的多层电子组件，
其中，所述主体具有将所述第一表面连接到所述第三表面的1-3拐角、将所述第一表面连接到所述第四表面的1-4拐角、将所述第二表面连接到所述第三表面的2-3拐角以及将所述第二表面连接到所述第四表面的2-4拐角，
其中，所述1-3拐角和所述2-3拐角随着接近所述第三表面朝向所述主体的在所述第一方向的中央缩小，并且所述1-4拐角和所述2-4拐角随着接近所述第四表面朝向所述主体的在所述第一方向的中央缩小，并且
其中，所述第一外电极还包括设置在所述1-3拐角上的拐角部和从所述第一连接部延伸到所述2-3拐角的拐角部，并且所述第二外电极还包括设置在所述1-4拐角上的拐角部和从所述第二连接部延伸到所述2-4拐角的拐角部。
59.一种多层电子组件，包括：
主体，包括介电层以及交替地设置的第一内电极和第二内电极，所述介电层介于所述第一内电极和所述第二内电极之间，并且所述主体包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；
第一外电极，包括设置在所述第三表面上的第一连接部、从所述第一连接部延伸到所述第一表面的第一部分的第一带部以及从所述第一连接部延伸到所述第二表面的第一部分的第三带部；
第二外电极，包括设置在所述第四表面上的第二连接部、从所述第二连接部延伸到所述第一表面的第二部分的第二带部以及从所述第二连接部延伸到所述第二表面的第二部分的第四带部；
绝缘层，设置在所述第一连接部和所述第二连接部上并覆盖所述第二表面以及所述第三带部和所述第四带部，所述绝缘层包括含锆的第一氧化物并且基本不含钇；
第一镀层，设置在所述第一带部上；以及
第二镀层，设置在所述第二带部上。
60.根据权利要求59所述的多层电子组件，其中，所述绝缘层的平均厚度大于20nm且小于等于1000nm。
61.根据权利要求59所述的多层电子组件，其中，所述绝缘层的平均厚度大于等于50nm且小于等于1000nm。
62.根据权利要求59所述的多层电子组件，其中，所述绝缘层的平均厚度大于400nm且小于等于1000nm。
63.根据权利要求59所述的多层电子组件，其中，所述介电层基本不含钇。
64.根据权利要求59所述的多层电子组件，其中，所述含锆的第一氧化物是ZrO2。
65.根据权利要求59所述的多层电子组件，其中，在存在于所述绝缘层中的元素中，基于除氧以外的元素的总摩尔数的锆元素的摩尔数为0.95或更大。
66.根据权利要求59所述的多层电子组件，其中，所述绝缘层还包括Mg、Ca以及它们的氧化物中的一种或更多种。
67.根据权利要求59所述的多层电子组件，其中，在所述第一方向上从所述第一表面到所述第一内电极和所述第二内电极中的最靠近所述第一表面的内电极的平均距离定义为H1，在所述第一方向上从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的端部和到所述第二镀层的设置在所述第二连接部上的端部的平均距离定义为H2，并且满足H1>H2。
68.根据权利要求59所述的多层电子组件，其中，在所述第一方向上从所述第一表面到所述第一内电极和所述第二内电极中的最靠近所述第一表面的内电极的平均距离定义为H1，在所述第一方向上从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的端部和到所述第二镀层的设置在所述第二连接部上的端部的平均距离定义为H2，并且满足H1<H2。
69.根据权利要求68所述的多层电子组件，其中，所述主体在所述第一方向上的平均尺寸定义为T，并且满足H2<T/2。
70.根据权利要求59所述的多层电子组件，其中，所述第一镀层和所述第二镀层设置在所述第一表面的延长线下方。
71.根据权利要求59所述的多层电子组件，其中，所述主体在所述第二方向上的平均尺寸定义为L，在所述第二方向上从所述第三表面的延长线到所述第一带部的端部的平均距离定义为B1，在所述第二方向上从所述第四表面的延长线到所述第二带部的端部的平均距离定义为B2，并且满足0.2≤B1/L≤0.4和0.2≤B2/L≤0.4。
72.根据权利要求59所述的多层电子组件，所述多层电子组件还包括：
附加绝缘层，设置在所述第一表面上并且设置在所述第一带部与所述第二带部之间。
73.根据权利要求72所述的多层电子组件，其中，所述附加绝缘层包括含锆的第二氧化物。
74.根据权利要求59所述的多层电子组件，其中，所述第一外电极和所述第二外电极包括Ni和Ni合金中的至少一种。
75.根据权利要求59所述的多层电子组件，其中，在所述第二方向上从所述第三表面的延长线到所述第一带部的端部的平均距离定义为B1，在所述第二方向上从所述第四表面的延长线到所述第二带部的端部的平均距离定义为B2，在所述第二方向上从所述第三表面的延长线到所述第三带部的端部的平均距离定义为B3，在所述第二方向上从所述第四表面的延长线到所述第四带部的端部的平均距离定义为B4，并且满足B3<B1和B4<B2。
76.根据权利要求59所述的多层电子组件，其中，所述多层电子组件在所述第二方向上的最大尺寸为1.1mm或更小，并且所述多层电子组件在所述第三方向上的最大尺寸为0.55mm或更小。
77.根据权利要求59所述的多层电子组件，其中，所述介电层的平均厚度为0.35μm或更小。
78.根据权利要求59所述的多层电子组件，其中，所述第一内电极和所述第二内电极的平均厚度为0.35μm或更小。
79.根据权利要求59所述的多层电子组件，所述多层电子组件还包括：
电容形成部，包括交替设置的所述第一内电极和所述第二内电极，并且所述介电层介于所述第一内电极和所述第二内电极之间；盖部，设置在所述电容形成部的在所述第一方向上的两个表面上，
其中，所述盖部在所述第一方向上的平均尺寸为15μm或更小。
80.根据权利要求59所述的多层电子组件，其中，所述第一镀层和所述第二镀层的平均厚度小于所述绝缘层的平均厚度。
81.根据权利要求59所述的多层电子组件，其中，所述第一镀层设置为覆盖所述绝缘层的设置在所述第一外电极上的端部，并且所述第二镀层设置为覆盖所述绝缘层的设置在所述第二外电极上的端部。
82.根据权利要求59所述的多层电子组件，其中，所述绝缘层设置为覆盖所述第一镀层的设置在所述第一外电极上的端部，并且所述绝缘层设置为覆盖所述第二镀层的设置在所述第二外电极上的端部。
83.根据权利要求59所述的多层电子组件，
其中，所述第一外电极还包括从所述第一连接部延伸到所述第五表面的第一部分和所述第六表面的第一部分的第一侧带部，
其中，所述第二外电极还包括从所述第二连接部延伸到所述第五表面的第二部分和所述第六表面的第二部分的第二侧带部，并且，
其中，所述第一侧带部和所述第二侧带部在所述第二方向上的尺寸随着接近所述第一表面增加。
84.根据权利要求59所述的多层电子组件，
其中，所述第一外电极还包括从所述第一连接部延伸到所述第五表面的第一部分和所述第六表面的第一部分的第一侧带部，
其中，所述第二外电极还包括从所述第二连接部延伸到所述第五表面的第二部分和所述第六表面的第二部分的第二侧带部，并且
其中，所述绝缘层设置为覆盖所述第一侧带部的一部分和所述第二侧带部的一部分、所述第五表面的除其第一部分和第二部分之外的区域的一部分和所述第六表面的除其第一部分和第二部分之外的区域的一部分。
85.根据权利要求59所述的多层电子组件，
其中，所述第一外电极还包括从所述第一连接部延伸到所述第五表面的第一部分和所述第六表面的第一部分的第一侧带部，
其中，所述第二外电极还包括从所述第二连接部延伸到所述第五表面的第二部分和所述第六表面的第二部分的第二侧带部，并且
其中，所述绝缘层设置为覆盖整个所述第一侧带部和整个所述第二侧带部以及所述第五表面的除其第一部分和第二部分之外的区域的全部和所述第六表面的除其第一部分和第二部分之外的区域的全部。
86.根据权利要求59所述的多层电子组件，其中，在所述第二方向上从所述第三表面的延长线到所述第三带部的端部的平均距离定义为B3，在所述第二方向上从所述第四表面的延长线到所述第四带部的端部的平均距离定义为B4，所述第三表面与所述第二内电极彼此间隔开的区域在所述第二方向上的平均尺寸定义为G1，所述第四表面与所述第一内电极彼此间隔开的区域在所述第二方向上的平均尺寸定义为G2，并且满足B3≥G1和B4≥G2。
87.根据权利要求86所述的多层电子组件，其中，在所述第二方向上从所述第三表面的延长线到所述第一带部的端部的平均距离定义为B1，在所述第二方向上从所述第四表面的延长线到所述第二带部的端部的平均距离定义为B2，并且满足B1≥G1和B2≥G2。
88.根据权利要求59所述的多层电子组件，
其中，所述主体具有将所述第一表面连接到所述第三表面的1-3拐角、将所述第一表面连接到所述第四表面的1-4拐角、将所述第二表面连接到所述第三表面的2-3拐角以及将所述第二表面连接到所述第四表面的2-4拐角，
其中，所述1-3拐角和所述2-3拐角随着接近所述第三表面朝向所述主体的在所述第一方向的中央缩小，并且所述1-4拐角和所述2-4拐角随着接近所述第四表面朝向所述主体的在所述第一方向的中央缩小，并且
其中，所述第一外电极还包括分别设置在所述1-3拐角以及所述2-3拐角上的拐角部，并且所述第二外电极还包括分别设置在所述1-4拐角以及所述2-4拐角上的拐角部。
89.一种多层电子组件，包括：
主体，包括介电层以及交替地设置的第一内电极和第二内电极，所述介电层介于所述第一内电极和所述第二内电极之间，并且所述主体包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；
第一外电极，包括设置在所述第三表面上的第一连接部和从所述第一连接部延伸到所述第一表面的第一部分的第一带部；
第二外电极，包括设置在所述第四表面上的第二连接部和从所述第二连接部延伸到所述第一表面的第二部分的第二带部；
绝缘层，设置在所述第二表面上并延伸到所述第一连接部和所述第二连接部；
第一镀层，设置在所述第一带部上；以及
第二镀层，设置在所述第二带部上，
其中，所述绝缘层包括含锆的第一氧化物，并且
其中，所述绝缘层基本不含钇。
90.根据权利要求89所述的多层电子组件，其中，所述绝缘层的平均厚度大于20nm且小于等于1000nm。
91.根据权利要求89所述的多层电子组件，其中，所述绝缘层的平均厚度大于等于50nm且小于等于1000nm。
92.根据权利要求89所述的多层电子组件，其中，所述绝缘层的平均厚度大于400nm且小于等于1000nm。
93.根据权利要求89所述的多层电子组件，其中，所述介电层基本不含钇。
94.根据权利要求89所述的多层电子组件，其中，所述含锆的第一氧化物是ZrO2。
95.根据权利要求89所述的多层电子组件，其中，在存在于所述绝缘层中的元素中，基于除氧之外的元素的总摩尔数的锆元素的摩尔数为0.95或更大。
96.根据权利要求89所述的多层电子组件，其中，所述绝缘层还包括Mg、Ca以及它们的氧化物中的一种或更多种。
97.根据权利要求89所述的多层电子组件，其中，在所述第一方向上从所述第一表面到所述第一内电极和所述第二内电极中的最靠近所述第一表面的内电极的平均距离定义为H1，在所述第一方向上从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的端部和到所述第二镀层的设置在所述第二连接部上的端部的平均距离定义为H2，并且满足H1>H2。
98.根据权利要求89所述的多层电子组件，其中，在所述第一方向上从所述第一表面到所述第一内电极和所述第二内电极中的最靠近所述第一表面的内电极的平均距离定义为H1，在所述第一方向上从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的端部和到所述第二镀层的设置在所述第二连接部上的端部的平均距离定义为H2，并且满足H1<H2。
99.根据权利要求98所述的多层电子组件，其中，所述主体在所述第一方向上的平均尺寸定义为T，并且满足H2<T/2。
100.根据权利要求89所述的多层电子组件，其中，所述第一镀层和所述第二镀层设置在所述第一表面的延长线下方。
101.根据权利要求89所述的多层电子组件，其中，所述主体在所述第二方向上的平均尺寸定义为L，在所述第二方向上从所述第三表面的延长线到所述第一带部的端部的平均距离定义为B1，在所述第二方向上从所述第四表面的延长线到所述第二带部的端部的平均距离定义为B2，并且满足0.2≤B1/L≤0.4和0.2≤B2/L≤0.4。
102.根据权利要求89所述的多层电子组件，所述多层电子组件还包括：
附加绝缘层，设置在所述第一表面上并且设置在所述第一带部与所述第二带部之间。
103.根据权利要求102所述的多层电子组件，其中，所述附加绝缘层包括含锆的第二氧化物。
104.根据权利要求89所述的多层电子组件，其中，所述第一外电极和所述第二外电极包括Ni和Ni合金中的至少一种。
105.根据权利要求89所述的多层电子组件，其中，所述多层电子组件在所述第二方向上的最大尺寸为1.1mm或更小，并且所述多层电子组件在所述第三方向上的最大尺寸为0.55mm或更小。
106.根据权利要求89所述的多层电子组件，其中，所述介电层的平均厚度为0.35μm或更小。
107.根据权利要求89所述的多层电子组件，其中，所述第一内电极和所述第二内电极的平均厚度为0.35μm或更小。
108.根据权利要求89所述的多层电子组件，所述多层电子组件还包括：
电容形成部，包括交替设置的所述第一内电极和所述第二内电极，并且所述介电层介于所述第一内电极和所述第二内电极之间；盖部，设置在所述电容形成部的在所述第一方向上的两个表面上，
其中，所述盖部在所述第一方向上的平均尺寸为15μm或更小。
109.根据权利要求89所述的多层电子组件，其中，所述第一镀层和所述第二镀层的平均厚度小于所述绝缘层的平均厚度。
110.根据权利要求89所述的多层电子组件，其中，所述第一连接部和所述第二连接部与所述第五表面和所述第六表面间隔开。
111.根据权利要求89所述的多层电子组件，其中，所述第一连接部和所述第二连接部与所述第二表面间隔开。
112.根据权利要求89所述的多层电子组件，其中，所述第一镀层设置为覆盖所述绝缘层的设置在所述第一外电极上的端部，并且所述第二镀层设置为覆盖所述绝缘层的设置在所述第二外电极上的端部。
113.根据权利要求89所述的多层电子组件，其中，所述绝缘层设置为覆盖所述第一镀层的设置在所述第一外电极上的端部，并且所述绝缘层设置为覆盖所述第二镀层的设置在所述第二外电极上的端部。
114.根据权利要求89所述的多层电子组件，其中，所述绝缘层设置为覆盖所述第五表面的一部分和所述第六表面的一部分。
115.根据权利要求89所述的多层电子组件，其中，所述绝缘层设置为覆盖整个所述第五表面和整个所述第六表面。
116.根据权利要求89所述的多层电子组件，
其中，所述主体具有将所述第一表面连接到所述第三表面的1-3拐角、将所述第一表面连接到所述第四表面的1-4拐角、将所述第二表面连接到所述第三表面的2-3拐角以及将所述第二表面连接到所述第四表面的2-4拐角，
其中，所述1-3拐角和所述2-3拐角随着接近所述第三表面朝向所述主体的在所述第一方向的中央缩小，并且所述1-4拐角和所述2-4拐角随着接近所述第四表面朝向所述主体的在所述第一方向的中央缩小，并且
其中，所述第一外电极还包括设置在所述1-3拐角上的拐角部和从所述第一连接部延伸到所述2-3拐角的拐角部，并且所述第二外电极还包括设置在所述1-4拐角上的拐角部和从所述第二连接部延伸到所述2-4拐角的拐角部。
117.一种多层电子组件，包括：
主体，包括介电层以及交替地设置的第一内电极和第二内电极，所述介电层介于所述第一内电极和所述第二内电极之间，并且所述主体包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；
第一外电极，包括设置在所述第三表面上的第一连接部、从所述第一连接部延伸到所述第一表面的第一部分的第一带部、以及从所述第一连接部延伸到将所述第二表面连接到所述第三表面的拐角的第一拐角部；
第二外电极，包括设置在所述第四表面上的第二连接部、从所述第二连接部延伸到所述第一表面的第二部分的第二带部、以及从所述第二连接部延伸到将所述第二表面连接到所述第四表面的拐角的第二拐角部；
绝缘层，设置在所述第一连接部和所述第二连接部上并且覆盖所述第二表面以及所述第一拐角部和所述第二拐角部，所述绝缘层包括含锆的第一氧化物；
第一镀层，设置在所述第一带部上；以及
第二镀层，设置在所述第二带部上，
其中，在所述第二方向上从所述第三表面的延长线到所述第一拐角部的端部的平均距离定义为B3，在所述第二方向上从所述第四表面的延长线到所述第二拐角部的端部的平均距离定义为B4，所述第三表面与所述第二内电极彼此间隔开的区域在所述第二方向上的平均尺寸定义为G1，所述第四表面与所述第一内电极彼此间隔开的区域在所述第二方向上的平均尺寸定义为G2，并且满足B3≤G1和B4≤G2。
118.根据权利要求117所述的多层电子组件，其中，所述绝缘层的平均厚度大于20nm且小于等于1000nm。
119.根据权利要求117所述的多层电子组件，其中，所述绝缘层的平均厚度大于等于50nm且小于等于1000nm。
120.根据权利要求117所述的多层电子组件，其中，所述绝缘层的平均厚度大于400nm且小于等于1000nm。
121.根据权利要求117所述的多层电子组件，其中，所述介电层基本不含钇。
122.根据权利要求117所述的多层电子组件，其中，所述绝缘层基本不含钇。
123.根据权利要求117所述的多层电子组件，其中，所述含锆的第一氧化物是ZrO2。
124.根据权利要求117所述的多层电子组件，其中，在存在于所述绝缘层中的元素中，基于除氧之外的元素的总摩尔数的锆元素的摩尔数为0.95或更大。
125.根据权利要求117所述的多层电子组件，其中，所述绝缘层还包括Mg、Ca以及它们的氧化物中的一种或更多种。
126.根据权利要求117所述的多层电子组件，其中，在所述第一方向上从所述第一表面到所述第一内电极和所述第二内电极中的最靠近所述第一表面的内电极的平均距离定义为H1，在所述第一方向上从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的端部和到所述第二镀层的设置在所述第二连接部上的端部的平均距离定义为H2，并且满足H1>H2。
127.根据权利要求117所述的多层电子组件，其中，在所述第一方向上从所述第一表面到所述第一内电极和所述第二内电极中的最靠近所述第一表面的内电极的平均距离定义为H1，在所述第一方向上从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的端部和到所述第二镀层的设置在所述第二连接部上的端部的平均距离定义为H2，并且满足H1<H2。
128.根据权利要求127所述的多层电子组件，其中，所述主体在所述第一方向上的平均尺寸定义为T，并且满足H2<T/2。
129.根据权利要求117所述的多层电子组件，其中，所述第一镀层和所述第二镀层设置在所述第一表面的延长线下方。
130.根据权利要求117所述的多层电子组件，其中，所述主体在所述第二方向上的平均尺寸定义为L，在所述第二方向上从所述第三表面的延长线到所述第一带部的端部的平均距离定义为B1，在所述第二方向上从所述第四表面的延长线到所述第二带部的端部的平均距离定义为B2，并且满足0.2≤B1/L≤0.4和0.2≤B2/L≤0.4。
131.根据权利要求117所述的多层电子组件，所述多层电子组件还包括：
附加绝缘层，设置在所述第一表面上并且设置在所述第一带部与所述第二带部之间。
132.根据权利要求131所述的多层电子组件，其中，所述附加绝缘层包括含锆的第二氧化物。
133.根据权利要求117所述的多层电子组件，其中，所述第一外电极和所述第二外电极包括Ni和Ni合金中的至少一种。
134.根据权利要求117所述的多层电子组件，其中，在所述第二方向上从所述第三表面的延长线到所述第一带部的端部的平均距离定义为B1，在所述第二方向上从所述第四表面的延长线到所述第二带部的端部的平均距离定义为B2，并且满足B3<B1和B4<B2。
135.根据权利要求117所述的多层电子组件，其中，所述多层电子组件在所述第二方向上的最大尺寸为1.1mm或更小，并且所述多层电子组件在所述第三方向上的最大尺寸为0.55mm或更小。
136.根据权利要求117所述的多层电子组件，其中，所述介电层的平均厚度为0.35μm或更小。
137.根据权利要求117所述的多层电子组件，其中，所述第一内电极和所述第二内电极的平均厚度为0.35μm或更小。
138.根据权利要求117所述的多层电子组件，所述多层电子组件还包括：
电容形成部，包括交替设置的所述第一内电极和所述第二内电极，并且所述介电层介于所述第一内电极和所述第二内电极之间；盖部，设置在所述电容形成部的在所述第一方向上的两个表面上，
其中，所述盖部在所述第一方向上的平均尺寸为15μm或更小。
139.根据权利要求117所述的多层电子组件，其中，所述第一镀层和所述第二镀层的平均厚度小于所述绝缘层的平均厚度。
140.根据权利要求117所述的多层电子组件，其中，所述第一拐角部和所述第二拐角部设置在所述第二表面的延长线下方。
141.根据权利要求117所述的多层电子组件，其中，所述第一连接部和所述第二连接部与所述第五表面和所述第六表面间隔开。
142.根据权利要求117所述的多层电子组件，其中，所述第一拐角部和所述第二拐角部与所述第二表面间隔开。
143.根据权利要求117所述的多层电子组件，其中，所述第一镀层设置为覆盖所述绝缘层的设置在所述第一外电极上的端部，并且所述第二镀层设置为覆盖所述绝缘层的设置在所述第二外电极上的端部。
144.根据权利要求117所述的多层电子组件，其中，所述绝缘层设置为覆盖所述第一镀层的设置在所述第一外电极上的端部，并且所述绝缘层设置为覆盖所述第二镀层的设置在所述第二外电极上的端部。
145.根据权利要求117所述的多层电子组件，其中，所述绝缘层设置为覆盖所述第五表面的一部分和所述第六表面的一部分。
146.根据权利要求117所述的多层电子组件，其中，所述绝缘层设置为覆盖整个所述第五表面和整个所述第六表面。
147.根据权利要求117所述的多层电子组件，其中，在所述第二方向上从所述第三表面的延长线到所述第一带部的端部的平均距离定义为B1，在所述第二方向上从所述第四表面的延长线到所述第二带部的端部的平均距离定义为B2，并且满足B1≥G1和B2≥G2。
148.一种多层电子组件，包括：
主体，包括介电层以及交替地设置的第一内电极和第二内电极，所述介电层介于所述第一内电极和所述第二内电极之间，并且所述主体包括在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面、以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；
第一外电极，包括设置在所述第三表面上的第一连接电极和设置在所述第一表面上并连接到所述第一连接电极的第一带电极；
第二外电极，包括设置在所述第四表面上的第二连接电极和设置在所述第一表面上并连接到所述第二连接电极的第二带电极；
第一绝缘层，设置在所述第一连接电极上；
第二绝缘层，设置在所述第二连接电极上；
第一镀层，设置在所述第一带电极上；以及
第二镀层，设置在所述第二带电极上，
其中，所述第一绝缘层和所述第二绝缘层包括含锆的第一氧化物。
149.根据权利要求148所述的多层电子组件，其中，所述第一绝缘层和所述第二绝缘层的平均厚度大于20nm且小于等于1000nm。
150.根据权利要求148所述的多层电子组件，其中，所述第一绝缘层和所述第二绝缘层的平均厚度大于等于50nm且小于等于1000nm。
151.根据权利要求148所述的多层电子组件，其中，所述第一绝缘层和所述第二绝缘层的平均厚度大于400nm且小于等于1000nm。
152.根据权利要求148所述的多层电子组件，其中，所述介电层基本不含钇。
153.根据权利要求148所述的多层电子组件，其中，所述第一绝缘层和所述第二绝缘层基本不含钇。
154.根据权利要求148所述的多层电子组件，其中，所述含锆的第一氧化物是ZrO2。
155.根据权利要求148所述的多层电子组件，其中，在存在于所述第一绝缘层和所述第二绝缘层中的元素中，基于除氧之外的元素的总摩尔数的锆元素的摩尔数为0.95或更大。
156.根据权利要求148所述的多层电子组件，其中，所述第一绝缘层和所述第二绝缘层还包括Mg、Ca以及它们的氧化物中的一种或更多种。
157.根据权利要求148所述的多层电子组件，其中，在所述第一方向上从所述第一表面到所述第一内电极和所述第二内电极中的最靠近所述第一表面的内电极的平均距离定义为H1，在所述第一方向上从所述第一表面的延长线到所述第一镀层的设置在所述第一连接电极上的端部和到所述第二镀层的设置在所述第二连接电极上的端部的平均距离定义为H2，并且满足H1>H2。
158.根据权利要求148所述的多层电子组件，其中，在所述第一方向上从所述第一表面到所述第一内电极和所述第二内电极中的最靠近所述第一表面的内电极的平均距离定义为H1，在所述第一方向上从所述第一表面的延长线到所述第一镀层的设置在所述第一连接电极上的端部和到所述第二镀层的设置在所述第二连接电极上的端部的平均距离定义为H2，并且满足H1<H2。
159.根据权利要求148所述的多层电子组件，其中，所述主体在所述第一方向上的平均尺寸定义为T，并且满足H2<T/2。
160.根据权利要求148所述的多层电子组件，其中，所述第一镀层和所述第二镀层设置在所述第一表面的延长线下方。
161.根据权利要求148所述的多层电子组件，所述多层电子组件还包括：
附加绝缘层，设置在所述第一表面上并且设置在所述第一带电极与所述第二带电极之间。
162.根据权利要求161所述的多层电子组件，其中，所述附加绝缘层包括含锆的第二氧化物。
163.根据权利要求148所述的多层电子组件，其中，所述第一连接电极和所述第二连接电极包括Ni和Ni合金中的至少一种。
164.根据权利要求148所述的多层电子组件，其中，所述多层电子组件在所述第二方向上的最大尺寸为1.1mm或更小，并且所述多层电子组件在所述第三方向上的最大尺寸为0.55mm或更小。
165.根据权利要求148所述的多层电子组件，其中，所述介电层的平均厚度为0.35μm或更小。
166.根据权利要求148所述的多层电子组件，其中，所述第一内电极和所述第二内电极的平均厚度为0.35μm或更小。
167.根据权利要求148所述的多层电子组件，所述多层电子组件还包括：
电容形成部，包括交替设置的所述第一内电极和所述第二内电极，并且所述介电层介于所述第一内电极和所述第二内电极之间；盖部，设置在所述电容形成部的在所述第一方向上的两个表面上，
其中，所述盖部在所述第一方向上的平均尺寸为15μm或更小。
168.根据权利要求148所述的多层电子组件，其中，所述第一镀层和所述第二镀层的平均厚度小于所述第一绝缘层和所述第二绝缘层的平均厚度。
169.根据权利要求148所述的多层电子组件，其中，所述第一连接电极和所述第二连接电极与所述第五表面和所述第六表面间隔开。
170.根据权利要求148所述的多层电子组件，其中，所述第一连接电极和所述第二连接电极与所述第二表面间隔开。
171.根据权利要求148所述的多层电子组件，其中，所述第一镀层设置为覆盖所述第一绝缘层的设置在所述第一外电极上的端部，并且所述第二镀层设置为覆盖所述第二绝缘层的设置在所述第二外电极上的端部。
172.根据权利要求148所述的多层电子组件，其中，所述第一绝缘层设置为覆盖所述第一镀层的设置在所述第一外电极上的端部，并且所述第二绝缘层设置为覆盖所述第二镀层的设置在所述第二外电极上的端部。
173.根据权利要求148所述的多层电子组件，其中，所述第一绝缘层和所述第二绝缘层延伸到所述第五表面和所述第六表面，所述第一绝缘层和所述第二绝缘层彼此连接，并且覆盖所述第五表面的一部分和所述第六表面的一部分。
174.根据权利要求148所述的多层电子组件，其中，所述第一绝缘层和所述第二绝缘层延伸到所述第五表面和所述第六表面，所述第一绝缘层和所述第二绝缘层彼此连接，并且覆盖整个所述第五表面和整个所述第六表面。
175.根据权利要求148所述的多层电子组件，其中，所述第一绝缘层和所述第二绝缘层延伸到所述第二表面并且彼此连接。
176.根据权利要求148所述的多层电子组件，
其中，所述主体具有将所述第一表面连接到所述第三表面的1-3拐角、将所述第一表面连接到所述第四表面的1-4拐角、将所述第二表面连接到所述第三表面的2-3拐角以及将所述第二表面连接到所述第四表面的2-4拐角，
其中，所述1-3拐角和所述2-3拐角随着接近所述第三表面朝向所述主体的在所述第一方向的中央缩小，并且所述1-4拐角和所述2-4拐角随着接近所述第四表面朝向所述主体的在所述第一方向的中央缩小，并且
其中，所述第一连接电极包括分别延伸到所述1-3拐角和所述2-3拐角的拐角部，并且所述第二连接电极包括分别延伸到所述1-4拐角和所述2-4拐角的拐角部。
177.根据权利要求148所述的多层电子组件，
其中，所述第一外电极还包括设置在所述第二表面上并连接到所述第一连接电极的第三带电极，并且
其中，所述第二外电极还包括设置在所述第二表面上并连接到所述第二连接电极的第四带电极。
178.根据权利要求177所述的多层电子组件，其中，在所述第二方向上从所述第三表面的延长线到所述第一带电极的端部的平均距离定义为B1，在所述第二方向上从所述第四表面的延长线到所述第二带电极的端部的平均距离定义为B2，在所述第二方向上从所述第三表面的延长线到所述第三带电极的端部的平均距离定义为B3，在所述第二方向上从所述第四表面的延长线到所述第四带电极的端部的平均距离定义为B4，所述第三表面与所述第二内电极彼此间隔开的区域在所述第二方向上的平均尺寸定义为G1，所述第四表面与所述第一内电极彼此间隔开的区域在所述第二方向上的平均尺寸定义为G2，并且满足B1≥G1、B3≥G1、B2≥G2和B4≥G2。
179.根据权利要求177所述的多层电子组件，其中，
在所述第二方向上从所述第三表面的延长线到所述第一带电极的端部的平均距离定义为B1，在所述第二方向上从所述第四表面的延长线到所述第二带电极的端部的平均距离定义为B2，在所述第二方向上从所述第三表面的延长线到所述第三带电极的端部的平均距离定义为B3，在所述第二方向上从所述第四表面的延长线到所述第四带电极的端部的平均距离定义为B4，所述第三表面与所述第二内电极彼此间隔开的区域在所述第二方向上的平均尺寸定义为G1，所述第四表面与所述第一内电极彼此间隔开的区域在所述第二方向上的平均尺寸定义为G2，并且满足B1≥G1、B3≤G1、B2≥G2和B4≤G2。
180.根据权利要求148所述的多层电子组件，其中，所述第一带电极和所述第二带电极包括与存在于所述第一内电极和所述第二内电极中的金属相同的金属。
181.根据权利要求148所述的多层电子组件，其中，所述第一连接电极和所述第二连接电极包括与存在于所述第一内电极和所述第二内电极中的金属相同的金属。
182.根据权利要求148所述的多层电子组件，其中，所述第一带电极和所述第二带电极是包括导电金属和玻璃的烧制电极。
183.根据权利要求148所述的多层电子组件，其中，所述第一连接电极和所述第二连接电极是包括导电金属和玻璃的烧制电极。
184.根据权利要求148所述的多层电子组件，其中，所述第一带电极和所述第二带电极为镀层。
185.根据权利要求148所述的多层电子组件，其中，所述第一连接电极和所述第二连接电极为镀层。
186.根据权利要求180所述的多层电子组件，其中，所述相同的金属为Ni。
187.根据权利要求181所述的多层电子组件，其中，所述相同的金属为Ni。
188.根据权利要求182所述的多层电子组件，其中，所述导电金属为镍、铜以及它们的合金中的至少一种。
CN202211685219.0A 2021-12-31 2022-12-27 多层电子组件 Pending CN116387037A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210193640A KR20230103058A (ko) 2021-12-31 2021-12-31 적층형 전자 부품
KR10-2021-0193640 2021-12-31

Publications (1)

Publication Number Publication Date
CN116387037A true CN116387037A (zh) 2023-07-04

Family

ID=86979322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211685219.0A Pending CN116387037A (zh) 2021-12-31 2022-12-27 多层电子组件

Country Status (4)

Country Link
US (1) US20230215636A1 (zh)
JP (1) JP2023099437A (zh)
KR (1) KR20230103058A (zh)
CN (1) CN116387037A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230046855A1 (en) * 2021-08-02 2023-02-16 Taiyo Yuden Co., Ltd. Ceramic electronic device, dielectric material, and manufacturing method of ceramic electronic device

Also Published As

Publication number Publication date
KR20230103058A (ko) 2023-07-07
US20230215636A1 (en) 2023-07-06
JP2023099437A (ja) 2023-07-13

Similar Documents

Publication Publication Date Title
KR20200078083A (ko) 커패시터 부품
US11476047B2 (en) Multilayer electronic component
CN116387037A (zh) 多层电子组件
US11664164B2 (en) Multilayer electronic component
US20230215654A1 (en) Multilayer electronic component
US20230215642A1 (en) Multilayer electronic component
CN116387036A (zh) 多层电子组件
CN116387027A (zh) 多层电子组件
US20240194403A1 (en) Multilayer electronic component
US20230215652A1 (en) Multilayer electronic component
US20230215643A1 (en) Multilayer electronic component
US20230238182A1 (en) Multilayer electronic component
US20230215647A1 (en) Multilayer electronic component
US20240177933A1 (en) Multilayer electronic component
KR20230103059A (ko) 적층형 전자 부품
US20230215653A1 (en) Multilayer electronic component
CN116387048A (zh) 多层电子组件
CN116387033A (zh) 多层电子组件
CN116844861A (zh) 多层电子组件
CN116417261A (zh) 多层电子组件
CN116580968A (zh) 多层电子组件及其制造方法
KR20240105956A (ko) 적층형 전자 부품
KR20230057161A (ko) 세라믹 전자부품
CN116525298A (zh) 多层电子组件
JP2021052174A (ja) 積層型電子部品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication