JP2023076581A - 積層セラミックキャパシタ及びその製造方法 - Google Patents

積層セラミックキャパシタ及びその製造方法 Download PDF

Info

Publication number
JP2023076581A
JP2023076581A JP2023060598A JP2023060598A JP2023076581A JP 2023076581 A JP2023076581 A JP 2023076581A JP 2023060598 A JP2023060598 A JP 2023060598A JP 2023060598 A JP2023060598 A JP 2023060598A JP 2023076581 A JP2023076581 A JP 2023076581A
Authority
JP
Japan
Prior art keywords
side margin
contained
magnesium
content
ceramic capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023060598A
Other languages
English (en)
Inventor
スーク キム、チャン
Chang Suek Lim
ス チョ、ドン
Dong Su Cho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2023076581A publication Critical patent/JP2023076581A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】信頼性を向上させることができる積層セラミックキャパシタ及びその製造方法を提供する。【解決手段】本発明の一実施形態は複数の誘電体層を含み、互いに対向する第１面及び第２面、前記第１面及び第２面を連結する第３面及び第４面及び前記第１面から第４面と連結され、且つ互いに対向する第５面及び第６面を含むセラミック本体と、前記セラミック本体の内部に配置され、前記第１及び第２面に露出し、且つ前記第３面又は第４面に一端が露出する複数の内部電極と、前記第１面及び第２面に露出した前記内部電極の端部上に配置された第１サイドマージン部及び第２サイドマージン部と、を含み、前記セラミック本体は前記誘電体層を間に挟んで互いに対向するように配置される複数の内部電極を含んで容量が形成される活性部と、前記活性部の上部に配置された上部カバー部及び下部に配置された下部カバー部と、を含む、積層セラミックキャパシタを提供する。【選択図】 図４

Description

本発明は、信頼性を向上させることができる積層セラミックキャパシタ及びその製造方法に関するものである。
一般に、キャパシタ、インダクタ、圧電体素子、バリスタ又はサーミスタなどのセラミック材料を用いる電子部品は、セラミック材料からなるセラミック本体と、セラミック本体の内部に形成された内部電極と、上記内部電極と接続されるように、セラミック本体の表面に設けられた外部電極と、を備える。
最近では、電子製品の小型化及び多機能化に伴い、チップ部品も小型化及び高機能化しつつあるため、積層セラミックキャパシタに対してもサイズが小さく、容量が大きい高容量製品が要求されている。
また、積層セラミックキャパシタの小型化及び高容量化のためには、電極有効面積の極大化（容量実現に必要な有効体積分率を増加）が要求される。
上記のように小型及び高容量の積層セラミックキャパシタを実現するために、積層セラミックキャパシタを製造するにあたり、内部電極が本体の幅方向に露出するようにすることにより、マージンのない設計を介して、内部電極の幅方向の面積を最大化し、且つかかるチップを製作してから焼成する前の段階において、チップの幅方向の電極露出面にサイドマージン部を別に付着して完成する方法が適用されている。
しかし、上記の方法によると、サイドマージン部の形成過程において、セラミック本体とサイドマージン部が接触する界面にボイド（ｖｏｉｄ）が多く生成され、信頼性が低下する可能性がある。
また、セラミックス本体とサイドマージン部が接触する界面に生成されたボイド（ｖｏｉｄ）により、電界集中が発生し、その結果、絶縁破壊電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ、ＢＤＶ）が低くなるという問題が発生する。
尚、上記ボイド（ｖｏｉｄ）が原因となって外側焼結緻密度の低下による耐湿信頼性の低下がもたらされる可能性がある。
また、サイドマージン部と本体の境界に界面接合部が生じることにより、接合力が低下し、これに伴う耐湿信頼性の低下がもたらされる可能性もある。
そこで、超小型及び高容量製品における絶縁破壊電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ、ＢＤＶ）及び耐湿信頼性の低下を防ぐことができる研究が必要な実情である。
韓国公開特許第２０１０－０１３６９１７号公報
本発明は、信頼性を向上させることができる積層セラミックキャパシタ及びその製造方法を提供することを目的とする。
本発明の一実施形態は、誘電体層を含み、互いに対向する第１面及び第２面、上記第１面及び第２面を連結する第３面及び第４面、及び上記第１面から第４面と連結され、且つ互いに対向する第５面及び第６面を含むセラミック本体と、上記セラミック本体の内部に配置され、上記第１及び第２面に露出し、且つ第３面又は第４面に一端が露出する複数の内部電極と、上記第１面及び第２面に露出した上記内部電極の端部上に配置された第１サイドマージン部及び第２サイドマージン部と、を含み、上記セラミック本体は、上記誘電体層を間に挟んで互いに対向するように配置される複数の内部電極を含んで容量が形成される活性部と、上記活性部の上部に配置された上部カバー部及び下部に配置された下部カバー部と、を含み、上記第１及び第２サイドマージン部は、上記上部カバー部及び下部カバー部のいずれか１つのカバー部と誘電体組成が互いに異なる積層セラミックキャパシタを提供する。
本発明の他の実施形態は、複数の第１内部電極パターンが所定の間隔を置いて形成された第１セラミックグリーンシート、及び複数の第２内部電極パターンが所定の間隔を置いて形成された第２セラミックグリーンシートを設ける段階と、上記第１内部電極パターンと上記第２内部電極パターンとが交差するように、上記第１セラミックグリーンシート及び上記第２セラミックグリーンシートを積層し、上記積層本体の下部に複数のセラミックグリーンシートを積層して下部カバー部が形成されたセラミックグリーンシート積層本体を形成する段階と、上記第１内部電極パターン及び第２内部電極パターンの末端が幅方向に露出した側面を有するように、上記セラミックグリーンシート積層本体を切断する段階と、上記第１内部電極パターン及び第２内部電極パターンの末端が露出した側面及び上記積層本体の上部に第１サイドマージン部及び第２サイドマージン部ならびに上部カバー部を形成する段階と、上記切断された積層本体を焼成して誘電体層ならびに第１及び第２内部電極を含む活性部と下部カバー部とを含むセラミック本体を設ける段階と、を含み、上記第１サイドマージン部及び第２サイドマージン部ならびに上部カバー部を形成する段階は、セラミック材料を付加して上記第１サイドマージン部及び第２サイドマージン部ならびに上部カバー部を一体に形成する段階で行われる積層セラミックキャパシタの製造方法を提供する。
本発明の一実施形態によると、第１サイドマージン部及び第２サイドマージン部ならびに上部カバー部を一体に形成することにより、サイドマージン部と本体の界面接合部を減少させることで、信頼性を向上させることができる。
また、第１サイドマージン部及び第２サイドマージン部ならびに上部カバー部の誘電体組成と、下部カバー部及び活性部の誘電体層の誘電体組成とを互いに異ならせて調整することにより、信頼性を向上させることができる。
本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図である。 図１のセラミック本体の外観を示す斜視図である。 図２のセラミック本体の焼成前のセラミックグリーンシート積層本体を示す斜視図である。 図２のＢ方向から見た側面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す図である。 本発明の第１実施形態による積層セラミックキャパシタの製造方法を概略的に示す図である。 本発明の第１実施形態による積層セラミックキャパシタの製造方法を概略的に示す図である。 本発明の第２実施形態による積層セラミックキャパシタの製造方法を概略的に示す図である。 本発明の第２実施形態による積層セラミックキャパシタの製造方法を概略的に示す図である。
以下、様々な実施例を参照して、本発明の好ましい実施形態を説明する。しかし、本発明の実施形態は、いくつかの他の形態に変形することができ、本発明の範囲が以下説明する実施形態に限定されるものではない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがあり、図面上の同一の符号で示される要素は同一の要素である。
図１は本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図であり、図２は図１のセラミック本体の外観を示す斜視図であり、図３は図２のセラミック本体の焼成前のセラミックグリーンシート積層本体を示す斜視図であり、図４は図２のＢ方向から見た側面図である。
図１～図４を参照すると、本実施形態による積層セラミックキャパシタ１００は、セラミック本体１１０と、上記セラミック本体１１０の内部に形成される複数の内部電極１２１、１２２と、上記セラミック本体１１０の外表面に形成される外部電極１３１、１３２と、を含む。
上記セラミック本体１１０は、互いに対向する第１面１及び第２面２と、上記第１面及び第２面を連結する第３面３及び第４面４と、上面及び下面である第５面５及び第６面６と、を有することができる。
上記第１面１及び第２面２はセラミック本体１１０の幅方向に向かい合う面、上記第３面３及び第４面４は長さ方向に向かい合う面、上記第５面５及び第６面６は厚さ方向に向かい合う面と定義することができる。
上記セラミック本体１１０の形状に特に制限はないが、図面に示すように、直方体状であることができる。
上記セラミック本体１１０の内部に形成された複数の内部電極１２１、１２２は、セラミック本体の第３面３又は第４面４に一端が露出する。
上記内部電極１２１、１２２は、互いに異なる極性を有する第１内部電極１２１及び第２内部電極１２２を一対にすることができる。
第１内部電極１２１の一端は第３面３に露出し、第２内部電極１２２の一端は第４面４に露出することができる。
上記第１内部電極１２１及び第２内部電極１２２の他端は、第３面３又は第４面４から一定の間隔を置いて形成される。
上記セラミック本体の第３面３及び第４面４には、第１及び第２外部電極１３１、１３２が形成され、上記内部電極と電気的に連結されることができる。
本発明の一実施形態による積層セラミックキャパシタ１００は、上記セラミック本体１１０の内部に配置され、上記第１及び第２面１、２に露出し、且つ第３面３又は第４面４に一端が露出する複数の内部電極１２１、１２２と、上記第１面１及び第２面２に露出した上記内部電極１２１、１２２の端部上に配置された第１サイドマージン部１１２及び第２サイドマージン部１１３と、を含む。
上記セラミック本体１１０の内部には、複数の内部電極１２１、１２２が形成され、上記複数の内部電極１２１、１２２の各末端は、上記セラミック本体１１０の幅方向の面である第１面１及び第２面２に露出し、露出した端部上に第１サイドマージン部１１２及び第２サイドマージン部１１３が配置される。
第１サイドマージン部１１２及び第２サイドマージン部１１３の平均厚さは２μｍ以上１０μｍ以下であってもよい。
本発明の一実施形態によると、上記セラミック本体１１０は、複数の誘電体層１１１が積層された積層本体と、上記積層本体の両側面に配置される第１サイドマージン部１１２及び第２サイドマージン部１１３ならびに上部カバー部１１４及び下部カバー部１１５とで構成されることができる。
上記複数の誘電体層１１１は、焼結された状態であって、隣接する誘電体層同士の境界は確認できないほど一体化することができる。
上記セラミック本体１１０の長さは、セラミック本体の第３面３から第４面４までの距離に該当する。
上記誘電体層１１１の長さは、セラミック本体の第３面３と第４面４の間の距離を形成する。
これに制限されるものではないが、本発明の一実施形態によると、セラミック本体の長さは、４００～１４００μｍであることができる。より具体的には、セラミック本体の長さは、４００～８００μｍであってもよく、又は６００～１４００μｍであってもよい。
上記誘電体層１１１上に内部電極１２１、１２２が形成されることができる。また、内部電極１２１、１２２は、焼結を介して一誘電体層を間に挟んで上記セラミック本体の内部に形成されることができる。
図３を参照すると、誘電体層１１１上に第１内部電極１２１が形成される。上記第１内部電極１２１は、誘電体層の長さ方向には全体的に形成されない。すなわち、第１内部電極１２１の一端は、セラミック本体の第４面４から所定の間隔を置いて形成されることができ、第１内部電極１２１の他端は、第３面３まで形成されて第３面３に露出することができる。
セラミック本体の第３面３に露出した第１内部電極１２１の端部は、第１外部電極１３１と接続される。
第１内部電極とは逆に、第２内部電極１２２の一端は、第３面３から所定の間隔を置いて形成され、第２内部電極１２２の他端は、第４面４に露出して第２外部電極１３２と接続される。
上記内部電極は、高容量の積層セラミックキャパシタの実現のために、４００層以上積層されることができるが、必ずしもこれに制限されるものではない。
上記誘電体層１１１は、第１内部電極１２１の幅と同一の幅を有することができる。すなわち、上記第１内部電極１２１は、誘電体層１１１の幅方向において全体的に形成されることができる。
これに制限されるものではないが、本発明の一実施形態によると、誘電体層及び内部電極の幅は、１００～９００μｍであることができる。より具体的には、誘電体層及び内部電極の幅は、１００～５００μｍであってもよく、又は１００～９００μｍであってもよい。
セラミック本体が小型化するほど、サイドマージン部の厚さが積層セラミックキャパシタの電気的特性に影響を与える可能性がある。本発明の一実施形態によると、サイドマージン部の厚さを１０μｍ以下に形成することにより、小型化した積層セラミックキャパシタの特性を向上させることができる。
すなわち、サイドマージン部の厚さを１０μｍ以下に形成することにより、容量を形成する内部電極の重なり面積を最大に確保することで、高容量及び小型の積層セラミックキャパシタを実現することができる。
かかるセラミック本体１１０は、キャパシタの容量形成に寄与する部分としての活性部Ａと、上下マージン部として活性部Ａの上下部にそれぞれ形成された上部カバー部１１４及び下部カバー部１１５とで構成されることができる。
上記活性部Ａは、誘電体層１１１を間に挟んで複数の第１及び第２内部電極１２１、１２２を繰り返し積層して形成されることができる。
上記下部カバー部１１５は、内部電極を含んでいないことを除いては、誘電体層１１１と同一の材料及び構成を有することができる。
すなわち、上記下部カバー部１１５は、セラミック材料を含むことができ、例えば、チタン酸バリウム（ＢａＴｉＯ３）系セラミック材料を含むことができる。
上記下部カバー部１１５は、２０μｍ以下の厚さを有することができるが、必ずしもこれに制限されるものではない。
上記下部カバー部１１５は、単一の誘電体層又は２つ以上の誘電体層を活性部Ａの下面に厚さ方向に積層して形成することができ、基本的には物理的又は化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。
上記上部カバー部１１４は、活性部Ａの上面に配置され、上記下部カバー部１１５と同様に、物理的又は化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。
本発明の一実施形態によると、後述のように、上記第１サイドマージン部１１２及び第２サイドマージン部１１３ならびに上部カバー部１１４を一体に形成することにより、サイドマージン部とセラミック本体の界面接合部を減少させることで、信頼性を向上させることができる。
すなわち、上記上部カバー部１１４を上記活性部Ａの上面に配置するにあたって、上記単一の誘電体層又は２つ以上の誘電体層を活性部Ａの下面に厚さ方向に積層して形成する下部カバー部１１５とは異なり、上記第１サイドマージン部１１２及び第２サイドマージン部１１３の形成時に一体に形成する。
これにより、第１サイドマージン部１１２及び第２サイドマージン部１１３とセラミック本体１１０の界面接合部を減少させることで、信頼性を向上させることができる。
従来、上記上部カバー部１１４を上記活性部Ａの上面に配置するにあたって、下部カバー部と同様に、単一の誘電体層又は２つ以上の誘電体層を活性部Ａの上面に厚さ方向に積層して形成し、サイドマージン部は別に形成したため、サイドマージン部と上部カバー部の間に界面接合部が形成されていた。
上記のように、従来の積層セラミックキャパシタの場合には、上記サイドマージン部と上部カバー部の間に界面接合部が形成されているため、接合力の弱化により耐湿信頼性の不良が発生した。
これに対し、本発明の一実施形態によると、上記第１サイドマージン部１１２及び第２サイドマージン部１１３ならびに上部カバー部１１４を一体に形成することにより、サイドマージン部とセラミック本体の界面接合部を減少させることで、信頼性を向上させることができる。
本発明の一実施形態において、内部電極及び誘電体層は、同時に切断されて形成されるものであって、内部電極及び誘電体層の幅が同一に形成されることができる。これについてのより具体的な事項は後述する。
本実施形態において、誘電体層の幅は、内部電極の幅と同一に形成される。これにより、セラミック本体１１０の幅方向の第１及び第２面に内部電極１２１、１２２の末端が露出することができる。
上記内部電極１２１、１２２の末端が露出したセラミック本体１１０の幅方向の両側面には、第１サイドマージン部１１２及び第２サイドマージン部１１３が形成されることができる。また同時に、上記セラミック本体１１０の厚さ方向の第５面に上部カバー部１１４が形成されることができる。
上記第１サイドマージン部１１２及び第２サイドマージン部１１３の厚さは１０μｍ以下であることができる。上記第１サイドマージン部１１２及び第２サイドマージン部１１３の厚さが小さいほど、セラミック本体内に形成される内部電極の重なり面積が相対的に広くなることができる。
上記第１サイドマージン部１１２及び第２サイドマージン部１１３の厚さは、セラミック本体１１０の側面に露出する内部電極のショートを防止できる厚さを有することができれば特に制限されないが、例えば、第１サイドマージン部１１２及び第２サイドマージン部１１３の厚さは２μｍ以上であることができる。
上記第１及び第２サイドマージン部の厚さが２μｍ未満の場合には、外部衝撃に対する機械的強度が低下する可能性があり、上記第１及び第２サイドマージン部の厚さが１０μｍを超えると、内部電極の重なり面積が相対的に減少し、積層セラミックキャパシタの高容量を確保することが困難となるおそれがある。
積層セラミックキャパシタの容量を最大化するためには、誘電体層を薄膜化する方法や薄膜化された誘電体層を高積層化する方法、内部電極のカバレッジを向上させる方法などが考慮されている。
尚、容量を形成する内部電極の重なり面積を向上させる方法も考慮されている。
内部電極の重なり面積を増やすためには、内部電極が形成されていないマージン部の領域を最小限に抑える必要がある。
特に、積層セラミックキャパシタが小型化するほど、内部電極の重なり領域を増やすためには、マージン部の領域を最小限に抑える必要がある。
本実施形態によると、誘電体層の幅方向全体に内部電極が形成され、且つサイドマージン部の厚さが１０μｍ以下に設定されて、内部電極の重なり面積が広いという特徴を有する。
一般に、誘電体層が高積層化するほど、誘電体層及び内部電極の厚さは薄くなる。その結果、内部電極がショートする現象が頻繁に発生することがある。また、誘電体層の一部にのみ内部電極が形成される場合には、内部電極による段差が発生し、絶縁抵抗の加速寿命又は信頼性が低下する可能性がある。
しかし、本実施形態によると、薄膜の内部電極及び誘電体層を形成しても、内部電極が誘電体層の幅方向において全体的に形成されるため、内部電極の重なり面積が大きくなり、積層セラミックキャパシタの容量を大きくすることができる。
尚、内部電極による段差を減少させ、且つ絶縁抵抗の加速寿命を向上させることにより、容量特性及び信頼性に優れた積層セラミックキャパシタを提供することができる。
一方、本発明の一実施形態によると、上記第１サイドマージン部１１２及び第２サイドマージン部１１３は、上記上部カバー部１１４及び下部カバー部１１５のいずれか１つのカバー部と誘電体組成が互いに異なることを特徴とする。
特に、本発明の一実施形態によると、上記第１サイドマージン部１１２及び第２サイドマージン部１１３は、上記下部カバー部１１５と誘電体組成が互いに異なることを特徴とする。
上述のように、上記上部カバー部１１４を上記活性部Ａの上面に配置するにあたって、上記単一の誘電体層又は２つ以上の誘電体層を活性部Ａの下面に厚さ方向に積層して形成する下部カバー部１１５とは異なり、第１サイドマージン部１１２及び第２サイドマージン部１１３の形成時に一体に形成する。
そのため、上記下部カバー部１１５は、上記活性部Ａの誘電体層１１１の誘電体組成と同一であるが、上記第１サイドマージン部１１２及び第２サイドマージン部１１３の誘電体組成とは互いに異なり得る。
一方、上記上部カバー部１１４は、上記第１サイドマージン部１１２及び第２サイドマージン部１１３と一体に形成されるため、上記上部カバー部１１４の誘電体組成は、上記第１サイドマージン部１１２及び第２サイドマージン部１１３の誘電体組成と同一であることができる。
本発明の一実施形態によると、上記第１サイドマージン部１１２及び第２サイドマージン部１１３ならびに上部カバー部１１４を一体に形成することにより、サイドマージン部１１２、１１３とセラミック本体１１０の界面接合部を減少させることで、信頼性を向上させることができる。
また、第１サイドマージン部１１２及び第２サイドマージン部１１３ならびに上部カバー部１１４の誘電体組成と、上記下部カバー部１１５及び活性部Ａの誘電体層１１１の誘電体組成とを互いに異ならせて調整することにより、信頼性を向上させることができる。
本発明の一実施形態によると、上記上部カバー部１１４及び上記下部カバー部１１５は、誘電体組成が互いに異なり得る。
上記下部カバー部１１５は、上記の活性部Ａの誘電体層１１１の誘電体組成と同一であるが、上記上部カバー部１１４の誘電体組成とは互いに異なり得る。
すなわち、上記上部カバー部１１４は、上記第１サイドマージン部１１２及び第２サイドマージン部１１３と一体に形成されるため、上記上部カバー部１１４の誘電体組成は、上記下部カバー部１１５の誘電体組成と異なり得る。
一方、上記活性部Ａの誘電体層１１１ならびに上記上部カバー部１１４及び下部カバー部１１５のいずれか１つのカバー部は、誘電体組成が互いに異なり得る。
特に、本発明の一実施形態によると、上記活性部Ａの誘電体層１１１及び上記上部カバー部１１４は、誘電体組成が互いに異なり得る。
上述のように、上記上部カバー部１１４は、上記第１サイドマージン部１１２及び第２サイドマージン部１１３と一体に形成されるため、上記上部カバー部１１４の誘電体組成は、上記の活性部Ａの誘電体層１１１の誘電体組成と異なり得る。
本発明の一実施形態によると、上記セラミック本体１１０の側面セラミック部において、上記複数の内部電極１２１、１２２のうち最外側の内部電極１２１、１２２から上記セラミック本体１１０の第５面５及び第６面６のいずれか一面までに対応する側面セラミック部の領域は上部カバー部１１４又は下部カバー部１１５であり、上記上部カバー部１１４又は下部カバー部１１５である上記側面セラミック部の領域は、残りの領域である上記第１及び第２サイドマージン部１１２、１１３と誘電体組成が互いに異なり得る。
特に、上記セラミック本体１１０の側面セラミック部において、上記複数の内部電極１２１、１２２のうち最外側の内部電極１２１、１２２から上記セラミック本体１１０の第６面６までに対応する側面セラミック部の領域は下部カバー部１１５であり、上記下部カバー部１１５である上記側面セラミック部の領域は、残りの領域である上記第１及び第２サイドマージン部１１２、１１３と誘電体組成が互いに異なり得る。
本発明の一実施形態によると、上記第１及び第２サイドマージン部１１２、１１３に含まれるマグネシウム（Ｍｇ）の含有量は、上記上部カバー部１１４及び下部カバー部１１５のいずれか１つのカバー部に含まれるマグネシウム（Ｍｇ）の含有量よりも多くてもよい。
特に、上記第１及び第２サイドマージン部１１２、１１３に含まれるマグネシウム（Ｍｇ）の含有量は、上記下部カバー部１１５に含まれるマグネシウム（Ｍｇ）の含有量よりも多くてもよい。
上記第１及び第２サイドマージン部１１２、１１３に含まれるマグネシウム（Ｍｇ）の含有量が上記下部カバー部１１５に含まれるマグネシウム（Ｍｇ）の含有量よりも多くなるように調整することにより、絶縁破壊電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ、ＢＤＶ）を増加させるとともに、信頼性を向上させることができる。
上記セラミック本体１１０の第１面１及び第２面２に露出した内部電極１２１、１２２に隣接した第１サイドマージン部１１２及び第２サイドマージン部１１３に含まれるマグネシウム（Ｍｇ）の含有量を調整することにより、上記セラミック本体１１０の幅方向の側面に露出した内部電極１２１、１２２の先端酸化層の長さを制御することができる。これにより、絶縁破壊電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ、ＢＤＶ）を増加させるとともに、耐湿信頼性を向上させることができる。
一般に、サイドマージン部の形成過程において、セラミック本体がサイドマージン部と接触する界面にボイド（ｖｏｉｄ）が多く生成され、信頼性が低下する可能性がある。
また、セラミックス本体がサイドマージン部と接触する界面に生成されたボイド（ｖｏｉｄ）が原因となって電界集中が発生するようになる。その結果、絶縁破壊電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ、ＢＤＶ）が低くなるという問題が発生する。
尚、上記ボイド（ｖｏｉｄ）により、外側焼結緻密度の低下による耐湿信頼性の低下がもたらされる可能性がある。
本発明の一実施形態によると、上記第１及び第２サイドマージン部１１２、１１３に含まれるマグネシウム（Ｍｇ）の含有量が上記下部カバー部１１５に含まれるマグネシウム（Ｍｇ）の含有量よりも多くなるように調整することにより、上記セラミック本体１１０とサイドマージン部１１２、１１３が接触する界面に生成されたボイド（ｖｏｉｄ）に酸化層を形成することができる。
上述のように、セラミック本体１１０とサイドマージン部１１２、１１３が接触する界面に生成されたボイド（ｖｏｉｄ）に酸化層を形成する場合には、絶縁性が確保されて電界集中を緩和することができる。これにより、絶縁破壊電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ、ＢＤＶ）が増加し、ショート不良が減少することができる。
上記第１及び第２サイドマージン部１１２、１１３に含まれるマグネシウム（Ｍｇ）の含有量が上記下部カバー部１１５に含まれるマグネシウム（Ｍｇ）の含有量よりも多くなるように調整する方法は、積層セラミックキャパシタの製作過程において、セラミック本体を形成するための誘電体組成と、第１及び第２サイドマージン部を形成するための誘電体組成とを互いに異ならせればよい。
すなわち、セラミック本体を形成するための誘電体組成とは異なり、第１及び第２サイドマージン部を形成するための誘電体組成におけるマグネシウム（Ｍｇ）の含有量を増加させることにより、セラミック本体を形成するための誘電体組成と同一の組成で形成した下部カバー部１１５に含まれるマグネシウム（Ｍｇ）の含有量よりも、上記第１及び第２サイドマージン部１１２、１１３に含まれるマグネシウム（Ｍｇ）の含有量がさらに多くなるように調整することができる。
一方、上記上部カバー部１１４に含まれるマグネシウム（Ｍｇ）の含有量は、上記下部カバー部１１５に含まれるマグネシウム（Ｍｇ）の含有量よりも多くてもよい。
上述のように、上記上部カバー部１１４は、上記第１サイドマージン部１１２及び第２サイドマージン部１１３と一体に形成されるため、上記上部カバー部１１４に含まれるマグネシウム（Ｍｇ）の含有量は、上記下部カバー部１１５に含まれるマグネシウム（Ｍｇ）の含有量よりも多くてもよい。
本発明の一実施形態によると、上記上部カバー部１１４及び下部カバー部１１５のいずれか１つのカバー部に含まれるマグネシウム（Ｍｇ）の含有量は、上記活性部Ａの誘電体層１１１に含まれるマグネシウム（Ｍｇ）の含有量よりも多くてもよい。
特に、上記上部カバー部１１４に含まれるマグネシウム（Ｍｇ）の含有量は、上記活性部Ａの誘電体層１１１に含まれるマグネシウム（Ｍｇ）の含有量よりも多くてもよい。
上記上部カバー部１１４は、上記第１サイドマージン部１１２及び第２サイドマージン部１１３と一体に形成されるため、上記上部カバー部１１４に含まれるマグネシウム（Ｍｇ）の含有量は、上記活性部Ａの誘電体層１１１に含まれるマグネシウム（Ｍｇ）の含有量よりも多くてもよい。
本発明の一実施形態によると、上記第１及び第２サイドマージン部１１２、１１３ならびに上記上部カバー部１１４に含まれるマグネシウム（Ｍｇ）の含有量は、上記第１及び第２サイドマージン部ならびに上記上部カバー部に含まれるチタン（Ｔｉ）に対して１０モル以上３０モル以下であることができる。
上記第１及び第２サイドマージン部１１２、１１３ならびに上記上部カバー部１１４に含まれるマグネシウム（Ｍｇ）の含有量が、上記第１及び第２サイドマージン部ならびに上記上部カバー部に含まれるチタン（Ｔｉ）に対して１０モル以上３０モル以下となるように調整することにより、絶縁破壊電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ、ＢＤＶ）を増加させるとともに、耐湿信頼性を向上させることができる。
上記第１及び第２サイドマージン部１１２、１１３ならびに上記上部カバー部１１４に含まれるマグネシウム（Ｍｇ）の含有量が、上記第１及び第２サイドマージン部ならびに上記上部カバー部に含まれるチタン（Ｔｉ）に対して１０モル未満の場合には、セラミック本体がサイドマージン部と接触する界面に生成されたボイド（ｖｏｉｄ）に酸化層が十分に形成されず、絶縁破壊電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ、ＢＤＶ）が低くなり、ショート不良が増加する可能性がある。
これに対し、上記第１及び第２サイドマージン部１１２、１１３ならびに上記上部カバー部１１４に含まれるマグネシウム（Ｍｇ）の含有量が、上記第１及び第２サイドマージン部ならびに上記上部カバー部に含まれるチタン（Ｔｉ）に対して３０モルを超えると、焼結性の低下により、信頼性及び絶縁破壊電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ、ＢＤＶ）の散布が不均一になるという問題が発生する可能性がある。
但し、上記含有量に必ずしも限定されるものではなく、製品の設計に応じて、上記含有量は変動することができる。
本発明の一実施形態によると、上記誘電体層１１１の厚さが０．４μｍ以下、上記内部電極１２１、１２２の厚さは０．４μｍ以下の超小型積層セラミックキャパシタを特徴とする。
本発明の一実施形態のように、上記誘電体層１１１の厚さが０．４μｍ以下、上記内部電極１２１、１２２の厚さは０．４μｍ以下の薄膜の誘電体層及び内部電極が適用された場合には、セラミック本体とサイドマージン部の接合界面で発生する接合力の低下及び耐湿信頼性の問題が非常に重要なイシューである。
本発明の一実施形態では、上記第１サイドマージン部１１２及び第２サイドマージン部１１３ならびに上部カバー部１１４を一体に形成することにより、誘電体層１１１ならびに第１及び第２内部電極１２１、１２２の厚さが０．４μｍ以下の薄膜の場合でも、サイドマージン部とセラミック本体の界面接合部を減少させることで、信頼性を向上させることができる。
但し、上記薄膜という意味が誘電体層１１１ならびに第１及び第２内部電極１２１、１２２の厚さが０．４μｍ以下であるものに限らず、従来の製品よりも薄い厚さの誘電体層及び内部電極を含む概念として理解されることができる。
図５ａ～図５ｄは本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す図である。
本発明の他の実施形態によると、複数の第１内部電極パターンが所定の間隔を置いて形成された第１セラミックグリーンシート、及び複数の第２内部電極パターンが所定の間隔を置いて形成された第２セラミックグリーンシートを設ける段階と、上記第１内部電極パターンと上記第２内部電極パターンとが交差するように、上記第１セラミックグリーンシート及び上記第２セラミックグリーンシートを積層し、上記積層本体の下部に複数のセラミックグリーンシートを積層して下部カバー部が形成されたセラミックグリーンシート積層本体を形成する段階と、上記第１内部電極パターン及び第２内部電極パターンの末端が幅方向に露出した側面を有するように、上記セラミックグリーンシート積層本体を切断する段階と、上記第１内部電極パターン及び第２内部電極パターンの末端が露出した側面及び上記積層本体の上部に第１サイドマージン部及び第２サイドマージン部ならびに上部カバー部を形成する段階と、上記切断された積層本体を焼成して誘電体層ならびに第１及び第２内部電極を含む活性部と下部カバー部とを含むセラミック本体を設ける段階と、を含み、上記第１サイドマージン部及び第２サイドマージン部ならびに上部カバー部を形成する段階は、セラミック材料を付加して上記第１サイドマージン部及び第２サイドマージン部ならびに上部カバー部を一体に形成する段階で行われる積層セラミックキャパシタの製造方法を提供する。
以下、本発明の他の実施形態による積層セラミックキャパシタの製造方法を説明する。
図５ａに示すように、セラミックグリーンシート２１１上に所定の間隔を置いて複数のストライプ状の第１内部電極パターン２２１を形成する。上記複数のストライプ状の第１内部電極パターン２２１は、互いに平行に形成されることができる。
上記セラミックグリーンシート２１１は、セラミック粉末、有機溶剤、及び有機バインダーを含むセラミックペーストで形成されることができる。
上記セラミック粉末は、高誘電率を有する物質であって、これに制限されるものではないが、チタン酸バリウム（ＢａＴｉＯ３）系材料、鉛複合ペロブスカイト系材料、又はチタン酸ストロンチウム（ＳｒＴｉＯ３）系材料などを用いることができ、好ましくは、チタン酸バリウム（ＢａＴｉＯ３）粉末を用いることができる。上記セラミックグリーンシート２１１が焼成されると、セラミック本体１１０を構成する誘電体層１１１となる。
ストライプ状の第１内部電極パターン２２１は、導電性金属を含む内部電極ペーストによって形成されることができる。上記導電性金属は、これに制限されるものではないが、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、又はこれらの合金であることができる。
上記セラミックグリーンシート２１１上にストライプ状の第１内部電極パターン２２１を形成する方法は、特に制限されないが、例えば、スクリーン印刷法又はグラビア印刷法のような印刷法を介して形成されることができる。
また、図示されていないが、別のセラミックグリーンシート２１１上に所定の間隔を置いて複数のストライプ状の第２内部電極パターン２２２を形成することができる。
以下、第１内部電極パターン２２１が形成されたセラミックグリーンシートを第１セラミックグリーンシート、第２内部電極パターン２２２が形成されたセラミックグリーンシートを第２セラミックグリーンシートと称することができる。
次に、図５ｂに示すように、ストライプ状の第１内部電極パターン２２１とストライプ状の第２内部電極パターン２２２とが交差積層されるように、第１及び第２セラミックグリーンシートを交互に積層することができる。
その後、上記ストライプ状の第１内部電極パターン２２１は第１内部電極１２１になり、ストライプ状の第２内部電極パターン２２２は第２内部電極１２２になる。
本発明の他の実施形態によると、上記第１及び第２セラミックグリーンシートの厚さｔｄは０．６μｍ以下であり、第１及び第２内部電極パターンの厚さｔｅは０．５μｍ以下である。
本発明は、誘電体層の厚さが０．４μｍ以下、内部電極の厚さは０．４μｍ以下の薄膜を有する超小型高容量積層セラミックキャパシタを特徴とするため、上記第１及び第２セラミックグリーンシートの厚さｔｄは０．６μｍ以下、第１及び第２内部電極パターンの厚さｔｅは０．５μｍ以下であることを特徴とする。
図５ｃは本発明の一実施形態により、第１及び第２セラミックグリーンシートが積層されたセラミックグリーンシート積層本体２２０を示す断面図であり、図５ｄは第１及び第２セラミックグリーンシートが積層されたセラミックグリーンシート積層本体２２０を示す斜視図である。
図５ｃ及び図５ｄを参照すると、複数の平行なストライプ状の第１内部電極パターン２２１が印刷された第１セラミックグリーンシート、及び複数の平行なストライプ状の第２内部電極パターン２２２が印刷された第２セラミックグリーンシートが互いに交互に積層されている。
より具体的には、第１セラミックグリーンシートに印刷されたストライプ状の第１内部電極パターン２２１の中央部と、第２セラミックグリーンシートに印刷されたストライプ状の第２内部電極パターン２２２の間の間隔とが重なるように積層することができる。
また、上記第１内部電極パターン２２１と上記第２内部電極パターン２２２とが交差するように、上記第１セラミックグリーンシート及び上記第２セラミックグリーンシートを積層し、上記積層本体の下部に複数のセラミックグリーンシートを積層して下部カバー部が形成されたセラミックグリーンシート積層本体２２０を形成することができる。
次に、図５ｄに示すように、上記セラミックグリーンシート積層本体２２０は、複数のストライプ状の第１内部電極パターン２２１とストライプ状の第２内部電極パターン２２２とを横切るように切断することができる。すなわち、上記セラミックグリーンシート積層本体２２０は、互いに直交するＣ１－Ｃ１及びＣ２－Ｃ２の切断線に沿って切断された積層本体２１０になり得る。
より具体的には、ストライプ状の第１内部電極パターン２２１及びストライプ状の第２内部電極パターン２２２は、長さ方向に切断され、一定の幅を有する複数の棒状を有する積層本体に分割されることができる。このとき、積層されたセラミックグリーンシートも内部電極パターンとともに切断される。これにより、誘電体層は、内部電極の幅と同一の幅を有するように形成されることができる。
また、Ｃ２－Ｃ２の切断線に沿って、個々のセラミック本体サイズに合わせて切断することができる。すなわち、第１サイドマージン部及び第２サイドマージン部を形成する前に、上記棒状の積層本体をＣ２－Ｃ２の切断線に沿って個々のセラミック本体サイズに切断して複数の積層本体２１０を形成することができる。
すなわち、棒状の積層本体を、重なっている第１内部電極の中心部と第２内部電極の間に形成された所定の間隔が同一の切断線によって切断されるように切断することができる。これにより、第１内部電極及び第２内部電極の一端は切断面に交互に露出することができる。
その後、上記積層本体２１０の第１及び第２側面に第１サイドマージン部及び第２サイドマージン部を形成することができる。また同時に、上記積層本体２１０の上面に上部カバー部を形成することができる。
図６ａ及び図６ｂは本発明の第１実施形態による積層セラミックキャパシタの製造方法を概略的に示す図である。
図６ａ及び図６ｂを参照すると、本発明の第１実施形態による積層セラミックキャパシタの製造方法は、下部カバー部２１５がサイドマージン部の間隔の分だけ延長された幅を有するように形成された棒状の積層本体２１０を設け、第１内部電極パターン２２１及び第２内部電極パターン２２２の末端が露出した側面及び上記積層本体２１０の上部に第１サイドマージン部及び第２サイドマージン部ならびに上部カバー部を形成する段階を含む。
次に、上記積層本体２１０を切断及び焼成して誘電体層１１１ならびに第１及び第２内部電極１２１、１２２を含む活性部Ａと、下部カバー部１１５、第１サイドマージン部１１２及び第２サイドマージン部１１３、ならびに上部カバー部１１４と、を含むセラミック本体１１０を設ける。
本発明の第１実施形態によると、上記第１サイドマージン部２１２及び第２サイドマージン部２１３ならびに上部カバー部２１４を形成する段階は、セラミック材料を付加し、上記第１サイドマージン部２１２及び第２サイドマージン部２１３ならびに上部カバー部２１４を一体に形成する段階で行われる。
また、本発明の第１実施形態によると、後述する第２実施形態とは異なり、棒状の積層本体２１０に対してセラミック材料を付加し、上記第１サイドマージン部２１２及び第２サイドマージン部２１３ならびに上部カバー部２１４を一体に形成する段階で行われる。
上記第１サイドマージン部２１２及び第２サイドマージン部２１３ならびに上部カバー部２１４を形成する段階は、セラミックスラリーを注入するか、又は誘電体シートを棒状の積層本体２１０に対して圧着する方法で行われることができる。
上記誘電体シートを棒状の積層本体２１０に対して圧着する場合、上記誘電体シートとしては、流動性の高い誘電体シートが用いられることができる。
上記セラミックグリーンシート積層本体２１０を切断する段階において、上記下部カバー部２１５は、上記第１サイドマージン部２１２及び第２サイドマージン部２１３の幅に対応する領域まで切断されることができる。
これにより、上記下部カバー部２１５は、第１サイドマージン部２１２及び第２サイドマージン部２１３の幅の間隔の分だけ延長された幅を有するように形成されることができる。
図７ａ及び図７ｂは本発明の第２実施形態による積層セラミックキャパシタの製造方法を概略的に示す図である。
図７ａ及び図７ｂによると、本発明の第２実施形態によると、上記第１サイドマージン部２１２及び第２サイドマージン部２１３ならびに上部カバー部２１４を形成する段階は、上記セラミックグリーンシート積層本体２１０を切断して形成された複数の積層チップの状態で行われることができる。
本発明の第２実施形態による積層セラミックキャパシタの製造方法は、複数の積層チップの状態で上記第１サイドマージン部２１２及び第２サイドマージン部２１３ならびに上部カバー部２１４を一体に形成すること以外は、上述した第１実施形態による積層セラミックキャパシタの製造方法と同一であるため、具体的な説明を省略する。
その後、第１内部電極が露出したセラミック本体の第３面３及び上記第２内部電極が露出したセラミック本体の第４面４にそれぞれ外部電極を形成することができる。
その他、上述した本発明の一実施形態における特徴と同一の部分についての説明は、重複を避けるために省略する。
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
（項目１）
誘電体層を含み、互いに対向する第１面及び第２面、前記第１面及び前記第２面を連結する第３面及び第４面、及び前記第１面から前記第４面と連結され、且つ互いに対向する第５面及び第６面を含むセラミック本体と、
前記セラミック本体の内部に配置され、前記第１面及び前記第２面に露出し、且つ前記第３面又は前記第４面に一端が露出する複数の内部電極と、
前記第１面及び前記第２面に露出した前記内部電極の端部上に配置された第１サイドマージン部及び第２サイドマージン部と、を含み、
前記セラミック本体は、前記誘電体層を間に挟んで互いに対向するように配置される複数の内部電極を含んで容量が形成される活性部と、前記活性部の上部に配置された上部カバー部及び下部に配置された下部カバー部と、を含み、
前記第１サイドマージン部及び前記第２サイドマージン部は、前記上部カバー部及び前記下部カバー部のいずれか１つのカバー部と誘電体組成が互いに異なる、積層セラミックキャパシタ。
（項目２）
前記上部カバー部及び前記下部カバー部は、誘電体組成が互いに異なる、項目１に記載の積層セラミックキャパシタ。
（項目３）
前記活性部の誘電体層ならびに前記上部カバー部及び前記下部カバー部のいずれか１つのカバー部は、誘電体組成が互いに異なる、項目１または２に記載の積層セラミックキャパシタ。
（項目４）
前記セラミック本体の側面セラミック部において、
前記複数の内部電極のうち最外側の内部電極から前記セラミック本体の前記第５面及び前記第６面のいずれか一面までに対応する側面セラミック部の領域は前記上部カバー部又は前記下部カバー部であり、
前記上部カバー部又は前記下部カバー部である前記側面セラミック部の領域は、残りの領域である前記第１サイドマージン部及び前記第２サイドマージン部と誘電体組成が互いに異なる、項目１から３のいずれか一項に記載の積層セラミックキャパシタ。
（項目５）
前記第１サイドマージン部及び前記第２サイドマージン部に含まれるマグネシウム（Ｍｇ）の含有量は、前記上部カバー部及び前記下部カバー部のいずれか１つのカバー部に含まれるマグネシウム（Ｍｇ）の含有量よりも多い、項目１から４のいずれか一項に記載の積層セラミックキャパシタ。
（項目６）
前記上部カバー部に含まれるマグネシウム（Ｍｇ）の含有量は、前記下部カバー部に含まれるマグネシウム（Ｍｇ）の含有量よりも多い、項目１から５のいずれか一項に記載の積層セラミックキャパシタ。
（項目７）
前記上部カバー部及び前記下部カバー部のいずれか１つのカバー部に含まれるマグネシウム（Ｍｇ）の含有量は、前記活性部の誘電体層に含まれるマグネシウム（Ｍｇ）の含有量よりも多い、項目１から６のいずれか一項に記載の積層セラミックキャパシタ。
（項目８）
複数の第１内部電極パターンが所定の間隔を置いて形成された第１セラミックグリーンシート、及び複数の第２内部電極パターンが所定の間隔を置いて形成された第２セラミックグリーンシートを設ける段階と、
前記第１内部電極パターンと前記第２内部電極パターンとが交差するように、前記第１セラミックグリーンシート及び前記第２セラミックグリーンシートを積層し、積層本体の下部に複数のセラミックグリーンシートを積層して下部カバー部が形成されたセラミックグリーンシート積層本体を形成する段階と、
前記第１内部電極パターン及び前記第２内部電極パターンの末端が幅方向に露出した側面を有するように、前記セラミックグリーンシート積層本体を切断する段階と、
前記第１内部電極パターン及び前記第２内部電極パターンの末端が露出した側面及び前記積層本体の上部に第１サイドマージン部及び第２サイドマージン部ならびに上部カバー部を形成する段階と、
前記切断された積層本体を焼成して誘電体層ならびに第１及び第２内部電極を含む活性部と下部カバー部とを含むセラミック本体を設ける段階と、を含み、
前記第１サイドマージン部及び前記第２サイドマージン部ならびに前記上部カバー部を形成する段階は、セラミック材料を付加して前記第１サイドマージン部及び前記第２サイドマージン部ならびに前記上部カバー部を一体に形成する段階で行われる、積層セラミックキャパシタの製造方法。
（項目９）
前記第１サイドマージン部及び前記第２サイドマージン部ならびに前記上部カバー部を形成する段階は、セラミックスラリーを注入するか、又は誘電体シートを前記積層本体に対して圧着する方法で行われる、項目８に記載の積層セラミックキャパシタの製造方法。
（項目１０）
前記第１サイドマージン部及び前記第２サイドマージン部ならびに前記上部カバー部を形成する段階は、前記セラミックグリーンシート積層本体を切断して形成された複数の積層棒状の状態で行われる、項目８または９に記載の積層セラミックキャパシタの製造方法。
（項目１１）
前記第１サイドマージン部及び前記第２サイドマージン部ならびに前記上部カバー部を形成する段階は、前記セラミックグリーンシート積層本体を切断して形成された複数の積層チップの状態で行われる、項目８から１０のいずれか一項に記載の積層セラミックキャパシタの製造方法。
（項目１２）
前記セラミックグリーンシート積層本体を切断する段階において、
前記下部カバー部は、前記第１サイドマージン部及び前記第２サイドマージン部の幅に対応する領域まで切断される、項目８から１１のいずれか一項に記載の積層セラミックキャパシタの製造方法。
（項目１３）
前記第１サイドマージン部及び前記第２サイドマージン部ならびに前記上部カバー部は、前記下部カバー部と誘電体組成が互いに異なる、項目８から１２のいずれか一項に記載の積層セラミックキャパシタの製造方法。
（項目１４）
前記第１サイドマージン部及び前記第２サイドマージン部ならびに前記上部カバー部は、前記活性部の誘電体層と誘電体組成が互いに異なる、項目８から１３のいずれか一項に記載の積層セラミックキャパシタの製造方法。
（項目１５）
前記第１サイドマージン部及び前記第２サイドマージン部ならびに前記上部カバー部に含まれるマグネシウム（Ｍｇ）の含有量は、前記下部カバー部に含まれるマグネシウム（Ｍｇ）の含有量よりも多い、項目８から１４のいずれか一項に記載の積層セラミックキャパシタの製造方法。
（項目１６）
前記第１サイドマージン部及び前記第２サイドマージン部ならびに前記上部カバー部に含まれるマグネシウム（Ｍｇ）の含有量は、前記活性部の誘電体層に含まれるマグネシウム（Ｍｇ）の含有量よりも多い、項目８から１５のいずれか一項に記載の積層セラミックキャパシタの製造方法。
１００ 積層セラミックキャパシタ
１１０ セラミック本体
１１１ 誘電体層
１１２、１１３ 第１及び第２サイドマージン部
１１４ 上部カバー部
１１５ 下部カバー部
１２１、１２２ 第１及び第２内部電極
１３１、１３２ 第１及び第２外部電極

Claims (25)

  1. 複数の誘電体層を含み、互いに対向する第１面及び第２面、前記第１面及び第２面を連結する第３面及び第４面、及び前記第１面から第４面と連結され、且つ互いに対向する第５面及び第６面を含むセラミック本体と、
    前記セラミック本体の内部に配置され、前記第１及び第２面に露出し、且つ前記第３面又は第４面に一端が露出する複数の内部電極と、
    前記第１面及び第２面に露出した前記複数の内部電極の端部上に配置された第１サイドマージン部及び第２サイドマージン部と、を含み、
    前記セラミック本体は、前記複数の誘電体層を間に挟んで互いに対向するように配置される複数の内部電極を含んで容量が形成される活性部と、前記活性部の上部に配置された上部カバー部及び下部に配置された下部カバー部と、を含み、
    前記第１サイドマージン部及び前記第２サイドマージン部に含まれるマグネシウム（Ｍｇ）の含有量は、前記下部カバー部に含まれるマグネシウム（Ｍｇ）の含有量よりも多く、
    前記複数の内部電極のうち少なくとも１つ以上は、平均厚さが０．４μｍ以下である、積層セラミックキャパシタ。
  2. 前記上部カバー部及び前記下部カバー部は、誘電体組成が互いに異なる、請求項１に記載の積層セラミックキャパシタ。
  3. 前記活性部の誘電体層ならびに前記上部カバー部及び下部カバー部のいずれか１つのカバー部は、誘電体組成が互いに異なる、請求項１に記載の積層セラミックキャパシタ。
  4. 前記セラミック本体の側面セラミック部において、
    前記複数の内部電極のうち最外側の内部電極から前記セラミック本体の第５面及び第６面のいずれか一面までに対応する側面セラミック部の領域は上部カバー部又は下部カバー部であり、
    前記上部カバー部又は下部カバー部である前記側面セラミック部の領域は、残りの領域である前記第１サイドマージン部及び前記第２サイドマージン部と誘電体組成が互いに異なる、請求項１に記載の積層セラミックキャパシタ。
  5. 前記第１サイドマージン部及び前記第２サイドマージン部に含まれるマグネシウム（Ｍｇ）の含有量は、前記上部カバー部に含まれるマグネシウム（Ｍｇ）の含有量よりも多い、請求項１に記載の積層セラミックキャパシタ。
  6. 前記上部カバー部に含まれるマグネシウム（Ｍｇ）の含有量は、前記下部カバー部に含まれるマグネシウム（Ｍｇ）の含有量よりも多い、請求項１に記載の積層セラミックキャパシタ。
  7. 前記上部カバー部及び下部カバー部のいずれか１つのカバー部に含まれるマグネシウム（Ｍｇ）の含有量は、前記活性部の誘電体層に含まれるマグネシウム（Ｍｇ）の含有量よりも多い、請求項１に記載の積層セラミックキャパシタ。
  8. 前記第１サイドマージン部及び前記第２サイドマージン部に含まれるマグネシウム（Ｍｇ）の含有量は、前記活性部の誘電体層に含まれるマグネシウム（Ｍｇ）の含有量よりも多い、請求項１に記載の積層セラミックキャパシタ。
  9. 前記第１サイドマージン部及び前記第２サイドマージン部に含まれるマグネシウム（Ｍｇ）の含有量は、前記第１サイドマージン部及び前記第２サイドマージン部に含まれるチタン（Ｔｉ）に対して１０モル以上３０モル以下である、請求項１に記載の積層セラミックキャパシタ。
  10. 前記上部カバー部に含まれるマグネシウム（Ｍｇ）の含有量は、前記上部カバー部に含まれるチタン（Ｔｉ）に対して１０モル以上３０モル以下である、請求項１に記載の積層セラミックキャパシタ。
  11. 前記複数の誘電体層のうち少なくとも１つ以上は、平均厚さが０．４μｍ以下である、請求項１に記載の積層セラミックキャパシタ。
  12. 前記第１サイドマージン部及び前記第２サイドマージン部の厚さは、それぞれ１０μｍ以下である、請求項１に記載の積層セラミックキャパシタ。
  13. 複数の誘電体層を含み、互いに対向する第１面及び第２面、前記第１面及び第２面を連結する第３面及び第４面、及び前記第１面から第４面と連結され、且つ互いに対向する第５面及び第６面を含むセラミック本体と、
    前記セラミック本体の内部に配置され、前記第１及び第２面に露出し、且つ前記第３面又は第４面に一端が露出する複数の内部電極と、
    前記第１面及び第２面に露出した前記複数の内部電極の端部上に配置された第１サイドマージン部及び第２サイドマージン部と、を含み、
    前記セラミック本体は、前記複数の誘電体層を間に挟んで互いに対向するように配置される複数の内部電極を含んで容量が形成される活性部と、前記活性部の上部に配置された上部カバー部及び下部に配置された下部カバー部と、を含み、
    前記第１サイドマージン部及び前記第２サイドマージン部は、前記上部カバー部及び下部カバー部のいずれか１つのカバー部と誘電体組成が互いに異なり、
    前記第１サイドマージン部及び前記第２サイドマージン部に含まれるマグネシウム（Ｍｇ）の含有量は、前記活性部の誘電体層に含まれたマグネシウム（Ｍｇ）の含有量よりも多く、
    前記複数の内部電極のうち少なくとも１つ以上は、平均厚さが０．４μｍ以下である、積層セラミックキャパシタ。
  14. 前記上部カバー部及び前記下部カバー部は、誘電体組成が互いに異なる、請求項１３に記載の積層セラミックキャパシタ。
  15. 前記活性部の誘電体層ならびに前記上部カバー部及び下部カバー部のいずれか１つのカバー部は、誘電体組成が互いに異なる、請求項１３に記載の積層セラミックキャパシタ。
  16. 前記セラミック本体の側面セラミック部において、
    前記複数の内部電極のうち最外側の内部電極から前記セラミック本体の第５面及び第６面のいずれか一面までに対応する側面セラミック部の領域は上部カバー部又は下部カバー部であり、
    前記上部カバー部又は下部カバー部である前記側面セラミック部の領域は、残りの領域である前記第１サイドマージン部及び前記第２サイドマージン部と誘電体組成が互いに異なる、請求項１３に記載の積層セラミックキャパシタ。
  17. 前記第１サイドマージン部及び前記第２サイドマージン部に含まれるマグネシウム（Ｍｇ）の含有量は、前記上部カバー部に含まれるマグネシウム（Ｍｇ）の含有量よりも多い、請求項１３に記載の積層セラミックキャパシタ。
  18. 前記上部カバー部に含まれるマグネシウム（Ｍｇ）の含有量は、前記下部カバー部に含まれるマグネシウム（Ｍｇ）の含有量よりも多い、請求項１３に記載の積層セラミックキャパシタ。
  19. 前記上部カバー部及び下部カバー部のいずれか１つのカバー部に含まれるマグネシウム（Ｍｇ）の含有量は、前記活性部の誘電体層に含まれるマグネシウム（Ｍｇ）の含有量よりも多い、請求項１３に記載の積層セラミックキャパシタ。
  20. 前記第１サイドマージン部及び前記第２サイドマージン部に含まれるマグネシウム（Ｍｇ）の含有量は、前記活性部の誘電体層に含まれるマグネシウム（Ｍｇ）の含有量よりも多い、請求項１３に記載の積層セラミックキャパシタ。
  21. 前記第１サイドマージン部及び前記第２サイドマージン部に含まれるマグネシウム（Ｍｇ）の含有量は、前記第１サイドマージン部及び前記第２サイドマージン部に含まれるチタン（Ｔｉ）に対して１０モル以上３０モル以下である、請求項１３に記載の積層セラミックキャパシタ。
  22. 前記上部カバー部に含まれるマグネシウム（Ｍｇ）の含有量は、前記上部カバー部に含まれるチタン（Ｔｉ）に対して１０モル以上３０モル以下である、請求項１３に記載の積層セラミックキャパシタ。
  23. 前記複数の誘電体層のうち少なくとも１つ以上は、平均厚さが０．４μｍ以下である、請求項１３に記載の積層セラミックキャパシタ。
  24. 前記第１サイドマージン部及び前記第２サイドマージン部の厚さは、それぞれ１０μｍ以下である、請求項１３に記載の積層セラミックキャパシタ。
  25. 前記第１サイドマージン部及び前記第２サイドマージン部は、前記上部カバー部及び前記下部カバー部のいずれか１つのカバー部と誘電体組成が互いに異なる、請求項１３に記載の積層セラミックキャパシタ。
JP2023060598A 2019-12-24 2023-04-04 積層セラミックキャパシタ及びその製造方法 Pending JP2023076581A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020190173854A KR20210081668A (ko) 2019-12-24 2019-12-24 적층 세라믹 커패시터 및 그 제조 방법
KR10-2019-0173854 2019-12-24
JP2020192052A JP2021103767A (ja) 2019-12-24 2020-11-18 積層セラミックキャパシタ及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020192052A Division JP2021103767A (ja) 2019-12-24 2020-11-18 積層セラミックキャパシタ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2023076581A true JP2023076581A (ja) 2023-06-01

Family

ID=76438710

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020192052A Pending JP2021103767A (ja) 2019-12-24 2020-11-18 積層セラミックキャパシタ及びその製造方法
JP2023060598A Pending JP2023076581A (ja) 2019-12-24 2023-04-04 積層セラミックキャパシタ及びその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020192052A Pending JP2021103767A (ja) 2019-12-24 2020-11-18 積層セラミックキャパシタ及びその製造方法

Country Status (4)

Country Link
US (2) US11682524B2 (ja)
JP (2) JP2021103767A (ja)
KR (2) KR20210081668A (ja)
CN (2) CN116153666A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220080289A (ko) * 2020-12-07 2022-06-14 삼성전기주식회사 적층 세라믹 전자부품
JP2022170166A (ja) * 2021-04-28 2022-11-10 Tdk株式会社 電子部品
KR20230078335A (ko) * 2021-11-26 2023-06-02 삼성전기주식회사 적층형 전자 부품
KR20230093745A (ko) 2021-12-20 2023-06-27 삼성전기주식회사 적층 세라믹 전자부품
WO2024014434A1 (ja) * 2022-07-15 2024-01-18 太陽誘電株式会社 積層セラミックコンデンサ、包装体、及び回路基板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3047708B2 (ja) 1993-10-20 2000-06-05 株式会社村田製作所 セラミック積層電子部品の製造方法
FR2915796B1 (fr) 2007-05-03 2009-06-12 Siemens Vdo Automotive Sas Dispositif de suppression du phenomene d'interferences entre zones de detection capacitives d'un capteur
US7859823B2 (en) * 2007-06-08 2010-12-28 Murata Manufacturing Co., Ltd. Multi-layered ceramic electronic component
KR101120004B1 (ko) 2009-06-19 2012-02-22 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자부품
CN104205267B (zh) * 2012-03-30 2017-05-31 太阳诱电株式会社 层叠陶瓷电容器
JP6370744B2 (ja) 2015-06-24 2018-08-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
KR101701049B1 (ko) * 2015-08-07 2017-01-31 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 제조방법
JP2017069417A (ja) * 2015-09-30 2017-04-06 株式会社村田製作所 積層コンデンサ
JP6309991B2 (ja) * 2016-03-25 2018-04-11 太陽誘電株式会社 積層セラミックコンデンサ
JP2018037492A (ja) * 2016-08-30 2018-03-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6996854B2 (ja) * 2017-03-08 2022-01-17 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP7227690B2 (ja) * 2017-07-26 2023-02-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR101987214B1 (ko) * 2017-10-13 2019-06-10 삼성전기주식회사 적층 세라믹 커패시터
KR102497972B1 (ko) * 2018-08-09 2023-02-09 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
US11476049B2 (en) * 2018-10-30 2022-10-18 Tdk Corporation Multi-layer ceramic electronic device
KR20200049659A (ko) * 2018-10-30 2020-05-08 티디케이가부시기가이샤 적층 세라믹 전자 부품
JP2020167199A (ja) * 2019-03-28 2020-10-08 株式会社村田製作所 積層セラミックコンデンサ
KR20190116119A (ko) * 2019-07-01 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법

Also Published As

Publication number Publication date
CN113035569A (zh) 2021-06-25
KR20210081668A (ko) 2021-07-02
US11682524B2 (en) 2023-06-20
CN116153666A (zh) 2023-05-23
KR20230040972A (ko) 2023-03-23
US20210193389A1 (en) 2021-06-24
US20230223193A1 (en) 2023-07-13
JP2021103767A (ja) 2021-07-15

Similar Documents

Publication Publication Date Title
JP7176167B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP6852253B2 (ja) 積層セラミック電子部品及びその製造方法
KR101843182B1 (ko) 적층 세라믹 전자부품
KR101474138B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
JP2023076581A (ja) 積層セラミックキャパシタ及びその製造方法
KR101762032B1 (ko) 적층 세라믹 전자부품 및 그 제조 방법
JP2021010000A (ja) 積層セラミックキャパシタ及びその製造方法
JP7283675B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP2023112038A (ja) 積層セラミックキャパシタ及びその製造方法
JP2021044533A (ja) 積層セラミックキャパシタ及びその製造方法
KR102543977B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP7396572B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR20200078083A (ko) 커패시터 부품
KR102662851B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
TWI490897B (zh) 多層陶瓷電容器及其製造方法
JP7248363B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP2020021921A (ja) 積層セラミックキャパシタ及びその製造方法
US20140126109A1 (en) Multilayer ceramic electronic component and fabricating method thereof
JP7516710B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR20240106561A (ko) 적층형 전자 부품

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230404