KR101208286B1 - 세라믹 전자 부품용 다층 박막 필름 및 이의 제조방법 - Google Patents

세라믹 전자 부품용 다층 박막 필름 및 이의 제조방법 Download PDF

Info

Publication number
KR101208286B1
KR101208286B1 KR1020110038787A KR20110038787A KR101208286B1 KR 101208286 B1 KR101208286 B1 KR 101208286B1 KR 1020110038787 A KR1020110038787 A KR 1020110038787A KR 20110038787 A KR20110038787 A KR 20110038787A KR 101208286 B1 KR101208286 B1 KR 101208286B1
Authority
KR
South Korea
Prior art keywords
ceramic
substrate
thin film
layer
multilayer thin
Prior art date
Application number
KR1020110038787A
Other languages
English (en)
Other versions
KR20120121055A (ko
Inventor
이광직
함석진
임지혁
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110038787A priority Critical patent/KR101208286B1/ko
Priority to JP2011243185A priority patent/JP5512634B2/ja
Priority to US13/293,992 priority patent/US8974901B2/en
Publication of KR20120121055A publication Critical patent/KR20120121055A/ko
Application granted granted Critical
Publication of KR101208286B1 publication Critical patent/KR101208286B1/ko
Priority to US14/613,233 priority patent/US20150162134A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23B—TURNING; BORING
    • B23B3/00—General-purpose turning-machines or devices, e.g. centre lathes with feed rod and lead screw; Sets of turning-machines
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B18/00—Layered products essentially comprising ceramics, e.g. refractory products
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Abstract

본 발명은 기판; 및 상기 기판의 상부면 및 하부면 중 적어도 일면에 교대로 형성된 세라믹층 및 금속층;을 포함하며, 상기 세라믹층 및 상기 금속층 중 적어도 하나의 높이가 평면상에 나열되는 복수 개의 입자 중 적어도 하나의 두께인 세라믹 전자부품용 다층 박막 필름 및 이의 제조방법을 제공한다. 본 발명에 따른 세라믹 전자부품용 다층 박막 필름은 적층수가 증가하고, 전극 간 거리를 줄여 정전용량을 증가시킬 수 있다.

Description

세라믹 전자 부품용 다층 박막 필름 및 이의 제조방법 {A Multi-Layered thin film for ceramic electronic parts and a manufacturing method thereof}
본 발명은 전극 표면적 증가 및 전극간 거리를 줄여 정전용량을 증가시킬 수 있는 세라믹 전자 부품용 다층 박막 필름 및 이의 제조방법에 관한 것이다.
최근, 전자 제품들의 소형화 추세에 따라, 적층 세라믹 전자 부품 역시 소형화되고, 대용량화될 것이 요구되고 있다. 이에 따라 유전체와 내부전극의 박막화, 다층화가 다양한 방법으로 시도되고 있으며, 근래에는 유전체 층의 두께가 얇아지면서 적층수가 늘어나는 적층 세라믹 전자 부품들이 제조되고 있다.
하지만, 보다 큰 정전 용량을 가진 적층 세라믹 전자부품을 위해서는 새로운 기술을 통해 세라믹과 내부 전극층 사이의 구조를 보다 효율적으로 디자인해야 할 필요가 있다.
이러한 요구에 맞추어, 지금까지 전극의 표면적을 증가시키는 동시에 전극 간의 간격을 줄이는 노력들이 지속 되어왔다.
본 발명은 전극 표면적 증가 및 전극간 거리를 줄여 정전용량을 증가시킬 수 있는 세라믹 전자 부품용 다층 박막 필름 및 이의 제조방법에 관한 것이다.
본 발명의 일 실시형태는 기판; 및 상기 기판의 상부면 및 하부면 중 적어도 일면에 교대로 형성된 세라믹층 및 금속층;을 포함하며, 상기 세라믹층 및 상기 금속층 중 적어도 하나의 높이가 평면상에 나열되는 복수 개의 입자 중 적어도 하나의 두께인 세라믹 전자부품용 다층 박막 필름을 제공한다.
상기 세라믹층과 상기 금속층은 서로 반대 전하를 띨 수 있다.
또한, 상기 세라믹층은 상기 기판의 상부면 및 하부면 중 적어도 일면에 형성되며, 상기 기판은 상기 세라믹층의 전하와 반대 전하를 띨 수 있다.
상기 금속층은 상기 기판의 상부면 및 하부면 중 적어도 일면에 형성되며, 상기 기판은 상기 금속층의 전하와 반대 전하를 띨 수 있다.
상기 세라믹층의 두께는 각각 400 nm 이하일 수 있으며, 상기 금속층의 두께는 각각 500 nm 이하일 수 있다.
상기 세라믹층은 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr), 바륨(Ba), 란타넘(La), 티타늄(Ti) 및 지르코늄(Zr)으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
또한, 상기 금속층은 은(Ag), 납(Pb), 백금(Pt), 니켈(Ni) 및 구리(Cu)로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
본 발명의 다른 실시형태는 기판을 마련하는 단계; 및 상기 기판의 상부면 및 하부면 중 적어도 일면에 한 층의 높이가 평면상에 나열되는 복수 개의 입자 중 적어도 하나의 두께인 세라믹층 및 금속층을 교대로 형성하는 단계;를 포함하는 세라믹 전자부품용 다층 박막 필름의 제조방법을 제공한다.
상기 기판의 상부면 및 하부면 중 적어도 일면에 세라믹층 및 금속층을 교대로 형성하는 단계는 전하를 띠는 금속 산화물 나노 입자를 포함하는 제 1 용액을 마련하는 단계; 상기 금속 산화물 나노 입자와 반대 전하를 띠는 금속 나노 입자를 포함하는 제 2 용액을 마련하는 단계; 및 전하를 띠는 기판을 상기 제 1 용액 및 제 2 용액에 번갈아 담그는 단계를 반복하여 상기 기판의 상부면 및 하부면 중 적어도 일면에 적어도 하나 이상의 세라믹층과 금속층을 교대로 형성하는 단계;를 포함하여 수행될 수 있다.
상기 기판은 인접하는 입자와 반대 전하를 띨 수 있다.
상기 제 1 용액을 마련하는 단계는 세라믹 전구체(precursor)가 용해되어 있는 용액 내에 금속 산화물 나노 입자를 분산시켜 수행될 수 있다.
상기 제 1 용액 내의 금속 산화물은 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr), 바륨(Ba), 란타넘(La), 티타늄(Ti) 및 지르코늄(Zr)으로 이루어진 군으로부터 선택된 하나 이상의 금속을 포함할 수 있다.
상기 제 2 용액 내의 금속은 은(Ag), 납(Pb), 백금(Pt), 니켈(Ni) 및 구리(Cu)로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
또한, 상기 기판을 상기 용액에 반복하여 담그는 단계에 있어서, 하나의 용액에 기판을 담근 후 다른 용액에 담그기 전에, 상기 기판을 탈이온 증류수로 세척 및 건조하는 단계를 더 포함할 수 있다.
상기 세라믹층의 두께는 각각 400 nm 이하일 수 있으며, 상기 금속층의 두께는 각각 500 nm 이하일 수 있다.
본 발명에 따른 세라믹 전자 부품용 다층 박막 필름은 세라믹층 및 금속층 중 적어도 하나의 높이가 평면상에 나열되는 복수 개의 입자 중 적어도 하나의 두께가 되면서 서로 교대로 형성되므로 적층수가 증가하고, 전극 간의 간격이 줄어들어 세라믹 전자 부품에 적용시 전기용량이 증가하는 효과가 있다.
또한, 각 층의 두께를 정확히 컨트롤할 수 있어, 고신뢰성 세라믹 전자 부품용 다층 박막 필름을 제공할 수 있다.
본 발명에 따른 세라믹 전자 부품용 다층 박막 필름의 제조방법은 전하를 띤 기판을 서로 반대 전하를 띠는 용액에 번갈아 담그는 공정만으로도 다층 박막 형성이 가능해 고가의 장비가 필요 없어 경제성이 우수한 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 세라믹 전자 부품용 다층 박막 필름을 개략적으로 나타내는 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 세라믹 전자 부품용 다층 박막 필름을 개략적으로 나타내는 단면도이다.
도 3은 본 발명의 일 실시예에 따른 세라믹 전자부품용 다층 박막 필름의 제조 공정도이다.
도 4는 본 발명의 일 실시예에 따른 세라믹 전자부품용 다층 박막 필름의 제조 공정도이다.
도 5는 본 발명의 다른 실시예에 따른 세라믹 전자부품용 다층 박막 필름의 제조 공정도이다.
본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.
도 1은 본 발명의 일실시예에 따른 세라믹 전자 부품용 다층 박막 필름을 개략적으로 나타내는 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 세라믹 전자 부품용 다층 박막 필름을 개략적으로 나타내는 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 세라믹 전자 부품용 다층 박막 필름(10)은, 기판(1); 및 상기 기판(1)의 상부면 및 하부면 중 적어도 일면에 교대로 형성된 세라믹층(2) 및 금속층(3);을 포함하며, 상기 세라믹층(2) 및 상기 금속층(3) 중 적어도 하나의 높이가 평면상에 나열되는 복수 개의 입자 중 적어도 하나의 두께일 수 있다.
상기 기판(1)은 양전하 또는 음전하를 띨 수 있으며, 인접하는 층의 전하와 반대 전하를 띨 수 있다.
상기 기판(1)의 인접하는 층은 본 발명의 목적에 따라 세라믹층(2) 또는 금속층(3)이 될 수 있다.
따라서, 상기 기판(1)의 상부면 및 하부면 중 적어도 일면에 형성된 층이 세라믹층(2)일 경우에는 상기 세라믹층(2)의 전하와 반대의 전하를, 금속층(3)일 경우에는 상기 금속층(3)의 전하와 반대의 전하를 띨 수 있다.
또한, 상기 세라믹층(2)과 상기 금속층(3)은 서로 반대 전하를 띨 수 있다.
도 1은 상기 기판(1)의 상부면 및 하부면에 형성된 층이 세라믹층(2)일 경우이며, 도 2는 상기 기판(1)의 상부면 및 하부면에 형성된 층이 금속층(3)인 경우를 나타내고 있다.
이로써, 본 발명의 일 실시예에 따른 세라믹 전자 부품용 다층 박막 필름(10)은 전하를 띠는 기판(1)의 상부면 및 하부면 중 적어도 일면에 서로 반대의 전하를 띠며, 평면상에 나열되는 복수 개의 입자 중 적어도 하나의 두께가 하나의 층의 높이가 되는 세라믹층(2) 및 금속층(3)이 교대로 형성될 수 있다.
본 발명의 일 실시예에 따르면, 평면상에 나열되는 복수 개의 입자 중 적어도 하나의 두께가 하나의 층의 높이가 되므로, 세라믹층(2)의 두께는 각각 400 nm 이하일 수 있으며, 상기 금속층(3)의 두께는 각각 500 nm 이하일 수 있다.
즉, 세라믹 입자 및 금속 입자의 크기를 조절함으로써, 세라믹층(2) 및 금속층(3)의 두께를 조절할 수 있으며, 이로 인해 박막의 세라믹층(2)/금속층(3)의 반복되는 다층구조를 형성할 수 있다.
또한, 본 발명의 일 실시예에 따르면, 각 층의 두께를 정확히 컨트롤하는 것이 가능하여 고신뢰성을 갖는 전자부품용 다층 박막 필름을 제공할 수 있다.
한편, 상기 기판(1)은 전하를 띨 수 있으며, 그 상부면 또는 하부면에 반대 전하를 띠는 세라믹층 또는 금속층을 형성할 수 있는 재질이라면 특별히 제한 없이 사용할 수 있으며, 예를 들어 전도성 고분자를 사용할 수 있다.
상기 기판(1)이 전하를 띠도록 하는 방법은 일반적인 방법이 사용될 수 있으며, 특히 플라즈마 처리(plasma treatment)를 통해 전하를 띠게 할 수 있다.
상기 세라믹층(2)의 구성 성분은 특별히 제한되지 않으며, 예를 들어, 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr), 바륨(Ba), 란타넘(La), 티타늄(Ti) 및 지르코늄(Zr)으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
또한, 상기 세라믹층(2)은 상기 구성 성분 외에 첨가제가 첨가될 수 있다.
상기 첨가제는 특별히 제한되지 않으며, 예를 들어, 지르코늄 아세테이트(ZrAc4), 지르코늄 클로라이드(ZrCl4) 또는 칼슘 아세테이트 (Ca(C2H3O2)2) 등이 사용될 수 있다.
상기 첨가제가 첨가된 세라믹층(2)은 기판(1)의 상부면 및 하부면 중 적어도 일면에 형성될 수 있다.
상기 첨가제는 상기 세라믹층(2)이 고온에서 하소시 세라믹 유전체가 될 수 있다.
또한, 상기 첨가제는 상기 금속 산화물 나노 입자에 첨가되어 상기 세라믹층의 미세한 빈 공간을 채울 수 있다.
이로 인하여, 상기 세라믹층(2)의 충진 밀도(packing density, PD)는 높아 질 수 있다.
또한, 상기 세라믹 분말에 첨가되는 첨가제로 인해 형성되는 BaCaTiZrO3(BCTZ) 분말은 티탄산바륨(BaTiO3) 분말과 비교하여 높은 유전율을 가질 수 있다.
티탄산 바륨(BaTiO3) 분말의 유전율은 2000 내지 3500인 반면, BaCaTiZrO3(BCTZ) 분말의 유전율은 5000 내지 20000으로 높은 유전율을 가질 수 있다.
또한, 상기 첨가제가 첨가된 세라믹층(2)을 포함하는 전자 부품용 다층 박막 필름(10)을 전자 부품에 적용할 경우 신뢰성이 우수한 전자 부품을 구현할 수 있다.
또한, 상기 금속층(3)의 재질도 특별히 제한 없이 사용 가능하며, 예를 들어, 은(Ag), 납(Pb), 백금(Pt), 니켈(Ni) 및 구리(Cu)로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
본 발명의 일 실시예에 따른 세라믹 전자 부품용 다층 박막 필름(10)은 도 1에 도시된 바와 같이 평면상에 나열되는 복수 개의 입자 중 적어도 하나의 두께가 하나의 층의 높이가 되는 세라믹층(2) 및 금속층(3)이 기판(1)의 상부면 및 하부면 중 적어도 일면에 교대로 적층된 구조로 형성될 수 있다.
본 발명의 일 실시예에 따르면 평면상에 나열되는 복수 개의 입자 중 적어도 하나의 두께가 세라믹층(2) 및 금속층(3) 중 적어도 하나의 높이가 되므로, 적층수가 증가하고 금속층 간의 간격이 줄어들어 전기용량이 증가할 수 있다.
전기용량은 아래의 식으로부터 얻어질 수 있다.
Figure 112011030902662-pat00001

여기서, C 는 전기용량, ε은 유전율, A는 금속의 표면적, d는 금속층 간
의 간격이다.
즉, 전기용량은 상기의 식으로부터 금속층 간의 간격 d가 줄어들수록, 금속의 표면적 A가 증가할수록 증가한다는 것을 알 수 있다.
따라서, 세라믹 전자 부품에 상기 다층 박막 필름(10)을 적용할 경우, 종래에 비하여 적층될 수 있는 세라믹층(2)/금속층(3)의 적층수가 비약적으로 증가하고, 금속층(3) 간의 거리가 줄어들어 고용량의 세라믹 전자 부품을 구현할 수 있다.
세라믹 전자 부품은 특별히 제한되지 않으며, 예를 들어, 적층 세라믹 캐패시터(MLCC), 인덕터, 압전체 소자, 바리스터, 또는 서미스터 등일 수 있다.
적층 세라믹 캐패시터인 경우, 본 발명의 일 실시예에서 세라믹층(2)은 유전체층이 되며, 금속층(3)은 내부전극층이 되고, 내부전극층 사이에 형성된 유전체층으로 인해 내부전극에 전하가 저장될 수 있다.
따라서, 본 발명의 일 실시예에 따른 다층 박막 필름을 적층 세라믹 캐패시터에 적용할 경우 적층수가 증가하고, 내부전극 간의 거리가 줄어들어 고용량 적층 세라믹 캐패시터를 구현할 수 있다.
도 3은 본 발명의 일 실시예에 따른 세라믹 전자부품용 다층 박막 필름의 제조 공정도이다.
도 4는 본 발명의 일 실시예에 따른 세라믹 전자부품용 다층 박막 필름의 제조 공정도이다.
도 5는 본 발명의 다른 실시예에 따른 세라믹 전자부품용 다층 박막 필름의 제조 공정도이다.
도 3을 참조하면, 본 발명의 일 실시예는 기판을 마련하는 단계(S10); 및 상기 기판의 상부면 및 하부면 중 적어도 일면에 한 층의 높이가 평면상에 나열되는 복수 개의 입자 중 적어도 하나의 두께인 세라믹층 및 금속층을 교대로 형성하는 단계(S20);를 포함하는 세라믹 전자부품용 다층 박막 필름의 제조방법을 제공한다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 세라믹 전자 부품용 다층 박막 필름의 제조방법에서 기판의 상부면 및 하부면 중 적어도 일면에 세라믹층 및 금속층을 교대로 형성하는 단계는 전하를 띠는 금속 산화물 나노 입자를 포함하는 제 1 용액을 마련하는 단계(S1); 상기 금속 산화물 나노 입자와 반대 전하를 띠는 금속 나노 입자를 포함하는 제 2 용액을 마련하는 단계(S2); 및 전하를 띠는 기판을 상기 제 1 용액 및 제 2 용액에 번갈아 담그는 단계를 반복하여 상기 기판의 상부면 및 하부면 중 적어도 일면에 적어도 하나 이상의 세라믹층과 금속층을 교대로 형성하는 단계(S3);를 포함하여 수행될 수 있다.
이하에서, 본 발명의 일 실시예에 따른 세라믹 전자부품용 다층 박막 필름의 제조방법을 설명하되, 상술한 세라믹 전자부품용 다층 박막 필름의 특징과 중복되는 부분은 생략하도록 한다.
본 발명의 일 실시예에 따른 세라믹 전자부품용 다층 박막 필름(10)의 제조방법은 우선 전하를 띠는 금속 산화물 나노 입자를 포함하는 제 1 용액을 마련할 수 있다(S1).
상기 제 1 용액에 포함되는 금속 산화물은 특별히 제한되지 않으며, 예를 들어, 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr), 바륨(Ba), 란타넘(La), 티타늄(Ti) 및 지르코늄(Zr)으로 이루어진 군으로부터 선택된 하나 이상의 금속을 포함할 수 있다.
상기 제1 용액에 포함되는 금속 산화물 나노 입자로 인하여, 기판을 제1 용액에 담그는 다음 공정을 통해 기판상에 세라믹층을 형성할 수 있게 된다.
상기 제 1 용액을 마련하는 단계는 세라믹 전구체(precursor)가 용해되어 있는 용액 내에 금속 산화물 나노 입자를 분산시켜 수행될 수 있다.
상기 첨가제는 특별히 제한되지 않으며, 예를 들어, 지르코늄 아세테이트(ZrAc4), 지르코늄 클로라이드(ZrCl4) 또는 칼슘 아세테이트 (Ca(C2H3O2)2) 등이 사용될 수 있다.
상기 세라믹 전구체(precursor) 및 금속 산화물 나노 입자를 포함하는 용액에 기판을 담그는 공정을 통해 기판 상에 세라믹층(2)을 형성할 수 있다.
상기 세라믹 전구체(precursor)는 상기 세라믹층(2)이 고온에서 하소시 세라믹 유전체가 될 수 있다.
또한, 상기 세라믹 전구체는 상기 금속 산화물 나노 입자에 첨가되어 상기 세라믹층의 미세한 빈 공간을 채울 수 있다.
이로 인하여, 상기 세라믹층(2)의 충진 밀도(packing density, PD)는 높아 질 수 있다.
또한, 상기 세라믹 분말에 첨가되는 첨가제로 인해 형성되는 BaCaTiZrO3(BCTZ) 분말은 티탄산바륨(BaTiO3) 분말과 비교하여 높은 유전율을 가질 수 있다.
상기 세라믹 전구체(precursor) 중 지르코늄 아세테이트(ZrAc4) 또는 지르코늄 클로라이드(ZrCl4)는 고온에서 어닐링(annealing) 과정을 거쳐 지르코니아(ZrO2)를 형성한다.
상기 지르코니아는 유전체층의 첨가제로 쓰이며, 상기 첨가제는 전자 부품의 신뢰성 향상을 위해 세라믹 분말에 첨가되는 것이다.
따라서, 상기 지르코니아가 첨가된 세라믹층(2)을 포함하는 전자 부품용 다층 박막 필름(10)을 전자 부품에 적용할 경우 신뢰성이 우수한 전자 부품을 구현할 수 있다.
다음으로, 상기 금속 산화물 나노 입자와 반대 전하를 띠는 금속 나노 입자를 포함하는 제 2 용액을 마련할 수 있다(S2).
상기 제 2 용액에 포함되는 금속은 특별히 제한되지 않으며, 예를 들어, 은(Ag), 납(Pb), 백금(Pt), 니켈(Ni) 및 구리(Cu)로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
상기 제2 용액에 포함되는 금속 나노 입자로 인하여, 기판을 제2 용액에 담그는 다음 공정을 통해 기판상에 금속층을 형성할 수 있게 된다.
다음으로, 전하를 띠는 기판을 상기 제 1 용액 및 제 2 용액에 번갈아 담그는 단계를 반복하여 상기 기판의 상부면 및 하부면 중 적어도 일면에 적어도 하나 이상의 세라믹층과 금속층을 교대로 형성할 수 있다(S3, S4).
상기 공정에서 전하를 띠는 기판은 인접하는 입자와 반대 전하를 띠도록 형성할 수 있다.
상기와 같이, 서로 반대 전하를 띠는 금속 산화물 나노 입자와 금속 나노 입자는 서로 간에 정전기력에 의한 인력이 발생하고, 이로 인해, 반복적인 다층 구조의 얇은 막이 형성될 수 있다.
또한, 상기 제1 용액이 금속 나노 입자를 포함하고, 상기 제2 용액이 금속 산화물 나노 입자를 포함하도록 하여, 상기 기판의 상부면 및 하부면 중 적어도 일면에 금속층을 먼저 형성하고, 금속층 상부에 세라믹층을 형성할 수도 있다.
상술한 바와 같이, 전하를 띠는 기판을 상기 제1 용액과 제2 용액에 번갈아 담그는 단계를 반복함으로써, 고가의 장비 없이도 간단히 기판상에 적어도 하나 이상의 세라믹층과 금속층을 교대로 형성할 수 있다.
또한, 상기의 공정을 통하여 평면상에 나열되는 복수 개의 입자 중 적어도 하나의 두께가 하나의 층의 높이가 되는 세라믹층 및 금속층을 기판의 상부면 및 하부면 중 적어도 일면에 교대로 형성할 수 있어, 세라믹 전자 부품용 다층 박막 필름을 제조할 수 있다.
본 발명의 일 실시예에 따르면, 평면상에 나열되는 복수 개의 입자 중 적어도 하나의 두께가 하나의 층의 높이가 되므로, 세라믹 입자 및 금속 입자의 입경이 세라믹층 및 금속층의 두께가 될 수 있으며, 종래와 달리 각 층의 두께는 비약적으로 줄어들 수 있다.
이로 인하여, 종래에 비해 금속층의 적층수가 증가할 수 있고, 세라믹층의 두께가 얇아 금속 간의 거리가 크게 줄어들 수 있다.
따라서, 본 실시예에 따른 세라믹 전자 부품용 다층 박막 필름을 적용한 세라믹 전자 부품은 정전 용량이 향상될 수 있어 고용량의 전자 부품을 제조할 수 있다.
또한, 금속 산화물 및 금속 나노 입자의 입경을 조절하여, 각 세라믹층 및 금속층의 두께를 조절할 수 있어, 신뢰성이 우수한 세라믹 전자 부품을 제조할 수 있다.
한편, 본 발명의 다른 실시예에 따른 세라믹 전자 부품용 다층 박막 필름의 제조방법은 상기 기판을 상기 용액에 반복하여 담그는 단계에 있어서, 하나의 용액에 기판을 담근 후 다른 용액에 담그기 전에, 상기 기판을 탈이온 증류수로 세척 및 건조하는 단계를 더 포함할 수 있다(S'3, S'4).
도 5에서는 본 발명의 다른 실시예에 따른 세라믹 전자부품용 다층 박막 필름의 제조 공정도를 나타내고 있다.
도 5를 참조하면, 전하를 띠는 기판을 제1 용액에 담근 후 상기 기판을 탈이온 증류수로 세척하고 건조한 후(S'3) 제2 용액에 담그고, 그 다음 다시 상기 기판을 탈이온 증류수로 세척 및 건조하는 공정(S'4)을 반복하여 수행할 수 있다.
이로 인하여, 필요 이상의 물질들이 각 층에 더해지는 것을 방지할 수 있으므로, 높은 순도의 균일한 필름 형성이 가능하며, 또한 균일한 두께의 다층 박막 필름을 제조할 수 있다.
상기와 같은 공정을 통하여 본 발명의 일 실시예에 따르면, 나노미터 두께의 세라믹층 및 금속층을 마련할 수 있으며, 그 두께의 조절도 용이하므로 동일 크기의 종래 세라믹 전자 부품에 비하여 훨씬 많은 수의 적층을 할 수 있다.
이로 인해, 전극 간 거리가 비약적으로 줄어들어 정전용량이 증가할 수 있어, 고용량의 세라믹 전자 부품을 제조할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
1: 기판 2: 세라믹층
3: 금속층 10: 다층 박막 필름

Claims (17)

  1. 기판; 및
    상기 기판의 상부면 및 하부면 중 적어도 일면에 교대로 형성되며, 서로 반대 전하를 띠는 세라믹층 및 금속층;을 포함하며, 상기 세라믹층 및 상기 금속층 중 적어도 하나의 높이가 평면상에 나열되는 복수 개의 입자 중 적어도 하나의 두께인 세라믹 전자부품용 다층 박막 필름.
  2. 삭제
  3. 제1항에 있어서,
    상기 세라믹층은 상기 기판의 상부면 및 하부면 중 적어도 일면에 형성되며, 상기 기판은 상기 세라믹층의 전하와 반대 전하를 띠는 세라믹 전자부품용 다층 박막 필름.
  4. 제1항에 있어서,
    상기 금속층은 기판의 상부면 및 하부면 중 적어도 일면에 형성되며, 상기 기판은 상기 금속층의 전하와 반대 전하를 띠는 세라믹 전자부품용 다층 박막 필름.
  5. 제1항에 있어서,
    상기 세라믹층의 두께는 각각 400 nm 이하인 세라믹 전자부품용 다층 박막 필름.
  6. 제1항에 있어서,
    상기 금속층의 두께는 각각 500 nm 이하인 세라믹 전자부품용 다층 박막 필름.
  7. 제1항에 있어서,
    상기 세라믹층은 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr), 바륨(Ba), 란타넘(La), 티타늄(Ti) 및 지르코늄(Zr)으로 이루어진 군으로부터 선택된 하나 이상을 포함하는 세라믹 전자부품용 다층 박막 필름.
  8. 제1항에 있어서,
    상기 금속층은 은(Ag), 납(Pb), 백금(Pt), 니켈(Ni) 및 구리(Cu)로 이루어진 군으로부터 선택된 하나 이상을 포함하는 세라믹 전자부품용 다층 박막 필름.
  9. 기판을 마련하는 단계; 및
    상기 기판의 상부면 및 하부면 중 적어도 일면에 한 층의 높이가 평면상에 나열되는 복수 개의 입자 중 적어도 하나의 두께이고, 서로 반대 전하를 띠는 세라믹층 및 금속층을 교대로 형성하는 단계;를 포함하는 세라믹 전자부품용 다층 박막 필름의 제조방법.
  10. 제9항에 있어서,
    상기 기판의 상부면 및 하부면 중 적어도 일면에 세라믹층 및 금속층을 교대로 형성하는 단계는,
    전하를 띠는 금속 산화물 나노 입자를 포함하는 제 1 용액을 마련하는 단계;
    상기 금속 산화물 나노 입자와 반대 전하를 띠는 금속 나노 입자를 포함하는 제 2 용액을 마련하는 단계; 및
    전하를 띠는 기판을 상기 제 1 용액 및 제 2 용액에 번갈아 담그는 단계를 반복하여 상기 기판의 상부면 및 하부면 중 적어도 일면에 적어도 하나 이상의 세라믹층과 금속층을 교대로 형성하는 단계;를 포함하여 수행되는 세라믹 전자부품용 다층 박막 필름의 제조방법.
  11. 제9항에 있어서,
    상기 기판은 인접하는 입자와 반대 전하를 띠는 세라믹 전자부품용 다층 박막 필름의 제조방법.
  12. 제10항에 있어서,
    상기 제 1 용액을 마련하는 단계는 세라믹 전구체(precursor)가 용해되어 있는 용액 내에 금속 산화물 나노 입자를 분산시켜 수행되는 세라믹 전자부품용 다층 박막 필름의 제조방법.
  13. 제10항에 있어서,
    상기 제 1 용액 내의 금속 산화물은 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr), 바륨(Ba), 란타넘(La), 티타늄(Ti) 및 지르코늄(Zr)으로 이루어진 군으로부터 선택된 하나 이상의 금속을 포함하는 세라믹 전자부품용 다층 박막 필름의 제조방법.
  14. 제10항에 있어서,
    상기 제 2 용액 내의 금속은 은(Ag), 납(Pb), 백금(Pt), 니켈(Ni) 및 구리(Cu)로 이루어진 군으로부터 선택된 하나 이상인 세라믹 전자부품용 다층 박막 필름의 제조방법.
  15. 제10항에 있어서,
    상기 기판을 상기 용액에 반복하여 담그는 단계에 있어서, 하나의 용액에 기판을 담근 후 다른 용액에 담그기 전에, 상기 기판을 탈이온 증류수로 세척 및 건조하는 단계를 더 포함하는 세라믹 전자부품용 다층 박막 필름의 제조방법.
  16. 제9항에 있어서,
    상기 세라믹층의 두께는 각각 400 nm 이하인 세라믹 전자부품용 다층 박막 필름의 제조방법.
  17. 제9항에 있어서,
    상기 금속층의 두께는 각각 500 nm 이하인 세라믹 전자부품용 다층 박막 필름의 제조방법.
KR1020110038787A 2011-04-26 2011-04-26 세라믹 전자 부품용 다층 박막 필름 및 이의 제조방법 KR101208286B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110038787A KR101208286B1 (ko) 2011-04-26 2011-04-26 세라믹 전자 부품용 다층 박막 필름 및 이의 제조방법
JP2011243185A JP5512634B2 (ja) 2011-04-26 2011-11-07 セラミック電子部品用多層薄膜フィルム及びその製造方法
US13/293,992 US8974901B2 (en) 2011-04-26 2011-11-10 Multilayer thin film for ceramic electronic component and method of manufacturing the same
US14/613,233 US20150162134A1 (en) 2011-04-26 2015-02-03 Multilayer thin film for ceramic electronic component and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110038787A KR101208286B1 (ko) 2011-04-26 2011-04-26 세라믹 전자 부품용 다층 박막 필름 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20120121055A KR20120121055A (ko) 2012-11-05
KR101208286B1 true KR101208286B1 (ko) 2012-12-05

Family

ID=47068128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110038787A KR101208286B1 (ko) 2011-04-26 2011-04-26 세라믹 전자 부품용 다층 박막 필름 및 이의 제조방법

Country Status (3)

Country Link
US (2) US8974901B2 (ko)
JP (1) JP5512634B2 (ko)
KR (1) KR101208286B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101659182B1 (ko) * 2014-12-23 2016-09-22 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR102183425B1 (ko) * 2015-07-22 2020-11-27 삼성전기주식회사 적층 세라믹 전자부품
US11062976B2 (en) 2019-05-03 2021-07-13 International Business Machines Corporation Functional stiffener that enables land grid array interconnections and power decoupling

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214765A (ja) 1998-01-29 1999-08-06 Brother Ind Ltd ゲル状物質を用いる膜の製造方法、ｐｚｔ膜の製造方法およびｐｚｔ膜
JP2005001279A (ja) 2003-06-12 2005-01-06 Murata Mfg Co Ltd セラミックグリーンシートおよびセラミック積層体の製造方法
JP2010126735A (ja) 2008-11-25 2010-06-10 Fukuoka Prefecture ナノ粒子薄膜の製造方法、ナノ粒子薄膜及びそれを用いた電子デバイス

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2778762A (en) * 1948-11-11 1957-01-22 Technograph Printed Circuits L Electric capacitor and method of making same
US2684522A (en) * 1950-07-24 1954-07-27 Globe Union Inc Thin high dielectric constant sheets
FI51945C (fi) * 1972-06-09 1977-05-10 Tervakoski Oy Sähkökentässä käyttäväksi tarkoitetettu liima-aineseos.
EP0113999B1 (en) * 1982-12-22 1987-09-09 Nec Corporation Method of producing electrostrictive effect element
JPS6178114A (ja) * 1984-09-25 1986-04-21 日本電気株式会社 積層セラミツクコンデンサの製造方法
US5234641A (en) * 1988-05-06 1993-08-10 Avx Corporation Method of making varistor or capacitor
JP3064544B2 (ja) * 1991-08-30 2000-07-12 株式会社村田製作所 積層電子部品の製造方法
US5412865A (en) 1991-08-30 1995-05-09 Murata Manufacturing Co., Ltd. Method of manufacturing multilayer electronic component
JPH05166666A (ja) 1991-12-19 1993-07-02 Toshiba Corp 金属−セラミック積層フィルム
US5340617A (en) * 1992-08-18 1994-08-23 International Business Machines Corporation Electrostatic patterning of multi-layer module lamina
JP3370933B2 (ja) 1998-05-01 2003-01-27 太陽誘電株式会社 積層セラミックコンデンサ
JPH11354371A (ja) * 1998-06-04 1999-12-24 Murata Mfg Co Ltd セラミック電子部品の製造方法
JP2000275157A (ja) * 1999-03-23 2000-10-06 Keiogijuku 交互吸着膜を用いた粒子センサ
JP3656211B2 (ja) * 1999-04-08 2005-06-08 岡谷電機産業株式会社 積層型金属化フィルムコンデンサの製造方法
JP3656210B2 (ja) * 1999-04-08 2005-06-08 岡谷電機産業株式会社 積層型金属化フィルムコンデンサの製造方法
US6316084B1 (en) * 1999-07-14 2001-11-13 Nanosonic, Inc. Transparent abrasion-resistant coatings, magnetic coatings, electrically and thermally conductive coatings, and UV absorbing coatings on solid substrates
US6785121B2 (en) 2000-05-30 2004-08-31 Tdk Corporation Multilayer ceramic capacitor and production method thereof
JP2002305124A (ja) * 2000-05-30 2002-10-18 Tdk Corp 積層セラミックコンデンサおよびその製造方法
JP4131815B2 (ja) * 2002-12-16 2008-08-13 邦仁 河本 金属皮膜形成方法及びセラミックス電子部品の製造方法
TWI388876B (zh) * 2003-12-26 2013-03-11 Fujifilm Corp 抗反射膜、偏光板，其製造方法，液晶顯示元件，液晶顯示裝置，及影像顯示裝置
JP2005254152A (ja) * 2004-03-12 2005-09-22 Hitachi Chem Co Ltd 電解質積層膜の製造方法および製造装置
US8048150B2 (en) * 2006-04-12 2011-11-01 Boston Scientific Scimed, Inc. Endoprosthesis having a fiber meshwork disposed thereon
US7985995B2 (en) 2006-08-03 2011-07-26 Micron Technology, Inc. Zr-substituted BaTiO3 films
WO2008078652A1 (ja) * 2006-12-25 2008-07-03 National Institute For Materials Science 誘電体素子とその製造方法
JP4853659B2 (ja) * 2007-03-29 2012-01-11 Ｔｄｋ株式会社 セラミックグリーンシートの積層方法及び積層電子部品の製造方法
US8203825B2 (en) * 2007-04-20 2012-06-19 Kyocera Corporation Dielectric ceramics and multilayer ceramic capacitor
JP5297011B2 (ja) * 2007-07-26 2013-09-25 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP5223393B2 (ja) * 2008-03-14 2013-06-26 株式会社豊田中央研究所 リチウム二次電池用電極及びそれを用いたリチウム二次電池
JP2009238459A (ja) * 2008-03-26 2009-10-15 Fujikura Ltd 導電性基板の製造方法および導電性基板
KR100958659B1 (ko) 2008-07-25 2010-05-20 한국전자통신연구원 복수의 분자 활성층을 구비하는 분자 전자 소자 및 그 제조방법
EP2472656A3 (en) * 2008-08-15 2013-02-20 Massachusetts Institute of Technology Layer-by-layer assemblies of carbon-based nanostructures and their applications in energy storage and generation devices
US8393077B2 (en) * 2009-09-15 2013-03-12 Hewlett-Packard Development Company, L.P. Fabrication of passive electronic components
KR20130018644A (ko) * 2009-12-16 2013-02-25 애프리콧 머티어리얼즈 테크놀로지스, 엘엘씨 3-차원의 높은 표면 영역 전극을 갖는 캐패시터 및 제조 방법
KR101172861B1 (ko) * 2010-02-26 2012-08-09 삼성전기주식회사 금속 나노입자의 세정방법
JP5226040B2 (ja) * 2010-07-08 2013-07-03 藤森工業株式会社 光機能性フィルムの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214765A (ja) 1998-01-29 1999-08-06 Brother Ind Ltd ゲル状物質を用いる膜の製造方法、ｐｚｔ膜の製造方法およびｐｚｔ膜
JP2005001279A (ja) 2003-06-12 2005-01-06 Murata Mfg Co Ltd セラミックグリーンシートおよびセラミック積層体の製造方法
JP2010126735A (ja) 2008-11-25 2010-06-10 Fukuoka Prefecture ナノ粒子薄膜の製造方法、ナノ粒子薄膜及びそれを用いた電子デバイス

Also Published As

Publication number Publication date
US20120276372A1 (en) 2012-11-01
JP5512634B2 (ja) 2014-06-04
US20150162134A1 (en) 2015-06-11
KR20120121055A (ko) 2012-11-05
JP2012231112A (ja) 2012-11-22
US8974901B2 (en) 2015-03-10

Similar Documents

Publication Publication Date Title
US9251959B2 (en) Multilayer ceramic condenser and method of manufacturing the same
US9165713B2 (en) Multilayer ceramic electronic component and board for mounting the same
US20100284125A1 (en) Nanowire capacitor and method of manufacturing the same
JP6809865B2 (ja) セラミック電子部品及びその製造方法
JP2013149936A (ja) 積層セラミック電子部品及びその製造方法
JP2013149939A (ja) 積層セラミック電子部品及びその製造方法
KR102552423B1 (ko) 유전체 파우더 및 이를 이용한 적층형 세라믹 전자부품
JP7336758B2 (ja) セラミック電子部品およびその製造方法、ならびに電子装置
KR20140049739A (ko) 적층 세라믹 전자 부품 및 그 제조방법
JP2015026801A (ja) 積層セラミックキャパシタ、その製造方法及び積層セラミックキャパシタの実装基板
JP2020038959A (ja) 積層型キャパシタ
US10403434B2 (en) Capacitor component
US20160141116A1 (en) Metal powder, electronic component and method of producing the same
KR101208286B1 (ko) 세라믹 전자 부품용 다층 박막 필름 및 이의 제조방법
JP7283440B2 (ja) 積層型電子部品および積層型電子部品の製造方法
JP5532460B2 (ja) 積層セラミック電子部品
KR20210001984A (ko) 적층형 전자부품 및 적층형 전자부품의 제조 방법
US10981833B2 (en) Multi-layered ceramic electronic component and method for manufacturing the same
JP2021013010A (ja) 積層セラミックキャパシタ
US9336944B2 (en) Multilayer ceramic electronic component and board for mounting the same
JP2023157824A (ja) 積層型電子部品及び積層型電子部品の製造方法
US20230260709A1 (en) Multilayer electronic component
JP2023079141A (ja) 積層セラミックキャパシタ
JP2022111041A (ja) 積層型電子部品
JP6863556B2 (ja) 積層型キャパシター及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 7