KR102304250B1 - 적층형 커패시터 - Google Patents

적층형 커패시터 Download PDF

Info

Publication number
KR102304250B1
KR102304250B1 KR1020180089914A KR20180089914A KR102304250B1 KR 102304250 B1 KR102304250 B1 KR 102304250B1 KR 1020180089914 A KR1020180089914 A KR 1020180089914A KR 20180089914 A KR20180089914 A KR 20180089914A KR 102304250 B1 KR102304250 B1 KR 102304250B1
Authority
KR
South Korea
Prior art keywords
ceramic sintered
sintered body
liquid
multilayer capacitor
grains
Prior art date
Application number
KR1020180089914A
Other languages
English (en)
Other versions
KR20190121133A (ko
Inventor
박병현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020180089914A priority Critical patent/KR102304250B1/ko
Priority to US16/143,215 priority patent/US10629381B2/en
Priority to CN201811416665.5A priority patent/CN110797194B/zh
Priority to CN202210914449.3A priority patent/CN115148496A/zh
Priority to US16/279,135 priority patent/US10607783B2/en
Publication of KR20190121133A publication Critical patent/KR20190121133A/ko
Priority to US16/815,674 priority patent/US10930439B2/en
Application granted granted Critical
Publication of KR102304250B1 publication Critical patent/KR102304250B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/04—Liquid dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Abstract

본 발명의 일 실시형태는 내부에 복수의 내부 전극이 적층되며, 세라믹 소결체를 포함하는 바디 및 상기 바디 외부에 형성되어 상기 내부 전극과 전기적으로 연결된 외부 전극을 포함하며, 상기 바디는 상기 세라믹 소결체 내에 형성된 액상 포켓을 포함하는 적층형 커패시터를 제공한다.

Description

적층형 커패시터 {MULTILAYER CAPACITOR}
본 발명은 적층형 커패시터에 관한 것이다.
적층형 커패시터는 다양한 전자 제품에 이용되고 있으며, 최근에는 높은 신뢰성을 요구하는 기술 분야들의 많은 기능들이 전자화되고 수요가 증가함에 따라 이에 부합되게 적층형 커패시터 역시 높은 신뢰성이 요구된다.
적층형 커패시터의 신뢰성이 향상되기 위해서는 구조적인 안정석이 확보될 필요가 있고 이를 위해서는 적층형 커패시터를 구성하는 세라믹 바디, 내부 전극 등에 결함이 최소화 되어야 한다.
적층형 커패시터의 신뢰성을 향상시키기 위한 필요성은 소자가 초소형화 됨에 따라 더욱 커지고 있다. 당 기술 분야에서는 내부 전극이나 유전체층의 두께를 얇게 하거나 첨가제의 분산성을 개선하기 위한 다양한 기술 개발을 시도하고 있다.
본 발명의 일 목적은 바디를 이루는 세라믹 소결체의 소결 특성과 그레인 사이즈 등을 제어함으로써 신뢰성이 향상된 적층형 커패시터를 제공하는 것이다.
상술한 과제를 해결하기 위한 방법으로, 본 발명은 일 예를 통하여 적층형 커패시터의 신규한 구조를 제안하고자 하며, 구체적으로, 내부에 복수의 내부 전극이 적층되며, 세라믹 소결체를 포함하는 바디 및 상기 바디 외부에 형성되어 상기 내부 전극과 전기적으로 연결된 외부 전극을 포함하며, 상기 바디는 상기 세라믹 소결체 내에 형성된 액상 포켓을 포함한다.
일 실시 예에서, 상기 액상 포켓은 상기 세라믹 소결체에 포함된 그레인 바운더리에 형성될 수 있다.
일 실시 예에서, 상기 액상 포켓은 상기 세라믹 소결체에 포함된 복수의 그레인 중 서로 인접한 적어도 3개의 그레인에 의한 다중 그레인 바운더리에 형성될 수 있다.
일 실시 예에서, 상기 세라믹 소결체에 포함된 복수의 그레인 중 상기 액상 포켓에 인접한 것은 인접하지 않은 것보다 그레인의 크기가 더 작을 수 있다.
일 실시 예에서, 상기 세라믹 소결체 포함된 복수의 그레인 중 상기 액상 포켓과 접하고 있는 것들의 평균 그레인 크기는 상기 액상 포켓과 접하고 있지 않은 것들의 평균 그레인 크기보다 작을 수 있다.
일 실시 예에서, 상기 세라믹 소결체 포함된 복수의 그레인 중 상기 액상 포켓과 접하고 있는 것들의 평균 그레인 크기는 상기 액상 포켓과 접하고 있지 않은 것들의 평균 그레인 크기의 절반보다 작을 수 있다.
일 실시 예에서, 단면을 기준으로 상기 액상 포켓의 크기는 10 ~ 50nm일 수 있다.
일 실시 예에서, 단면을 기준으로 상기 세라믹 소결체의 면적 1um2 당 액상 포켓의 개수는 1 ~ 10개일 수 있다.
일 실시 예에서, 상기 바디는 상기 세라믹 소결체 내에 형성된 기공을 더 포함할 수 있다.
일 실시 예에서, 상기 기공은 상기 액상 포켓보다 크기가 더 클 수 있다.
일 실시 예에서, 단면을 기준으로 상기 기공의 크기는 0.1 ~ 10um일 수 있다.
일 실시 예에서, 상기 세라믹 소결체는 BT계 세라믹으로 이루어지며, 첨가 성분으로 Si 및 Al 성분을 포함할 수 있다.
일 실시 예에서, 상기 복수의 내부 전극 중 서로 인접한 것의 평균 간격은 0.4um 이하일 수 있다.
일 실시 예에서, 상기 복수의 내부 전극의 평균 두께는 0.4um 이하일 수 있다.
본 발명의 일 예에 따른 적층형 커패시터의 경우, 바디를 이루는 세라믹 소결체의 소결 특성과 그레인 사이즈 등을 제어함으로써 신뢰성이 향상될 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 적층형 커패시터의 일부를 절개하여 개략적으로 도시한 사시도이다.
도 2 및 도 3은 도 1의 적층형 커패시터의 개략적인 단면도로서, 각각 A-A` 및 B-B` 단면도에 해당한다.
도 4는 도 2에서 바디의 유전체층 일부 영역(M 영역)을 확대하여 나타낸 것이다.
도 5 및 도 6은 본 발명의 실시 예에 따라 얻어진 적층형 커패시터에서 유전체층과 내부전극을 확대하여 나타낸 전자현미경 이미지이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 일 실시 형태에 따른 적층형 커패시터의 일부를 절개하여 개략적으로 도시한 사시도이다. 도 2 및 도 3은 도 1의 적층형 커패시터의 개략적인 단면도로서, 각각 A-A` 및 B-B` 단면도에 해당한다. 도 4는 도 2에서 바디의 유전체층 일부 영역(M 영역)을 확대하여 나타낸 것이다.
도 1 내지 4를 참조하면, 본 발명의 일 실시 형태에 따른 적층형 커패시터(100)는, 내부에 복수의 내부 전극(121, 122)이 적층되며 세라믹 소결체를 포함하는 바디(110) 및 외부전극(131, 132)을 포함하는 구조이며, 이 경우, 바디(110)는 세라믹 소결체 내에 형성된 액상 포켓(203)을 포함한다.
바디(110)는 복수의 유전체층(111)이 적층된 형태이며, 후술할 바와 같이 복수의 그린 시트를 적층한 후 소결하여 얻어질 수 있다. 이러한 소결 공정에 의하여 복수의 유전체층(111)은 일체화된 형태를 가질 수 있다. 바디(110)의 형상과 치수 및 유전체층(111)의 적층 수가 본 실시 형태에 도시된 것으로 한정되는 것은 아니며, 예를 들어, 도 1에 도시된 형태와 같이, 바디(110)는 직육면체 형상을 가질 수 있다. 본 실시 형태에 따른 적층형 커패시터(100)는 상대적으로 작은 크기를 갖는 경우에도 신뢰성이 우수할 수 있으며, 구체적으로, 가혹 조건에서 유전체층(111)의 절연 특성이 우수할 수 있다. 유전체층(111)의 두께(t1), 즉, 복수의 내부 전극(121, 122) 중 서로 인접한 것의 평균 간격은 0.4um 이하일 수 있다.
바디(110)에 포함된 유전체층(111)은 고유전률을 갖는 세라믹 재료를 포함할 수 있으며, 예를 들어 BT계, 즉, 티탄산바륨(BaTiO3)계 세라믹을 포함할 수 있지만, 충분한 정전 용량을 얻을 수 있는 한 당 기술 분야에서 알려진 다른 물질도 사용 가능할 것이다. 유전체층(111)에는 주성분인 이러한 세라믹 재료와 함께 필요한 경우, 첨가제, 유기용제, 가소제, 결합제 및 분산제 등이 더 포함될 수 있다. 여기서 첨가제의 경우, 금속 성분을 포함하며 이들은 제조 과정에서 금속 산화물 형태로 첨가될 수 있다. 이러한 금속 산화물 첨가제의 예로서, MnO2, Dy2O3, BaO, MgO, Al2O3, SiO2, Cr2O3 및 CaCO3 중 적어도 하나의 물질을 포함할 수 있다. 이 경우, 후술할 바와 같이, 세라믹 소결체 내에 액상 포켓(203)이 효과적으로 형성되기 위하여 소결 과정에서 액상을 형성하는 원소들을 첨가할 수 있으며, 예컨대, 상기 세라믹 소결체는 첨가 성분으로 Ba, Si, Al 성분 등을 포함할 수 있다.
한편, 바디(110)는 내부 전극(121, 122)에 의하여 용량이 형성되는 액티브 영역(115)과 상기 두께 방향을 기준으로 액티브 영역(115)의 양 측, 도 1 내지 3을 기준으로는 상부 및 하부 측에 배치된 커버 영역(112, 113)을 포함한다. 여기서, 액티브 영역(115)은 내부 전극(121, 122)이 배치된 용량 영역(116)과 외곽에 내부 전극(121, 122)이 배치되지 아니한 사이드 마진 영역(114)을 포함할 수 있다.
커버 영역(112, 113)은 물리적 또는 화학적 스트레스에 의한 제1 및 제2 내부 전극(121, 122)의 손상을 방지하는 역할을 수행할 수 있으며, 내부 전극(121, 122)을 포함하지 않는 점 외에는 액티브 영역(115)의 유전체층(111)과 실질적으로 동일한 재질 및 구성을 가질 수 있다. 이 경우, 커버 영역(112, 113)은 그린 시트 적층 및 소결 공정에 의하여 함께 얻어질 수 있다. 이러한 커버 영역(112, 113)은 1개 또는 2개 이상의 그린 시트가 액티브 영역(115)의 상하 면에 적층되어 소결된 형태로 구현될 수 있다.
내부 전극(121, 122)은 서로 다른 외부전극(131, 132)과 연결되어 구동 시 서로 다른 극성을 가질 수 있다. 후술할 바와 같이, 내부 전극(121, 122)은 세라믹 그린 시트의 일면에 소정의 두께로 도전성 금속을 포함하는 페이스트를 인쇄한 후 이를 소결하여 얻어질 수 있다. 이 경우, 내부 전극(121, 122)은 도 1 및 도 3에 도시된 형태와 같이, 적층 방향을 따라 양 단면을 통해 번갈아 노출되도록 형성될 수 있으며, 이들 사이에 배치된 유전체층(111)에 의해 서로 전기적으로 분리될 수 있다. 내부 전극(121, 122)을 이루는 주요 구성 물질은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag) 등을 예로 들 수 있으며, 이들의 합금도 사용할 수 있을 것이다. 적층형 커패시터(100)의 소형화에 적합하도록 복수의 내부 전극(121, 122)은 박막화될 수 있으며, 예컨대 평균 두께(t2)는 0.4um 이하일 수 있다.
외부 전극(131, 132)은 바디(110)의 외부에 형성되어 내부 전극(121, 122)과 전기적으로 연결된다. 외부 전극(131, 132)은 도전성 금속을 포함하는 물질을 페이스트로 제조한 후 이를 바디(110)에 도포하는 방법 등으로 형성될 수 있으며, 도전성 금속의 예로서, 니켈(Ni), 구리(Cu), 팔라듐(Pd), 금(Au) 또는 이들의 합금을 들 수 있다.
도 4의 확대도를 참조하면, 본 실시 형태의 경우, 바디(110)를 이루는 세라믹 소결체는 다수의 그레인들(201)과 이들에 의해 형성되는 그레인 바운더리(202)를 포함하며, 액상 포켓(203)은 그레인 바운더리(202)에 형성될 수 있다. 더욱 구체적으로는 도 4에 도시된 형태와 같이, 액상 포켓(203)은 복수의 그레인(201) 중 서로 인접한 적어도 3개의 그레인(201)에 의한 다중 그레인 바운더리, 예컨대, 3중점 그레인 바운더리에 형성될 수 있다. 다만, 도 4에서는 유전체층(111)의 일부 영역(M)을 나타내고 있지만 바디(110)의 다른 영역, 즉, 커버 영역(112, 113), 사이드 마진 영역(114)도 이와 유사한 구조를 가질 수 있을 것이다.
액상 포켓(203)은 유전체층(111)이 소결되는 과정에서 입자들 사이에 형성되며, 이에 따라 액상 포켓(203) 주변 입자들은 입성장이 억제되는 효과를 갖는다. 구체적으로, BT계 세라믹 입자, 금속 산화물 첨가제 등이 혼합되어 이를 소결하는 경우, 액상을 형성하는 원소들, 예컨대, Ba, Si, Al 등은 입자들 사이 영역에서 액상 포켓(203)을 형성할 수 있다. 본 발명자들의 연구에 따르면 이러한 액상 포켓(203) 중 다수는 3중점 그레인 바운더리에 형성되며, 소결 조건을 적절히 제어함으로써 소결 후에도 잔존할 수 있었다.
3중점 그레인 바운더리에 형성된 액상 포켓(203)은 치밀화가 완료된 후 그레인들(201)의 입성장이 진행되는 과정에서 추가적인 입성장을 억제하는 역할을 하며, 이에 따라, 복수의 그레인(201) 중 액상 포켓(203)에 인접한 것은 인접하지 않은 것보다 그레인의 크기가 더 작을 수 있다. 따라서, 복수의 그레인(201) 중 액상 포켓(203)과 접하고 있는 것들의 평균 그레인 크기(d1)는 액상 포켓(203)과 접하고 있지 않은 것들의 평균 그레인 크기(d2)보다 작을 수 있다. 나아가서는, 복수의 그레인(201) 중 액상 포켓(203)과 접하고 있는 것들의 평균 그레인 크기(d1)는 액상 포켓(203)과 접하고 있지 않은 것들의 평균 그레인 크기(d2)의 절반보다 작을 수 있다. 여기서 그레인의 크기(d1, d2)는 단면을 기준으로 하며 원상당 직경으로 정의될 수 있다.
액상 포켓(203)의 개수와 크기는 세라믹 소결체의 원료나 소결 조건 등에 따라 조절될 수 있으며, 예컨대, 단면을 기준으로 액상 포켓(203)의 크기는 10 ~ 50nm일 수 있다. 또한, 액상 포켓(203)의 발생하는 빈도 수의 경우, 단면을 기준으로 세라믹 소결체의 면적 1um2 당 액상 포켓(203)의 개수는 1 ~ 10개일 수 있다.
이와 같이, 액상 포켓(203) 주변에 입성장이 억제되어 미세한 그레인들(201)이 분포함에 따라 유전체층(111)의 내전압 및 신뢰성이 개선될 수 있다. 여기서 유전체층(111)의 신뢰성은 고온 가속 및 내습 특성 등을 의미한다. 소결 과정에서 액상 포켓(203)이 잔존하는 원리를 설명하면, 우선, 유전체층용 그린시트는 소결 온도가 증가하면서 첨가제와 액상이 소모되고 입자들의 성장 및 치밀화가 진행된다. 예컨대, 약 800 ~ 900도의 2차 가소 환경에서 액상으로 변화된 유전체층 원료들의 입성장과 치밀화가 진행되며, 이를 위해 액상 형성에 유리한 Si, Al, Ba 등의 성분을 포함하는 첨가제가 사용될 수 있다. 그리고 입자들의 치밀화가 진행되면서 입자들의 경계, 즉, 상술한 3중점 그레인 바운더리 등의 일부 영역에 액상이 잔존하며 이는 액상 포켓(203)의 형태로 최종 제품에 남아 있다. 이를 위하여 치밀화가 진행된 이후 액상 포켓(203)이 남아 있는 상태에서 소결 과정을 중단할 수 있으며, 구체적으로 약 1100도 수준인 소성 온도를 낮추고 수소 농도를 조절할 수 있다.
이렇게 유전체층(111)에 남아 있는 액상 포켓(203)은 소결 과정 중에 검출될 수 있으며, B-Si-O 성분으로 이루어질 수 있다. 적층형 커패시터(100)가 구현된 이후에 액상 포켓(203)을 검출하고자 할 경우에는 미세 구조 분석을 위하여 유전체층의 표면을 에칭하는데 이 과정에서 액상 포켓(203)은 제거될 수 있다. 액상 포켓(203)이 제거되더라도 그 형태가 기공과는 다르기 때문에 전자 현미경 분석으로 액상 포켓(203)이 존재했던 것은 확인할 수 있다.
도 5 및 도 6은 본 발명의 실시 예에 따라 얻어진 적층형 커패시터에서 유전체층과 내부전극을 확대하여 나타낸 전자현미경 이미지이다. 바디에 포함된 유전체층(111)의 경우, 세라믹 소결체 내에는 액상 포켓(203)이 존재했던 에칭 영역이 발견되며, 도 5 및 도 6에서 해당 영역을 원으로 표시하였다. 또한, 세라믹 소결체는 기공(V)을 포함할 수 있는데, 일반적으로 기공(V)은 액상 포켓(203)보다 크기가 더 큰 것을 확인하였다. 단면을 기준으로 기공(V)의 크기는 0.1 ~ 10um일 수 있다. 또한, 기공(V)은 형상적 특성으로 인하여 전자 현미경으로 촬영 시 가장자리에 반사 영역(도 5 및 6에서 기공 가장자리의 흰색 영역)이 발견됨을 확인하였으며, 이로부터 액상 포켓(203)이 있던 자리와 기공(V)을 효과적으로 구별할 수 있을 것이다.
한편, 도 5 및 도 6에 나타낸 세라믹 소결체는 서로 다른 조건에서 얻어졌으며, 도 5의 경우, 20um2 당 액상 포켓이 약 25개, 도 6의 경우, 20um2 당 액상 포켓이 약 42개 발견되었다. 도 5 및 도 6의 샘플들은 동일한 BT계 세라믹 입자를 원료로 사용하였고 첨가제 성분만 일부 달리하였으며, 도 6의 샘플에서 액상 형성에 유리한 Al 첨가제를 사용하였다. 이에 따라, 도 6의 샘플에서는 그레인에 Al 성분이 고르게 분포되어 있다. 그리고 도 5 및 도 6의 샘플은 동일한 방식으로 소성되었으며 소성 온도는 약 1120도로 설정하였다.
이렇게 액상 포켓의 발생 빈도 수가 다른 샘플에 대하여 신뢰성 테스트를 수행한 결과, 두 종류 샘플 모두 종래 대비 신뢰성이 우수하였으며, 다만, 액상 포켓이 많은 도 6의 샘플이 불량(fail) 처리된 경우가 적었다. 이 경우, 신뢰성 테스트는 가혹 조건에서 시간에 따라 유전체층의 저항이 10 ~ 105Ω 수준으로 낮아진 경우 불량으로 처리하였다. 이와 같이, 상대적으로 많은 빈도 수로 액상 포켓이 존재하는 경우 해당 샘플의 신뢰성이 우수한 것을 알 수 있으며, 이는 상술한 바와 같이 액상 포켓 주변에서 입성장이 억제되어 그레인이 미세화되기 때문으로 이해된다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부된 청구범위에 기재된 기술적 사상에 속한다 할 것이다.
100: 적층형 커패시터
110: 바디
111: 유전체층
112, 113: 커버 영역
114: 사이드 마진 영역
115: 액티브 영역
116: 용량 영역
121, 122: 내부 전극
131, 132: 외부전극
201: 그레인
202: 그레인 바운더리
203: 액상 포켓
V: 기공

Claims (14)

  1. 내부에 복수의 내부 전극이 적층되며, 세라믹 소결체를 포함하는 바디; 및
    상기 바디 외부에 형성되어 상기 내부 전극과 전기적으로 연결된 외부 전극;을 포함하며,
    상기 바디는 상기 세라믹 소결체 내에 액상으로 존재하는 액상 포켓을 포함하는 적층형 커패시터.
  2. 제1항에 있어서,
    상기 액상 포켓은 상기 세라믹 소결체에 포함된 그레인 바운더리에 형성된 적층형 커패시터.
  3. 제2항에 있어서,
    상기 액상 포켓은 상기 세라믹 소결체에 포함된 복수의 그레인 중 서로 인접한 적어도 3개의 그레인에 의한 다중 그레인 바운더리에 형성된 적층형 커패시터.
  4. 제2항에 있어서,
    상기 세라믹 소결체에 포함된 복수의 그레인 중 상기 액상 포켓에 인접한 것은 인접하지 않은 것보다 그레인의 크기가 더 작은 적층형 커패시터.
  5. 제4항에 있어서,
    상기 세라믹 소결체 포함된 복수의 그레인 중 상기 액상 포켓과 접하고 있는 것들의 평균 그레인 크기는 상기 액상 포켓과 접하고 있지 않은 것들의 평균 그레인 크기보다 작은 적층형 커패시터.
  6. 제5항에 있어서,
    상기 세라믹 소결체 포함된 복수의 그레인 중 상기 액상 포켓과 접하고 있는 것들의 평균 그레인 크기는 상기 액상 포켓과 접하고 있지 않은 것들의 평균 그레인 크기의 절반보다 작은 적층형 커패시터.
  7. 제1항에 있어서,
    단면을 기준으로 상기 액상 포켓의 크기는 10 ~ 50nm인 적층형 커패시터.
  8. 제1항에 있어서,
    단면을 기준으로 상기 세라믹 소결체의 면적 1um2 당 액상 포켓의 개수는 1 ~ 10개인 적층형 커패시터.
  9. 제1항에 있어서,
    상기 바디는 상기 세라믹 소결체 내에 형성된 기공을 더 포함하는 적층형 커패시터.
  10. 제9항에 있어서,
    상기 기공은 상기 액상 포켓보다 크기가 더 큰 적층형 커패시터.
  11. 제9항에 있어서,
    단면을 기준으로 상기 기공의 크기는 0.1 ~ 10um인 적층형 커패시터.
  12. 제1항에 있어서,
    상기 세라믹 소결체는 BT계 세라믹으로 이루어지며, 첨가 성분으로 Si 및 Al 성분을 포함하는 적층형 커패시터.
  13. 제1항에 있어서,
    상기 복수의 내부 전극 중 서로 인접한 것의 평균 간격은 0.4um 이하인 적층형 커패시터.
  14. 제1항에 있어서,
    상기 복수의 내부 전극의 평균 두께는 0.4um 이하인 적층형 커패시터.
KR1020180089914A 2018-08-01 2018-08-01 적층형 커패시터 KR102304250B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020180089914A KR102304250B1 (ko) 2018-08-01 2018-08-01 적층형 커패시터
US16/143,215 US10629381B2 (en) 2018-08-01 2018-09-26 Multilayer capacitor
CN201811416665.5A CN110797194B (zh) 2018-08-01 2018-11-26 包括液囊的多层电容器
CN202210914449.3A CN115148496A (zh) 2018-08-01 2018-11-26 包括液囊的多层电容器
US16/279,135 US10607783B2 (en) 2018-08-01 2019-02-19 Multilayer capacitor including liquid pocket
US16/815,674 US10930439B2 (en) 2018-08-01 2020-03-11 Multilayer capacitor including liquid pocket

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180089914A KR102304250B1 (ko) 2018-08-01 2018-08-01 적층형 커패시터

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020200078206A Division KR20200079468A (ko) 2020-06-26 2020-06-26 적층형 커패시터

Publications (2)

Publication Number Publication Date
KR20190121133A KR20190121133A (ko) 2019-10-25
KR102304250B1 true KR102304250B1 (ko) 2021-09-23

Family

ID=68420428

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180089914A KR102304250B1 (ko) 2018-08-01 2018-08-01 적층형 커패시터

Country Status (3)

Country Link
US (3) US10629381B2 (ko)
KR (1) KR102304250B1 (ko)
CN (2) CN115148496A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7266969B2 (ja) * 2018-05-21 2023-05-01 太陽誘電株式会社 積層セラミック電子部品の製造方法
KR102304250B1 (ko) * 2018-08-01 2021-09-23 삼성전기주식회사 적층형 커패시터
KR102603410B1 (ko) * 2019-06-28 2023-11-17 가부시키가이샤 무라타 세이사쿠쇼 적층형 전자부품 및 적층형 전자부품의 제조 방법
KR102523255B1 (ko) 2019-06-28 2023-04-19 가부시키가이샤 무라타 세이사쿠쇼 적층형 전자부품

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100841506B1 (ko) * 2006-02-24 2008-06-25 티디케이가부시기가이샤 유전체 자기조성물 및 그 제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5016137A (en) * 1988-12-05 1991-05-14 Matsushita Electric Industrial Co., Ltd. Multi-layer ceramic capacitor
TW554357B (en) * 2002-06-26 2003-09-21 Abc Taiwan Electronics Corp The materials of micro-pores structure and the micro-pores-monolithic structure high frequency capacitors and its process
JP4200792B2 (ja) * 2003-03-12 2008-12-24 株式会社村田製作所 積層セラミックコンデンサ
JP4297743B2 (ja) * 2003-06-30 2009-07-15 京セラ株式会社 積層型電子部品
JP4789449B2 (ja) * 2004-10-27 2011-10-12 京セラ株式会社 誘電体磁器およびそれを用いた積層セラミックコンデンサ
JP4965435B2 (ja) * 2005-03-25 2012-07-04 京セラ株式会社 積層セラミックコンデンサおよびその製法
JP2007142342A (ja) * 2005-11-22 2007-06-07 Kyocera Corp 積層セラミックコンデンサおよびその製法
JP4936850B2 (ja) * 2006-09-15 2012-05-23 太陽誘電株式会社 積層セラミックコンデンサ
JP5313289B2 (ja) * 2011-04-15 2013-10-09 太陽誘電株式会社 積層セラミックコンデンサ
KR101598253B1 (ko) * 2013-10-02 2016-02-26 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR20160059712A (ko) * 2014-11-19 2016-05-27 삼성전기주식회사 적층 세라믹 전자 제품 및 그 제조 방법
JP6632808B2 (ja) * 2015-03-30 2020-01-22 太陽誘電株式会社 積層セラミックコンデンサ
US10147544B1 (en) * 2017-05-22 2018-12-04 Kemet Electronics Corporation Multilayer ceramic capacitor structures for use at high power
JP7290914B2 (ja) * 2018-02-26 2023-06-14 太陽誘電株式会社 積層セラミックコンデンサの製造方法
KR102304250B1 (ko) * 2018-08-01 2021-09-23 삼성전기주식회사 적층형 커패시터

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100841506B1 (ko) * 2006-02-24 2008-06-25 티디케이가부시기가이샤 유전체 자기조성물 및 그 제조방법

Also Published As

Publication number Publication date
CN110797194A (zh) 2020-02-14
US20200211776A1 (en) 2020-07-02
CN110797194B (zh) 2022-08-16
US10607783B2 (en) 2020-03-31
KR20190121133A (ko) 2019-10-25
US10629381B2 (en) 2020-04-21
US20200043662A1 (en) 2020-02-06
US20200043665A1 (en) 2020-02-06
US10930439B2 (en) 2021-02-23
CN115148496A (zh) 2022-10-04

Similar Documents

Publication Publication Date Title
JP5551296B1 (ja) 積層セラミックキャパシタ及びその製造方法
KR102304250B1 (ko) 적층형 커패시터
US9042081B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
US9030801B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
KR101983129B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101823160B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20190116113A (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR101922867B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP6900157B2 (ja) 積層セラミックコンデンサ
JP2013030753A (ja) 積層セラミック電子部品
KR102426213B1 (ko) 적층형 커패시터
KR20190116119A (ko) 적층 세라믹 커패시터 및 그 제조 방법
US10056190B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
JP2015026801A (ja) 積層セラミックキャパシタ、その製造方法及び積層セラミックキャパシタの実装基板
KR20130058430A (ko) 적층 세라믹 전자부품
KR20160041643A (ko) 적층 세라믹 전자부품 및 그 제조방법
KR20200027864A (ko) 적층형 커패시터
KR102126415B1 (ko) 적층형 커패시터
KR20200079468A (ko) 적층형 커패시터
KR20200009978A (ko) 적층형 커패시터
KR102149962B1 (ko) 적층형 커패시터
KR101771734B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR102118495B1 (ko) 적층형 커패시터
KR20220048221A (ko) 적층형 커패시터

Legal Events

Date Code Title Description
G15R Request for early publication
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2020101001652; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20200626

Effective date: 20210129

E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant