CN103155062B - 陶瓷电容器和制造方法 - Google Patents

陶瓷电容器和制造方法 Download PDF

Info

Publication number
CN103155062B
CN103155062B CN201180049288.6A CN201180049288A CN103155062B CN 103155062 B CN103155062 B CN 103155062B CN 201180049288 A CN201180049288 A CN 201180049288A CN 103155062 B CN103155062 B CN 103155062B
Authority
CN
China
Prior art keywords
metal
dielectric
dielectric layer
capacitor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180049288.6A
Other languages
English (en)
Other versions
CN103155062A (zh
Inventor
柴良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
APRICOT MATERIALS TECHNOLOGIES LLC
Original Assignee
APRICOT MATERIALS TECHNOLOGIES LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/969,186 external-priority patent/US8561271B2/en
Application filed by APRICOT MATERIALS TECHNOLOGIES LLC filed Critical APRICOT MATERIALS TECHNOLOGIES LLC
Publication of CN103155062A publication Critical patent/CN103155062A/zh
Application granted granted Critical
Publication of CN103155062B publication Critical patent/CN103155062B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1254—Ceramic dielectrics characterised by the ceramic dielectric material based on niobium or tungsteen, tantalum oxides or niobates, tantalates
    • H01G4/1263—Ceramic dielectrics characterised by the ceramic dielectric material based on niobium or tungsteen, tantalum oxides or niobates, tantalates containing also zirconium oxides or zirconates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Abstract

一种电容器包括：一对电极；被设置在该一对电极之间的金属化电介质层，其中，金属化电介质层具有分布于电介质材料内的多个金属骨料。分布使得金属化电介质层中的金属的体积部分为至少约30%。同时，多个金属骨料通过电介质材料相互分离。一种用于形成金属‑电介质复合物的方法可包括：用金属涂敷多个电介质微粒，以形成多个金属涂敷的电介质微粒；和在约750°C～约950°C的温度下烧结多个金属涂敷电介质微粒，以将金属涂层变成离散的分离的金属骨料。与通过电介质带分离电极的常规的技术相反，本发明的系统和方法表现可在烧结中原位形成的金属化电介质层。

Description

陶瓷电容器和制造方法
对相关申请的交叉引用
本申请是在2010年12月15日提交、被分配申请系列号12/969186的发明名称为“CAPACITOR WITH THREE-DIMENSIONAL HIGH SURFACE AREA ELECTRODE AND METHODS OFMANUFACTURE”的美国非临时申请的部分继续并且根据35U.S.C.§120要求享有优先权。还根据35U.S.C.§119(e)要求在2010年10月12日提交、被分配申请系列号61/392450的发明名称为“CERAMIC CAPACITOR AND METHOD OF MAKING THE SAME”作为优先权。在此加入这两个专利申请的全部内容作为参考。
背景技术
电容器是具有电容的主要电气性能即存储电荷的能力的任何装置。在电子的领域中，电容器的存储电荷的能力可用于控制电流的流动。并且，可在用于过滤电信号的电路中使用电容器；例如，可在无线电或电视接收器的调谐电路中使用具有可变电容的电容器。改变电容会改变调谐器电路的共振频率，使得它与希望的电台或频道的频率匹配，从而滤除所有不希望的频率的信号。
最简单的电容器包括通过也称为电介质的绝缘体相互分离的导电材料的两个板，每个板与端子连接。当跨着未充电的电容器的端子施加电压时，电荷流向板中的每一个(正电荷流向阳极板，负电荷流向阴极板)，但不穿过夹在导电板之间的绝缘体。当相反的电荷在导电的阳极板和阴极板上增加时，它们之间的电介质上的力也增加，由此导致跨着电介质的电场增加。这种现象引起随板上的电荷成比例地增加的电压。
各板上的电荷大小与板之间的电势(电压)的比是上述的电容，并且接近用于将电容器充电的外部施加电压源。当这两个电压具有相同的大小(电压源和电容器)时，电流停止流动并且电容器被视为被充电。随后通过施加的电气负载降低外部电压，将充电的电容器放电，由此，当产生的电流迅速地使电荷流出板时，导致板两端的电压的降低。
存在许多类型的电容器，每种的构造和材料组合不同，但以上解释的物理对于所有的电容器是基本上相同的。常见的电容器类型对于电介质层使用陶瓷，并且可采取陶瓷材料的中空圆筒与其内外表面上的导电材料的薄膜对准的圆筒结构或陶瓷和导电材料的多个板交错以产生夹持的“电极-电介质-电极”配置的平坦平行板结构。
对于包括所谓的平行板结构的电容器还说，制造是相当简单的。电介质的层被夹在两个导电电极层之间，其中，得到的平行板电容器的电容是电极板的重叠面积、电介质层的厚度和电介质的电容率的函数。
多层陶瓷电容器(MLCC)是具有多个层叠“电极-电介质-电极”配置(EDE)的平行板电容器，其中，每个形成三层。通过许多平行板的并联连接，MLCC的电容急剧增加。很显然，更多的层叠配置增加电容并形成MLCC。类似地，各单个电容器也可被串联连接，由此，与较高的头部空间量相对，基本上在较大的表面积上扩展上述的MLCC。
在高度层叠的MLCC上串联连接电容器的优点在于，串联配置已知在现有技术中对于电压击穿表现更好的抗力(当给定电容器上的电荷和电压增加时，在一些点上，在电介质不再能够使电荷相互绝缘，随后表现出电介质击穿，或者在一些区域中表现高的导电率，这趋于降低存储的能量和电荷，从而产生内部热)。
回到用于制造典型的MLCC的制造方法，可通过在交替的导电板对之间施加诸如基于陶瓷的浆体的电介质浆，制造电容器。但是，MLCC的制造已主要变为使用导电墨水或糊剂(包括诸如例如银的导电材料的墨水或糊剂)以代替板；可在事先投放于载体聚合物膜上的电介质浆的“绿带”上丝网印刷该墨水或糊剂。与上述的一致，交错的电介质带和电极应用的许多层可被层叠在一起以形成最终的MLCC产品。
可以实现具有约500～约1000个层的多层陶瓷电容器，这里，可实现的电介质层常常小于1微米厚。MLCC中的层厚的减小直接与节省的头部空间相关，但是，常常不是头部空间受限。实际上，需要容纳诸如MLCC的无源电气部件的总表面积代表了电路中的贵重的财产。
为了通过使用表面安装技术减少空间无源部件占据，0402尺寸(约0.04英寸×0.02英寸)是最流行的，并且，甚至可以可靠地制造0201尺寸(约0.02英寸×0.01英寸)。一般地，当保持电容恒定时，MLCC越小越好。但是，由于继续减小电介质和电极层的厚度会产生制造问题，因此，简单地减小区域印迹和增加层量存在限制。因此，需要提供替代性方法以继续减小尺寸并增加陶瓷电容器的电容密度的趋势，并且，需要表现更高的电容密度的电容器。
发明内容
在一个方面中，公开了一种电容器，电容器包括：一对电极；被设置在该一对电极之间的金属化电介质层，其中，金属化电介质层具有分布于电介质材料内的多个金属骨料。分布使得金属化电介质层中的金属的体积部分为至少约20重量百分比(wt％)或者至少约30wt％、至少约40wt％或者至少约50wt％，例如，为约30wt％～约60wt％的范围。在许多的实施例中，多个金属骨料(也称为“金属包含物”)通过电介质材料相互分离。
在许多实施例中，金属骨料提供不形成渗漏金属网络的金属化电介质层的明显的体积部分，诸如以上的体积部分。
在一些示例性实施例中，金属化电介质层中的金属的体积部分可以大于约40％，例如，为约40％～约60％的范围。在其它的实施例中，金属的体积部分可以为约50％～约60％的范围。
在一些实施例中，金属化电介质层可具有约0.01～约250.0微米的厚度范围。
在一些实施例中，金属化电介质层通过基本上没有金属的电介质层(这里，也称为“耗尽层”)与电极中的至少一个分离。在一些这样的实施例中，金属化电介质层通过基本上没有金属的电介质层与在其间设置它的两个电极中的每一个分离。在一些实施例中，基本上没有金属的电介质层的厚度为约5.0～约10.0微米的范围。
在一些实施例中，金属化电介质层被配置为浮动电极(即，不配置为用于与外部电压源耦合的电极)，而在一些其它的实施例中，金属化电介质层被配置为适于与电压端子电气耦合的电极。
在一些实施例中，以上的具有金属化电介质层的电容器的电容为具有相同的尺寸、电极和电介质材料但没有金属包含物的假定电容器的电容的至少2倍(例如，为2～约1000倍的范围)。
在一些实施例中，电介质材料包含陶瓷。例如，电介质材料可采取具有例如约0.01微米～约15.0微米的范围、特别是约0.05微米～约10.0微米的尺寸的多个陶瓷微粒的形式。在许多这样的实施例中，金属化电介质层的金属骨料可采取设置在陶瓷微粒的外表面上的金属包含物的形式。
在一些实施例中，陶瓷微粒可由BaTiO3、掺杂BaTiO3和其它钛酸钡电介质中的任一种形成。
在一些实施例中，在以上的电容器中，电极中的至少一个由具有至少一种与加入电介质中的金属相同的成分的金属成分形成。例如，在一些实施例中，两个电极均由与加入电介质中的金属相同的金属形成。
在另一方面中，设置包括至少一对电极和设置在电极之间的电介质层的电容器，其中，电介质层包含金属化部分。金属化部分可采取分离的金属包含物分布于电介质内的金属-电介质复合物的形式。电容器表现为除了缺乏加入电介质层中的金属以外每个方面相同的控制电容(例如，分别具有与由相同的金属和电介质材料形成的电极和电介质层相同的尺寸)的电容的至少3倍或至少5倍或至少10倍或至少20倍的电容。例如，电容器可表现比控制电容器的电容器大约3～约1000倍范围的因子的电容。
在一些实施例中，对于具有20的介电常数的通常的电介质，加入金属的电介质的有效介电常数可以为约20～约120的范围。虽然在一些实施例中金属包含物分布于整个电介质层中，但是，在其它的实施例中，金属包含物限于电介质层的一部分内。在一些情况下，这种金属化层可通过基本上没有金属包含物(“耗尽层”)的层与电极中的至少一个分离。
在另一方面中，公开了用于形成金属-电介质复合物的方法，该方法可包括：用金属涂敷多个电介质微粒以形成多个金属涂敷的电介质微粒；和烧结多个金属涂敷的电介质微粒，以将金属涂层变成多个离散的分离的金属骨料。一般地，基于用于涂敷陶瓷微粒的金属选择烧结温度。例如，在一些实施例中，例如当使用银时，烧结温度可为至少约800℃。烧结温度一般可以为在约750℃～约950℃的范围，更特别地，为约850℃～约945℃。可对于约10分钟到约1000分钟的持续期烧结多个金属涂敷电介质微粒，但也可以利用其它的温度和烧结持续期。
在以上的方法的一些实施例中，加入电介质层中的金属中的一些在高温烧结过程中迁移到电极中的至少一个，以形成与该电极相邻的薄电介质层，这里，薄电介质层基本上没有金属(“耗尽层”)。换句话说，可在烧结过程中原位形成约0.01微米～约20.0微米的范围、例如约0.01微米～约10.0微米的范围的耗尽层。在一些实施例中，电极中的至少一个的金属成分和加入电介质中的金属的金属成分被选择，以具有至少一种共同的成分，以通过有利于加入电介质中的金属的一部分向电极的“毛细作用”有利于耗尽层的原位形成。
本发明的系统表明，可在烧结中原位形成金属化电介质层。可在多层陶瓷电容器(MLCC)的烧结过程中原位产生电容器结构。例如，在贵重的金属MLCC中，形成电介质层的银电介质复合物中的银在多层陶瓷电容器的烧结中趋于迁移到电极层中。留在银电介质复合物中的电介质形成电容器结构中的电介质层。该薄电介质层的厚度可根据诸如金属或合金的类型、金属含量的百分比、烧结温度和持续期、电介质成分的参数改变。一般地，可实现约0.1～约20微米、一般为约0.2～约5微米的厚度。在烧结中原位产生的电容器结构可通过电流带构建技术补充，以制造改进的MLCC。
附图说明
图1A～1B统一示出根据实施例的用于产生具有EDE三层的三维多层陶瓷电容器的修改的制造过程。
图1C示出当在图1的方法中使用金属涂敷电介质带时产生的MLCC的断面冶金显微结构图。
图2A示出烧结之前的MLCC的配置。
图2B示出由电介质构成的一端具有绝缘的MLCC的配置。
图2C示出Ag-电介质复合物被电气短路的MLCC的比较例。
图3示出在电介质带的表面上印刷电极和Ag-电介质的不对称布局的MLCC。
图4相对于图3的示例性实施例的不对称布局示出MLCC的对称布局和预烧结段。
图5A示出还没有形成电介质层的烧结之前的示例性MLCC。
图5B示出烧结之后的示例性MLCC的断面冶金显微结构图。
图6A～6C示出在约940C下烧结MLCC约五小时之后的使用Ag涂敷电介质带的第一样品MLCC的通过扫描电子显微镜(SEM)产生的断面冶金显微结构图。
图7A～7D示出与图6A～6C的样品MLCC对应的其它第一样品MLCC的通过光学显微镜产生的断面冶金显微结构图。
图8A～8C示出在约940C下烧结MLCC约五小时之后的使用Ag涂敷电介质带的第二样品MLCC的通过扫描电子显微镜(SEM)产生的断面冶金显微结构图。
图9A～9D示出与图8A～8C的样品MLCC对应的其它第二样品MLCC的通过光学显微镜产生的断面冶金显微结构图。
图10A～10C示出在约975C下烧结MLCC约一小时之后的使用Ag涂敷电介质带的第三样品MLCC的通过扫描电子显微镜(SEM)产生的断面冶金显微结构图。
图11A～11C示出与图10A～10C的样品MLCC对应的其它第三样品MLCC的通过光学显微镜产生的断面冶金显微结构图。
图12A～12C示出在约975C下烧结MLCC约一小时之后的使用Ag涂敷电介质带的第四样品MLCC的通过扫描电子显微镜(SEM)产生的断面冶金显微结构图。
图13A～13D示出与图12A～12C的样品MLCC对应的其它第四样品MLCC的通过光学显微镜产生的断面冶金显微结构图。
图14示出形成三维电容器的一个示例性实施例的单个EDE三层的断面图，其中，三维结构由电介质微粒上的导电涂层形成。
图15示出可形成三维电容器的另一示例性实施例的单个EDE层的断面图，其中，三维结构由混合到涂敷电介质微粒的电介质浆中的金属微粒形成。
图16示出可形成三维电容器的另一示例性实施例的单个EDE三层的断面图，其中，金属微粒浸渍到电介质绿带中。
图17示出可形成三维电容器的另一示例性实施例的单个EDE三层的断面图，其中，金属微粒浸渍到电介质绿带中，并且，导体板包含与电介质层相邻的低熔点电极材料的层。
图18示出可形成三维电容器的另一示例性实施例的单个EDE三层的断面图，其中，金属涂敷微粒被用于产生其间夹着电介质层的导电层。
图19示出可形成三维电容器的另一示例性实施例的单个EDE三层的断面图，其中，在电介质层与电极层之间形成金属涂敷陶瓷层。
图20示出可形成三维电容器的另一示例性实施例的单个EDE三层的断面图，其中，三维结构垂直地从主导体层突出到电介质层中。
图21示出可形成三维电容器的另一示例性实施例的单个EDE三层的断面图，其中，三维结构从主导体层突出到电介质层中。
图22示出在电介质层中具有多个离散的金属包含物但没有与电极的“耗尽层”的三维电容器的另一示例性实施例的断面图。
具体实施方式
当前公开的实施例及其特征和方面针对提供用于提高电容效率的电容器和制造方法。具体而言，可通过在与电介质的界面的点上具有三维方面的电极层构建改进的电容器。有利地，与本领域技术人员已知的当前的电容器设计相比，三维电容器的实施例大大减少在电路中需要的空间印迹以容纳电容器。可以在不需要高k(高常数)电介质材料、更多叠层的附加的“电极-电介质-电极”配置或者将多个电容器串联在一起的情况下实现更高的电容密度。
在一些实施例中，公开诸如MLCC的电容器，该电容器包括一个或多个金属化电介质层，每个金属化电介质层被设置在适于与电压端子耦合的两个电极之间。发现可以在电介质层内加入大量的金属，同时确保加入的金属形成不形成渗透网络的单独的金属包含物。事实上，在一些情况下，加入的金属的体积部分可以超过渗透阈值而不导致渗透的出现。例如，在一些实施例中，电介质层中的金属的体积部分可以为至少约40％。并且，在一些实施例中，耗尽电介质层(即，基本上、优选完全没有金属的电介质层)分离金属化电介质层与至少一个、优选两个其间设置金属化层的电极。以这种方式，可以实现表现高的电容以及高的电容密度的电容器。
这里在基于陶瓷的电容器的背景中公开MLCC的示例性实施例，但是，本领域技术人员可以理解，MLCC的各种实施例未必包括基于陶瓷的成分，因而，本公开的范围不限于基于陶瓷的实施例。并且，公开的实施例的电介质、阳极和阴极层有时在这里一般称为“板”或“层”。但是，本公开不应被解释为使得导电层或电介质层必须在三维电容器的所有实施例中为“刚性”或“刚硬”板。相反，应当理解，在描述特定示例性实施例时采取的术语“板”包括任何构成板或其制作方法，包括刚性板或从墨水、糊剂的施加、可变形体的力学等制作的板。即，可以理解，术语“板”只表示三维电容器内的特定的层，这种层仅由可关于与其相关的示例性实施例的公开描述的特征和方面限制。
一般地，提供在本公开中描述的特定实施例仅是出于解释性的目的，并且不应将其解释为限制MLCC的范围。并且，虽然MLCC的各种实施例可利用不同的成分或材料选择，但是，关于本公开中的解释性的实施例描述的示例性材料不是可包含于MLCC内的材料或成分的详尽列表。用于产生MLCC、特别是诸如阳极层、阴极层、端子、导电突出、电介质或“绿带”层的电容器的特征的材料可在实施例之间改变(例如，基于电容器意在的特定的应用)，并且，虽然可能用于产生某个实施例的新颖的特征或方面，但不限制本公开的范围。
给定的三维电容器的各种部件或特征的材料选择包括但不限于：对于电极-银(例如，约100％重量百分比)、银钯合金(诸如约95％的Ag、约5wt％的钯的重量百分比)、钯和诸如但不限于金、铂、铟的其它贵金属和它们的合金、诸如但不限钨、钼、钽、铌、铪和铼的难熔金属和诸如但不限于镍、镍合金、铜和铜合金的贱金属；对于电介质层：陶瓷和玻璃陶瓷、诸如但不限于涂敷银的陶瓷、涂敷钯的陶瓷、涂敷银钯的陶瓷等的涂敷贵金属的陶瓷以及银涂敷配制钛酸钡基电介质、银涂敷玻璃珠和诸如但不限于氧化铝和氧化钽的无机氧化物。
现在转到附图，更详细地给出示例性三维电容器和制造方法的各种方面、特征和实施例，其中，类似的附图标记始终表示类似的要素。在附图和详细的描述中阐述的例子是作为解释而提供的，不意味着限制MLCC、特别是三维电容器的范围。
描述三维电容器或可包含于三维电容器中的构成的特定材料的制造方法。诸如三维电容器的MLCC由此包括处于所附的权利要求的范围内的以下的例子的任何修改和变更以及本领域技术人员可以理解的它们的等同物。
根据MLCC的示例性实施例，通过使用金属涂敷陶瓷微粒或银电介质复合物以替代电介质层中的未涂敷陶瓷微粒，描述可用于产生诸如三维电容器实施例的MLCC的修改的制造过程。可通过改进的制造方法合并涂敷电介质材料或金属-电介质复合物或混合物，以提供MLCC。
三维电容器的一些实施例包括多层陶瓷电容器(MLCC)等，因此，可以理解，在本公开中描述和示出的三维电容器的许多实施例仅代表可用于代表MLCC内的单个三层的单个“电极-电介质-电介质”配置(EDE)。
图1～2统一示出根据本发明的示例性实施例的可用于产生具有EDE三层的MLCC的一个示例性制造方法101。参照图1，在MLCC的制造过程中，陶瓷粉末205混合(步骤105)到诸如但不限于可包含溶剂、聚合物树脂和诸如分散剂的添加剂的化合物的载体中，以形成陶瓷浆210。
陶瓷浆210被用于在过程的带铸造步骤110中铸造“绿陶瓷带”215。由陶瓷粉末浆制成的绿带215最终用作电容器的电介质层。虽然示例性的绿带在以上描述为由陶瓷浆形成，但应理解，本发明的实施例可包括由陶瓷以外的材料制成的绿带成分，诸如但不限于配制钛酸钡基电介质、诸如但不限于用于低温共烧陶瓷中的Ca-B-Si-O系玻璃陶瓷和用于高温共烧陶瓷中的氧化铝玻璃陶瓷的玻璃陶瓷和各种金属涂敷陶瓷和无机氧化物和化合物。用于涂敷或混合的金属可包含但不限于银钯合金(诸如重量百分比为范围为约95％Ag和约5％Pd、优选约90％Ag和约10％Pd、更优选约70％Ag和约30％Pd的银钯成分)以及钯、钯合金、铂、铂合金、银、银合金、金、金合金和诸如铟、锗、钌的其它贵金属和它们的合金以及诸如但不限于铜、镍、铁、钴、锰、钛、锌的贱金属和诸如但不限于钨、钼、锆、钽和铌的难熔金属。
还可通过使用机械辊制成绿带的表面织构。例如，在绿带顶带辊压之后，辊上的织构可被转印到绿带上。然后，在铸造时，绿带215在示例性过程中前进以在步骤120中被丝网印刷。
在步骤120中丝网印刷之前，电极金属粉末220与载体化合物混合(步骤115)以形成电极墨水225。电极墨水225在步骤120中被丝网印刷于陶瓷绿带215上，以形成最终MLCC的单个电介质-导电双层。
步骤120是以下关于图1C～13描述的本发明的系统和方法的一个主要方面。可以在本领域技术人员也称为“绿带段”的该丝网印刷步骤120中使用银电介质复合物或混合物。银电介质复合物可包含金属(例如，银)涂敷电介质带、与金属(例如，银)粉末混合的电介质、金属(例如，银)涂敷陶瓷微粒或者本领域技术人员可以理解的用于形成金属电介质复合物的任何其它方式。在一些使用金属涂敷陶瓷微粒的实施例中，陶瓷微粒具有约0.01微米到约10.0微米的尺寸。
如果使用包含与金属(例如，银)粉末混合的电介质微粒或金属(例如，银)涂敷电介质带的电介质复合物以替代以上在步骤120中描述的示例性非涂敷陶瓷粉末205，那么可形成图14～22或图1C～13所示的MLCC。例如，在一些实施例中，可以使用银涂敷陶瓷微粒。如以下更详细地讨论的那样，当使用某些处理参数时，例如，在用于银涂敷陶瓷微粒的约850℃～950℃的范围的烧结温度下，金属的一部分从接近电极中的至少一个的区域迁移到该电极，由此在该电极的附近产生耗尽层(即，基本上没有金属的层)。在一些情况下，迁移到电极的金属导致例如指状突出的形式的该电极的表面层的增加，这又可增加通过随后的处理形成的电容器的电容。在一些实施例中，电极具有与加入电介质中的金属共同的至少一种金属成分，以有利于接近电极的薄复合金属-电介质层中的金属向电极的迁移，以形成耗尽层。
当重复步骤105～120时，在步骤125中层叠分别包含单个电介质-导电双层的多个丝网印刷绿带板230，使得通过丝网印刷导电层与随后的板的绿带的底面的重复并置产生EDE三层。从步骤125得到的叠层在层叠处理中的步骤130中被层叠在一起。得到的层叠的叠层235然后在步骤135中转变成包含多个交错的EDE三层的单个陶瓷绿芯片240。
在图1B中，方法或方法101继续在步骤140中对单个陶瓷绿芯片240进行烧制处理。在烧制处理(步骤140)中，可通过带炉等发送绿陶瓷芯片240，以导致上述的浆中的有机物被去除，由此将绿陶瓷芯片240烧结成包含EDE三层的陶瓷电容器芯片245。例如基于用于形成电介质-导电层的金属选择烧结温度。一般地，烧结温度足够高以导致金属至少部分熔融。作为例子，烧结温度对于银涂敷陶瓷来说可以为约750℃～约980℃的范围，而对于贱金属MLCC中的镍涂敷陶瓷来说为约1100℃～约1500℃。
然后，在步骤150中，可通过将烧结的陶瓷电容器芯片245浸入从导电金属粉末255混合(步骤145)的终止墨水250中将其两端金属化。终止金属化提供交替导电板(阳极与阳极和阴极与阴极)之间的内部连接以及电路板应用的电触点。终止的芯片260然后变干并在终止烧制处理中的步骤155中被重新烧制，以变为MLCC 265。在一些实施例中，烧制温度可以为例如约750℃～约900℃的范围。最后，在步骤160中，可在电镀处理中对于MLCC 265施加镀锡，以保护终止金属化并提供焊接便利性。制造领域的技术人员知道，然后，在用于电路(步骤170)之前，MLCC 265可进行步骤165中的测试过程，以进行质量控制。
图1C～13的与用于构成三维电容器的唯一成分选择耦合的修改的制造过程：通过印刷涂敷的金属涂敷电介质带或浆
使用金属涂敷电介质带的实际样品的烧结后示图：图1C
现在转到图1C，该图示出当在图1A～1B的方法中使用银涂敷电介质带30时产生的MLCC 100A的断面图。该图是在约1000倍的放大倍数下通过使用扫描电子显微镜制成的。MLCC 100A包含几个层：金属电极层10、电介质层20A(这里也称为耗尽层20A)、电极-电介质带层30(这里也称为金属化电介质层30)和电介质层40。电介质层40在一些实施例中可具有大于电介质层20A的厚度的厚度，例如，在本例子中为其6倍。并且，还可看到在烧结过程中迁移的金属605的块体或包含物。这里，注意，电介质层20A是从银-电介质层30原位银迁移形成的。
以下是用于形成该MLCC结构100的示例性材料。电极层10包含95/5Ag/Pd(约95％银与约5％钯)。电介质层40可包含由MRA实验室制造的以VLF-220Aq3的产品名出售的低温可烧制COG型钛酸盐电介质，并且金属-电介质(即，Ag-电介质)复合物带层30可包含VLF-220Aq3的约30％(重量)银涂层。烧结温度可以为约940℃～约975℃的范围。电容器芯片的尺寸可包含诸如2018(约0.20英寸×约0.18英寸)的尺寸。一般地，使用六个活性层以制造电容器芯片。典型的电介质层厚度为约0.001英寸(约25微米)。可包含处于本发明的范围内的其它的尺寸。
现在参照图1C，该图是在烧结之后由电子显微镜制作的断面图，可通过在Ag-电介质复合物带30的顶上印刷Ag/Pd电极10构建电容器100A，并且，Ag-电介质复合物带30通过电介质层40被绝缘。在烧结之后，电介质层40可具有约三十微米的厚度；而Ag-电介质复合物带30具有约十微米的厚度。
在扫描电子显微镜图像图1C中，浅遮蔽材料是金属即电极10中的Ag/Pd和Ag-电介质复合物带30中的Ag。深背景遮蔽区域包含电介质。在Ag/Pd电极10与剩余的Ag-电介质复合物带30之间，可以清楚地看到在烧结过程中通过Ag-电介质复合物中的银向电极10的迁移形成的具有约五微米的厚度的电介质层20A。在Ag-电介质复合物带30内，观察到金属605的包含物或块体。当比较电容器100A的电容与仅通过纯电介质带制成而没有在电介质中加入金属的具有相同的尺寸和材料的控制电容器的电容时，观察到约五倍(500％)的增加。
烧结前示图：通过使用金属涂敷电介质带的示例性层设计-图2A～5A
现在参照图2A，该图表示在使用Ag-电介质复合物带30而没有任何电介质层40的情况下可形成的另一示例性电容器结构100B。具体而言，图2A示出烧结前的MLCC 100B的配置。图2A表示烧结前的绿段(步骤130～135，图1A)中的电容器100B的配置。在图2A中，Ag/Pd电极10被直接印刷于Ag-电介质复合物带30上。Ag-电介质复合物带30在其一端与端接50A电气绝缘。端接50A、50B可由包含但不限于银的材料制成。
Ag-电介质复合物带30的一端上的绝缘可包含电介质40或通过逃逸墨水形成的空气填充空腔(未示出)。如图2B所示，也可通过在烧结过程中使用Ag/Pd电极10B形成绝缘。换句话说，图2B示出包含Ag-电介质复合物带30的在端部具有绝缘的MLCC 100C的配置。
在该中间阶段或方法的该阶段中，如图所示，在图2B中的该阶段中还没有形成关于图1C描述的电介质层20A。在烧结时，Ag-电介质复合物带30中的银迁移并在电介质复合物带30内原位形成电介质层20A(在图1C中示出)。电极层10和Ag-电介质复合物带30与在图1A所示的烧结中形成的电介质层20A一起可形成图2B的电容器结构100C。注意，可在各Ag-电介质复合物带30中形成两个电介质层20A(图2B没有示出)。
图2C示出Ag-电介质复合物30被电气短路的MLCC 100D的比较例。具体而言，图2C表示电容器结构100D的比较例，其中，当在端接50A附近的Ag-电介质复合物带30的一端不使用电介质绝缘40或者使用空腔时，所有的Ag-电介质复合物带30相对于图2A和图2B的实施例电气短路。但是，如果当添加端接50时在端接过程中有效地允许或促进银迁移，那么可防止一般穿过Ag-电介质层30的电流的短路。图2C的该示例性实施例还示出烧结前阶段，这意味着还没有形成电介质层20A(图1示出)。
作为Ag-电介质复合物带30的替代，可以使用糊剂以形成Ag-电介质复合物带30。Ag-电介质复合物带30通常必须足够厚，以确保银-电介质层具有足够的金属材料，以在电容器结构100的烧结阶段中在出现银迁移之后形成层30内的电极。如在图1C的描述中陈述的那样，图2C的本实施例的Ag-电介质复合物带30的典型的厚度一般包含约十微米的大小。
本领域技术人员可以理解，原位形成的电介质层厚度不仅受印刷层厚度影响，而且受诸如烧结温度和用于形成金属-电介质复合物的电介质的化学特性和金属的性质的其它因素影响。还应理解，这里给出的厚度不应被用作限制因素，并且，原位形成的电介质层越薄，则得到的电容性能越高或越强。
图3示出在电介质带70的表面上印刷电极10和Ag-电介质30的不对称布局的MLCC100E。具体而言，图3示出电容器结构100E的另一示例性实施例，其中，在电介质层70的顶部印刷电极10和三个Ag-电介质层30A、30B和30C。在该配置中，可以形成具有不同的电介质层厚度的两种类型的副电容器结构。
图3表示烧结之前的绿段中的电容器配置，因此，还没有形成图1所示的在烧结中形成的电介质层20A。在Ag/Pd电极10与相邻的印刷的第一Ag-电介质复合物30之间，在烧结之后形成一个副电容器结构。这里，剩余的Ag-电介质30A是一个电极，Ag/Pd 10是另一电极与原位形成为电介质耗尽层的电介质层20A(未示出)一起形成薄电容器结构。在Ag/Pd电极10与第二印刷的Ag-电介质复合物30B之间在烧结之后形成另一电容器结构，直到电介质带层70。很显然，与作为常规结构的第二类型相比，第一电容器副结构由于原位形成的电介质的更薄的层具有高得多的电容。
印刷的第一、第二和第三Ag-电介质复合物30A、30B、30C与图2C的实施例的Ag-电介质复合物带30的不同之处在于，这些材料是在它们的各自的成分制造中形成的。图2A、图2B和图2C的Ag-电介质复合物带30是通过带铸造从浆形成，而印刷的第一Ag-电介质复合物30A、30B和30C是通过印刷从糊剂形成。作为功能材料的Ag-电介质复合物粉末可以相同。一旦形成各电容器100D(图2C)和100E(图3)，复合物带30和复合物30A、30B和图30C就与总体电容器100D、100E的动作类似地起作用。
图4相对于图3的示例性实施例的不对称布局100E示出MLCC的对称布局和烧结前阶段。具体而言，在图4的该示例性实施例中，Ag-电介质复合物30A、30B和30C(由糊剂形成)以交替的方式相对于端接50A、50B被定位。由于图4示意性地示出烧结前阶段，因此，还没有形成电介质层20A(在图1中示出)。
同时，在图3的示例性实施例中，Ag-电介质复合物30仅与端接50B中的一个接触。
图5A示出还没有形成电介质层20A的烧结之前的示例性MLCC 100G。具体而言，图5A示出烧结之前的绿段上的另一示例性电容器结构100G，这意味着还没有形成电介质层20A(在图1C中示出)。在该示例性实施例中，在电介质带70的顶部上印刷Ag-电介质复合物30A、30B和30C(由糊剂形成)和Ag/Pd电极10。为了防止电流的短路，Ag-电介质复合物30A、30B和30C相对于Ag/Pd电极10的面积被印刷得更大。在图5A的该示例性实施例中，复合物30A、30B和30C的表面积比电极10的表面积大约20％。电容器结构100G还具有由与图3所示的情况相同的材料制成的电介质带层70。
烧结后示图：使用金属涂敷电介质带的实际样品的层设计-图5B
图5B示出烧结之后的示例性MLCC 100H的断面图。具体而言，图5b表示烧结之后的电容器结构100H。图5b是由光学显微镜产生的断面图，并且示出电容器结构100H的示例性实施例，该电容器结构100H中，为了在烧结中原位形成电介质层20A，允许印刷于电介质带70上的印刷Ag-电介质复合物30(如在图2A～5A的烧结前阶段中解释的那样由糊剂形成)中的银完全迁移到电极10中。在图5B中，浅遮蔽材料是Ag/Pd电极材料10，而深背景遮蔽材料是电介质层70和20A。
如图5B所示，Ag复合物层30(在图2A～5A的烧结前示出)中的银完全迁移或移动到电极层10以形成层20A和得到的电容器结构。在本说明书中使用的“原位”意味着“在烧结中”。当比较该电容器结构100G和100H与不具有在烧结中从银迁移形成的印刷薄电容器的具有相同的尺寸并且对于电极和电介质层由相同的材料形成的常规的电容器时，看到电容增加约6倍(约600％)。还应注意，电介质击穿电压通常不由于薄的电介质层而劣化。
在上述的示例性实施例中，电容的增加通常是由于在银迁移之后从Ag-电介质复合物30形成薄的电介质层20A。但是，银向电极10的迁移还产生在电极/电介质界面上形成不均匀表面的机会。粗糙表面通常增加电极10的表面积，并且会有助于电容的增加。
导致电极/电介质界面上的不均匀表面的这些变化会受烧结温度影响。在图1C～5所示的电容器的示例性实施例中，当在低温下烧制电容器100时，观察到电容的约10％的增加。
应当指出，也可通过用纯电介质替代Ag-电介质复合物30简单地制成电容器100(G&H)。这与银百分比在Ag-电介质复合物30中接近零等同。在以上的示例性实施例中，使用银作为Ag-电介质复合物30中的金属。可对于Ag-电介质复合物30使用其它金属或合金，诸如但不限于贱金属MLCC中的Ni和Ni/Cu和在贵金属多层陶瓷电容器(MLCC)中使用的Ag/Pd合金。在一些情况下，Ag-电介质复合物30中的金属含量可足够高，以在迁移之后形成导电层。影响或损害原位形成的电介质层20A、例如图1C所示的电介质层20A、图5B中的电介质层30的厚度的因素是金属电介质复合物30中的金属或合金的熔点、烧结温度和金属电介质复合物30中的金属含量。电介质40或电介质70中的玻璃也对于原位形成的电介质层20A的厚度具有明显的影响。
试验样品的烧结后示图：使用金属涂敷电介质带的层设计：图6～13
图6～13示出使用金属(即，Ag)涂敷电介质带的MLCC层设计的四个样品的扫描电子显微镜(SEM)和光学显微镜的黑白照片。这些Ag涂敷电介质带被用于构成形成MLCC的层的总电介质厚度的约1/3。各MLCC的其它三分之二包含普通的电介质带。在这些样品中，注意，看起来较薄的一个层不被Ag涂敷电介质带的板接触。与由于整个结构变得导电而不工作/执行的其它试验样品同样地，有意这样做以防止整个结构变得导电。
这些样品MLCC的盖层也由通常的电介质带制成。处理一百个表示为(A)的MLCC，使得取向保持相同，由此，内部电极被直接印刷于Ag涂敷电介质带上。这些部分被烧掉并烧结，使得Ag涂层面朝上(向着Al2O3垫子)。处理四十八个MLCC，使得涂层中的每一个在烧掉和烧制的过程中面朝上(远离垫子)。图6～13所示的每组(A和B)的四个样品被再分并且通过使用两个轮廓即940C/5小时烧结和975C/1小时烧结被烧制。
图6～13所示的样品的观察
与参照图2C的前面的样品相比，用于该设计的烧结显微组织有明显的改善。与940＊C/5小时轮廓相比，975＊C/1小时烧结看起来明显更致密。
在图6～13所示的各样品中，不管粘接剂烧完和烧制中的取向如何，电介质层30的涂敷带部分中的Ag都看起来实际上迁移以远离95Ag/5Pd内部电极10，这对于本领域技术人员来说是意想不到的结果，并且看起来对于电气性能具有最小的影响。由于在一些层中Ag沿重力的反方向向上移动，因此这是意想不到的。同时，本领域技术人员会希望Ag在重力的作用下向下移动。
图6～13所示的这些样品的另一观察是，Ag迁移看起来在很大程度上停留在涂敷带电介质层30内并且如纯电介质层20A那样聚集。银电介质复合物中的银迁移到电极层中，并且还迁移以形成Ag金属的块体605。这些块体605在较快的轮廓烧结试验中更频繁地出现(LT-3088A，烧结975C/1小时-图10～11，LT-3088B，烧结940C/1小时-图12～13)，但在较慢的试验中尺寸较大(LT-3088A，烧结975C/5小时-图6～7和LT-3088B，烧结940C/5小时-图8～9)。并且，这表明，很多的Ag聚集为纯Ag的块体605。这些样品的另一观察是样品断面均没有表现分层。
电气结果(约1kHz，1Vrms)
对于来自各组的表现最大电容的单个部分计算有效介电常数。本领域技术人员可以理解，基于电容器的观察的电容和尺寸计算有效介电常数。除了在940＊C/5小时下烧结的LT-3088A的范围为约0.00～约0.03％的范围以外，介电损失对于各组测量为约0.00％。并且，这些范围表明Ag与有效层的正常电介质部分之间的最小的反应。
同时，该电介质的MLCC形式的正常的介电常数(K)一般为约23。还对该批次(没有内部95Ag/5Pd电极层，但包含与MLCC相同的Ag涂敷电介质层)进行K平方，并且，发现测量的K为约24.5。并且，这表明，Ag在很大程度上不与电介质反应，并且，本领域技术人员可以理解，对于这种形式的导电贡献不多。
在图6～13中示出以及在以下的其它细节中描述的样品的观察的概要
由金属涂敷(Ag涂敷)电介质带形成的MLCC三维电容器看起来明显增加整个MLCC的有效介电常数K和电容。在LT-3088B的单个情况下，如上所述，相对于在没有任何金属涂敷电介质带的情况下形成的MLCC，增加看起来为约5倍。
在图6～13中示出的四个样品的详细描述
图6～13示出以上讨论的四个样品。各样品对于其各层使用以下的附图标记：Ag电极层(10)；在Ag电极层(10)与Ag涂敷电介质带(30)之间形成的电介质层(20A)；Ag金属的块体(605)；和未涂敷的标准/规则电介质带(70)。
具体而言，图6A～6C示出在约940℃下均热烧结MLCC 100-1约五小时之后的使用Ag涂敷电介质带30的第一样品MLCC 100-1(LT-3088A)的通过扫描电子显微镜(SEM)产生的断面图。
具体而言，图6A以约500倍的放大倍数示出第一样品MLCC 100-1的SEM断面图。存在包括Ag电极层10、电介质层20A和Ag涂敷电介质层30的层的几个实例。还可看到Ag金属的块体605。
图6B以约2000倍的放大倍数示出图6A的第一样品MLCC 100-1的SEM断面图。可以看到多个层(但比图6A所示的情况少)的几个实例，包括Ag电极层10、电介质层20A和Ag涂敷电介质层30。还可看到Ag金属的块体605。
图6C以约5000倍的放大倍数示出图6A的第一样品MLCC 100-1的SEM断面图。只有Ag涂敷电介质层30是可见的。在电介质带层30内形成的Ag金属的块体605也是可见的。如上所述，具有较长的均热时间的本示例性第一样品MLCC 100-1(和第二示例性样品MLCC 100-2)中的金属(即，Ag)的块体605与具有较长的均热时间但次数较少的第三和第四样品MLCC100-3、100-4的块605相比具有更大的尺寸。
图7A～7D示出与图6A～6C所示的样品对应的其它样品第一样品MLCC 100-1(LT-3088A)的通过光学显微镜产生的断面图。具体而言，图7A～7C以约100倍的放大倍数示出第一样品MLCC 100-1的光学显微镜断面图。在图7A～7C中，可以看到包括Ag电极层10、Ag涂敷电介质层(30)和未涂敷的标准/规则电介质带(70)的几个层。(金属的块体或包含物605是不可见的。)图7A示出第一样品MLCC 100-1的第一实施例，图7B示出第一样品MLCC 100-1的第二实施例，图7C示出第一样品MLCC 100-1的第三实施例，这里，各实施例由一批或一组MLCC 100制成。
图7D以约1000倍的放大倍数示出第一样品MLCC 100-1的光学显微镜断面图。在该图7D中，存在包括Ag电极层10、电介质层20A和Ag涂敷电介质层30的几个层。Ag金属的块体605也是可见的。
图8A～8C示出在约940℃下均热烧结MLCC约五小时之后的使用Ag涂敷电介质带的第二样品MLCC 100-2(LT-3088B)的通过扫描电子显微镜(SEM)产生的断面图。具体而言，图8A以约500倍的放大倍数示出第二样品MLCC 100-2的SEM断面图。存在包括Ag电极层10、电介质层20A和Ag涂敷电介质层30的层的几个实例。还可看到Ag金属的块体605。
图8B以约2000倍的放大倍数示出图8A的第二样品MLCC 100-2的SEM断面图。可以看到多个层(但比图8A所示的情况少)的几个实例，包括Ag电极层10、电介质层20A和Ag涂敷电介质层30。还可看到Ag金属的块体605。
图8C以约5000倍的放大倍数示出图8A的第二样品MLCC 100-2的SEM断面图。只有Ag涂敷电介质层30是可见的。在电介质带层30内形成的Ag金属的块体605也是可见的。如上所述，具有较长的均热时间的本示例性第二样品MLCC 100-2(和第一示例性样品MLCC 100-1)中的金属(即，Ag)的块体605与具有较长的均热时间但次数较少的第三和第四样品MLCC100-3、100-4的块605相比具有更大的尺寸。
图9A～9D示出与图8A～8C所示的第二样品MLCC 100-2(LT-3088B)样品对应的其它样品的通过光学显微镜产生的断面图。具体而言，图9A～9C以约100倍的放大倍数示出第二样品MLCC 100-2的光学显微镜断面图。在图9A～9C中，可以看到包括Ag电极层10、Ag涂敷电介质层(30)和未涂敷的标准/规则电介质带(70)的几个层。(金属的块体或包含物605是不可见的。)图9A示出第二样品MLCC 100-2的第一实施例，图9B示出第二样品MLCC 100-2的第二实施例，图9C示出第二样品MLCC 100-2的第三实施例，这里，各实施例由一批或一组MLCC 100制成。
图9D以约1000倍的放大倍数示出第二样品MLCC 100-2(LT-3088B)的光学显微镜断面图。在该图9D中，存在包括Ag电极层10、电介质层20A和Ag涂敷电介质层30的几个层。Ag金属的块体605也是可见的。
图10A～10C示出在约975℃下均热烧结MLCC100-3约一小时之后的使用Ag涂敷电介质带30的第三样品MLCC 100-3(LT-3088A)的通过扫描电子显微镜(SEM)产生的断面图。具体而言，图10A以约500倍的放大倍数示出第三样品MLCC 100-3的SEM断面图。存在包括Ag电极层10、电介质层20A和Ag涂敷电介质层30的层的几个实例。还可看到Ag金属的块体605。
图10B以约2000倍的放大倍数示出图10A的第三样品MLCC 100-3的SEM断面图。可以看到多个层(但比图10A所示的情况少)的几个实例，包括Ag电极层10、电介质层20A和Ag涂敷电介质层30。还可看到Ag金属的块体605。
图10C以约5000倍的放大倍数示出图10A的第三样品MLCC 100-3的SEM断面图。只有Ag涂敷电介质层30是可见的。在电介质带层30内形成的Ag金属的块体605也是可见的。如上所述，Ag金属的块体605在该较快均热烧结第三样品MLCC 100-3(和第四样品100-4)中更频繁，但是与较慢均热第一和第二样品MLCC 100-1、100-2相比具有更小的尺寸。
图11A～11D示出与图10A～10C所示的第三样品MLCC 100-3(LT-3088A)样品对应的其它第三样品的通过光学显微镜产生的断面图。具体而言，图11A～11C以约100倍的放大倍数示出第三样品MLCC 100-3的光学显微镜断面图。在图11A中，可以看到包括Ag电极层10、Ag涂敷电介质层(30)和未涂敷的标准/规则电介质带(70)的几个层。(金属的块体或包含物605是不可见的。)图11A示出第三样品MLCC 100-3的第一实施例，图11B示出第三样品MLCC 100-3的第二实施例，图11C示出第三样品MLCC 100-3的第三实施例，这里，各实施例由一批或一组MLCC 100制成。
图11D以约1000倍的放大倍数示出第三样品MLCC 100-3的光学显微镜断面图。在该图11D中，存在包括Ag电极层10、电介质层20A和Ag涂敷电介质层30的几个层。Ag金属的块体605也是可见的。
图12A～12C示出在约975℃下均热烧结MLCC约一小时之后的使用Ag涂敷电介质带的第四样品MLCC 100-4的通过扫描电子显微镜(SEM)产生的断面图。具体而言，图12A以约500倍的放大倍数示出第四样品MLCC 100-4的SEM断面图。存在包括Ag电极层10、电介质层20A和Ag涂敷电介质层30的层的几个实例。还可看到Ag金属的块体605。
图12B以约2000倍的放大倍数示出图12A的第四样品MLCC 100-4(LT-3088B)的SEM断面图。可以看到多个层(但比图12A所示的情况少)的几个实例，包括Ag电极层10、电介质层20A和Ag涂敷电介质层30。还可看到Ag金属的块体605。
图12C以约5000倍的放大倍数示出图12A的第四样品MLCC 100-4的SEM断面图。只有Ag涂敷电介质层30是可见的。在电介质带层30内形成的Ag金属的块体605也是可见的。如上所述，Ag金属的块体605在该较快均热烧结第四样品MLCC 100-4(和第三样品100-3)中更频繁，但是与较慢均热第一和第二样品MLCC 100-1、100-2相比具有更小的尺寸。
图13A～13D示出与图12A～12C所示的第四样品MLCC 100-4(LT-3088A)样品对应的其它样品的通过光学显微镜产生的断面图。具体而言，图13A～13C以约100倍的放大倍数示出第四样品MLCC 100-4的光学显微镜断面图。在图13A～13C中，可以看到包括Ag电极层10、Ag涂敷电介质层(30)和未涂敷的标准/规则电介质带(70)的几个层。(金属的块体或包含物605是不可见的。)图13A示出第四样品MLCC 100-4的第一实施例，图13B示出第四样品MLCC 100-4的第二实施例，图13C示出第四样品MLCC 100-4的第三实施例，这里，各实施例由一批或一组MLCC 100制成。
图13D以约1000倍的放大倍数示出第四样品MLCC 100-4的光学显微镜断面图。在该图13D中，存在包括Ag电极层10、电介质层20A和Ag涂敷电介质层30的几个层。Ag金属的块体605也是可见的。
与用于构成图14～22的三维电容器的唯一成分选择耦合的修改制造过程：金属涂敷陶瓷微粒
通过使用金属涂敷陶瓷微粒以替代上述的示例性非涂敷陶瓷粉末205，也可以使用修改的陶瓷电容器制造方法101以产生三维电容器实施例。
在三维MLCC的各种实施例中，利用涂覆诸如但不限于银涂敷电介质的连续微粒涂层的特征的金属涂敷陶瓷粉末。关于本文，银涂敷玻璃珠是可从Technic，Inc.ofWoonsocket，Rhode Island and Potters Industries，Inc.of Malvern，Pennsylvania得到的。
一般地，金属涂敷陶瓷粉末的金属涂层与可用于产生诸如但不限于贵金属MLCC的情况下的银或银钯合金和贱金属MLCC的情况下的镍和镍合金的电极层的导电粉末一致。在其它的实施例中，可以使用有不一致的有缺陷的涂层的金属涂敷陶瓷粉末。并且，虽然在粉末被加入到给定的三维电容器实施例中之前微粒涂层在一些金属涂敷陶瓷粉末中基本上一致，但是，在将金属涂敷陶瓷微粒混入糊剂的过程中，会出现涂层的连续性的缺陷。关于涂层微粒是具有继续、一致的涂层的特征还是不一致、有缺陷的涂层的特征，可以使用涂敷微粒以有效地形成三维电容器实施例的电介质层。
有利地，由于金属涂层和陶瓷微粒基板之间的固有表面张力，作为暴露于烧结温度下的结果，会出现金属涂层的不连续。本领域技术人员可以理解，金属涂层微粒对于给定烧结温度的暴露会导致金属涂层从微粒流动并在相邻的微粒之间的空位中聚集。得到的从电介质微粒的表面流动的金属涂层的聚集会停留在并置的电介质微粒之间的空腔中，并且同时接触MLCC内的阳极或阴极层，由此有效地产生基本上从电极层垂直突出到电介质层中的阳极或阴极层的导电延伸。值得注意的是，并且，有利地，借助于增加可归因于导电层的表面积，聚集金属涂层的多个突出用于在不扩展MLCC的总空间印迹的情况下增加MLCC的电容密度。可以认为，烧结之后的可源自金属涂层的一些聚集的突出的厚度为范围为约0.001微米～约10微米的总微粒厚度的1％～90％。
本领域技术人员可以理解，可以调节各种制造和材料参数以控制来自涂敷电介质微粒的导电涂层的流动和聚集，因此，即使微粒处理参数设定组合或材料特征会是新颖的或者呈现新颖的结果，处理参数设定或材料特征的变化也不限制本公开的范围。可以被调节以影响来自涂敷电介质微粒的导电涂层的流动和聚集的制造参数和材料特征包括但不限于金属涂层百分比、电介质层的厚度、烧结温度和烧结时间。
三维电容器的一些实施例可调节由芯-壳陶瓷微粒构成的电介质材料选择。在一些实施例中，芯-壳陶瓷微粒中的芯可具有BaTiO3的成分，而壳可以富含掺杂剂以修改电容的温度系数。成分分布(芯-壳结构)可在需要的温度范围上提供一致的介电常数。
图14示出可形成三维电容器的一个示例性实施例的单个EDE三层300的断面图，其中，由电介质微粒上的导电涂层形成金属骨料(包含物)形式的三维结构(突出)。电介质层305可包含例如金属涂敷陶瓷微粒315，其中，陶瓷微粒上的导电金属涂层可包含但不限于银-钯合金、钯、钯合金、铂、铂合金、银、银合金、金、金合金等。在EDE三层300的一些实现中，具有电介质层的金属的体积部分可以为例如至少约10％或至少约20％或至少约30％或至少约40％，例如，处于约40％～约60％的范围中。作为可在电介质微粒上包含银-钯涂层的实施例的非限制性例子，银-钯涂层的成分的重量百分比可以处于约95％Ag和约5％Pd的范围中，更优选约90％Ag和约10％Pd、最优选约70％Ag和约30％Pd。
在一些实施例中使用的电介质微粒上的导电金属涂层可包含诸如但不限于铟、铑和钌的其它的贵金属和它们的各自的合金。另外，一些实施例中可包括具有包含诸如但不限于铜、镍、铁、钴、锰、钛、锌的贱金属的金属涂层的微粒。并且，可以设想，另外一些实施例可包括涂敷有诸如但不限于钨、钼、锆、钽和铌的难熔金属的电介质微粒。
并且，虽然示例性电介质层305被描述为包括涂敷陶瓷微粒，但是，可以设想，层305中的涂敷微粒的电介质部分可包含陶瓷以外的电介质物质，诸如但不限于陶瓷和玻璃陶瓷、贵金属涂敷陶瓷，诸如但不限于银涂敷陶瓷、钯涂敷陶瓷、银钯涂敷陶瓷等，以及银涂敷配制钛酸钡基电介质、银涂敷玻璃珠和诸如但不限于氧化铝和氧化钽的无机氧化物。并且，虽然陶瓷微粒315上的金属涂层320可在产生电介质绿板之前基本上是均匀的(未示出)，但是金属涂层320有利地在烧结之后变得不连续。
电介质层305被示为位于两个电极板310A、310C之间的陶瓷微粒315的整个层。值得注意的是，虽然板310在图14中被指定为代表阳极板并且板310为阴极板，但是，本领域技术人员可以理解，当应用要求时，任意的导电板310可用作充电电容器中的阳极或阴极。电介质层305的陶瓷微粒的尺寸一般处于约0.01～约10微米的范围中，但是，本领域技术人员可以理解，其它的电介质微粒尺寸范围是可能的。
如以上解释的那样，陶瓷芯片烧结之后的金属涂层320中的不连续性主要是由于诸如但不限于金属和陶瓷的涂敷电介质微粒315的不相似的材料之间的表面张力。一般地，达到烧结温度之后，温度导致金属涂层320流动并聚集到电介质陶瓷微粒315之间的空腔325中。有利地，源自熔融微粒涂层的聚集的金属320将冷却以形成多个三维结构或基本上通过电介质层从阳极310A或阴极310C板垂直向下延伸或突出的突出320。包括导电材料的三维结构320中的许多可与EDE三层300的阳极310A或阴极310C板形成界面结构330。本领域技术人员可以理解，通过分散于电介质微粒315之间的电介质材料，可归因于导电板310A、310C的总表面积可有效地增加，由此增加电容器300的总电容密度。
作为电容密度增加的非限制性例子，与常规的电容器设计相比，三维电容器的实施例被估计为具有高约十(10)倍到约一千(1000)倍的电容密度。即使这样，以上提供的电容密度增加的范围也仅出于示例性目的，并且不是本公开的范围的限制因素。本领域技术人员可以想到，当与在电路中需要相等或者大致相等的空间印迹的其它电容设计相比时，给定的三维电容器实施例可有利地具有更高的电容密度。
重要的是，本领域技术人员可以理解，作为电介质微粒涂层315聚集的结果，可以设想基本上与电介质305和导电310层垂直的角度以外的角度，因而，以上的三维结构330基本上与各层垂直的描述不限制三维电容器300的范围。形成的三维结构315、320均可增加归因于给定的导体板的总表面积，并且还在给定的EDE三层300内基本上形成多个小的微电容器三层配置。
为了制作诸如以上描述的示例性实施例的三维电容器315，可在商业上制作适用于电介质层305中的金属涂敷陶瓷粉末。新颖的电容器结构可包含各种电介质微粒材料和涂层组合，但某些组合可能比其它的组合有利。并且，本领域技术人员可以理解，可以使用各种参数以控制三维电容器中的三维结构的方面或性能，诸如但不限于金属涂层百分比、烧结温度和烧结时间的选择。
图15示出形成三维电容器的一个示例性实施例的单个EDE层400的断面图，其中，三维结构由混入电介质微粒或涂敷电介质微粒的电介质浆中的金属微粒421形成。与上述的方法101的步骤120一致，电极板410A、410C印刷于绿带215、405上，其中，绿带215、405不是由纯电介质浆210制成，而是由金属微粒421和电介质微粒或金属涂敷电介质微粒415的混合物制成。如以上关于图14实施例描述的那样，可以设想，金属涂敷电介质微粒可包含导电涂层和电介质微粒的任意组合，因而，可以理解，这里出于解释性的目的提供特定的微粒和导电涂敷材料选择和组合，并且不限制本公开的范围。类似地，可以设想，金属微粒421可包含任何适当的导电材料，包括但不限于银、银钯合金、镍、镍合金、铜、铜合金等。作为与金属微粒421的机械混合的结果，电介质微粒415的金属涂层可以是不连续的，并且，在烧结之后，涂层将一般流动并聚集，使得三维结构或突出420基本上与电介质层垂直地形成，一些在与顶电极的界面430A上形成，一些在界面430B上形成并与底电极连接，使得金属微粒421始终聚集。
图14所示的三维电容器层的制造基本上与关于方法101描述的制造等同。并且，为了制造图14所示的示例性实施例的三维电容器，通常进行对于关于图1～2描述的制造处理的修改。具体而言，在步骤105中，如果在MLCC制造中使用金属涂敷电介质315以替代陶瓷电介质粉末205，那么得到的三维电容器将具有与图14实施例类似的结构。类似地，如果嵌入导电微粒421和电介质微粒或涂敷电介质微粒415的机械混合物以替代粉末205，那么得到的三维电容器将具有与图15实施例类似的结构。
唯一成分选择和附加的制造步骤
通过加入附加的制造步骤以允许各种新颖成分选择，可以使用唯一陶瓷电容制造方法101以产生三维电容器。
图16示出可形成三维电容器的示例性实施例的单个EDE三层500的断面图，其中，金属微粒215被灌注到电介质绿带215、505中。包含精细微粒的金属粉末可制成为浆并被施加到关于方法101描述的电介质绿带215的表面，使得金属微粒521强制进入电介质微粒515之间的空隙中。与关于图14和图15实施例描述的情况类似，可以设想，金属微粒521可包含任何适当的导电材料，包括但不限于银、银钯合金、镍、镍合金、铜、铜合金等。因而，可以理解，金属微粒材料选择是本领域技术人员可以想到的并且不限制本公开的范围。
基本上，精细微粒金属浆的施加导致金属微粒521渗透电介质带215、505的“孔隙”，由此可能聚集以产生与板510A、510C形成界面530的突出522。有利地，任何界面突出522可起作用以有效地增加可归因于导电板510A、510C的表面积。
返回方法101，可以在步骤110之后并且在丝网印刷步骤120之前添加附加的步骤，使得适当包含细尺寸金属微粒521的浆的沉积可在电极丝网印刷步骤120中的印刷电极墨水510A、510B之前被施加到电介质带215。
图17示出可形成三维电容器的示例性实施例的单个EDE三层600的断面图，其中，金属微粒621被灌注到电介质绿带215、505中，并且，导体板包含与电介质层605相邻的低熔点电极材料层。与图16实施例类似，图17示出通过与电介质层605相邻的低熔点金属导体611A、611C的扩散形成的电极结构(低熔点是相对于用于主导体板610A、610C的材料的熔点)。例如，在约95％Ag/5％Pd(银/钯合金)的上电极层610A、610C下面使用100％银电极611A、611C可增加在烧结步骤140中流入电介质微粒615之间的空腔中的金属流动，由此结合任选的灌注的金属微粒621产生三维结构或突出622。值得注意的是，虽然图17示出包括低熔点导体层611A、611C和灌注的金属微粒621的实施例，但应理解，由于低熔点材料在在烧结中流动到电介质微粒615之间的空隙中时会适当地产生导体突出，因此，类似的实施例可以不包含灌注的微粒621。
与关于图14和图15实施例描述的情况类似，可以设想，金属微粒621可包含任何适当的导电材料，包括但不限于银、银钯合金、镍、镍合金、铜、铜合金等。因而，可以理解，金属微粒材料选择是本领域技术人员可以想到的，并且不限制本公开的范围。重要的是，本领域技术人员与示例性图17实施例类似的实施例可要求低熔点导体层位于主导体之上，使得主导体与电介质并置。
返回方法101，可在丝网印刷步骤120内添加附加的步骤，使得在相同的步骤中但在印刷主电极610之前印刷低熔点电极糊剂。
关于图3～6描述和示出的三维电容器的示例性实施例利用主要包括诸如但不限于银、银/钯合金、镍、镍合金、铜或铜合金的导电微粒或刚性板的电极层。但是，三维电容器的其它实施例利用包含金属涂敷非导电材料的阳极和阴极层，诸如但不限于银涂敷陶瓷微粒或导电涂层和非导电材料的任意组合。并且，在对于三维电容器的导电层利用金属涂敷非导电材料的实施例中，可归因于非导电材料的导电层的特定的重量百分比或者导电涂层可通过实施例改变，并且可处于约1％～约90％的范围中。有利地，除了提供三维结构的各种益处以外，这种实施例可实现优于常规的电容器配置的成本节约。
图18示出可形成三维电容器的示例性实施例的单个EDE三层700的断面图，其中，金属涂敷微粒720被用于产生夹着电介质层705的导电层710、710C。在示例性图7实施例中，在丝网印刷步骤120中在绿带705之上施加的电极墨水225可包含导电涂敷微粒，诸如但不限于金属涂敷粉末以及本领域技术人员可想到的任何其它微粒和涂层组合。有利地，在步骤140中暴露于烧结温度下时，当从电极层710中的熔融微粒涂层聚集得到三维金属网络720时，从墨水形成功能电极层710。重要的是，在一些实施例中，也可通过机械混合电极和电介质实现电极层710中的三维金属网络720。
图19示出可形成三维电容器的示例性实施例的单个EDE三层800的断面图，其中，在电介质层805与电极层810A、810C之间形成金属涂敷陶瓷层811A、811C。本示例性实施例中的电介质层805可由诸如例如标准未涂敷陶瓷的电介质材料形成。金属涂敷陶瓷层811形成网络820，并且与各电极层810电连接。与关于三维电容器的图17实施例描述的低熔点导电层类似，金属涂敷陶瓷层811可在印刷标准电极810A、810C之前在步骤120中通过使用包含金属涂敷陶瓷微粒的墨水被印刷(作为替代方案，在一些实施例中，可在金属涂敷陶瓷微粒层之前印刷标准电极层)。
在图3～8中描述和示出的三维电容器的示例性实施例是由电介质微粒上的导电涂层的受控流动和/或导电微粒的灌注形成的实施例。
具有机械转换步骤和/或预先设计的板几何的制造过程
三维电容器的一些实施例具有借助于计划的导体/电介质几何和/或机械转换技术基本上与电介质层垂直定位的三维结构。
图20示出可形成三维电容器的示例性实施例的单个EDE三层900的断面图，其中，三维结构(可突出)920从阳极910A和阴极910C层垂直突出到电介质905中。两个电极910被电介质层905分离。可从诸如但不限于标准未涂敷陶瓷的常规的电介质材料形成示例性图20实施例中的电介质层905，但是，可以设想，在各种实施例中，可以使用与以上描述的涂敷微粒类似的涂敷微粒。
通过本领域技术人员理解的任何适当的机械装置或钻孔方法，在电介质905中产生容纳电极突出920的“狭缝”或“孔”。然后，通过用导电材料填充狭缝，产生三维电极突出或指状突出920。与各电极910A、910C连接的电极突出920在阳极和阴极突出920对之间的重叠921区域中在主电容器900内产生附加的电容器配置。与上述的实施例一致，电极延伸920与主电极板910结合起作用，以增加电极层的有效表面积，并因此提高包括这种三层900的电容器的电容密度。
在图20中，狭缝和相应的电极突出920被示为与断面垂直。但应理解，突出920可与断面平行以提供借助于边缘金属化和端接技术与主导体板中的一个电连接的电极延伸920，尽管没有示出这种布局。适当的用于产生狭缝的方式可包括但不限于激光钻孔、机械冲压等。适当地填充狭缝以产生电极突出的方式可包括不限于在电介质带上印刷电极墨水以填充狭缝或者为了使给定的电极920与给定的导体层910绝缘印刷电介质墨水以填充改变的狭缝。可以设想，也可通过光刻技术或压印技术实现构图。其它的为了产生三维电容器实施例在电介质中钻孔的方法是本领域技术人员可以想到的，因此，本领域技术人员可以理解，在附图中示出以及在这里描述的特定的示例性实施例不限制本公开的范围。
关于图20所示的示例性实施例以及类似的实施例，本领域技术人员可以理解，图案密度和电容受机械装置形成狭缝和印刷装置填充狭缝的分辨率限制。
图21示出可形成三维电容器的示例性实施例的单个EDE三层1000的断面图，其中，三维结构(或突出)1020从主导体层突出到电介质层1005中。与先前描述的实施例类似，图21的示例性实施例通过增加与电介质1005耦合的阳极和阴极表面积有利地增加电容密度。可通过诸如但不限于压印、成形等的构图技术形成电极结构1020。即，可在示例性方法101的步骤120中的电极层1010的丝网印刷之前通过向电介质绿带215施加(诸如冲压)具有齿部的模子在修改的绿带部件中产生三维结构1020。
可从诸如标准未涂敷陶瓷的常规的电介质材料形成示例性图21实施例中的电介质层1005，但是，不是所有的实施例中都要求这样。在丝网印刷修改的绿带时，电极1010获取可归因于源自将绿带冲压或成形成修改的电介质层1005的示例性齿部压印的突出1020。突出1020可用作延伸的电极，以有效地在主电容器1000内产生用于收集电荷的附加的表面积。
为了制造图21的示例性实施例以及类似的实施例，对于制造方法101的修改可包括在“带铸造”步骤110之后或之中向电介质带添加织构。值得注意的是，本领域技术人员可以认识到，可以在三维电容器的类似的实施例中使用示出情况以外的突出1020的构图。
现在参照图22，该图示出在电介质层305内具有多个离散金属包含物320但没有与电极相邻的“耗尽层”的三维电容器2200的另一示例性实施例的断面图。本示例性实施例与在图14中示出的示例性实施例类似，因此，以下描述差异。根据本示例性实施例，存在三个电介质层305。这三个电介质层305相邻，其间没有任何耗尽层。可以在图18～19的示例性实施例中找到耗尽层705或805。耗尽层705、805是作为基本上没有金属的电介质层的耗尽层。
在本说明书中描述的处理或处理流程中的某些步骤对于给定的三维电容器实施例必须自然地处于其它步骤前面以如描述的那样起作用。但是，如果这种次序或顺序不改变从中得到的三维电容器的功能，那么三维电容器的制造不限于描述的步骤。即，可以想到，在不背离本公开的范围和精神的情况下，可以在一些步骤之前、之后或者与其并行地执行其它步骤。在一些情况下，在不背离本发明的情况下，可以删除或者不执行某些步骤。
以上描述的三维电容器可包括约1～约1000个层、优选约300～约500个层，使得电介质层厚度常常为约1～约50微米。当只利用电介质的单层时，形成常常在低温共烧制陶瓷(LTCC)技术中的被动集成中看到的单层电容器。三维电容器也可包括小至0402尺寸(约0.04英寸×约0.02英寸)甚至0201尺寸(约0.02英寸×约0.01英寸)的尺寸。
结论
因此，以上描述的方法101、示例性实施例和实际的样品公开可包括一对电极(诸如图1D中的10和图14中的310A、310C)的电容器。由金属涂敷电介质带(诸如图1C中的30，一般在图1C～13中找到)或金属涂敷陶瓷微粒(诸如图14的315，一般在图14～22中找到)形成的金属化电介质层可被设置在一对电极之间。金属化电介质层可包含分布于电介质材料(诸如图1和图6的30、诸如图14的陶瓷微粒320、诸如图15的电介质微粒415)内的多个金属骨料(诸如图1C和图6的金属块体605，诸如图14的金属涂层320、诸如图15的金属微粒421等)，使得金属化电介质层中的金属的体积部分为至少约30％。多个金属骨料可通过电介质材料相互分离。
电容器可包括使金属化电介质层(图1C的30)与电极中的至少一个(图1C的10)分离的至少一个基本上没有金属的电介质层，该电介质层称为“耗尽层”，诸如图1C中的20A。金属的体积部分可以处于约30％～约60％的范围中，更优选地，金属的体积部分处于约40％～约60％的范围中。
金属化电介质层可具有处于约0.01微米～约50.0微米的范围中的厚度。上述的得到的电容器可表现为没有金属化电介质层的电容器的至少五倍的电容。如上所述，电容器中的电介质材料可包含陶瓷。陶瓷可包含钛酸钡基陶瓷或其它类型的电容器电介质中的任一种，诸如铅锰钽酸盐和铌酸盐、玻璃陶瓷、无机氧化物、氧化钽和氧化钽。
如上所述，陶瓷可包括部分涂敷有金属骨料(图14所示的涂层320)的多个陶瓷微粒(诸如图14的微粒315)。陶瓷微粒可具有处于约0.001微米～约10微米的范围中的尺寸。
使用的金属骨料可包括银、钯、镍、金、铂、铟、钨、钼、钽、铌、铪、铼、镍和铜中的任一种。金属骨料和电极中的至少一个可以具有或者可以不具有至少一种共同的金属成分。即，金属骨料和电极中的至少一个可以不由相同的金属形成。电极可由银、钯、镍、金、铂、铟、钨、钼、钽、铌、铪、铼、镍和铜中的任一种形成。
由上述的技术形成的MLCC可包括多个电极和多个电介质层，其中，各电介质层被设置在电极中的两个之间。MLCC的电介质层中的至少一个具有包含分布多个金属包含物的电介质材料的金属化部分。金属化部分中的金属的体积部分为至少约20％、更优选至少30％，其中，所述包含物通过电介质材料相互分离。
电介质层的金属化部分可包含陶瓷和多个金属包含物的混合物。陶瓷可包含多个陶瓷微粒。陶瓷微粒可具有处于约0.001微米～约10微米的范围中的尺寸。
电容器的金属包含物和电极中的至少一个可以具有或者可以不具有至少一种共同的金属成分。金属包含物和至少一个电极可以或者可以不由相同的金属形成。金属包含物可包含作为非氧化金属的银。电介质层可基本上包括包含金属涂敷电介质带或涂敷有金属的陶瓷微粒的两相成分。
如图1C所示，由上述的技术制造的电容器可包括一对电极10和设置在一对电极10之间的电介质层30、40。如图1C所示，电介质层30、40可包含具有多个离散的金属包含物605的至少一个金属化部分30和使所述至少一个金属化部分30与一对电极10中的至少一个分离的至少一个基本上没有金属的部分20A。原位形成的耗尽层20A可具有约0.1微米到10微米的厚度。
公开了一种形成金属-电介质复合物的方法，该方法包括：(A)用金属涂敷多个电介质微粒，以形成多个金属涂敷电介质微粒(如图1C～13所示，向电介质带施加金属涂层，或者，如图14～22所示，单独地涂敷微粒)；和对于银在至少约750℃～950℃的温度下烧结多个金属涂敷电介质微粒，以将所述金属涂层转变成多个离散的分离的金属骨料。
方法包括：如果使用银，则选择处于约750℃～约950℃的范围内的烧结温度。通常在处于约0.1～10小时的范围内的持续期内烧结多个金属涂敷电介质微粒。如上所述，在方法和系统中，多个电介质微粒或电介质带包含陶瓷材料。电介质微粒可具有处于约0.001微米～约10微米的范围内的尺寸。同时，向电介质微粒施加的金属可包含银、钯、镍、金、铂、铟、钨、钼、钽、铌、铪、铼、镍和铜中的任一种。金属可是基本上非氧化的。
以上描述的示例性的三维电容器实施例使用所谓的“带处理”(在图1A～1B中表示)。但是，可以设想，也可通过使用所谓的“湿处理”中提出三维电容器实施例，其中，实际上通过使用电介质浆印刷电介质层。
已通过使用作为例子提供的本发明的实施例的详细的描述描述了三维电容器及其制造方法，其意图不在于限制本公开的范围。描述的实施例包括不同的特征，不是三维电容器的所有实施例都需要所有这些特征。三维电容器的一些实施例利用特征或特征的可能的组合中的一些。本领域技术人员可以理解，三维电容器其制造方法的实施例的变化包含于本发明的范围内。
可以设想，这里在MLCC的情况下公开的系统、装置、方法和配置或它们的特征或方面可以用于其它的相关或类似的应用中，诸如但不限于用于嵌入无源部件应用的陶瓷或塑料聚合物基板。因此，本领域技术人员可以理解，公开的实施例或者其变体可被加入低温共烧制陶瓷(LTCC)应用、高温共烧制陶瓷(HTCC)应用、厚膜混合电路和印刷电路板(PCB)以及其它的应用中。并且，可以设想，由于三维电容器中的电极中的突出有利地产生电极表面积的增加，这是超导体或超导体应用所希望的，因此，公开的实施例或者其变体可被用于超电容器或超电容器应用中。
这里使用的文字“示例性”意味着“用作例子、实例或解释”。这里描述为“示例性”的任何方面未必解释为优选的或者优于其它的方面。
因此，虽然详细示出和描述了选择的方面，但应理解，在不背离由以下的权利要求限定的本发明的精神和范围的情况下，可以提出各种替代和修改。

Claims (19)

1.一种电容器，包括：
一对电极；
被设置在所述一对电极之间的金属化电介质层，所述金属化电介质层包含分布于电介质材料内的多个金属骨料，使得所述金属化电介质层中的金属的体积部分为至少30％，
并且，其中所述多个金属骨料通过所述电介质材料相互分离，所述多个金属骨料以非均匀且不连续的方式分布，并且所述多个金属骨料具有不相似的几何形状。
2.根据权利要求1的电容器，还包括至少一个基本上没有金属的电介质层，所述至少一个基本上没有金属的电介质层是在烧结期间原位形成的，并且将所述金属化电介质层与所述电极中的至少一个分离。
3.根据权利要求1的电容器，其中，金属的所述体积部分为30％～60％的范围。
4.根据权利要求1的电容器，其中，金属的所述体积部分为40％～50％的范围。
5.根据权利要求1的电容器，其中，所述金属化电介质层被配置为浮动电极。
6.根据权利要求1的电容器，其中，所述金属化电介质层被配置为用于与电压端子电气耦合的电极。
7.根据权利要求1的电容器，其中，所述金属化电介质层具有0.01微米～250.0微米的范围中的厚度。
8.根据权利要求1的电容器，其中，所述电容器表现为没有金属化电介质的电容器的2～1000倍或更高倍的电容密度。
9.根据权利要求1的电容器，其中，所述电介质材料包含陶瓷。
10.一种多层电容器，包括：
多个电极；
多个电介质层，所述电介质层中的每一个被设置在所述电极中的两个电极之间；
所述电介质层中的至少一个具有包含其中分布多个金属包含物的电介质材料的金属化部分，
其中，所述金属化部分中的金属的体积部分为至少30％，并且其中，所述多个金属包含物通过所述电介质材料相互分离，所述多个金属包含物以非均匀且不连续的方式分布，并且所述多个金属包含物具有不相似的几何形状。
11.根据权利要求10的多层电容器，还包括至少一个基本上没有金属的电介质层，所述至少一个基本上没有金属的电介质层是在烧结期间原位形成的，并且将所述金属化部分与所述电极中的至少一个分离。
12.根据权利要求10的多层电容器，其中，金属的所述体积部分为40％～60％的范围。
13.一种用于形成金属-电介质复合物的方法，包括：
用金属涂敷多个电介质微粒，以形成多个金属涂敷的电介质微粒；和
在750℃～950℃的温度下烧结多个金属涂敷的电介质微粒，以将所述金属涂层变换成多个离散的分离的金属骨料，使得所述多个离散的分离的金属骨料以非均匀且不连续的方式分布并且具有不相似的几何形状。
14.根据权利要求13的方法，还包括在800℃～945℃的范围中选择烧结温度。
15.根据权利要求13的方法，还包括：
形成多个电极；
用所述金属骨料形成金属化电介质层；以及
在烧结期间原位形成使所述金属化电介质层与所述电极中的至少一个分离的至少一个基本上没有金属的电介质层。
16.根据权利要求15的方法，还包括以至少30％的金属的体积部分形成所述金属化电介质层。
17.根据权利要求15的方法，还包括以40％～60％的范围的金属的体积部分形成所述金属化电介质层。
18.根据权利要求14的方法，还包括以0.1～250微米的范围的厚度形成所述金属化电介质层。
19.根据权利要求14的方法，其中，所述金属-电介质复合物被用作电容器，其中，所述电容器表现为没有金属化电介质的电容器的2～1000倍或更高倍的电容密度。
CN201180049288.6A 2010-10-12 2011-10-11 陶瓷电容器和制造方法 Expired - Fee Related CN103155062B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US39245010P 2010-10-12 2010-10-12
US61/392,450 2010-10-12
US12/969,186 US8561271B2 (en) 2009-12-16 2010-12-15 Methods for manufacture a capacitor with three-dimensional high surface area electrodes
US12/969,186 2010-12-15
PCT/US2011/055760 WO2012051176A2 (en) 2010-10-12 2011-10-11 Ceramic capacitor and methods of manufacture

Publications (2)

Publication Number Publication Date
CN103155062A CN103155062A (zh) 2013-06-12
CN103155062B true CN103155062B (zh) 2017-04-19

Family

ID=45938925

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180049288.6A Expired - Fee Related CN103155062B (zh) 2010-10-12 2011-10-11 陶瓷电容器和制造方法

Country Status (6)

Country Link
US (2) US8885322B2 (zh)
EP (1) EP2628166B1 (zh)
JP (1) JP2013545291A (zh)
KR (1) KR20140001896A (zh)
CN (1) CN103155062B (zh)
WO (1) WO2012051176A2 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110318213A1 (en) * 2009-09-08 2011-12-29 Carol Anne Handwerker Shell activated sintering of core-shell particles
WO2011084502A2 (en) * 2009-12-16 2011-07-14 Apricot Materials Technologies, LLC Capacitor with three-dimensional high surface area electrode and methods of manufacture
EP2628166B1 (en) 2010-10-12 2016-07-27 Apricot Materials Technologies LLC Ceramic capacitor and methods of manufacture
KR102089700B1 (ko) * 2014-05-28 2020-04-14 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판
WO2016004381A1 (en) 2014-07-03 2016-01-07 Advanced Materials Technology Porous media compositions and methods for producing the same
KR102032757B1 (ko) * 2014-10-06 2019-10-17 삼성전기주식회사 외부전극용 전도성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법
JP2017017310A (ja) * 2015-06-26 2017-01-19 株式会社村田製作所 実装基板
KR102212640B1 (ko) * 2015-07-06 2021-02-05 삼성전기주식회사 적층 세라믹 전자부품
JP6714840B2 (ja) * 2015-07-17 2020-07-01 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP2018063989A (ja) 2016-10-11 2018-04-19 Tdk株式会社 薄膜キャパシタ
JP6737118B2 (ja) 2016-10-11 2020-08-05 Tdk株式会社 薄膜コンデンサ
JP6805702B2 (ja) 2016-10-11 2020-12-23 Tdk株式会社 薄膜コンデンサ
CN108335908B (zh) 2017-01-19 2021-11-30 三星电子株式会社 介电复合物、及包括其的多层电容器和电子器件
KR102392041B1 (ko) 2017-03-10 2022-04-27 삼성전자주식회사 유전체, 그 제조 방법, 이를 포함하는 유전체 소자 및 전자 소자
KR102363288B1 (ko) 2017-03-10 2022-02-14 삼성전자주식회사 유전체, 그 제조 방법, 이를 포함하는 유전체 소자 및 전자 소자
KR102325821B1 (ko) 2017-03-31 2021-11-11 삼성전자주식회사 2차원 페로브스카이트 소재, 이를 포함하는 유전체 및 적층형 커패시터
JP2018200979A (ja) * 2017-05-29 2018-12-20 京セラ株式会社 コンデンサ
CN115188590A (zh) * 2018-01-30 2022-10-14 泰科纳等离子系统有限公司 用作多层陶瓷电容器中的电极材料的金属粉末及其制造和使用方法
KR102584993B1 (ko) 2018-02-08 2023-10-05 삼성전기주식회사 커패시터 부품 및 그 제조방법
JP7369703B2 (ja) * 2018-03-06 2023-10-26 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 超広帯域性能を有する積層セラミックコンデンサ
CN109365313A (zh) * 2018-10-15 2019-02-22 广东风华高新科技股份有限公司 一种裂纹陶瓷体的分选方法
CN111565510B (zh) * 2020-05-11 2021-08-06 中国科学院深圳先进技术研究院 一种高介电双面蚀刻的埋容材料及其制备方法和用途
CN113096961B (zh) * 2021-04-12 2023-08-15 中国振华集团云科电子有限公司 一种多层瓷介电容器端面金属化方法
JP7250391B1 (ja) * 2022-11-07 2023-04-03 株式会社アクアライン シートキャパシタ及びバッテリー

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6436862B1 (en) * 1999-01-13 2002-08-20 Murata Manufacturing Co., Ltd. Method for manufacturing powdered raw material for dielectric ceramic
CN1728304A (zh) * 2004-07-29 2006-02-01 Tdk株式会社 层叠陶瓷电容器

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4063341A (en) * 1975-07-09 1977-12-20 E. I. Du Pont De Nemours And Company Process for making multilayer capacitors
US4228482A (en) 1976-07-07 1980-10-14 E. I. Du Pont De Nemours And Company Multilayer ceramic capacitors
JPS6411313A (en) * 1987-07-03 1989-01-13 Murata Manufacturing Co Reduction/reoxidation type semiconductor laminated capacitor and manufacture thereof
JPH01313803A (ja) 1988-06-13 1989-12-19 Taiyo Yuden Co Ltd 導電性ペースト
US4880170A (en) 1989-01-03 1989-11-14 Gte Products Corporation Process for producing fine copper powder with enhanced sinterability
JPH07120598B2 (ja) 1990-01-10 1995-12-20 株式会社村田製作所 積層コンデンサ
US5534290A (en) 1990-04-03 1996-07-09 Visatech Corporation Surround print process for the manufacture of electrode embedded dielectric green sheets
US5086021A (en) 1990-06-28 1992-02-04 E. I. Du Pont De Nemours And Company Dielectric composition
US5155072A (en) 1990-06-29 1992-10-13 E. I. Du Pont De Nemours And Company High K dielectric compositions with fine grain size
JPH088189B2 (ja) * 1991-02-28 1996-01-29 太陽誘電株式会社 積層磁器コンデンサの製造方法
JP2799916B2 (ja) 1991-07-15 1998-09-21 三菱マテリアル 株式会社 導電性金属被覆セラミックス粉末
JPH05166667A (ja) 1991-12-19 1993-07-02 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサの製造方法
JPH0816578A (ja) 1994-06-27 1996-01-19 Fujitsu Ltd 情報管理装置
JP3240873B2 (ja) * 1995-03-23 2001-12-25 株式会社住友金属エレクトロデバイス 低温焼成セラミック誘電体及び低温焼成セラミック多層回路基板
JP2001513697A (ja) 1997-02-24 2001-09-04 スーペリア マイクロパウダーズ リミテッド ライアビリティ カンパニー エアロゾル法及び装置、粒子製品、並びに該粒子製品から製造される電子装置
JPH11214240A (ja) 1998-01-26 1999-08-06 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
US6618238B2 (en) 1998-04-01 2003-09-09 Polyclad Laminates, Inc. Parallel plate buried capacitor
JPH11312629A (ja) 1998-04-30 1999-11-09 Elna Co Ltd 分極性電極体およびその製造方法と同分極性電極体を備えた電気二重層コンデンサ
US6395332B1 (en) 1998-08-31 2002-05-28 Mitsui Mining And Smelting Company, Ltd. Fine copper powder and process for producing the same
US6300267B1 (en) 1998-11-05 2001-10-09 Sarnoff Corporation High dielectric constant buried capacitors with extended operating temperature ranges
EP1100295B1 (en) 1999-11-12 2012-03-28 Panasonic Corporation Capacitor-mounted metal foil and a method for producing the same, and a circuit board and a method for producing the same
JP3827901B2 (ja) 1999-12-24 2006-09-27 太陽誘電株式会社 積層セラミックコンデンサ
JP2001185437A (ja) 1999-12-24 2001-07-06 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
CN1178240C (zh) 2000-02-03 2004-12-01 太阳诱电株式会社 叠层陶瓷电容器及其制造方法
US6409776B1 (en) 2000-06-30 2002-06-25 Medtronic, Inc. Implantable medical device having flat electrolytic capacitor formed with nonthrough-etched and through-hole punctured anode sheets
AU2001296470A1 (en) 2000-10-02 2002-04-15 Marc D. Andelman Fringe-field capacitor electrode for electrochemical device
EP1231637A3 (en) * 2001-02-08 2004-08-25 Hitachi, Ltd. High dielectric constant composite material and multilayer wiring board using the same
JP2002334611A (ja) * 2001-05-07 2002-11-22 Kawakado Kimiko 導電性粒子組成物
JP4763237B2 (ja) 2001-10-19 2011-08-31 キャボット コーポレイション 基板上に導電性電子部品を製造する方法
US6780494B2 (en) 2002-03-07 2004-08-24 Tdk Corporation Ceramic electronic device and method of production of same
JP4548571B2 (ja) 2002-10-08 2010-09-22 日本特殊陶業株式会社 積層コンデンサの製造方法
US6977806B1 (en) 2003-02-26 2005-12-20 Tdk Corporation Multi-layered unit including electrode and dielectric layer
JP4200792B2 (ja) 2003-03-12 2008-12-24 株式会社村田製作所 積層セラミックコンデンサ
JP2004349306A (ja) * 2003-05-20 2004-12-09 Nec Tokin Corp 電気二重層コンデンサ及び電気二重層コンデンサ積層体
WO2005001851A1 (ja) * 2003-06-30 2005-01-06 Fuji Electric Holdings Co., Ltd. コンデンサ
US6972473B2 (en) 2003-08-12 2005-12-06 Tessera, Inc. Structure and method of making an enhanced surface area capacitor
DE10347568A1 (de) * 2003-10-14 2005-05-12 Degussa Kondensator mit keramischer Separationsschicht
JP4450378B2 (ja) 2004-10-27 2010-04-14 Ｎｅｃトーキン株式会社 表面実装型コンデンサ及びその製造方法
US7594937B2 (en) 2004-11-29 2009-09-29 Showa Denko K.K. Porous anode body for solid electrolytic capacitor, production method thereof and solid electrolytic capacitor
KR100674848B1 (ko) 2005-04-01 2007-01-26 삼성전기주식회사 고유전율 금속-세라믹-폴리머 복합 유전체 및 이를 이용한임베디드 커패시터의 제조 방법
JP2006319205A (ja) * 2005-05-13 2006-11-24 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
TWI270901B (en) 2005-09-16 2007-01-11 Ctech Technology Corp Solid capacitor and fabrication method thereof
JP2007227572A (ja) * 2006-02-22 2007-09-06 Sanyo Electric Co Ltd 電気二重層キャパシタ及び電気二重層キャパシタの製造方法
JP5263915B2 (ja) * 2006-07-05 2013-08-14 富士通株式会社 キャパシタ素子の製造方法
US7710709B2 (en) 2007-03-30 2010-05-04 Intel Corporation Carbon nanotube coated capacitor electrodes
JP4382841B2 (ja) 2007-08-20 2009-12-16 太陽誘電株式会社 コンデンサ及びその製造方法
US7570479B2 (en) 2007-10-23 2009-08-04 Gemmy Electronics Co., Ltd. Solid electrolytic capacitor
US20100110608A1 (en) 2008-11-06 2010-05-06 Frank Wei Core-shell structured dielectric particles for use in multilayer ceramic capacitors
US8084841B2 (en) 2009-05-05 2011-12-27 Georgia Tech Research Systems and methods for providing high-density capacitors
WO2011084502A2 (en) * 2009-12-16 2011-07-14 Apricot Materials Technologies, LLC Capacitor with three-dimensional high surface area electrode and methods of manufacture
EP2628166B1 (en) 2010-10-12 2016-07-27 Apricot Materials Technologies LLC Ceramic capacitor and methods of manufacture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6436862B1 (en) * 1999-01-13 2002-08-20 Murata Manufacturing Co., Ltd. Method for manufacturing powdered raw material for dielectric ceramic
CN1728304A (zh) * 2004-07-29 2006-02-01 Tdk株式会社 层叠陶瓷电容器

Also Published As

Publication number Publication date
US10037849B2 (en) 2018-07-31
EP2628166A2 (en) 2013-08-21
EP2628166B1 (en) 2016-07-27
WO2012051176A2 (en) 2012-04-19
CN103155062A (zh) 2013-06-12
KR20140001896A (ko) 2014-01-07
JP2013545291A (ja) 2013-12-19
US20150206660A1 (en) 2015-07-23
WO2012051176A3 (en) 2012-07-12
US20120262836A1 (en) 2012-10-18
EP2628166A4 (en) 2014-06-11
US8885322B2 (en) 2014-11-11

Similar Documents

Publication Publication Date Title
CN103155062B (zh) 陶瓷电容器和制造方法
CN102906835B (zh) 具有三维高比表面积电极的电容器和制造方法
CN102568822B (zh) 多层陶瓷电容器及其制造方法
KR101444536B1 (ko) 적층 세라믹 전자 부품 및 그 제조방법
CN109559889A (zh) 多层陶瓷电容器及制造其的方法
CN103247439A (zh) 陶瓷电子部件
DE112006000519B4 (de) Integrierter Dünnschicht-Kondensator mit optimierter Temperaturkennlinie
JP6447903B2 (ja) 積層セラミック電子部品用導電性ペーストの製造方法及びこの導電性ペーストを用いた積層セラミック電子部品の製造方法、並びにこの方法による積層セラミックコンデンサの製造方法
CN103632742B (zh) 用于内部电极的导电胶和使用该导电胶的多层陶瓷电子元件及其制造方法
DE19542365A1 (de) Verfahren zur Herstellung eines vielschichtigen keramischen Elektronikbauteils
JP7283440B2 (ja) 積層型電子部品および積層型電子部品の製造方法
KR20170005645A (ko) 적층 세라믹 전자부품
KR100765180B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
KR20210001984A (ko) 적층형 전자부품 및 적층형 전자부품의 제조 방법
JP6596547B2 (ja) 積層セラミックコンデンサ
JP6595670B2 (ja) 積層セラミックコンデンサ
CN112242255A (zh) 层叠型电子部件及层叠型电子部件的制造方法
WO2018151029A1 (ja) コンデンサ
JP2019176176A (ja) 積層セラミックコンデンサ
JP2022093251A (ja) 積層型電子部品
JP5153118B2 (ja) 誘電体ペースト、ガラスセラミック多層配線基板、電子装置、およびガラスセラミック多層配線基板の製造方法。
KR20130094439A (ko) 적층 세라믹 전자 부품의 제조 방법 및 이에 의하여 제조된 적층 세라믹 전자 부품

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170419

Termination date: 20171011