CN100452256C - 叠片陶瓷电容器 - Google Patents

叠片陶瓷电容器 Download PDF

Info

Publication number
CN100452256C
CN100452256C CNB2004100082065A CN200410008206A CN100452256C CN 100452256 C CN100452256 C CN 100452256C CN B2004100082065 A CNB2004100082065 A CN B2004100082065A CN 200410008206 A CN200410008206 A CN 200410008206A CN 100452256 C CN100452256 C CN 100452256C
Authority
CN
China
Prior art keywords
inner wire
ceramic capacitor
laminated ceramic
thickness
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2004100082065A
Other languages
English (en)
Other versions
CN1530976A (zh
Inventor
服部康次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN1530976A publication Critical patent/CN1530976A/zh
Application granted granted Critical
Publication of CN100452256C publication Critical patent/CN100452256C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Abstract

一种叠片陶瓷电容器包括多个叠置的陶瓷介电层和多个内导体,每个内导体并列布置在多个叠置陶瓷介电层的各个陶瓷介电层之间,还包括多个外导体,每个外导体与相应内导体的端部电连结。各陶瓷介电层的厚度为约0.5μm至小于约1.5μm的范围,各内导体的厚度为约0.1μm-0.4μm。每个内导体中都有空隙,并且每个内导体中空隙的总面积百分比大于内导体面积的10%至小于40%。各陶瓷介电层都包含一种含有Si的烧结添加剂,并且烧结添加剂以分离的方式沉积在所述空隙内。

Description

叠片陶瓷电容器
技术领域
本发明涉及叠片陶瓷电容器,尤其涉及一种包含大量薄介电层和置于各介电层之间之内导体的叠片陶瓷电容器,其中通过焙烧中间产品的陶瓷片(下称“陶瓷片”)而获得各介电层。
背景技术
近年来,在电子领域,包含烧结的陶瓷体和内置导体的叠片陶瓷电容器得到了广泛地应用。
在这种叠片陶瓷电容器中,将每个陶瓷介电层(下称“介电层”)放置在内导体之间。因为存在减小尺寸、增大电容并降低成本的要求,所以,最近开发了多种新型的包含薄介电层的叠片陶瓷电容器,其中薄介电层的厚度约为1μm。
一般地说,介电层厚度的减小会使沿介电层厚度方向放置的陶瓷颗粒的数量减少,并使加给介电层的电场增大;由此,使得介电层的可靠性降低。因而,为了提高这种可靠性,使陶瓷颗粒的平均尺寸减小,由此开发出一种新型的钛酸钡介质材料。这种材料用于形成厚度约为1μm的介质层。
对于用于形成内导体的导电材料,使用一种非贵重金属,如Cu或Ni代替贵金属如Ag或Pd,由此开发出低成本的叠片陶瓷电容器。
另一方面,为使叠片陶瓷电容器的电容增大,假设必须减小介电层的厚度。然而,当由普通的丝网印刷术形成内导体时,对内导体的厚度减小是有一定限制的。因此,包含介电层和内导体的层状体有卷翘的倾向。
在层状体中,当介电层的数量很大时,由于内导体的存在,具有介电层和内导体的区域的厚度大于只有介电层但没有内导体的其它区域的厚度。因此,层状体有卷翘的倾向。于是,必须使内导体的厚度减到最小。
因为用于形成内导体的导电糊通常包含粉状导体材料、有机粘结剂和有机溶剂,所以未烧结的中间产品的内导体厚度比只包含导体材料的焙烧内导体厚度大两到三倍。
如上所述,当通过丝网印刷术形成内导体时,介电层厚度的减小有一定的局限性。因此在层状体中很难避免由内导体厚度所致卷翘的发生,而且,在除去粘结剂的步骤,或者加热的步骤中,还会发生诸如层离或开裂之类的结构缺陷。
为了应对上述问题,日本未审专利公开JP 64-42809和JP 8-124787(下称专利文献1和2)中公开了如下的技术。在一个薄膜上,通过薄膜成型工艺,如蒸汽沉积工艺或溅射工艺形成金属层,并将所得的金属层转移到陶瓷片上,由此在陶瓷片上提供一种薄的致密内导体。
在专利文献1和2公开的技术中,由于利用只包含金属的薄膜形成内导体,所以内导体具有极小的厚度;因此大大地减少了由于内导体厚度所致的卷翘。
但是,按照上述技术制备的内导体,包含在金属膜中的导体成分形成单晶体的聚集。因此,当在1200℃或更高温度下焙烧内导体时,烧结的程度过度地增大,导致内导体局部皱缩,并在内导体中形成空隙。因此,使内导体实际部分的面积减小。
因而,当利用金属膜制备内导体时,金属膜必须具有厚到一定程度的足够厚度。但金属膜厚度的增大,阻碍叠片陶瓷电容器厚度的减小,并导致制造成本的增大。也就是说,根据专利文献1和2中公开的现有技术,可以减小介电层的厚度,但不能充分地减小内导体的厚度。因此对叠片陶瓷电容器的层数有所限制,并且,也不能得到电容等于或大于100μF的叠片陶瓷电容器。
发明内容
鉴于前述情况作成本发明。本发明的目的在于提供一种叠片陶瓷电容器,具有高度可靠性和大电容,并且包含大量的包层。
一般地说,为了烧结瓷介材料,如钛酸钡,必须在高于或等于1300℃下焙烧这种材料。不过,可以通过使用含有SiO2的烧结添加剂,在较低的温度下烧结上述材料。可以通过使用大量含有低熔点之SiO2-B2O3-Li2O玻璃化合物的烧结添加剂,在等于或低于1000℃的温度下烧结上述材料。
但是,使用大量包含这种玻璃化合物的烧结添加剂,会导致玻璃化合物在晶界处、晶粒中的T形连接处或者在介电层和内导体之间的界面处分离。从而,在介电层的厚度很小时,这种分离会造成介电常数或可靠性的下降。
作为锐意研究的结果,本发明人得出以下的发现:当通过薄膜成形工艺形成小厚度的内导体,并在内导体中形成空隙,使每个内导体中空隙的总面积占据内导体的面积超过10%时,烧结添加剂在空隙处分离,但避免在晶界处、晶粒的T形接连处或者介电层和内导体之间的界面处分离。
当每个内导体中空隙的总面积百分比小于内导体面积的40%时,彼此面对的内导体重叠区面积不足以获得理想的电容。
另外,发明人还得到如下发现:为了防止在包含介电层和内导体的层状体中发生卷翘,必须将内导体的厚度控制在0.1μm-0.4μm的范围内,并且必须将介电层的厚度控制在0.5μm-1.5μm的范围内。
基于上述发现产生了本发明。本发明的叠片陶瓷电容器包括:多个叠置的陶瓷介电层;多个薄的内导体,每个薄的内导体并列布置在陶瓷介电层之间,并且每个内导体电与相应内导体的端部电相连。所述各陶瓷介电层的厚度在0.5μm至小于1.5μm范围内。内导体的厚度为0.1μm-0.4μm。每个内导体中都有空隙,并且每个内导体中空隙的总面积百分比大于内导体面积的10%到小于40%。陶瓷介电层包含一种含Si的烧结添加剂,并且,所述烧结添加剂以分离的方式沉积在所述空隙内。
因为所述叠片陶瓷电容器具有上述结构,所以避免烧结添加剂在晶界处、晶粒中的T形连接处或者介电层和内导体之间的界面处分离。因此,这种叠片陶瓷电容器具有很高的可靠性和电容。
通过改变内导体的厚度和烧结添加剂,可以很容易地控制每个内导体中的空隙总面积百分比,并且在通过薄膜成形工艺形成内导体时,可以很容易地控制内导体的厚度。
因此,按照本发明的叠片陶瓷电容器,通过薄膜成形工艺形成所述内导体。
在本发明的叠片陶瓷电容器中,所述内导体包含非贵重金属材料。因此可以以很低的成本制造包含大量薄层并具有很大电容的叠片陶瓷电容器。
附图简述
图1是本发明实施例叠片陶瓷电容器的截面图;
图2是叠片陶瓷电容器的放大图;
图3是表示因每个内导体中的空隙总面积百分比等于或小于内导体面积的10%,烧结添加剂在介质层中分离的释意图。
具体实施方式
以下详细描述本发明的实施例。
图1是本发明实施例叠片陶瓷电容器的截面图。
叠片陶瓷电容器包括:多个叠置的介电层1和并列地布置在介电层1之间的薄内导体2。通过共焙烧过程制备所述介电层1和内导体2,并形成烧结的陶瓷体3。
外导体4a和4b中的每一个都被设置在烧结陶瓷体3的两端。第一金属涂层5a和5b分别设置在外导体4a和4b上,第二金属涂层6a和6b分别设置在第一金属涂层5a和5b上。
沿着陶瓷体的厚度方向并列布置多个内导体2。所述内导体2被分类成为第一内导体2a、2c、2e、2g、2i和2k,第二内导体2b、2d、2f、2h、2j和2l。所述每个第一内导体2a、2c、2e、2g、2i和2k的一端与外导体4a电连结,每个第二内导体2b、2d、2f、2h、2j和2l的一端与外导体4b电连结,从而分别在第一内导体2a、2c、2e、2g、2i和2k以及第二内导体2b、2d、2f、2h、2j和2l之间形成静态电容器。
在本实施例中,介电层1的厚度为约等于或大于约0.5μm到小于约1.5μm,内导体2的厚度约为等于或大于约0.1μm到约等于或小于约0.4μm。每个内导体2中具有如图2所示的空隙。每个内导体2中空隙7的总面积百分比大于内导体2面积的约10%或小于约40%。
下面详细说明介电层1和内导体2的厚度,以及空隙7的面积百分比限于上述范围的原因。
(1)介电层的厚度
鉴于叠片陶瓷电容器尺寸减小,介电层1最好具有很小的厚度。当介电层1的厚度约为1.5μm或更大时,其电容太小,而不能获得具有小尺寸的叠片陶瓷电容器;即使介电层1具有很大的介电常数也是如此。相反,因为技术方面的限制,难于形成厚度小于0.1μm的介电层。
因此,按照本发明,介电层1的厚度在等于或大于约0.1μm到小于约1.5μm的范围内。
(2)内导体的厚度
因为内导体2厚度的减小对于减小叠片陶瓷电容器的尺寸很有效,所以内导体2最好具有很小的厚度。但当内导体2的厚度小于0.1μm时,即使在低于内导体中所含导体材料熔点的温度下焙烧内导体,内导体会局部的皱缩,并因此具有减小的面积。由此,内导体彼此面对的重叠区域的面积不足以获得理想的电容。相反,当内导体的厚度大于0.4μm时,由于与厚度较大的印刷电极共有的包含叠置介电层和内导体的层状体卷翘的增大,而会发生层离或开裂这类缺陷。
因此,本发明中内导体2的厚度在约0.1μm到约0.4μm的范围。
(3)空隙的总面积百分比
一般地说,制造叠片陶瓷电容器的过程包括烧结叠置的介电层的步骤。为了烧结瓷介材料,如钛酸钡,通常必须在高于或等于1300℃的温度下焙烧这种材料。
可以通过使用烧结添加剂,如SiO2,降低烧结温度。即通过使用大量包含SiO2-B2O3-Li2O玻璃化合物的低熔点烧结添加剂,可以在低于或等于1000℃的温度下烧结上述材料。
但是,使用大量包含玻璃化合物的烧结添加剂,会导致玻璃在晶界处、晶粒中的T形连接处或介电层1和内导体2之间的界面处分离。当介电层1具有很小的厚度时,叠片陶瓷电容器的介电常数和可靠性会因被分离的玻璃而致降低。
做为锐意研究的结果,本发明人得出下列发现:当内导体2局部皱缩,使得在内导体2中形成空隙7时,则包含主要含Si之玻璃化合物的烧结添加剂8会在空隙7中分离,如图2所示者;可以防止烧结添加剂8在晶界处、晶粒中的T形连接处或介电层1和内导体2之间的界面处被分离;并且,虽然内导体2的面积减小,但电容和可靠性仍然得到提高。
可以通过使用另一种烧结添加剂,防止内导体2局部皱缩,这种添加剂在低温烧结瓷介材料中很有效;或者通过在低于内导体2中所含金属成分熔点的温度下烧结瓷介材料,来防止内导体2局部皱缩。但是,当通过抑制空间7的形成而使每个内导体2中空隙7的总面积百分比降到10%或者更小时,含Si的烧结添加剂8′在介电层1中分离,如图3所示。
相反,当每个内导体2中空隙7的总面积百分比为40%或更多时,则内导体2彼此面对的重叠区域的面积不足;因此叠片陶瓷电容器具有不充分的电容。
因此,在本发明中,每个内导体2中空隙7的总面积百分比处于大于10%至小于40%的范围内。
下面将描述制造叠片陶瓷电容器的方法。
通过水解法等制备陶瓷粉。
陶瓷粉包含混合氧化物,如由化学式ABO3表示的BaTiO3做为主要成分。混合氧化物具有钙钛矿结构,并属于正方晶系。
当陶瓷粉包含BaTiO3时,如果在低温下焙烧这种混合物,与陶瓷粉混合的添加剂不能均匀地分散在陶瓷颗粒中。因此,在叠片陶瓷电容器中,电容的温度系数不高,并且可靠性也不够高。因而不能获得具有芯-壳结构的、具有理想稳定特性的叠片陶瓷电容器。
当陶瓷粉包含(Ba1-xCax)TiO3做为主要成分时,如果在低温下焙烧陶瓷粉,则对于形成具有满意的电容温度系数及较高可靠性的叠片瓷介电容而言,与用来降低烧结温度之添加剂混合的陶瓷粉是很有用的,其中0<x≤0.15。在(Ba1-xCax)TiO3中,化学式ABO3中由A表示的元素Ba部分地用Ca代替。
因此,优选地是通过水解法等利用BaCO3、CaCO3和TiO2做为原材料制备化学式为(Ba1-xCax)TiO3的陶瓷粉,其中0<x≤0.15。
化学式A/B定义为Ba和Ca与Ti的摩尔比,其中Ba和Ca是分别由化学式ABO3中的A表示的元素,而Ti是由化学式ABO3中的B表示的元素。摩尔比A/B的理想配比是1.0。在本发明中,摩尔比A/B的最好是0.95-1.05。特别是,为使陶瓷粉是非还原(nonreductive)的,这个摩尔比最好为1.000-1.035。
陶瓷粉中晶粒的轴比c/a最好为1.007-1.010。这是因为轴比的增大,使叠片陶瓷电容器的介电常数增大。当轴比c/a小于1.007时,叠片陶瓷电容器的电容温度系数不够高。
本实施例的叠片陶瓷电容器中,介电层1具有上述小于1.5μm的厚度。为了制备较小厚度的介电层1,最好使陶瓷粉的平均颗粒大小细腻且均匀。
当陶瓷粉的平均颗粒尺寸小于50nm时,陶瓷粉会与添加剂剧烈反应;因此,焙烧的介电层1的平均颗粒尺寸较大,这造成电容的温度系数及电压系统的衰减。
相反,当陶瓷粉的平均颗粒尺寸大于250nm时,陶瓷粉与添加剂的反应很弱,因此不能在低温下烧结。另外,每个内导体2中的空隙7具有过大的面积,这造成电容的减小以及电学特性的减退。因此,不能获得高度可靠的叠片陶瓷电容器。因此,陶瓷粉的平均颗粒尺寸最好为50nm-250nm。
接下来制备添加剂:包含SiO2、SiO2-B2O3化合物或SiO2-B2O3-Li2O-BaO化合物的添加剂;包含稀土元素Ba、Ca、Zr、Mn、Mg、Si、B、Al或Li的化合物添加剂。这些添加剂与散布在有机溶剂中的陶瓷粉均匀地混合,并且烘干、加热这种混合物,使得从混合物中除去有机溶剂,由此制备陶瓷混合粉。
通过加湿过程,使预定量的粘合剂、增塑剂和有机溶剂与陶瓷混合粉在球磨机中混合,由此制备陶瓷浆。然后通过公知的方法,如刮刀法将陶瓷浆形成为陶瓷片。
另一方面,通过薄膜形成工艺,如真空气相沉积工艺、溅射过程、化学气相沉积(CVD)工艺、电镀工艺或无电镀工艺制备用于形成内导体2的金属膜。
也即通过上述方法在聚对苯二甲酸二乙醇酯膜(下称PET膜)上形成金属层。利用抗蚀剂材料对所得的金属膜形成图案,从而在PET膜上形成金属膜。
由于利用金属膜制备内导体2,所以可以减小包含陶瓷片和金属膜的层状体下述部分,即有金属膜的部分和没有金属膜的部分的厚度差。因此,如果层状体包含大量的层,则可以避免在层状体中出现结构缺陷。
金属膜可以包含贵金属材料,如Ag或Ag-Pd。这种材料的使用,导致具有大电容的叠片陶瓷电容器制造成本的升高。因此,要低成本地制造叠片陶瓷电容器,最好用非贵重金属,如Cu或Ni形成所述金属膜。
通过改变内导体2的厚度,或者改变用于形成金属膜的材料(导体材料),可以控制每个内导体2中空隙7的总面积百分比。通过薄膜形成法制备内导体2,可以很容易地控制内导体2的厚度。
金属膜最好具有5nm-50nm的表面粗糙度。当陶瓷片具有很小的厚度时,对于制备高可靠性的元件来说,具有如此表面粗糙度的金属膜是有用的。
将每个金属膜被热转移到相应的陶瓷片,从而在相应的陶瓷片上形成内导体2。
叠置大量的每个都具有相应内导体2的陶瓷片,使内导体2延伸到外部的连结端交错地分布,从而制得层状体。
从层状体中除去粘合剂,并在包含H2、N2和H2O的还原气体中,在10-9Mpa-10-12Mpa的氧气局部压强下,焙烧所得到的层状体,由此制得烧结的陶瓷体3。
对烧结陶瓷体3的两个端面加给含有Ag为主要成分并含有比如B2O3-Li2O-SiO2-BaO玻璃化合物的导电糊。然后焙烧所得的烧结陶瓷体3,由此,在相应的端面上形成外导体4a和4b(如图1所示)。
对包含在内导体2或外导体4a和4b中的导体材料并没有具体的限制。内导体2或外导体4a和4b可以包含相同的材料,如非贵重金属。
在外导体4a和4b上分别形成第一金属涂层5a和5b(如图1所示),并通过电镀法,分别在第一金属涂层5a和5b上形成第二金属涂层6a和6b(如图1所示),由此获得叠片陶瓷电容器。
如上所述,在本实施例中,将介电层1的厚度限制在预定的范围,内导体2的厚度限制在预定的范围,每个内导体2中空间7的总面积百分比限制在大于1O%至小于60%的范围内,并使烧结添加剂8沉积在空隙7中,由此防止烧结添加剂8中所含的玻璃化合物在晶界、晶粒中的T形接头或介电层1和内导体2之间界面处分离。因此,可以获得具有高可靠性和大电容,并且包含大量薄层的叠片陶瓷电容器。
示例
下面详细描述本发明的示例。
通过水解法制备具有组份化学式为(Ba0.94Ca0.06)TiO3的钛酸盐化合物。于800℃-1000℃的温度下在空气中焙烧钛酸盐化合物,并再对其粉碎,由此制备三种类型的钛酸盐粉A、B和C。钛酸盐粉的平均颗粒尺寸为75nm-180nm,轴比c/a为1.007-1.009。
表1示出各种钛酸盐粉的焙烧温度、平均颗粒尺寸和轴比c/a。
表1
  钛酸盐粉   焙烧温度(℃)   平均颗粒尺寸(nm)   轴比c/a(-)
  A   800   75   1.007
  B   900   100   1.007
  C   1000   180   1.009
制备下列添加剂:包含Y、Mg、Mn、Ba或Li金属皂的添加剂;以及包含有SiO2-B2O3玻璃组份的碱性化合物的添加剂。将这些添加剂加入到散布在有机溶剂中的每种钛酸盐粉中,并使其均匀混合。烘干每种混合物,再将其加热,使得有机溶剂被完全从混合物中除去,由此制得每种陶瓷混合粉。
在球磨机中通过湿法混合下列材料:重量份数占100份的陶瓷混合粉;重量份数占12份的聚乙烯醇缩丁醛粘合剂;重量份数占4份的邻苯二甲酸二辛酯(DOP),用作增塑剂;和重量份数占100份的乙醇,用作有机溶剂。通过上述操作制备每类陶瓷浆。
通过刮刀法,将陶瓷浆形成厚度为0.7μm-2.0μm的矩形陶瓷片。
包含Ni-Cu、Ni-B或Ni的三种类型的内导体中的每一种都形成在对应的陶瓷片上。
在上述步骤中,按照下面的流程形成Ni-Cu内导体。
通过真空气相沉积法,在PET膜上形成厚度约为30nm的Cu薄层,并通过电镀法,在其上形成Ni薄层。利用抗蚀剂,对Cu和Ni薄层形成图案,由此制得厚度为0.1-0.5μm的Ni-Cu膜。将每个Ni-Cu膜转移到相应的陶瓷片上,由此制得Ni-Cu内导体。
按照下列流程制备Ni-B内导体。
通过真空气相沉积法,在PET膜上形成厚度约为10nm的Ag薄层并再对其制成图案,由此形成Ag膜。通过电镀法,在相应的Ag膜上形成包含1%重量的B的厚度为0.12-0.4μm的Ni-B膜,由此制得Ni-B内导体。
按下列流程制备Ni内导体:通过溅射法,在相应的陶瓷片上形成每个厚度为0.13-0.4μm的Ni膜,再对其制成图案。
按上述流程,将包含Ni-Cu、Ni-B或Ni的多个内导体中的每一个都设置在利用表1所示钛酸盐粉A、B和C中任意一种制备的相应陶瓷片上。叠置51张陶瓷片,使各内导体延伸到外部的连结端交替布置,其中,所述陶瓷片是利用钛酸盐粉A、B和C中任意一种制备的,并具有包含Ni-Cu、Ni-B或Ni的内导体。在叠置的陶瓷片之上或者之下,放置多个没有内导体的陶瓷片。重复此程序,于是制得51张陶瓷片的层状体,每个陶瓷片都包含有内导体。
把所述层状体放在氧化锆定位器上,再在加压脱脂炉中加热至400℃,由此,通过燃烧而从层状体中去除粘合剂。在包含H2、N2和N2O,氧气局部压强为10-9-10-12MPa的还原气氛中,于950℃-1000℃的温度下焙烧所得的层状体两小时,由此制得烧结的陶瓷体。
对每个烧结陶瓷体的两个端面加给包含Ag为主要成分以及SiO2-B2O3-Li2O-BaO玻璃化合物的导电糊,然后,在氮气环境中,在600℃温度下焙烧,由此形成外电极。按照这个程序获得被称为样品1-20的叠片陶瓷电容器。
所述电平陶瓷电容器的宽度为1.6mm,高度为3.2mm,并且每个内导体的电极面积为3.94×10-6m2
就介电层的厚度、内导体的厚度、每个内导体中空隙的总面积百分比、结构缺陷、介电层中Si的分离、电容以及在高温条件下的平均寿命等问题,对所述叠片陶瓷电容进行研究。
在上述研究中,利用放大倍数为10000×的显微镜观察每个叠片陶瓷电容器的抛光面,确定各介电层和内导体的厚度。
通过下述程序确定每个内导体中空隙的总面积百分比:从介电层剥去内导体;利用配备有放大倍数为500×的显微镜的相机摄取其中具有所述空隙的每个内导体的图片,再对该图片进行图像分析。
通过下述程序观察结构缺陷:用树脂粘合五个叠片陶瓷电容器;抛光所得的叠片陶瓷电容器;利用放大倍数为500×的显微镜观察抛光面,从而以视觉分手检测该抛光面上是否有层离或开裂。
利用波长色散X射线(WDX)微分析仪确定Si的分布,以评估介电层中Si的分离。
利用自动桥式电容计测量电容。
通过下述程序确定高温条件下的平均寿命:在150℃温度下,对每个叠片陶瓷电容器加给5V的直流电压,并测量绝缘电容随时间的变化,由此确定绝缘电容降到105Ω或更小所需要的时间。
表2表示测量值。
参考表2可知,例如样品4,该样品4的介电层厚度为1.5μm,电容为3.2μF。即介电层具有较大的厚度,并因而具有很小的电容。为了增大样品4的电容,必须增加介电层的数量,这导致样品4厚度的增大以及制造成本的增加。
对于样品5和6来说,每个内导体中空隙的总面积百分比为内导体面积的40%或更多。样品5和6分别具有2.2和3.2μF的电容。即总面积百分比很小,并因此而具有很小的电容。与样品4的情况一样,为了增大样品5和6的电容,必须增加样品5和6的介电层数,这导致样品5和6厚度的增大,而且制造成本增加。
对于样品10而言,内导体的厚度为0.50μm。由于内导体的厚度很大,所以包含内导体的层状体有很大的卷翘。因此,样品10中存在开裂和结构缺陷。
对于样品18而言,每个内导体中空隙的总面积百分比等于或小于10%,并且电容为3.9μF。由于所述总面积百分比很小,所以在介电层中有包含Si的异质相,并且电容很小。因此可靠性较低。
相反,对于样品1-3、7-9、11-17、19和20,介电层和内导体的厚度以及空隙的总面积百分比都在本发明的范围内。因此,介电层中没有Si的分离,并且,这些样品中都没有结构缺陷,如层离和开裂。另外,这些样品具有令人满意的性能。即电容不小于4μF,高温条件下的寿命等于或大于70小时。在所有这些样品中,通过WDX分析确定,在空隙中存在含有Si的烧结添加剂的分离。
如上所述,在本发明的实例中,由于内导体具有足够小的厚度,即0.1μm-0.4μm的厚度,所以,可以避免在包含内导体的层状体中出现卷翘。另外,由于每个内导体中空隙的总面积百分比大于内导体面积的10%至小于40%,所以在介电层中不存在含Si之烧结添加剂的分离,并因此而可以避免电学特性的衰减。因此,这些内导体适于包括大量薄层并具有大电容的叠片陶瓷电容器。例如,利用与样品14相同的介电层和内导体制备的包含1200层的叠片陶瓷电容器,长度为3.2mm,宽度为1.6mm,以及厚度为1.6mm,并且还有足够大的电容100μF。
在样品6中,每个内导体中空隙的总面积百分比为55%。在样品11中,该百分比为70%。在样品15中,该百分比为70%。也就是说,虽然所有内导体的厚度都是0.13μm,但所述百分比却互不相同。这是因为在样品6、11和15相应内导体中所含金属的金属熔点不同。因而,可以通过改变内导体的厚度和内导体中包含的金属类型来控制空隙的总面积百分比。
虽然上面关于具体实施例对本发明进行了描述,但对于本领域的技术人员来说,很多其它的变化和改型及应用都是显见的。因此本发明不限于这里的具体公开,由所附各权利要求限定它的范围。

Claims (20)

1.一种叠片陶瓷电容器,包括:
多个叠置的陶瓷介电层;
多个内导体,多个内导体中的每个内导体并列布置在所述多个叠置陶瓷介电层的各个陶瓷介电层之间;
多个外导体,每个外导体与相应内导体的端部电连结;
其特征在于,所述各陶瓷介电层的厚度为0.5μm至小于1.5μm,所述各内导体的厚度为0.1μm-0.4μm,每个内导体中都有空隙,并且每个内导体中空隙的总面积百分比大于内导体面积的10%至小于40%,所述各陶瓷介电层包含一种含有Si的烧结添加剂,并且烧结添加剂沉积在各内导体的空隙内。
2.如权利要求1所述的叠片陶瓷电容器,其特征在于,所述各内导体被形成为薄膜形式。
3.如权利要求1所述的叠片陶瓷电容器,其特征在于,所述各内导体包含非贵重金属材料。
4.如权利要求3所述的叠片陶瓷电容器,其特征在于,所述非贵重金属是Cu和Ni中的一种。
5.如权利要求2所述的叠片陶瓷电容器,其特征在于,所述各内导体都包含非贵重金属材料。
6.如权利要求5所述的叠片陶瓷电容器,其特征在于非贵重金属是Cu和Ni中的一种。
7.如权利要求1所述的叠片陶瓷电容器,其特征在于,所述烧结添加剂以分离的方式沉积在所述各内导体的空隙中。
8.如权利要求1所述的叠片陶瓷电容器,其特征在于,所述烧结添加剂在陶瓷材料的晶体颗粒界面处不分离。
9.如权利要求1所述的叠片陶瓷电容器,其特征在于,所述烧结添加剂在陶瓷材料的晶体颗粒界面中的T形接点处不分离。
10.如权利要求1所述的叠片陶瓷电容器,其特征在于,所述烧结添加剂在所述介电层和内导体之间的界面处不分离。
11.如权利要求1所述的叠片陶瓷电容器,其特征在于,所述各陶瓷介电层由平均颗粒尺寸在50nm-250nm范围内的陶瓷粉形成。
12.如权利要求11所述的叠片陶瓷电容器,其特征在于,所述陶瓷粉包含化学式BaTiO3或(Ba1-xCax)TiO3表示的混合氧化物,其中0<x≤0.15。
13.如权利要求12所述的叠片陶瓷电容器,其特征在于,所述混合氧化物具有钙钛矿结构,并属于正方晶系。
14.如权利要求12所述的叠片陶瓷电容器,其特征在于,Ba/Ti或(Ba1-xCax)/Ti摩尔比为0.95-1.05。
15.如权利要求14所述的叠片陶瓷电容器,其特征在于,所述Ba/Ti或(Ba1-xCax)/Ti摩尔比为1.000-1.035。
16.如权利要求11所述的叠片陶瓷电容器,其特征在于,所述陶瓷粉中晶粒的轴比为1.007-1.010。
17.如权利要求1所述的叠片陶瓷电容器,其特征在于,所述各内导体具有5nm-50nm的表面粗糙度。
18.如权利要求1所述的叠片陶瓷电容器,其特征在于,所述多个内导体被布置成与多个外导体交错连接。
19.如权利要求1所述的叠片陶瓷电容器,其特征在于,在所述外导体的表面上形成第一金属涂层。
20.如权利要求19所述的叠片陶瓷电容器,其特征在于,在所述第一金属涂层上形成第二金属涂层。
CNB2004100082065A 2003-03-12 2004-03-01 叠片陶瓷电容器 Expired - Lifetime CN100452256C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003066173 2003-03-12
JP2003066173A JP4200792B2 (ja) 2003-03-12 2003-03-12 積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
CN1530976A CN1530976A (zh) 2004-09-22
CN100452256C true CN100452256C (zh) 2009-01-14

Family

ID=32959234

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100082065A Expired - Lifetime CN100452256C (zh) 2003-03-12 2004-03-01 叠片陶瓷电容器

Country Status (5)

Country Link
US (1) US6906906B2 (zh)
JP (1) JP4200792B2 (zh)
KR (1) KR100613583B1 (zh)
CN (1) CN100452256C (zh)
TW (1) TWI236687B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000371A (zh) * 2011-09-08 2013-03-27 三星电机株式会社 多层陶瓷电子元件及其制造方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4461386B2 (ja) * 2005-10-31 2010-05-12 Tdk株式会社 薄膜デバイスおよびその製造方法
JP4771817B2 (ja) * 2006-01-27 2011-09-14 京セラ株式会社 積層セラミックコンデンサ
JP4761062B2 (ja) * 2006-06-16 2011-08-31 Tdk株式会社 積層セラミックコンデンサ
JP5023770B2 (ja) * 2007-03-30 2012-09-12 Tdk株式会社 積層電子部品
EP2513926A2 (en) 2009-12-16 2012-10-24 Apricot Materials Technologies LLC Capacitor with three-dimensional high surface area electrode and methods of manufacture
JP5093311B2 (ja) 2010-07-28 2012-12-12 Tdk株式会社 積層型セラミック電子部品
KR20140001896A (ko) 2010-10-12 2014-01-07 애프리콧 머티어리얼즈 테크놀로지스, 엘엘씨 세라믹 캐패시터 및 제조 방법
KR101218979B1 (ko) * 2010-12-10 2013-01-04 삼성전기주식회사 페롭스카이트 분말의 제조방법, 그 방법으로 제조한 페롭스카이트 분말 및 적층 세라믹 전자부품
KR101275426B1 (ko) * 2010-12-24 2013-06-14 삼성전기주식회사 내부전극용 도전성 페이스트 조성물, 이를 포함하는 적층 세라믹 커패시터 및 이의 제조방법
CN102737837A (zh) * 2011-04-01 2012-10-17 徐孝华 一种单片陶瓷电容器
US20130063863A1 (en) * 2011-07-08 2013-03-14 John P. Timler Insulator Based Upon One or More Dielectric Structures
KR101912266B1 (ko) * 2012-07-20 2018-10-29 삼성전기 주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR20140033750A (ko) * 2012-09-10 2014-03-19 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101452079B1 (ko) * 2012-12-28 2014-10-16 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
US10109413B2 (en) 2013-02-01 2018-10-23 The Trustees Of Dartmouth College Multilayer conductors with integrated capacitors and associated systems and methods
KR102041629B1 (ko) * 2013-02-28 2019-11-06 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101462767B1 (ko) * 2013-03-14 2014-11-20 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
WO2014174875A1 (ja) 2013-04-25 2014-10-30 株式会社村田製作所 積層セラミックコンデンサ
JP2015035581A (ja) * 2013-07-10 2015-02-19 株式会社村田製作所 セラミック電子部品およびその製造方法
US9236185B1 (en) * 2014-11-03 2016-01-12 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
KR101535755B1 (ko) * 2014-11-14 2015-07-09 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
KR101535757B1 (ko) * 2014-11-18 2015-07-09 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
JP2016143764A (ja) * 2015-02-02 2016-08-08 太陽誘電株式会社 積層コンデンサ
JP2017034010A (ja) * 2015-07-30 2017-02-09 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
US10483038B2 (en) * 2017-05-16 2019-11-19 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
JP6996867B2 (ja) * 2017-05-16 2022-01-17 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7290914B2 (ja) * 2018-02-26 2023-06-14 太陽誘電株式会社 積層セラミックコンデンサの製造方法
JP7243212B2 (ja) * 2018-03-27 2023-03-22 Tdk株式会社 積層セラミック電子部品
KR102304250B1 (ko) * 2018-08-01 2021-09-23 삼성전기주식회사 적층형 커패시터
JP2020167283A (ja) * 2019-03-29 2020-10-08 株式会社村田製作所 積層セラミックコンデンサ
US11783986B2 (en) 2019-08-16 2023-10-10 The Trustees Of Dartmouth College Resonant coils with integrated capacitance
KR20220057263A (ko) * 2020-10-29 2022-05-09 삼성전기주식회사 적층 세라믹 전자부품
JP2022143334A (ja) * 2021-03-17 2022-10-03 太陽誘電株式会社 セラミック電子部品およびその製造方法
US20220392706A1 (en) * 2021-05-25 2022-12-08 Samsung Electro-Mechanics Co., Ltd. Multilayered electronic component
CN117716457A (zh) * 2021-07-15 2024-03-15 株式会社村田制作所 层叠陶瓷电容器
WO2023286661A1 (ja) * 2021-07-15 2023-01-19 株式会社村田製作所 積層セラミックコンデンサ
KR20230100937A (ko) * 2021-12-29 2023-07-06 삼성전기주식회사 적층형 전자 부품

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1227957A (zh) * 1998-03-03 1999-09-08 株式会社村田制作所 整块陶瓷电子元件
JP2000269066A (ja) * 1999-03-19 2000-09-29 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
CN1335998A (zh) * 1999-11-02 2002-02-13 Tdk株式会社 叠层电容器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4030004A (en) * 1971-04-16 1977-06-14 Nl Industries, Inc. Dielectric ceramic matrices with end barriers
JPH0754780B2 (ja) 1987-08-10 1995-06-07 株式会社村田製作所 積層セラミックコンデンサの製造方法
JPH08124787A (ja) 1994-10-21 1996-05-17 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP3245342B2 (ja) 1995-12-28 2002-01-15 京セラ株式会社 積層型コンデンサの製法
JPH10255549A (ja) 1997-03-05 1998-09-25 Tdk Corp 誘電体セラミック材料およびその製造方法並びに積層セラミックコンデンサ
JP3391269B2 (ja) * 1998-01-20 2003-03-31 株式会社村田製作所 誘電体セラミックおよびその製造方法、ならびに、積層セラミック電子部品およびその製造方法
US6335302B1 (en) * 1999-01-14 2002-01-01 Tdk Corporation Dielectric composition and ceramic capacitor using the same
JP2001185437A (ja) * 1999-12-24 2001-07-06 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
JP3827901B2 (ja) * 1999-12-24 2006-09-27 太陽誘電株式会社 積層セラミックコンデンサ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1227957A (zh) * 1998-03-03 1999-09-08 株式会社村田制作所 整块陶瓷电子元件
JP2000269066A (ja) * 1999-03-19 2000-09-29 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
CN1335998A (zh) * 1999-11-02 2002-02-13 Tdk株式会社 叠层电容器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000371A (zh) * 2011-09-08 2013-03-27 三星电机株式会社 多层陶瓷电子元件及其制造方法

Also Published As

Publication number Publication date
TW200425184A (en) 2004-11-16
US20040179326A1 (en) 2004-09-16
JP4200792B2 (ja) 2008-12-24
TWI236687B (en) 2005-07-21
KR20040081386A (ko) 2004-09-21
KR100613583B1 (ko) 2006-08-17
US6906906B2 (en) 2005-06-14
JP2004273975A (ja) 2004-09-30
CN1530976A (zh) 2004-09-22

Similar Documents

Publication Publication Date Title
CN100452256C (zh) 叠片陶瓷电容器
CN108735508B (zh) 多层陶瓷电容器及其制造方法
JP4110978B2 (ja) 誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ
JP4111006B2 (ja) 誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ
KR100242590B1 (ko) 유전체 세라믹 및 이것을 이용한 모놀리식 세라믹 전자 부품
CN101088960B (zh) 电子部件、电介质陶瓷组合物及其制造方法
EP0785561B1 (en) Dielectric ceramic composition and its use in a monolithic ceramic capacitor
TWI409836B (zh) 適用於銅電極之cog介電組成物
JP3024537B2 (ja) 積層セラミックコンデンサ
KR100307681B1 (ko) 유전체 세라믹 조성물, 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조방법
CN109390152A (zh) 层叠陶瓷电容器及层叠陶瓷电容器的制造方法
JPH113834A (ja) 積層セラミックコンデンサおよびその製造方法
CN101104558A (zh) 电子部件、电介质陶瓷组合物及其制造方法
CN103227049A (zh) 多层陶瓷电子元件及其制造方法
JP2000143341A (ja) 誘電体セラミック組成物及び積層セラミック部品
KR980009197A (ko) 적층 세라믹 커패시터
JP3146967B2 (ja) 非還元性誘電体セラミック及びそれを用いた積層セラミック電子部品
CN1155028C (zh) 独石瓷介电容器
CN102190488A (zh) 电介体陶瓷及层叠陶瓷电容器
CN108878147A (zh) 多层陶瓷电容器以及多层陶瓷电容器的制造方法
US20110235236A1 (en) Dielectric ceramic composition and monolithic ceramic capacitor
KR101884104B1 (ko) 적층체, 적층 디바이스 및 이들의 제조 방법
JP3945033B2 (ja) 積層セラミックコンデンサの製造方法
JP2003165768A (ja) 誘電体セラミック組成物および積層セラミック電子部品
JP3146966B2 (ja) 非還元性誘電体セラミック及びそれを用いた積層セラミック電子部品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20090114

CX01 Expiry of patent term