CN1335998A - 叠层电容器 - Google Patents

叠层电容器 Download PDF

Info

Publication number
CN1335998A
CN1335998A CN00802470A CN00802470A CN1335998A CN 1335998 A CN1335998 A CN 1335998A CN 00802470 A CN00802470 A CN 00802470A CN 00802470 A CN00802470 A CN 00802470A CN 1335998 A CN1335998 A CN 1335998A
Authority
CN
China
Prior art keywords
internal electrode
mentioned
capacitor
lithium
mass parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00802470A
Other languages
English (en)
Other versions
CN1251259C (zh
Inventor
中野幸惠
日比贵子
宫内真里
岩永大介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN1335998A publication Critical patent/CN1335998A/zh
Application granted granted Critical
Publication of CN1251259C publication Critical patent/CN1251259C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

采用抑制叠层方向和宽度方向的膨胀的办法,提供可以防止裂纹的发生的叠层电容器。具备使电介质层(11a、11b)和内部电极(12)交互地叠层的电容器基体(10)。电容器基体(10)采用使电介质膏层和内部电极膏层进行叠层烧接的办法得到。叠层方向的膨胀率x,若设电介质层(11a)的叠层数为i,则在±0.05i%的范围内,理想的是在0%以下或-10%~0%,宽度方向的膨胀率y,理想的是在-0.05i%~0%的范围内。膨胀率x、y,可以采用向内部电极膏层内添加进碳化合物或含锂化合物的办法,或采用使最外部的电介质层(11b)的厚度形成得薄的办法进行控制。借助于此,可以抑制裂纹的发生,减小不合格率。

Description

叠层电容器
技术领域
本发明涉及具有电介质层和内部电极交互地叠层的电容器基体的叠层电容器,特别是涉及电容器基体的形状。
背景技术
近些年来,借助于IC(Integrated Circuit,集成电路)和LSI(Large Scale Integrated Circuit,大规模集成电路)等的发展,电子设备的小型化在飞速地前进。伴随着这种前进,作为电子部件的电容器也向小型化发展,叠层电容器的需要急剧地增加起来。作为该叠层电容器,例如,人们知道在使电介质层和内部电极交互地叠层起来的电容器基体上形成端子电极的电容器。其中电容器基体,一般地说,可以采用使用把有机赋形剂混合到电介质原料中的电介质膏和把有机赋形剂混合到导电材料原料中的内部电极膏,使它们交互地叠层起来加压使之一体化,进行烧结的办法形成。
在这样的电容器基体的情况下,由于可以使内部电极和电介质层一体化后同时烧结,故内部电极的构成材料,必须是即便是与电介质层同时烧结也不发生反应的材料。为此,以往,内部电极使用白金(Pt)或钯(Pd)等的贵金属。但是,这些贵金属价格昂贵,成了叠层电容器价格上扬的原因。于是,人们进行了目的为使用便宜的贱金属的研究,开发了可以在镍(Ni)不氧化的还原气氛中进行烧结的电介质,变成为可以把镍用做内部电极,实现了大幅度地降价。
但是,在把镍用做内部电极的情况下,伴随着烧结的进行,内部电极因球状化而变粗,存在着途中切断的倾向。因此,在叠层电容器的情况下,存在着在叠层方向和宽度方向上发生膨胀或发生裂纹的问题。这一问题,电介质层的叠层数越多越显著地表现出来,在起因于小型化、大容量化,电介质层的薄层化和多层日益前进,叠层数日益增加的最近几年,特别深刻。
另外,作为与内部电极膏有关的现有技术,例如在特开平2-94618号公报中公开了添加碳化合物的问题,但是,那是用来抑制内部电极的氧化的技术,对于叠层电容器的膨胀和裂纹的发生之间的关系,根本没有提及。
本发明就是鉴于这些问题而发明的,所以其目的在于提供可以采用抑制在叠层方向或宽度方向上的膨胀的办法防止裂纹的发生的叠层电容器。
发明的公开
本发明的叠层电容器具备电介质层和内部电极交互地叠层的电容器基体,若设被内部电极夹持起来的电介质层的叠层数为i,则电容器基体的叠层方向上的膨胀率x,在-0.05×i(%)以上0.05×i(%)以下的范围内。
本发明的另外的叠层电容器,是具备电介质层和内部电极交互地叠层的电容器基体的叠层电容器,电容器基体的叠层方向上的膨胀率x,在-0.10(%)以上0(%)以下的范围内。
在本发明这些的叠层电容器的情况下,由于电容器基体的叠层方向上的膨胀率x已变成为规定的范围内,故可以防止裂纹的发生,降低不合格率。
另外,在本发明的叠层电容器的情况下,膨胀率x,若在-0.05×i(%)以上0(%)以下的范围内则更为理想。此外,在本发明的叠层电容器和别的叠层电容器的情况下,理想的是在叠层方向的最外部具有电介质层,且优选位于该最外部的电介质层的厚度在100微米以下。再有,在这些叠层电容器的情况下,也可以把内部电极构成为使得含有镍。
此外,电容器基体可以采用使含有电介质原料的电介质膏层与含有导电材料原料的内部电极膏层进行叠层并进行烧结的办法得到,内部电极膏层也可以构成为含有碳化合物和含锂化合物中的至少一种。在该情况下,内部电极膏层,理想的是相对于导电材料原料的金属元素100质量份,碳化合物的含量以碳为基准计为0.5质量份以上16质量份以下的比率的范围内。此外,内部电极膏层,理想的是相对于导电材料原料的金属元素100质量份,含锂化合物的含量以锂(Li)为基准计是0.005质量份以上10质量份以下的比率的范围内,作为含锂化合物理想的是含锂的盐。
本发明的再一种叠层电容器,是具备电介质层和内部电极交互地叠层的电容器基体的叠层电容器,若设被内部电极夹持起来的电介质层的叠层数为i,则  电容器基体在宽度方向上的膨胀率y,在-0.05×i(%)以上0(%)以下的范围内。
在本发明的再一种叠层电容器的情况下,由于电容器基体在宽度方向上的膨胀率y成为规定的范围内,故可以防止裂纹的发生,降低不合格率。另外,在该叠层电容器的情况下,内部电极也可以构成为含有镍的。
此外,电容器基体可以采用使含有电介质原料的电介质膏层与含有导电材料原料的内部电极膏层进行叠层并进行烧结的办法得到,内部电极膏层也可以构成为含有含锂化合物。在该情况下,内部电极膏层,理想的是相对于导电材料原料的金属元素100质量份,含锂化合物的含量以锂为基准计是0.005质量份以上10质量份以下的比率范围内,作为含锂化合物理想的是含锂的盐。
本发明的其它的目的、特征和效果借助于以下的说明会变得更加清楚起来。
附图的简单说明
图1是示出了本发明的一个实施形态的叠层电容器的构成的剖面图。
图2是为用来说明图1所示的叠层电容器的叠层方向上的膨胀率x的剖面图。
图3是示出了本发明的实施例3的叠层电容器中的电容器基体的剖面构造的显微镜照片。
图4是示出了比较例1涉及的叠层电容器中的电容器基体的剖面构造的显微镜照片。
图5是示出了本发明的实施例15涉及的叠层电容器中的电容器基体的剖面构造的显微镜照片。
图6是示出了比较例5涉及的叠层电容器中的电容器基体的剖面构造的显微镜照片。
为实施发明的最佳形态
以下,参看附图详细地说明本发明的实施形态。
图1示出了本发明的一个实施形态涉及的叠层电容器的剖面构造,图2示出了沿着图1中的I-I线的剖面构造。该叠层电容器,备有使多个电介质层11a、11b和多个内部电极12进行叠层的电容器基体10。电容器基体10的叠层方向上的最外部由电介质层11a构成。位于该最外部的电介质层11a是不产生介电极化的非有效层,被内部电极12夹持起来的电介质层11b则变成为产生介电极化的有效层。内部电极12,例如交互地在相反方向上延伸,在该延伸方向上分别设置有已与内部电极12电连接的一对端子电极21、22。在这些端子电极21、22的外侧,分别设置有电镀层23、24。
电容器基体10虽然具有大体上为六面体形状,但对于位于叠层方向上的面来说有时候因膨胀或收缩而向叠层方向弯曲。在该叠层方向上的膨胀率x,若设电介质层11b的叠层数为i时,理想的是在-0.05×i(%)以上0.05×i(%)以下的范围内。因为这样的话可以有效地抑制裂纹的发生。
所说的膨胀率x这个物理量,如图2所示,若设对于内部电极12的延伸方向垂直的面的中央部分附近的叠层方向的最长长度或最短长度为a,端部的叠层方向的长度为b,则可以用下式表示
x={(a-b)/b}×100就是说,在膨胀率x为正的值的情况下,意味着中央部分附近因进行膨胀向叠层方向弯曲,而在膨胀率x为负的值的情况下,意味着中央部分附近因进行收缩向叠层方向弯曲。另外,图2为了说明膨胀率x和后边要讲的膨胀率y,是比实际情况夸张地概念性地示出的说明图,内部电极12并不表示实际的叠层状态。
此外,膨胀率x,若为-0.05×i(%)以上0(%)以下的范围内则比较理想,若为-0.05×i(%)以上不足0(%)的范围内则更为理想。因为在0%以下进而不足0%时,可以更为有效地抑制拐角裂纹的发生。此外,膨胀率x也可以在-10%以上0%以下的范围内或-10%以上不足0%的范围内。这是因为在0%以下进而不足0%时,在可以更为有效地抑制拐角裂纹的发生的同时,若比-10%还小,则会增加因分层引起的裂纹的发生的缘故。这特别是在电介质层11b的叠层数i多的情况下,例如200层以上的场合是有效的。另外所说的拐角裂纹指的是在电介质层11a的拐角上产生的构造缺陷(裂痕)的现象,所说的分层,指的是电介质层11a、11b和内部电极12剥离形成间隙的现象。
该电容器基体10,也有时候对于内部电极12的延伸方向和叠层方向分别位于垂直的方向上的面因收缩而向宽度方向弯曲。该宽度方向上的膨胀率y,若设电介质层11b的叠层数为i时,理想的是在-0.05×i(%)以上0(%)以下的范围内。与膨胀率x同样,因为这样的话可以有效地抑制裂纹的发生。
另外,所说的宽度方向,指的是对于内部电极12的延伸方向和叠层方向分别垂直的方向,所说的膨胀率y,如图2所示,若设对于内部电极12的延伸方向垂直的面的中央部分附近的宽度方向的最长长度或最短长度为c,端部的宽度方向的长度为d,则可以用下式表示
y={(c-d)/d}×100
就是说,与膨胀率x同样,在膨胀率y为负的值的情况下,意味着中央部分附近因进行收缩向宽度方向弯曲,而在膨胀率y为正的值的情况下,意味着中央部分附近因进行膨胀向宽度方向弯曲。
电容器基体10中的电介质层11a的每一层的厚度没有什么特别限制,例如为5微米到300微米左右。但是,电介质层11a的厚度,由于薄的一方可以更有效地抑制裂纹的发生故是理想的,若例如在100微米以下进而在50微米以下则更为理想。电介质层11b的每一层的厚度没有什么特别限制,例如为0.5微米到20微米左右。内部电极12的每一层的厚度要根据用途适宜决定,例如,为0.2微米到5微米左右。此外,电介质层11a的叠层数i越多则本发明的效果越大,故叠层数多是理想的,具体地说在100层以上,更为理想的是在200层以上。
另外,该电容器基体10,例如,可以采用使电介质膏层和内部电极膏层进行叠层烧结的办法得到。电介质膏层,例如含有电介质原料和有机赋形剂。电介质原料可以使用与电介质层11a、11b的组成对应的粉末。电介质原料的构成材料没有什么特别限定,可以使用种种的电介质材料,例如,理想的是氧化钛(TiO2)、钛酸系复合氧化物或它们的混合物。
例如,作为钛酸系复合氧化物,可以举出钛酸钡(BaTiO3),或钛锆酸钡(Ba(Ti,Zr)O3)。钡(Ba)对钛(Ti)的原子比Ba/Ti为0.95到1.20左右就行。例如,在使用钛酸钡的情况下,根据需要,也可以总计0.001质量%到30质量%左右添加氧化镁、氧化钙(CaO)、氧化锰(Mn3O4)、氧化钇(Y2O3)、氧化钒(V2O5)、氧化锌(ZnO)、氧化锆(ZrO2)、氧化铌(Nb2O5)、氧化铬(Cr2O3)、氧化铁(Fe2O3)、氧化磷(P2O5)、氧化钠(Na2O)、或氧化钾(K2O)等的副组分材料。
电介质原料的平均粒径要根据作为目的的电介质层11a、11b的平均结晶粒径决定,通常理想的是0.05微米到2.0微米左右。
含于电介质膏层中的有机赋形剂,例如把粘接剂溶解到有机溶剂里边。所使用的粘接剂没什么特别限定,可以从乙基纤维素等的通常的各种粘接剂中适宜选择。所使用的有机溶剂也没什么特别限定,可以根据印刷法或薄板法等的制造方法,从萜品醇、丁基卡必醇、丙酮或甲苯等的各种有机溶剂中适宜选择。另外,为了调整烧结温度和线膨胀率,也可以向电介质膏中添加玻璃成分。
内部电极膏层,例如是含有导电材料原料和有机赋形剂的层。导电材料原料虽然没什么特别限定,但是,由于在电介质层11a、11b的构成材料中使用具有耐还原性的材料的情况下可以用便宜的贱金属构成内部电极12,故理想的是镍或铜或它们的合金。此外在导电材料原料中,既可以在0.1质量%左右以下的范围内含有磷(P)、镁(Mg)、铝(Al)、铁(Fe)或钴(Co)等的各种微量成分,也可以是与电介质层11a、11b同一组成的材料或是含有电介质组成中的成分的材料。另外,作为导电材料原料,除去这些金属或合金之外,还可以使用在烧结后变成为这些金属或合金的各种氧化物、有机金属化合物和树脂酸盐等。
就是说内部电极12理想的是构成为使得含有例如镍或铜,特别理想的是含有镍。另外,含于内部电极膏层中的有机赋形剂,可以使用例如与含于电介质膏层中的有机赋形剂同样的有机赋形剂。
此外,内部电极膏层,理想的是含有碳化合物和含锂化合物中的至少一种。其原因是:碳化合物和含锂化合物,由于在比形成电容器基体10时的烧结温度还低的温度下蒸发(气化),故可以认为其大多数在烧结时从内部电极膏层蒸发到外部,被认为借助于此来促进内部电极12的收缩,可以抑制内部电极12的变粗和中间切断。就是说,借助于此,在本实施例的情况下,变成为可以使电容器基体10在叠层方向上的膨胀率x或宽度方向上的膨胀率y分别变成为规定的范围内。另外,要想控制电容器基体10的宽度方向的膨胀率y,由于含锂化合物比碳化合物可以得到更高的效果,故含锂化合物是理想的。
在该碳化合物中还含有仅仅由碳构成的材料,可以举出炭黑或石墨等。内部电极膏层中的碳化合物的含有量,理想的是相对于导电材料原料中的金属元素100质量份,碳化合物的含量以碳为基准计为0.5质量份以上16质量份以下的比率的范围内。其原因是:如果比该范围内少则几乎得不到因碳化合物的添加而产生的效果,在叠层方向上会产生大的膨胀,反之,若比该范围内还多,则会在内部电极12上发生空孔,或者在内部电极12与电介质层11a、11b之间在收缩程度方面会产生极度的差,因而增加裂纹数。另外,碳化合物的更为理想的含有量是相对于导电材料原料中的金属元素100质量份,碳化合物以碳化合物的碳计为2质量份以上12质量等份以下的比率的范围内,特别理想的是在4质量份以上10质量份以下的比率的范围内。
作为含锂化合物,可以举出锂、锂合金、氧化锂、含锂的盐或含锂有机金属化合物等。例如,作为含锂的盐,可以举出Li2SiO3或Li2CoO3等。内部电极膏层中的含锂化合物的含有量,理想的是相对于导电材料原料中的金属元素100质量份,含锂化合物以锂计为0.005质量份以上1质量份以下的比率的范围内。这是因为含锂化合物的含有量,尽管即便是比碳化合物少仍可以得到同样的效果,但是如果比该范围少,则几乎不能得到因添加而产生的效果,而若比该范围多,则会出现锂化合物的偏析相,电容急剧降低下来的缘故。另外,含锂化合物的更为理想的含有量,是相对于导电材料原料的金属元素100质量份,含锂化合物以锂计为在0.01质量份以上5质量份以下的比率的范围内,特别理想的是变成为0.02质量份以上3质量份以下的比率的范围内。
端子电极21、22,例如,是采用烧结上述导体膏组成物的部分形成的。该导体膏组成物,例如,含有导电材料、玻璃料、赋形剂。导电材料,例如,含有在由银(Ag)、金(Au)、铜、镍、钯和白金构成的群之内的至少一种。电镀层23、24,例如,是镍或锡的单层构造,或者是使用镍和锡的叠层构造。
具有这样的构成的叠层电容器,例如,可以如下那样地制造。
首先,使电介质原料和有机赋形剂进行混炼,制作形成电介质层11a、11b的电介质膏。这时,电介质原料的制造方法没什么特别限制。接着,使导电材料原料和有机赋形剂与碳化合物和含锂化合物之内的至少一种进行混炼,制作形成内部电极12的内部电极膏。
接着,用这些电介质膏和内部电极膏,例如,用印刷法或薄板法,制作作为电容器基体10的前体的坯片。例如,在使用薄板法的情况下,首先,使用电介质膏,形成电介质膏层(电介质坯板),向该电介质膏层的上边印刷内部电极膏层,接着使它们交互地进行重复进行叠层。接着对该叠层体进行热压粘接,切断成规定形状进行薄片化后,从基板上剥离下来变成为坯片。
在制作了坯片之后,进行脱粘接剂处理。这时的条件用通常的条件即可,例如在内部电极12使用镍或镍合金等的贱金属的情况下,要如下那样地进行调整。
[脱粘接剂处理条件]
升温速度    5℃/h~300℃/h
特别是      10℃/h~100℃/h
保持温度    200℃~400℃
保持时间    0.5小时~20小时
气氛        空气中
在进行了脱粘接剂处理之后,进行烧结,形成电容器基体10。烧结时的气氛可以根据内部电极12的构成材料适宜选择,在内部电极12使用镍或镍合金等的贱金属的情况下。理想的是以氮气为主要成分,混合进氢气1~10体积%,同时混合进10℃~35℃的水蒸气压得到的水蒸气气体的气氛。这时,氧分压,理想的是定为1×10-3~1×10-8Pa。因为氧分压若低于该范围,则内部电极12会因异常烧结而中途切断,而当氧分压超过该范围时,内部电极12就有进行氧化的倾向。烧结时的保持温度理想的是定为1000℃~1400℃。因为若保持温度低于该范围则致密化不充分,当超过该范围时内部电极12就变成为易于中途切断。烧结时的保持时间为0.5小时~8小时,1小时~3小时是特别理想的。
在这里,在本实施形态的情况下,由于已经向内部电极膏中添加进碳化合物和含锂化合物之中的至少一种,故变成为可以抑制电容器基体10向叠层方向或宽度方向的膨胀。
另外,在还原气氛中进行该烧结的情况下,例如,理想的是在烧结后进行退火。退火气氛的氧分压理想的是在1×10-6Pa以上,特别理想的是定为0.1Pa~1×10-3Pa。因为若氧分压低于该范围,则电介质层11a、11b的再氧化是困难的,而当超过该范围时内部电极12就会氧化。理想的是退火的保持温度定为在1100℃以下,保持时间定为20小时以下。另外,保持时间并不一定非要不可,也可以作成为仅仅由升温工序和降温工序构成退火工序。在该情况下,保持温度与最高温度是同义的。气氛气体理想的是使用氮气和加湿的氢气。
顺便提一下,在上边所说的脱粘接剂处理工序、烧结工序和退火工序中,在对氮气、氢气或它们的混合气体进行加湿的情况下,例如,可以把这些气体通入到水中。该情况下的水温理想的是作成为0℃~75℃左右。
在形成了电容器基体10之后,为了形成端子电极21、22,向该电容器基体10上涂敷导体膏组成物。涂敷方法没什么特别限定,可以使用浸泡法。导体膏组成物的涂敷量没有什么特别限定,可以根据要进行涂敷的电容器基体10的大小等进行适宜调整,通常为5微米~100微米左右。在涂敷了导体膏组成物之后,使其干燥。干燥理想的是例如在60℃~150℃左右进行10分钟~1个小时。
在进行了导体膏组成物的涂敷、干燥之后,进行向电容器基体10的烧接,分别形成端子电极21、22。烧接条件,理想的是采用,例如,在氮气的中性气氛中,或者,在氮气与氢气的混合气体等的还原气氛,或者在空气中,在600℃~1000℃下保持0小时到1个小时左右的办法进行。
在分别形成了端子电极21、22之后,在端子电极21、22上边分别形成电镀层23、24。这时,虽然可以使用电解电镀法或无电解电镀法中的任何一种方法,但是为了使与端子电极21、22之间的贴紧性良好,理想的是使用以前众所周知的电镀法。借助于此,就可以得到图1所示的叠层电容器。
如上所述,倘采用本实施形态涉及的叠层电容器,由于作成为使得在电容器基体10的叠层方向上的膨胀率x变成为±0.05×i(%)的范围内或-10(%)以上0(%)以下的范围内,或者,宽度方向上的膨胀率y变成为-0.05×i(%)以上0(%)以下的范围内,故可以抑制裂纹的发生,可以降低不合格率。
特别是若作成为使得膨胀率x为-0.05(%)以上0(%)以上的范围内,则可以更有效地抑制拐角裂纹的发生。
此外,如果把位于最外部的电介质层11a的厚度作成为100微米以下,更好地是50微米以下,则可以更有效地抑制裂纹的发生。
此外,如果采用使电介质膏层和内部电极膏层进行叠层、烧结的办法,形成电容器基体10的同时使内部电极膏层中含有碳化合物和含锂化合物中的至少一种,则可以防止烧结时电容器基体10向叠层方向进行膨胀。此外,若作成为使得内部电极膏层中含有含锂化合物,则可以防止烧结时电容器基体10向宽度方向进行膨胀。
此外,若作成为使得相对于导电材料原料中的金属元素100质量份、碳化合物以碳计为0.5质量份以上16质量份以下的比率的范围内含有碳化合物,则可以使膨胀率x变成为规定的范围内。此外,若作成为使得相对于导电材料原料中的金属元素100质量份,含锂化合物以锂计为0.005质量份以上10质量份以下的比率的范围内含有含锂化合物,则可以使膨胀率x和膨胀率y分别变成为规定的范围内。
此外,参看图1说明本发明的具体的实施例。
[实施例1~6]
作为实施例1~6,首先,作为电介质原料的主成分原料,准备平均粒径0.4微米的钛酸钡粉末。钛酸钡中的钡对钛的原子比Ba/Ti定为1.04。接着,作为电介质原料的副成分原料,相对于该主成分原料的比例,分别添加碳酸锰粉末0.2质量%、碳酸钇(Y2O3)粉末0.22质量%、氧化钒(V2O5)粉末0.03质量%、氧化钨(WO3)粉末0.038质量%的比率。接着,在水中-乳化磨(ルミル)使该混合物进行混合、干燥后,向该粉碎临时焙烧粉中,添加作为有机粘接剂的丙烯酸类树脂和作为有机溶剂的二氯甲烷或丙酮后进行混合,制作成电介质膏。在制作完电介质膏之后,用刮刀法制作电介质膏层。
接着,作为导电材料原料准备平均粒径0.4微米的镍粉末,作为碳化合物准备平均粒径0.2微米的炭黑粉末,向其中添加作为有机粘接剂的乙基纤维素和作为有机溶剂的萜品醇,用3辊进行混炼制造内部电极膏。这时,要分别使实施例1~6中的炭黑添加量变化,使得相对于镍100质量份,碳变成为表1所示的比率。
在制作了内部电极膏之后,向电介质膏层的上边印刷内部电极膏层,以使内部电极膏层的端部从电介质膏层的端部交互地露出到外部那样进行叠层然后进行热压粘接。这时,把电介质膏层配置在叠层方向的最外部。此外还要作成为使被内部电极膏层夹持起来的电介质膏层的叠层数形成为100层,使烧结后的电介质层11b的叠层数i变成为100层。然后,把该叠层体切断为使得烧结后的片形状为纵3.2mm×横1.6mm×厚1.0mm(JIS标准的C3216型),制作成坯片。
在制作成坯片之后,对该坯片进行脱粘接剂处理,在加湿的氮气与氢气的混合气体气氛中在1245℃下保持2个小时进行烧结。这时,混合气体中的氢气的混合量为5体积%。然后在氧分压为1×10-2Pa的加湿气氛中在1000℃下保持3个小时后进行退火处理。借助于此,制作电介质层11a的厚度约220微米,电介质层11b的厚度约6微米,内部电极12的厚度约1.5微米,电介质层11b的叠层数i为100层的电容器基体10。
对所得到的电容器基体10分别观察叠层方向的膨胀率x和裂纹不合格率。然后,向该电容器基体10的端部涂敷铟·镓合金分别形成端子电极21、22,测定电学特性(相对介电系数εr和介电损耗tanδ)。另外,样品个数对于各个实施例分别定为30个,分别对膨胀率x,介电常数εr和介电损耗tanδ求其平均值。表1分别示出了这些的结果。此外,图3示出了实施例3中的电容器基体10的剖面构造的显微镜照片。该图示出的是对于内部电极12的延伸方向垂直的方向的剖面构造。
此外,作为对实施例1~6的比较例1、2,除去分别使炭黑的添加量变化为使之相对于镍100质量份,碳变成为表1所示的比率之外,与实施例1~6同样地形成电容器基体。对于这些比较例1、2也与实施例1~6同样,分别测定叠层方向上的膨胀率x,裂纹不合格率、介电常数εr和介电损耗tanδ,归纳这些结果也分别示于表1中。此外,在图4中示出了表明比较例1的电容器基体的剖面构造的显微镜照片。该照片与图3同样,示出的也是相对于内部电极的延伸方向垂直的方向的剖面构造。
由表1可知,实施例1~6的电容器基体10的叠层方向上的膨胀率x是在本身为±0.05×i的±5(%)的范围内,与在该范围外的比较例1、2比较,裂纹不合格率小。即已表明:如果作成为使得电容器基体10的叠层方向上的膨胀率x在±0.05×i(%)的范围内,则可以抑制裂纹的发生,可以减小不合格率。
此外,若向内部电极膏中添加碳化合物,则叠层方向的膨胀率x将变小,特别是,如果添加为使得导电材料原料的金属元素100质量份碳化合物的碳成为0.5质量份以上16质量份以下的比率,则可知可以使叠层方向的膨胀率x成为在±0.05×i(%)的范围内。进一步说,如果添加以使导电材料原料的金属元素100质量份碳化合物的碳变成为2质量份以上12质量份以下的比率,则可知叠层方向的膨胀率x可以更接近于0,裂纹不合格率可以更小。此外,如果添加以使导电材料原料的金属元素100质量份中碳化合物的碳变成为4质量份以上10质量份以下的比率,则可知叠层方向的膨胀率x可以更接近于0,对于介电常数εr也可以得到大的值。
顺便提一下,由图3和图4也可知,采用向内部电极膏内添加碳化合物的办法,就可以使叠层方向的膨胀率x接近于0。
[实施例7~11]
作为实施例7~11,在制作内部电极膏时,除了作为含锂盐添加平均粒径0.2微米的Ti2SiO3粉末取代碳化合物,同时,使电容器基体10的烧结温度变成为1200℃之外,与实施例1~6同样,制作电介质层11a的厚度约210微米,电介质层11b的厚度约5微米,内部电极12的厚度约1.5微米,电介质层11b的叠层数i为100层的电容器基体10。这时,要分别使含锂盐的添加量进行变化,使之相对于镍100质量份,含锂盐以锂计为表2所示的比率。
对所得到的电容器基体10,与实施例1~6同样,分别测定叠层方向的膨胀率x、宽度方向的膨胀率y、裂纹不合格率、介电常数εr和介电损耗tanδ。这些测定结果分别示于表2。
此外,作为对于实施例7~11的比较例3、4,除了分别使含锂盐的添加量个自变成为相对于镍100质量份,含锂盐以锂计为表2所示的比率之外,与实施例7~11同样地形成电容器基体。对于这些比较例3、4也与实施例7~11同样,分别测定叠层方向的膨胀率x,宽度方向的膨胀率y、裂纹不合格率、介电常数εr和介电损耗tanδ,这些结果也对照地分别示于表2。
由表2可知,实施例7~11的电容器基体10的叠层方向上的膨胀率x是±0.05×i的±5(%)的范围内,宽度方向上的膨胀率y是-0.05×i的-5(%)以上,0(%)以下的范围内,与在该范围外的比较例3、4比较,裂纹不合格率小。就是说,可知:如果作成为使得电容器基体10的叠层方向上的膨胀率x在±0.05×i(%)的范围内,宽度方向上的膨胀率y是-0.05×i(%)以上0(%)以下的范围内,则可以抑制裂纹的发生,可以减小不合格率。
此外,若向内部电极膏中添加含锂盐时,则叠层方向的膨胀率x和宽度方向的膨胀率y将分别变小,特别是,如果相对于导电材料原料的金属元素100质量份,含锂盐的添加量以锂计为0.005质量份以上10质量份以下的比率,则可知可以使叠层方向的膨胀率x变成为在±0.05×i(%)的范围内,使宽度方向上的膨胀率y变成为-0.05×i(%)以上0(%)以下的范围内。进一步说,如果把含锂盐的添加量相对于导电材料原料的金属元素100质量份,以锂计成为0.01质量份以上5质量份以下的比率,则可知裂纹不合格率可以更小。此外,如果添加含锂盐的量相对于电材料原料的金属元素100质量份,以锂计成为0.02质量份以上3质量份以下的比率,则可知在可以减小裂纹不合格率的同时,对于介电常数εr也可以得到大的值。
[实施例12~16]
作为实施例12~16,除了把电介质层11a的厚度作成为约200微米,把电介质层11b的厚度作成为约5微米,把内部电极12的厚度作成为约1.5微米,把电介质层11b的叠层数i作成为300层之外,与实施例7~11同样,制作电容器基体10。这时,与实施例7~11同样,要分别使含锂盐的添加量进行变化,使得相对于镍100质量份,以锂计成为表3所示的比率。
对所得到的电容器基体10,与实施例1~6同样,分别测定叠层方向的膨胀率x、宽度方向的膨胀率y、裂纹不合格率、介电常数εr和介电损耗tanδ。这些测定结果分别示于表3。此外,在图5中示出了表明实施例15的电容器基体10的剖面构造的显微镜照片。该照片与图3同样,示出的也是对于内部电极12的延伸方向垂直的方向的剖面构造。
此外,作为对实施例12~16的比较例5、6,除了分别使含锂盐的添加量分别变成为使得相对于镍100质量份,以锂计成为表2所示的比率之外,与实施例12~16同样地形成电容器基体。对于这些比较例5、6也与实施例12~16同样,分别测定宽度方向的膨胀率y、裂纹不合格率、介电常数εr和介电损耗tanδ,这些结果也对照地分别示于表3。此外,在图6中示出了表明比较例5的电容器基体的剖面构造的显微镜照片。该照片与图3同样,示出的也是对于内部电极的延伸方向垂直的方向的剖面构造。
由表3可知,实施例12~16,电容器基体10的宽度方向上的膨胀率y是-0.05×i的-15(%)以上0(%)以下的范围内,与在该范围外的比较例5、6比较,裂纹不合格率小。就是说,得知:如果作成为使得电容器基体10宽度方向上的膨胀率y是在-0.05×i(%)以上0(%)以下的范围内,与实施例7-11同样,则可以抑制裂纹的发生,可以减小不合格率。
此外,与实施例7~11同样,若向内部电极膏中添加含锂盐,则叠层方向的膨胀率x和宽度方向的膨胀率y将分别变小,特别是,如果添加量相对于电材料原料的金属元素100质量份,含锂盐以锂计成为0.005质量份以上10质量份以下的比率,则可知可以使叠层方向的膨胀率x变成为在±0.05×i(%)的范围内,使宽度方向上的膨胀率y变成为-0.05×i(%)以上0(%)以下的范围内。进一步说,如果把含锂盐的添加量相对于导电材料原料的金属元素100质量份,含锂盐以锂计成为0.01质量份以上5质量等份以下的比率,则可知在可以减小裂纹不合格率的同时,对于介电常数εr还可以得到大的值。此外,如果含锂盐的添加量相对于导电材料原料的金属元素100质量份,以锂计成为0.02质量份以上3质量份以下的比率,则可知介电常数εr可以更大。
顺便提一下,由图5和图6也可知,采用向内部电极膏内添加含锂盐的办法,就可以减小宽度方向的膨胀率y。
[实施例17~22]
作为实施例17~22,除了按表4所示分别使电介质层11a的厚度变化之外,与实施例14同样,制作电容器基体10。电介质层11b的厚度为约5微米,内部电极12的厚度为约1.5微米,电介质层11b的叠层数i为300层,含锂盐的添加量,相对于镍100质量份为2质量份。对所得到的电容器基体10,与实施例14同样,分别测定叠层方向的膨胀率x、宽度方向的膨胀率y、裂纹不合格率、介电常数εr和介电损耗tanδ。这些测定结果与实施例14的结果一起分别示于表4。
由表4可知,电介质层11a的厚度形成得越薄则叠层方向的膨胀率x就越小,裂纹不合格率也越小。特别是若把电介质层11a的厚度作成为100微米以下,使叠层方向的膨胀率x变成为0(%)以下的范围内,则可以使裂纹不合格率变成为5%以下,非常小,此外,若进一步使电介质层11a的厚度变成为50微米以下,可知裂纹不合格率可以小到3%以下。
[实施例23~26]
作为实施例23~26,除了使含锂盐的添加量分别变化为使得相对于镍100质量份,以锂计成为如表5所示的比率之外,与实施例20同样地制作电容器基体10。电介质层11a的厚度约50微米、电介质层11b的厚度为约5微米,内部电极12的厚度为约1.5微米,电介质层11b的叠层数i为300层。对所得到的电容器基体10,与实施例20同样,分别测定叠层方向的膨胀率x、宽度方向的膨胀率y、裂纹不合格率、介电常数εr和介电损耗tanδ。这些测定结果与实施例20的结果一起分别示于表5。
由表5可知,含锂盐的添加量越多则叠层方向的膨胀率x就越小,由拐角裂纹产生的裂纹不合格率也越小。但是,当含锂盐的添加量过多,变成为使得叠层方向的膨胀率x超过了-10%时,由分层引起的裂纹不合格率就会大大地增加。就是说,在电介质层11b的叠层数i多的情况下,特别是如果使得叠层方向的膨胀率x变成为-10%以上0%以下的范围内,则可以进一步减小裂纹不合格率。
另外,在上述实施例中虽然分别说明的是向内部电极膏内作为碳化合物添加进炭黑的情况和作为含锂盐添加进Li2SiO3的情况,但是即便是作成为添加别的碳化合物或别的含锂盐也可以得到同样的结果。此外即便是作成为添加碳化合物和含锂盐这两方,也可以得到同样的效果。
再有,在上述实施例中,虽然说明的是作为导电材料原料在内部电极膏中使用镍的情况,但是即便是使用别的导电材料原料也可以得到同样的结果。此外,即便是在导电材料原料中含有各种微量成分,即便是与电介质层同一组成的材料或含有电介质组成中的成分,也可以得到同样的结果。
以上,虽然举出实施形态和实施例对本发明进行了说明,但是,本发明并不受限于上述实施形态和实施例,可以进行种种的变形。例如,在上述实施形态和实施例中,虽然作成为采用向内部电板膏层添加进碳化合物和含锂化合物之中的至少一种的办法,使电容器基体10的叠层方向上的膨胀率x或宽度方向上的膨胀率y变成为规定的范围内,但是也可以作成为用别的手段进行调整。例如也可以作成为使得在内部电极膏层中,就象碳化合物或含锂化合物那样,含有在低温下进行蒸发的铋含有物或锌含有物等。
此外,在上述实施形态中,虽然说明的是电容器基体10的叠层方向上的膨胀率x和宽度方向上的膨胀率y分别变成为规定的范围内的情况,但是,也可以是叠层方向的膨胀率x或宽度方向的膨胀率y中的不论哪一方变成为规定的范围内。
再有,在上述的实施形态和实施例中,虽然说明的是设置电镀层23、24的情况,但是,本发明对于不具备电镀层的情况也同样地可以应用。
如上所述,倘采用本发明的叠层电容器,由于作成为使得如果设电介质层的叠层数为i,则电容器基体的叠层方向的膨胀率x变成为在±0.05×i(%)的范围内,或由于叠层方向上的膨胀率x变成为-10(%)以上0(%)以下的范围内,或者由于电容器基体的宽度方向上的膨胀率y变成为-0.05×i(%)以上0(%)以下的范围内,故具有可以抑制裂纹的发生,可以降低不合格率的效果。
特别是,倘采用本发明的一个方案的叠层电容器,由于作成为使得叠层方向上的膨胀率x变成为-0.05i(%)以上0(%)以下的范围内,或作成为使得位于叠层方向的最外部的电介质的厚度变成为100微米以下,故具有可以抑制裂纹的发生,可以降低不合格率的效果。
此外,倘采用本发明的另外一个方案的叠层电容器,由于作成为采用使电介质膏层和内部电极膏层进行叠层、烧结的办法形成电容器基体,同时使内部电极膏层含有碳化合物和含锂化合物之中的至少一种,故具有可以防止在烧结时电容器基体在叠层方向上进行膨胀,可以得到本发明的叠层电容器的效果。
此外,倘采用本发明的另外的一个方案的叠层电容器,由于作成为使得相对于导电材料原料中的金属元素100质量份在以碳计成为0.5质量份以上16质量份以下的比率的范围内含有碳化合物,或者相对于导电材料原料中的金属元素100质量份,以锂计成为0.005质量份以上10质量份以下的比率的范围内含有含锂化合物,故具有使叠层方向的膨胀率x变成为±0.05×i(%)的范围内的效果。
此外,倘采用本发明的另外的一个方案的叠层电容器,由于作成为采用使电介质膏层和内部电极膏层进行叠层、烧结的办法形成电容器基体的同时,使内部电极膏层中含有含锂化合物,故具有可以防止烧结时电容器基体在宽度方向上膨胀,可以得到本发明的叠层电容器的效果。
此外,倘采用本发明的另外的一个方案,由于作成为使得相对于导电材料原料中的金属元素100质量份,以锂计成为0.005质量份以上10质量份以下的比率的范围内含有含锂化合物,故具有可以使宽度方向的膨胀率变成为-0.05×i(%)以上0(%)以下的范围内的效果。
根据以上的说明,显然是可以实施本发明的种种的形态或变形例的。因此,在以下的权利要求的均等的范围内,用上述的详细的说明中的形态以外的形态实施本发明是可能的。表1
  C对Ni的比率(质量份)    叠层方向的膨胀率X(%)   裂纹不合格率(%)    介电常数εr   介电损耗tanδ(%) 叠层数i  电介质层11a的厚度(μm)
 拐角裂纹  分层
 实施例 1     0.5     5.0   10   0    9600   6.0   100   220
2     2     4.5   0   0    9759   7.2   100   220
3     4     2.6   0   0    10123   7.1   100   220
4     8     0.8   0   0    8912   7.1   100   220
5     12    -1.5   0   0    8560   7.1   100   220
6     16    -4.1   0   10    2000   5   100   220
 比较例 1     0     8   47   0    9550   5.7   100   220
2     20    -6.3   0   100    83   0.8   100   220
表2
  Li对Ni的比率(质量份   叠层方向的膨胀率(%)   宽度方向的膨胀率(%)   裂纹不合格率(%)   介电常数εr   介电损耗tanδ(%) 叠层数i  电介质层11a的厚度(μm)
 拐角裂纹  分层
 实施例  7   0.005    4.5    -1.1   8   0   9540    5.7   100   210
 8   0.05    3.9    -1.5   0   0   9520    5.7   100   210
 9    2    3.0    -2.0   0   0   9500    5.8   100   210
 10    4    1.2    -4.8   0   0   8500    6.2   100   210
 11    10   -2.6    -4.9   0   10   7200    8.3   100   210
 比较例  3    0    8     1.0   47   0   9550    5.7   100   210
 4    16   -6.0    -11.5   0   80   4820    8.3   100   210
表3
  Li对Ni的比率(质量份)   叠层方向的膨胀率(%)   宽度方向的膨胀率(%   裂纹不合格率(%)   介电常数εr   介电损耗tanδ(%) 叠层数i   电介质层11a的厚度(μm)
 拐角裂纹  分层
 实施例  12    0.005    7.8    -1.4   15   0   9540    5.7   300    200
 13    0.05    5.6    -2.6   5   0   9520    5.7   300    200
 14     2    3.5    -3.7   7   0   9500    5.8   300    200
 15     4    2.3    -6.7   10   5   8500    6.2   300    200
 16     10    0.8    -9.7   8   8   7200    8.3   300    200
 比较例  5     0    9.9     2.3   53   0   9550    5.7   300    200
 6     16   -1.5    -18.2   0   85   4820    8.3   300    200
表4
  Li对Ni的比率(质量份)   叠层方向的膨胀率(%)   宽度方向的膨胀率(%   裂纹不合格率(%)   介电常数εr  介电损耗tanδ(%) 叠层数i  电介质层11a的厚度(μm)
 拐角裂纹  分层
 实施例  17     2    3.2    -3.1   24   0   9500   5.8  800   500
 18     2    1.8    -3.5   18   0   9500   5.8  300   250
 14     2    3.5    -3.7   7   0   9500   5.8  300   200
 19     2   -1.5    -3.7   5   0   9500   5.8  300   100
 20     2   -6.6    -4   2   0   9500   5.8  300   50
 21     2   -7.8    -4.3   0   0   9500   5.8  300   20
 22     2   -8.3    -4   0   0   9500   5.8  300   10
表5
  Li对Ni的比率(质量份)   叠层方向的膨胀率(%)  宽度方向的膨胀率(%)   裂纹不合格率(%)   介电常数   介电损耗tanδ(%) 叠层数i   电介质层11a的厚度(μm)
 拐角裂纹  分层
 实施例  23    0.005   -0.6   -1.1   3   0   9540    5.7   300     50
 24    0.05   -1.7   -2.9   0   0   9520    5.7   300     50
 20     2   -6.6   -4   2   0   9500    5.8   300     50
 25     4   -10.2   -7.9   0   0   8500    6.1   300     50
 26     10   -12.8   -10.5   0   8   7200    5.6   300     50

Claims (14)

1.一种叠层电容器,它是备有电介质层和内部电极交互地叠层的电容器基体的叠层电容器,其特征是:
设定内部电极夹持起来的电介质层的叠层数为i,则上述电容器基体的叠层方向上的膨胀率x,是在-0.05×i(%)以上0.05×i(%)以下的范围内。
2.权利要求1所述的叠层电容器,其特征是:上述膨胀率x,是在-0.05×i(%)以上0(%)以下的范围内
3.一种叠层电容器,它是备有电介质层和内部电极交互地叠层的电容器基体的叠层电容器,其特征是:上述电容器基体的叠层方向上的膨胀率x,是在-0.10(%)以上0(%)以下的范围内。
4.权利要求1到3中的任何一项所述的叠层电容器,其特征是:
上述电容器基体,在叠层方向的最外部具有电介质层,
位于该最外部的电介质层的厚度是100微米以下。
5.权利要求0到4中的任何一项所述的叠层电容器,其特征是:
上述内部电极含有镍(Ni)。
6.权利要求1到5中的任何一项所述的叠层电容器,其特征是:
上述电容器基体是采用使含有电介质原料的电介质膏层与含有导电材料原料的内部电极膏层进行叠层并进行烧结的办法得到,
上述内部电极膏层含有碳化合物和含锂化合物中的至少一种。
7.权利要求6所述的叠层电容器,其特征是:
上述内部电极膏层,相对于上述导电材料原料的金属元素100质量份,上述碳化合物的碳(C)成为0.5质量份以上16质量份以下的比率的范围内含有上述碳化合物。
8.权利要求6所述的叠层电容器,其特征是:
上述内部电极膏层,相对于导电材料原料的金属元素100质量份,上述合锂化合物的锂(Li)成为0.005质量份以上00质量份以下的比率的范围内含有上述含锂化合物。
9.权利要求6到8中的任何一项所述的叠层电容器,其特征是:
上述含锂化合物是含锂的盐。
10.一种叠层电容器,它是备有电介质层和内部电极交互地叠层的电容器基体的叠层电容器,其特征是:
设定内部电极夹持起来的电介质层的叠层数为i,则上述电容器基体在宽度方向上的膨胀率y,是在-0.05×i(%)以上0(%)以下的范围内。
11.权利要求10所述的叠层电容器,其特征是:
上述内部电极含有镍(Ni)。
12.权利要求10或11所述的叠层电容器,其特征是:
上述电容器基体是采用使含有电介质原料的电介质膏层与含有导电材料原料的内部电极膏层进行叠层并进行烧结的办法得到,
上述内部电极膏层含有含锂化合物。
13.权利要求12所述的叠层电容器,其特征是:
上述内部电极膏层,相对于上述导电材料原料的金属元素100质量份,上述含锂化合物的锂(Li)成为0.005质量份以上10质量份以下的比率的范围内含有上述含锂化合物,
14.权利要求02或13所述的叠层电容器,其特征是:上述含锂化合物是含锂的盐。
CNB008024707A 1999-11-02 2000-10-26 叠层电容器 Expired - Fee Related CN1251259C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP349265/99 1999-11-02
JP34926599 1999-11-02
JP349265/1999 1999-11-02

Publications (2)

Publication Number Publication Date
CN1335998A true CN1335998A (zh) 2002-02-13
CN1251259C CN1251259C (zh) 2006-04-12

Family

ID=18402604

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008024707A Expired - Fee Related CN1251259C (zh) 1999-11-02 2000-10-26 叠层电容器

Country Status (5)

Country Link
US (1) US6493207B2 (zh)
JP (1) JP4153206B2 (zh)
KR (1) KR100465140B1 (zh)
CN (1) CN1251259C (zh)
WO (1) WO2001033588A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100452256C (zh) * 2003-03-12 2009-01-14 株式会社村田制作所 叠片陶瓷电容器
CN101206952B (zh) * 2006-12-14 2011-09-07 Tdk株式会社 叠层电容器
CN111095451A (zh) * 2017-09-08 2020-05-01 阿维科斯公司 高压可调多层电容器

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7152291B2 (en) * 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
US7345868B2 (en) * 2002-10-07 2008-03-18 Presidio Components, Inc. Multilayer ceramic capacitor with terminal formed by electroless plating
KR100471155B1 (ko) * 2002-12-03 2005-03-10 삼성전기주식회사 저온소성 유전체 자기조성물과 이를 이용한 적층세라믹커패시터
US7256980B2 (en) * 2003-12-30 2007-08-14 Du Pont Thin film capacitors on ceramic
JP4182007B2 (ja) * 2004-01-30 2008-11-19 Tdk株式会社 積層セラミックコンデンサ
JP2005294314A (ja) 2004-03-31 2005-10-20 Tdk Corp 積層セラミックコンデンサ
JP4073416B2 (ja) 2004-03-31 2008-04-09 Tdk株式会社 積層セラミックコンデンサ
US7075775B2 (en) 2004-05-27 2006-07-11 Kyocera Corporation Chip-type electronic component
US20060169389A1 (en) * 2005-01-31 2006-08-03 Barber Daniel E Electrode paste for thin nickel electrodes in multilayer ceramic capacitors and finished capacitor containing same
JP2006245049A (ja) * 2005-02-28 2006-09-14 Tdk Corp 電子部品及び電子機器
JP4400583B2 (ja) * 2006-03-01 2010-01-20 Tdk株式会社 積層コンデンサ及びその製造方法
US7985995B2 (en) 2006-08-03 2011-07-26 Micron Technology, Inc. Zr-substituted BaTiO3 films
JP4983799B2 (ja) * 2006-09-22 2012-07-25 株式会社村田製作所 積層セラミックコンデンサ
US20080174931A1 (en) * 2007-01-18 2008-07-24 Skamser Daniel J Vertical electrode layer design to minimize flex cracks in capacitors
JP5289794B2 (ja) * 2007-03-28 2013-09-11 株式会社村田製作所 積層型電子部品およびその製造方法
US7545626B1 (en) * 2008-03-12 2009-06-09 Samsung Electro-Mechanics Co., Ltd. Multi-layer ceramic capacitor
KR101015127B1 (ko) * 2008-08-20 2011-02-16 주식회사 하이닉스반도체 반도체 장치의 전극, 캐패시터 및 그의 제조방법
KR101079408B1 (ko) 2009-12-24 2011-11-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101079546B1 (ko) * 2009-12-30 2011-11-02 삼성전기주식회사 적층 세라믹 커패시터
KR101541505B1 (ko) * 2010-12-06 2015-08-03 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품
KR101058697B1 (ko) * 2010-12-21 2011-08-22 삼성전기주식회사 적층 세라믹 커패시터의 회로 기판 실장 구조, 실장 방법과 이를 위한 회로 기판의 랜드 패턴, 수평 방향으로 테이핑한 적층 세라믹 커패시터의 포장체 및 수평 방향 정렬방법
KR20130006783A (ko) * 2011-06-23 2013-01-18 삼성전기주식회사 내부 전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR101882998B1 (ko) * 2011-11-25 2018-07-30 삼성전기주식회사 적층 세라믹 전자부품
KR101496815B1 (ko) * 2013-04-30 2015-02-27 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
KR101499715B1 (ko) * 2013-07-17 2015-03-06 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR101474152B1 (ko) 2013-07-17 2014-12-23 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
DE102013017350B4 (de) * 2013-10-17 2020-07-09 Tdk Electronics Ag Vielschichtbauelement und Verfahren zur Herstellung eines Vielschichtbauelements
US10204737B2 (en) 2014-06-11 2019-02-12 Avx Corporation Low noise capacitors
KR101681413B1 (ko) 2015-04-23 2016-11-30 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
JPWO2017090530A1 (ja) * 2015-11-27 2018-08-30 京セラ株式会社 積層型コンデンサおよびその実装構造体
US10431388B2 (en) 2015-12-08 2019-10-01 Avx Corporation Voltage tunable multilayer capacitor
CN116666112A (zh) 2017-10-02 2023-08-29 京瓷Avx元器件公司 高电容可调多层电容器和阵列
JP6926995B2 (ja) * 2017-11-29 2021-08-25 Tdk株式会社 電子部品
JP7171315B2 (ja) * 2018-08-29 2022-11-15 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR102217289B1 (ko) 2018-11-22 2021-02-19 삼성전기주식회사 커패시터 부품 및 그 제조 방법
WO2020139681A1 (en) 2018-12-26 2020-07-02 Avx Corporation System and method for controlling a voltage tunable multilayer capacitor
JP7290431B2 (ja) * 2019-02-27 2023-06-13 京セラ株式会社 積層セラミック電子部品
JP7379899B2 (ja) * 2019-07-22 2023-11-15 Tdk株式会社 セラミック電子部品
KR20230008405A (ko) * 2021-07-07 2023-01-16 삼성전기주식회사 커패시터 부품 및 커패시터 부품의 제조 방법
KR20230079890A (ko) 2021-11-29 2023-06-07 삼성전기주식회사 세라믹 전자부품
KR20230101472A (ko) * 2021-12-29 2023-07-06 삼성전기주식회사 적층 세라믹 전자부품

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6081706A (ja) * 1983-10-12 1985-05-09 株式会社トーキン セラミツク用導電性ペ−スト
JPS6480007A (en) 1987-09-19 1989-03-24 Taiyo Yuden Kk Electrode paste for ceramic capacitor
JPH0294618A (ja) 1988-09-30 1990-04-05 Toshiba Corp 積層セラミックコンデンサの製造方法
US5144527A (en) * 1989-08-24 1992-09-01 Murata Manufacturing Co., Ltd. Multilayer capacitor and method of fabricating the same
JPH05275271A (ja) * 1992-03-27 1993-10-22 Kyocera Corp 積層セラミックコンデンサ
US5646815A (en) * 1992-12-01 1997-07-08 Medtronic, Inc. Electrochemical capacitor with electrode and electrolyte layers having the same polymer and solvent
JPH06176954A (ja) * 1992-12-03 1994-06-24 Matsushita Electric Ind Co Ltd 積層型粒界絶縁型半導体セラミックコンデンサ
JP2764512B2 (ja) * 1993-01-21 1998-06-11 ティーディーケイ株式会社 セラミック部品内部電極用ペースト及びその製造法
JPH06349314A (ja) * 1993-06-03 1994-12-22 Murata Mfg Co Ltd 導電性ペースト
JPH08246010A (ja) * 1995-03-10 1996-09-24 Namitsukusu Kk 金属粉末の製造方法
EP0734031B1 (en) * 1995-03-24 2004-06-09 TDK Corporation Multilayer varistor
US5774326A (en) * 1995-08-25 1998-06-30 General Electric Company Multilayer capacitors using amorphous hydrogenated carbon
JPH1131634A (ja) * 1997-07-14 1999-02-02 Sumitomo Metal Mining Co Ltd 積層セラミックコンデンサー内部電極用ペースト
DE19737324A1 (de) * 1997-08-28 1999-03-04 Philips Patentverwaltung Vielschichtkondensator mit silber- und seltenerdmetalldotiertem Bariumtitanat

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100452256C (zh) * 2003-03-12 2009-01-14 株式会社村田制作所 叠片陶瓷电容器
CN101206952B (zh) * 2006-12-14 2011-09-07 Tdk株式会社 叠层电容器
CN111095451A (zh) * 2017-09-08 2020-05-01 阿维科斯公司 高压可调多层电容器

Also Published As

Publication number Publication date
JP4153206B2 (ja) 2008-09-24
US6493207B2 (en) 2002-12-10
WO2001033588A1 (fr) 2001-05-10
KR100465140B1 (ko) 2005-01-13
CN1251259C (zh) 2006-04-12
US20010055192A1 (en) 2001-12-27
KR20010089761A (ko) 2001-10-08

Similar Documents

Publication Publication Date Title
CN1251259C (zh) 叠层电容器
JP7227690B2 (ja) 積層セラミックコンデンサおよびその製造方法
CN112216510B (zh) 陶瓷电子器件及其制造方法
DE102011081939A1 (de) Mehrschichtiger PTC-Thermistor
JP2019140199A (ja) 積層セラミックコンデンサおよびその製造方法
JP2019186396A (ja) 積層セラミックコンデンサおよびその製造方法
EP1840914A1 (en) Capacitor layer forming material, process for producing the same, and printed wiring board having built-in capacitor layer obtained using the material
JP7545200B2 (ja) セラミック電子部品およびその製造方法
US7083745B2 (en) Production method for laminate type dielectric device and electrode paste material
JP4577461B2 (ja) 導体ペースト組成物および積層コンデンサ
US7054137B1 (en) Refractory metal nickel electrodes for capacitors
JP4168773B2 (ja) 焼結性に優れたニッケル粉末の製造方法
JP2021068734A (ja) セラミック電子部品およびその製造方法
CN100341078C (zh) BaTiO3基叠层片式PTC热敏电阻器的制备工艺
JP4515334B2 (ja) バレルめっき方法、および電子部品の製造方法
JP2007227483A (ja) 積層セラミック素子の製造方法
US7277269B2 (en) Refractory metal nickel electrodes for capacitors
JP2006332572A (ja) 積層セラミックコンデンサの製法および積層セラミックコンデンサ
CN1581388A (zh) 多层陶瓷电容器及其制备方法
JP2008147497A (ja) 積層セラミック素子の製造方法
JPH0348415A (ja) ペースト組成物および積層セラミックコンデンサの製造方法
JP2000049031A (ja) コンデンサの電極組成物及びそれを用いた電極ペースト
WO2024070416A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法
WO2024166468A1 (ja) 積層セラミック電子部品およびその製造方法
JP7498912B2 (ja) セラミック電子部品、実装基板およびセラミック電子部品の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060412

Termination date: 20131026