KR20130006783A - 내부 전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 커패시터 - Google Patents

내부 전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 커패시터 Download PDF

Info

Publication number
KR20130006783A
KR20130006783A KR1020110061234A KR20110061234A KR20130006783A KR 20130006783 A KR20130006783 A KR 20130006783A KR 1020110061234 A KR1020110061234 A KR 1020110061234A KR 20110061234 A KR20110061234 A KR 20110061234A KR 20130006783 A KR20130006783 A KR 20130006783A
Authority
KR
South Korea
Prior art keywords
internal electrode
metal powder
carbon nanotubes
conductive paste
paste composition
Prior art date
Application number
KR1020110061234A
Other languages
English (en)
Inventor
정현철
김영호
김종한
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110061234A priority Critical patent/KR20130006783A/ko
Priority to US13/528,163 priority patent/US20120327558A1/en
Publication of KR20130006783A publication Critical patent/KR20130006783A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/04Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of carbon-silicon compounds, carbon or silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Conductive Materials (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명은 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 커패시터에 관한 것으로, 본 발명의 일 실시형태에 따른 내부전극용 도전성 페이스트 조성물은 금속 분말 100 중량부; 및 탄소 나노튜브 0.1 내지 10 중량부;를 포함할 수 있다. 본 발명에 따른 내부전극용 도전성 페이스트 조성물은 금속 분말의 소결 수축을 제어할 수 있다.

Description

내부 전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 커패시터 {Conductive paste composition for internal electrode and multilayer ceramic capacitor}
본 발명은 내부 전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 커패시터에 관한 것으로, 보다 구체적으로는 금속 분말의 소결 수축을 제어할 수 있는 내부 전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 커패시터에 관한 것이다.
일반적으로 커패시터, 인턱터, 압전 소자, 바리스터, 또는 서미스터 등의 세라믹 재료를 사용하는 전자부품은 세라믹 재료로 이루어진 세라믹 소체, 소체 내부에 형성된 내부전극 및 상기 내부전극과 접속되도록 세라믹 소체 표면에 설치된 외부전극을 구비한다.
세라믹 전자부품 중 적층 세라믹 커패시터는 적층된 복수의 유전체층, 일 유전체층을 사이에 두고 대향 배치되는 내부전극, 상기 내부전극에 전기적으로 접속된 외부전극을 포함한다.
적층 세라믹 커패시터는 소형이면서 고용량이 보장되고, 실장이 용이하다는 장점으로 인하여 컴퓨터, PDA, 휴대폰 등의 이동 통신장치의 부품으로서 널리 사용되고 있다.
최근 전기, 전자기기 산업의 고성능화 및 경박단소화에 따라 전자부품에 있어서도 소형, 고성능 및 저가격화가 요구되고 있다. 특히 CPU의 고속화, 기기의 소형 경량화, 디지털화 및 고기능화가 진전됨에 따라, 적층세라믹 커패시터(Multi Layer Ceramic Capacitor, 이하 'MLCC'라 한다.)도 소형화, 박층화, 고용량화, 고주파영역에서의 저임피던스화 등의 특성을 구현하기 위한 연구 개발이 활발히 진행되고 있다.
적층 세라믹 커패시터는 내부 전극용 도전성 페이스트와 세라믹 그린시트를 시트법이나 인쇄법 등에 의해 적층하고, 동시 소성하여 제조될 수 있다. 그러나, 유전체 층을 형성하기 위해서 세라믹 그린시트는 약 1100℃ 이상의 고온에서 소성되고, 도전성 페이스트는 보다 저온에서 소결 수축될 수 있다. 따라서, 세라믹 그린시트의 소성 중에 내부전극의 과소성이 발생할 수 있고 이로 인하여 내부전극이 뭉치거나 끊어질 수 있고, 내부전극의 연결성이 저하될 수 있다. 또한 소성 후 크랙과 같은 적층 세라믹 커패시터의 내부구조 결함이 발생할 수 있다.
본 발명은 금속 분말의 소결 수축을 제어할 수 있는 내부 전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 커패시터를 제공하는 것이다.
본 발명의 일 실시형태는 금속 분말 100 중량부; 및 탄소 나노튜브 0.1 내지 10 중량부;를 포함하는 적층 세라믹 커패시터의 내부전극용 도전성 페이스트 조성물을 제공한다.
상기 금속 분말은 Ni, Mn, Cr, Co, Al 및 이들의 합금으로 이루어진 군으로부터 선택되는 하나 이상일 수 있다.
상기 탄소 나노튜브의 길이는 100nm 이하일 수 있다.
상기 탄소 나노튜브는 초음파로 분산된 후 상기 금속 분말과 혼합될 수 있다.
본 발명의 다른 실시형태는 세라믹 소체; 및 상기 세라믹 소체 내부에 형성되며, 탄소 나노튜브를 포함하는 내부전극;을 포함하는 적층 세라믹 커패시터를 제공한다.
상기 내부전극은 금속 분말 100 중량부 및 탄소 나노튜브 0.1 내지 10 중량부를 포함하는 내부전극용 도전성 페이스트 조성물로 형성될 수 있고, 상기 탄소 나노튜브는 초음파로 분산된 후 상기 금속 분말과 혼합될 수 있다.
상기 내부 전극은 Ni, Mn, Cr, Co, Al 및 이들의 합금으로 이루어진 군으로부터 선택되는 하나 이상의 금속을 포함할 수 있다.
상기 탄소 나노튜브의 길이는 100nm 이하일 수 있다.
상기 세라믹 소체 및 상기 내부전극은 동시 소성에 의하여 형성될 수 있다.
본 발명의 일 실시형태에 따른 내부전극용 도전성 페이스트 조성물은 유전체층과 내부 전극층의 접착력을 높이고, 내부 전극의 소성 수축율을 감소시켜 내부 전극층의 슬라이딩(sliding) 효과가 최소화될 수 있다.
본 발명의 일 실시형태에 따른 내부전극용 도전성 페이스트 조성물은 탄소 나노튜브라는 하나의 성분에 의하여 금속 분말의 소결 수축 억제 효과를 얻을 수 있고, 여러 가지 성분을 분산할 필요가 없이 용이하게 진행할 수가 있다. 또한, 금속 분말의 크기와 상관없이 동일하게 적용될 수 있다.
본 발명의 일 실시형태에 따른 내부전극용 도전성 페이스트 조성물은 금속 분말의 소결 개시 온도를 최대한 지연시켜 유전체와의 수축율 차이를 최소화할 수 있다.
본 발명의 일 실시형태에 따르면 금속 분말 사이에 분산된 탄소 나노 튜브는 금속 분말간의 결합을 방지하여 입성장 되는 것을 방지할 수 있고, 금속 분말의 소결 수축 개시 온도를 높이거나, 고온에서 팽창하여 내부전극의 연결성을 향상시킬 수 있다. 또한 소성 후 크랙과 같은 적층 세라믹 커패시터의 내부구조 결함의 발생을 방지할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이고, 도 2는 도 1의 A-A'선을 따라 취한 적층 세라믹 커패시터를 나타내는 개략적인 단면도이다.
도 3는 본 발명의 일 실시형태에 따른 내부 전극용 도전성 페이스트 조성물을 개략적으로 나타내는 모식도이다.
도 4a 및 도 4b는 본 발명의 일 실시형태에 따른 내부전극용 도전성 페이스트의 소결 수축 거동을 개략적으로 나타내는 모식도이다.
도 5는 본 발명의 일 실시형태에 따른 도전성 페이스트 조성물의 소결 수축거동을 나타내는 그래프이다.
도 6 내지 도 8은 비교예 및 실시예에 따라 형성된 내부 전극의 표면을 촬영한 전자주사현미경(SEM, scanning electron microscope) 사진이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. 다만, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이고, 도 2는 도 1의 A-A'선을 따라 취한 적층 세라믹 커패시터를 나타내는 개략적인 단면도이다.
도 1 및 도 2를 참조하면, 본 실시형태에 따른 세라믹 소체(110), 상기 세라믹 소체 내부에 형성된 내부 전극(121, 122), 상기 세라믹 소체(110)의 외표면에 형성되는 외부 전극(131, 132)을 포함할 수 있다.
상기 세라믹 소체(110)의 형상에 특별히 제한은 없지만, 일반적으로 직방체 형상일 수 있다. 또한, 그 치수에 특별히 제한은 없으나, 예를 들면 0.6mm×0.3mm 크기일 수 있고, 22.5 ㎌ 이상의 고적층 및 고용량 적층 세라믹 커패시터일 수 있다.
상기 세라믹 소체(110)는 복수 개의 유전체층(111)이 적층되어 형성될 수 있다. 상기 세라믹 소체(110)를 구성하는 복수의 유전체층(111)은 소결된 상태로써, 인접하는 유전체층끼리의 경계는 확인할 수 없을 정도로 일체화되어 있을 수 있다.
상기 유전체층(111)은 세라믹 분말을 포함하는 세라믹 그린시트의 소결에 의하여 형성될 수 있다.
상기 세라믹 분말은 당업계에서 일반적으로 사용되는 것이면 특별히 제한되지 않는다. 이에 제한되는 것은 아니나, 예를 들면 BaTiO3계 세라믹 분말을 포함할 수 있다. 상기 BaTiO3계 세라믹 분말은 이에 제한되는 것은 아니며, 예를 들면, BaTiO3 에 Ca, Zr 등이 일부 고용된 (Ba1 - xCax)TiO3, Ba(Ti1 - yCay)O3, (Ba1 - xCax)(Ti1 -yZry)O3 또는 Ba(Ti1 - yZry)O3 등이 있다. 상기 세라믹 분말의 평균 입경은 이에 제한되는 것은 아니나, 예를 들면, 1.0㎛이하 일 수 있다.
또한, 상기 세라믹 그린시트는 상기 세라믹 분말과 함께 전이금속 산화물 또는 탄화물, 희토류 원소, 또는 Mg, Al 등을 포함할 수 있다.
상기 일 유전체층(111)의 두께는 적층 세라믹 커패시터의 용량 설계에 맞추어 적절히 변경될 수 있다. 이에 제한되는 것은 아니나, 예를 들면 소결 후 내부전극(121, 122) 사이에 형성된 유전체층(111)의 두께는 1.0㎛이하 일 수 있다.
상기 세라믹 소체(110) 내부에는 내부전극(121, 122)이 형성될 수 있다. 상기 내부전극(121, 122)은 일 유전체층 상에 형성되어 적층되고, 소결에 의하여 일 유전체층을 사이에 두고, 상기 세라믹 소체(110) 내부에 형성될 수 있다.
상기 내부전극은 서로 다른 극성을 갖는 제1 내부전극(121) 및 제2 내부전극(122)을 한 쌍으로 할 수 있으며, 유전체층의 적층 방향에 따라 대향 배치될 수 있다. 상기 제1 및 제2 내부 전극(121, 122)의 말단은 세라믹 소체(110)의 일면으로 교대로 노출될 수 있다.
상기 내부 전극(121, 122)의 두께는 용도 등에 따라 적절히 결정할 수 있는데, 예를 들면, 1.0㎛이하 일 수 있다. 또는 0.1 내지 1.0㎛의 범위 내에서 선택될 수 있다.
상기 내부전극(121, 122)은 본 발명의 일 실시형태에 따른 내부전극용 도전성 페이스트로 형성될 수 있다. 본 발명의 일 실시형태에 따른 내부 전극용 도전성 페이스트 조성물는 금속 분말; 및 탄소 나노튜브를 포함할 수 있고, 이에 의하여 형성된 내부전극은 탄소 나노튜브를 포함할 수 있다.
본 발명의 일 실시형태에 따르면 내부전극은 금속 분말의 소결에 의하여 형성될 수 있고, 금속 분말이 소결되는 과정에서 탄소나노튜브가 금속 분말 사이에 배치될 수 있다. 금속 분말이 입성장되어 형성된 내부전극은 탄소 나노튜브를 포함할 수 있다. 이에 대한 구체적인 사항은 후술하도록 한다.
상기 외부 전극(131, 132)은 세라믹 소체(110)의 외표면에 형성되어 내부전극(121, 122)과 전기적으로 연결될 수 있다. 보다 구체적으로, 상기 세라믹 소체(110)의 일면으로 노출된 제1 내부 전극(121)과 전기적으로 연결된 제1 외부전극(131)과 상기 세라믹 소체(110)의 타면으로 노출된 제2 내부 전극(122)과 전기적으로 연결된 제2 외부전극으로 구성될 수 있다.
또한 도시되지 않았으나, 제 1 및 제2 내부전극은 세라믹 소체 중 적어도 하나 이상의 면으로 노출될 수 있다. 또한 제1 및 제2 내부전극은 세라믹 본체의 동일 면으로 노출될 수 있다.
상기 외부 전극(131, 132)은 도전재를 포함하는 도전성 페이스트로 형성될 수 있다. 상기 도전성 페이스트에 포함되는 도전재는 특별히 제한되지 않지만, 예를 들면 Ni, Cu, 또는 이들 합금을 사용할 수 있다. 상기 외부 전극(131, 132)의 두께는 용도 등에 따라 적절히 결정할 수 있는데, 예를 들면 10 내지 50㎛ 정도일 수 있다.
도 3는 본 발명의 일 실시형태에 따른 내부 전극용 도전성 페이스트 조성물을 개략적으로 나타내는 모식도이다.
도 3을 참조하면, 본 발명의 일 실시형태에 따른 내부 전극용 도전성 페이스트 조성물는 금속 분말(21); 및 탄소 나노튜브(22)를 포함할 수 있다.
본 발명의 일 실시형태에 따른 내부전극용 도전성 페이스트 조성물은 유전체층과 내부 전극층의 접착력을 높이고, 내부 전극의 소성 수축율을 감소시켜 내부 전극층의 슬라이딩(sliding) 효과가 최소화될 수 있다.
상기 도전성 페이스트 조성물에 포함되는 금속 분말(21)의 종류는 특별히 제한되지 않으며, 비금속을 사용할 수 있다. 이에 제한되는 것은 아니나, 예를 들면 Ni, Mn, Cr, Co, Al 또는 이들의 합금이 있고, 이들을 하나 이상 포함할 수 있다.
또한, 상기 금속 분말의 평균 입경은 특별히 제한되지 않으나, 예를 들면 200nm이하일 수 있다. 보다 바람직하게는 180nm 이하일 수 있으며, 50 내지 180nm일 수 있다.
유전체 층을 형성하기 위해서 세라믹 그린시트는 약 1100℃ 이상의 고온에서 소성하여 제조될 수 있다. 내부전극으로 Ni 등의 비금속을 사용하는 경우 저온인 400℃부터 산화가 일어나면서 소결 수축이 되고, 1000℃ 이상에서 급격히 소성될 수 있다. 내부전극이 급격히 소성되면 내부전극의 과소성으로 인하여 전극이 뭉치거나 끊어질 수 있으며, 내부전극의 연결성이 저하될 수 있다. 또한 소성 후 크랙과 같은 적층 세라믹 커패시터의 내부구조 결함이 발생할 수 있다.
따라서 400 내지 500 ℃의 비교적 낮은 온도에서 소결이 시작되는 금속 분말의 소결 개시 온도를 최대한 지연시켜 유전체와의 수축율 차이를 최소화할 필요가 있다.
본 발명의 일 실시형태에 따른 내부전극용 도전성 페이스트 조성물은 도 3에도시된 바와 같이 금속 분말(21)과 탄소 나노튜브(22)를 포함할 수 있다.
상기 탄소 나노튜브(22)는 금속 분말의 소결 수축 개시 온도를 늦추고, 금속 분말의 소결 수축을 억제할 수 있다. 보다 구체적으로, 상기 탄소 나노 튜브는 금속 분말의 소결 수축시 금속 분말 간의 결합을 방지하여 입성장을 억제할 수 있다.
상기 탄소 나노튜브(22)의 길이는 특별히 제한되지 않으나, 예를 들면 100 nm 이하일 수 있다. 상기 탄소 나노튜브(22)의 길이가 100 nm를 초과하면 페이스트제조 공정 중에 분산성이 저하될 우려가 있고 페이스트 내부에서 엉킴에 의한 응집구조가 형성될 가능성이 있다. 예를 들면 금속 분말의 입자 직경이 수십 나노에서 수백나노인 경우에 탄소 나노튜브의 길이가 100nm를 초과하면 금속 분말에 흡착이 일어나지 않고 탄소 나노튜브끼리 뭉침이 발생할 수 있다. 따라서, 효과적인 금속 분말의 분산을 위해서는 100nm이하의 작은 사이즈를 첨가할 수 있다. 또한 탄소 나노튜브를 우선적으로 분산할 때 탄소 나노튜브의 길이가 100nm를 초과하면 뭉침현상이 쉽게 발생하여 효과적으로 분산시키기 어려울 수 있다.
상기 탄소 나토튜브의 제조방법은 특별히 제한되지 않으며, 공지된 방법으로 제조될 수 있다. 이에 제한되는 것은 아니나, 예를 들면 탄소 나노튜브는 그라파이트(Grapgite)에서 반데르발스(Wan Der Waals) 인력을 이기는 에너지를 가해 SP2 탄소 결합을 1차원적인 구조로 구성하여 형성할 수 있다. 탄소 나노튜브는 전기전도도나 열전도도가 높은 특징을 갖는다.
본 발명의 실시형태에 따르면, 탄소 나노튜브는 초음파로 분산되어 수나노 정도의 튜브로 분산된 후 내부전극 페이스트 내에 첨가될 수 있다.
이에 제한되는 것은 아니나, 탄소 나노튜브(22)는 비수계 용매 내에서 분산제와 혼합되고, 초음파 등의 고 응력(High shear) 분산을 진행하고, 금속 분말과 혼합되어 내부 전극용 도전성 페이스트가 제조될 수 있다.
이에 따라, 도 3에 도시된 바와 같이 금속 분말(21)과 탄소 나노튜브(22)는 페이스트 내에서 균일하게 분산될 수 있다.
본 발명의 일 실시형태에 따르면 탄소 나노튜브의 함량은 금속분말 100 중량부에 대하여 0.1 내지 10 중량부일 수 있다.
상기 탄소 나노튜브의 함량이 0.1 중량부 미만이면 내부전극 도전성 페이스트의 소결 수축 억제효과가 미비할 수 있다. 또한 상기 탄소 나노튜브의 함량이 10 중량부를 초과하면 금속 분말의 소결 수축억제 효과에는 기여할 수 있으나 탄소가 잔탄으로 존재하여 적층 세라믹 커패시터의 내부 신뢰성이나 기타 적층 세라믹 커패시터의 특성을 저하시킬 우려가 있다.
본 발명의 일 실시형태에 따르면, 상기 탄소 나노튜브(22)는 다중 벽 탄소나노 튜브(multi wall caborn nanotube, MWCNT) 또는 단일 벽 탄소 나노튜브(single wall caborn nanotube, SWCNT) 등을 사용할 수 있다.
단일 벽 탄소 나노튜브는 번들 형상으로 꼬여있어 가닥 가닥으로 분리하기 어려워 분산하는 것이 어려우나, 본 발명의 일 실시 형태에 따르면 초음파 분산으로 단일 벽 탄소 나노튜브를 균일하게 분산할 수 있다.
본 발명의 일 실시형태에 따른 도전성 페이스트 조성물은 기타 분산제, 바인더, 용제 등을 포함할 수 있다.
상기 바인더는 이에 제한되는 것은 아니나, 폴리비닐부티랄, 셀룰로오스계 수지 등을 사용할 수 있다. 상기 폴리비닐부티랄은 접착력이 강한 특성을 가져 내부전극 페이스트의 접착 강도를 향상시킬 수 있다.
상기 셀룰로오스계 수지는 의자형 구조를 가지는 것으로 변형이 발생하였을 경우에 탄성에 의한 회복이 빠른 특성을 가지고 있다. 셀룰로오스 수지를 포함함에 따라 평탄한 인쇄면의 확보가 가능하다.
상기 용제는 특별히 제한되지 않으며, 예를 들면, 부틸카르비톨, 케로신 또는 테르피네올계 용제를 사용할 수 있다. 상기 테르피네올계 용제의 구체적인 종류는 이에 제한되는 것은 아니나, 디하이드로테르피네올(dehydro terpineol), 디하이드로터피닐아세테이트 등을 사용할 수 있다.
내부전극용 페이스트 조성물은 세라믹 그린시트에 인쇄되고, 적층 등의 과정을 거친 후 세라믹 그린시트와 동시에 소성될 수 있다.
도 4a 및 도 4b는 본 발명의 일 실시형태에 따른 내부전극용 도전성 페이스트의 소결 수축 거동을 개략적으로 나타내는 모식도이다. 도 4a는 소성 공정의 초기를 나타내는 것으로, 금속 분말(21)의 소결 수축이 개시되기 전이고, 도 4b는 온도가 상승하여 금속 분말의 소결 수축이 진행되고 있는 상태를 개략적으로 도시한 것이다.
도 4a 및 도 4b를 참조하면, 세라믹 분말(11)의 소결 온도는 고온이기 때문에 세라믹 분말(11)이 소결되어 입성장을 하기 이전에 금속 분말(21)의 소결 수축이 진행될 수 있다.
본 발명의 일 실시형태에 따르면 금속 분말(21) 사이에 분산된 탄소 나노 튜브(22)는 금속 분말(21)간의 결합을 방지하여 입성장 되는 것을 방지할 수 있고, 금속 분말의 소결 수축 개시 온도를 높이거나, 고온에서 팽창하여 내부전극의 연결성을 향상시킬 수 있다.
본 발명과 달리, 금속 분말을 포함하는 내부전극 페이스트의 소결을 억제하기 위하여 유전체층에 사용되는 세라믹 분말과 동일한 세라믹 공재를 내부전극 페이스트에 첨가하여 금속 분말의 수축을 억제할 수 있다. 또한 세라믹 공재와 Y, Dy, Mg, Ba 등의 첨가제를 첨가하여 금속 분말의 소결 수축 거동을 제어할 수 있다.
상기 첨가제는 Y2O3, Dy2O3, MgO (혹은 MgCO3), BaO (혹은 BaCO3)의 형태로 첨가되어 금속 분말의 수축율을 제어하여 1150℃ 이상의 고온에서 소결되도록 할 수 있다.
그러나 금속 분말의 크기에 따라 세라믹 공재 분말의 크기도 다르게 조절해야 한다. 또한 첨가제의 조성에 따라 적층 세라믹 커패시터의 신뢰성 등 다른 특성을 나타낼 수 가 있어서 이를 제어하기 어렵다. 또한 여러 가지 첨가제는 그 특성에 따라 별도로 개별 분산을 실시하여 혼합하여야 한다. 첨가제의 종류가 많아 질수록 공정이 증가되고, 분산성이 떨어질 수 있다.
최근 적층 세라믹 커패시터가 소형화 및 경량화됨에 따라 내부전극은 박층화되고 있어 이러한 어려움은 더욱 커지고 있다. 상기 내부전극용 도전성 페이스트에 첨가되는 첨가제 분말은 나노 사이즈로 만들기 어렵고, 각 성분을 각각 분산시켜야 하므로 분산의 어려움이 커지게 된다.
그러나 본 발명의 일 실시형태에 따르면, 탄소 나노튜브라는 하나의 성분에 의하여 금속 분말의 소결 수축 억제 효과를 얻을 수 있고, 여러 가지 성분을 분산할 필요가 없이 용이하게 진행할 수가 있다. 또한, 금속 분말의 크기와 상관없이 동일하게 적용될 수 있다.
이하, 본 발명의 일 실시예에 따른 적층 세라믹 커패시터의 제조방법을 설명한다.
본 발명의 일 실시예에 따라, 복수의 세라믹 그린시트가 마련될 수 있다. 상기 세라믹 그린시트는 세라믹 분말, 바인더, 용제를 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법으로 수㎛의 두께를 갖는 시트(sheet)형으로 제작할 수 있다. 상기 세라믹 그린시트는 이후 소결되어 세라믹 소체를 형성하는 유전체층이 될 수 있다.
다음으로, 상기 세라믹 그린시트 상에 내부 전극용 도전성 페이스트를 도포하여 제1 및 제2 내부전극 패턴을 형성할 수 있다. 상기 제1 및 제2 내부전극 패턴은 스크린 인쇄법 또는 그라비아 인쇄법에 의하여 형성될 수 있다.
상기 내부전극용 도전성 페이스트는 본 발명의 일 실시형태에 따른 것을 사용할 수 있으며, 구체적인 성분 및 함량은 상술한 바와 같다.
이후, 상기 복수의 세라믹 그린시트를 적층하고, 적층 방향으로부터 가압하여, 적층된 세라믹 그린시트와 내부전극 페이스트를 서로 압착시킬 수 있다. 이렇게 하여, 세라믹 그린시트와 내부전극 페이스트가 교대로 적층된 세라믹 적층체를 제조할 수 있다.
다음으로, 세라믹 적층체를 1개의 커패시터에 대응하는 영역마다 절단하여 칩화할 수 있다. 이때, 제1 및 제2 내부전극 패턴의 일단이 측면을 통하여 교대로 노출되도록 절단할 수 있다.
이 후, 칩화한 적층체를 소성하여 세라믹 소체를 제조할 수 있다.
다음으로, 세라믹 소체의 측면을 덮으며, 세라믹 소체의 측면으로 노출된 제1 및 제2 내부전극과 전기적으로 연결되도록 제1 및 제2 외부전극을 형성할 수 있다. 이 후, 외부 전극의 표면에 니켈, 주석 등의 도금처리를 실시할 수 있다.
상술한 바와 같이, 세라믹 그린시트의 소결 온도는 고온이기 때문에 세라믹 분말이 소결되어 입성장을 하기 이전에 금속 분말의 소결 수축이 진행될 수 있으나, 본 발명의 일 실시형태에 따르면 금속 분말 사이에 분산된 탄소 나노 튜브는 금속 분말간의 결합을 방지하여 입성장되는 것을 방지할 수 있고, 금속 분말의 소결 수축 개시 온도를 높일 수 있다.
도 5는 본 발명의 일 실시형태에 따른 도전성 페이스트 조성물의 소결 수축거동을 나타내는 그래프이다.
보다 구체적으로, 실시예 1은 CNT를 비극성용매에 초음파 분산을 실시하여 CNT슬러리로 제조하고, 이를 Ni 분말을 포함하는 페이스트에 첨가하고 이를 소성하여 내부전극을 형성하였다. 상기 CNT의 함량은 니켈 분말 100 중량부에 대하여 1.5 중량부를 첨가하였다.
이에 반하여 비교예 1은 Ni 분말을 포함하는 페이스트에 바륨티타네이트 분말을 니켈 분말 100 중량부에 대하여 7 중량부 첨가하고 이를 소성하여 내부전극을 형성하였다.
도 5를 참조하면, 실시예 1은 비교예 1에 비하여 저온에서 비교적 수축률이 크나, 유전체층이 소결되는 고온에서 팽창하는 결과를 나타내었다. 이에 따라, 내부전극의 연결성이 향상될 수 있다.
도 6 내지 도 8은 각각 비교예 2, 비교예 3 및 실시예 2에 따라 형성된 내부 전극의 표면을 촬영한 전자주사현미경(SEM, scanning electron microscope) 사진이다.
보다 구체적으로 도 6은 세라믹 분말 및 탄소 나노튜브를 포함하지 않고, Ni 분말을 포함하는 페이스트로 내부전극을 형성한 비교예 2에 따른 SEM 사진이고, 도 7은 니켈 분말과 상기 니켈 분말 100 중량부에 대하여 바륨티타네이트 분말을 7 중량부 포함하는 페이스트로 내부전극을 형성한 비교예 3에 따른 SEM 사진이며, 도 8은 니켈 분말과 상기 니켈 분말 100 중량부에 대하여 탄소 나노튜브 7 중량부 포함하는 페이스트로 내부전극을 형성한 실시예 2에 따른 SEM 사진이다.
도 6 내지 도 8을 참조하면, 비교예 2는 금속 분말의 입성장에 과도하게 진행되었고, 비교예 3은 세라믹 분말에 의하여 금속 분말의 입성장이 제어되었으나, 일부 입성장이 관찰되었다. 이에 반하여, 실시예 2는 금속 분말의 입성장이 거의일어나지 않았으며, 금속 분말 사이에 CNT가 존재함을 확인할 수 있었다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
110: 세라믹 소체 111: 유전체층
121, 122: 제1 및 제2 내부전극 131, 132: 제1 및 제2 외부전극
11: 세라믹 분말 21: 금속 분말
22: 탄소 나노튜브

Claims (10)

  1. 금속 분말 100 중량부; 및
    탄소 나노튜브 0.1 내지 10 중량부;
    를 포함하는 적층 세라믹 커패시터의 내부전극용 도전성 페이스트 조성물.
  2. 제1항에 있어서,
    상기 금속 분말은 Ni, Mn, Cr, Co, Al 및 이들의 합금으로 이루어진 군으로부터 선택되는 하나 이상인 적층 세라믹 커패시터의 내부전극용 도전성 페이스트 조성물.
  3. 제1항에 있어서,
    상기 탄소 나노튜브의 길이는 100nm 이하인 적층 세라믹 커패시터의 내부전극용 도전성 페이스트 조성물.
  4. 제1항에 있어서,
    상기 탄소 나노튜브는 초음파로 분산된 후 상기 금속 분말과 혼합되는 적층 세라믹 커패시터의 내부전극용 도전성 페이스트 조성물.
  5. 세라믹 소체; 및
    상기 세라믹 소체 내부에 형성되며, 탄소 나노튜브를 포함하는 내부전극;
    을 포함하는 적층 세라믹 커패시터.
  6. 제5항에 있어서,
    상기 내부전극은 금속 분말 100 중량부 및 탄소 나노튜브 0.1 내지 10 중량부를 포함하는 내부전극용 도전성 페이스트 조성물로 형성되는 적층 세라믹 커패시터.
  7. 제6항에 있어서,
    상기 탄소 나노튜브는 초음파로 분산된 후 상기 금속 분말과 혼합되는 적층 세라믹 커패시터.
  8. 제5항에 있어서,
    상기 내부 전극은 Ni, Mn, Cr, Co, Al 및 이들의 합금으로 이루어진 군으로부터 선택되는 하나 이상의 금속을 포함하는 적층 세라믹 커패시터.
  9. 제5항에 있어서,
    상기 탄소 나노튜브의 길이는 100nm 이하인 적층 세라믹 커패시터.
  10. 제5항에 있어서,
    상기 세라믹 소체 및 상기 내부전극은 동시 소성에 의하여 형성되는 적층 세라믹 커패시터.
KR1020110061234A 2011-06-23 2011-06-23 내부 전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 커패시터 KR20130006783A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110061234A KR20130006783A (ko) 2011-06-23 2011-06-23 내부 전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 커패시터
US13/528,163 US20120327558A1 (en) 2011-06-23 2012-06-20 Conductive paste composition for internal electrode and multilayer ceramic capacitor including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110061234A KR20130006783A (ko) 2011-06-23 2011-06-23 내부 전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 커패시터

Publications (1)

Publication Number Publication Date
KR20130006783A true KR20130006783A (ko) 2013-01-18

Family

ID=47361636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110061234A KR20130006783A (ko) 2011-06-23 2011-06-23 내부 전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 커패시터

Country Status (2)

Country Link
US (1) US20120327558A1 (ko)
KR (1) KR20130006783A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101477430B1 (ko) * 2013-12-30 2014-12-29 삼성전기주식회사 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품의 실장 기판
KR20180057001A (ko) 2016-11-21 2018-05-30 삼성전기주식회사 내부전극용 도전성 분말 및 커패시터
CN111292960A (zh) * 2018-12-10 2020-06-16 三星电机株式会社 多层陶瓷电子组件及其制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI571915B (zh) * 2014-01-29 2017-02-21 華亞科技股份有限公司 電容器下電極之製造方法及半導體裝置
US10128047B2 (en) * 2015-07-19 2018-11-13 Vq Research, Inc. Methods and systems for increasing surface area of multilayer ceramic capacitors
US10431508B2 (en) 2015-07-19 2019-10-01 Vq Research, Inc. Methods and systems to improve printed electrical components and for integration in circuits
JP7089272B2 (ja) * 2018-02-13 2022-06-22 大研化学工業株式会社 焼結型導電性ペーストとその製法及び回路配線の形成方法
JP7190937B2 (ja) * 2019-02-27 2022-12-16 京セラ株式会社 積層セラミック電子部品
JP7290431B2 (ja) * 2019-02-27 2023-06-13 京セラ株式会社 積層セラミック電子部品
KR102284127B1 (ko) * 2019-12-18 2021-07-30 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조 방법
KR20220063908A (ko) * 2020-11-11 2022-05-18 삼성전기주식회사 적층형 전자 부품
KR20230079890A (ko) * 2021-11-29 2023-06-07 삼성전기주식회사 세라믹 전자부품

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5730309A (en) * 1980-07-29 1982-02-18 Tdk Electronics Co Ltd Electrode pasge for porcelain capacitor
JPH09186044A (ja) * 1995-12-28 1997-07-15 Taiyo Yuden Co Ltd 積層電子部品用内部電極材料ペースト、積層電子部品及びその製造方法
JP2000150293A (ja) * 1998-11-05 2000-05-30 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ
KR100465140B1 (ko) * 1999-11-02 2005-01-13 티디케이가부시기가이샤 적층 콘덴서
JP4552260B2 (ja) * 2000-03-30 2010-09-29 Tdk株式会社 ニッケル粉末、電極用ペーストおよび電子部品の製造方法
JP3473548B2 (ja) * 2000-04-27 2003-12-08 株式会社村田製作所 金属粉末の製造方法,金属粉末,これを用いた導電性ペーストならびにこれを用いた積層セラミック電子部品
JP2005079504A (ja) * 2003-09-03 2005-03-24 Kyocera Chemical Corp 内部電極用金属レジネート組成物
US8127440B2 (en) * 2006-10-16 2012-03-06 Douglas Joel S Method of making bondable flexible printed circuit
US20070196654A1 (en) * 2006-02-20 2007-08-23 Shinano Kenshi Kabushiki Kaisha Composite particle, composite material including the same, and method of producing the same
KR100839613B1 (ko) * 2006-09-11 2008-06-19 주식회사 씨앤테크 카본나노튜브를 활용한 복합소결재료 및 그 제조방법
KR101099237B1 (ko) * 2008-12-10 2011-12-27 엘에스전선 주식회사 전도성 페이스트와 이를 이용한 전도성 기판
TWI415139B (zh) * 2009-11-02 2013-11-11 Ind Tech Res Inst 一種導電組成物及其形成方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101477430B1 (ko) * 2013-12-30 2014-12-29 삼성전기주식회사 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품의 실장 기판
KR20180057001A (ko) 2016-11-21 2018-05-30 삼성전기주식회사 내부전극용 도전성 분말 및 커패시터
US10290423B2 (en) 2016-11-21 2019-05-14 Samsung Electro-Mechanics Co., Ltd. Conductive powder for inner electrode and capacitor
US10892092B2 (en) 2016-11-21 2021-01-12 Samsung Electro-Mechanics Co., Ltd. Conductive powder for inner electrode and capacitor
CN111292960A (zh) * 2018-12-10 2020-06-16 三星电机株式会社 多层陶瓷电子组件及其制造方法
CN111292960B (zh) * 2018-12-10 2023-06-09 三星电机株式会社 多层陶瓷电子组件及其制造方法

Also Published As

Publication number Publication date
US20120327558A1 (en) 2012-12-27

Similar Documents

Publication Publication Date Title
KR20130006783A (ko) 내부 전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR101275426B1 (ko) 내부전극용 도전성 페이스트 조성물, 이를 포함하는 적층 세라믹 커패시터 및 이의 제조방법
KR102057911B1 (ko) 적층 세라믹 전자부품
JP7260226B2 (ja) 積層セラミック電子部品及びその製造方法
US20140177133A1 (en) Multilayer ceramic electronic component
JP2013021285A (ja) 内部電極用導電性ペースト組成物及びそれを含む積層セラミック電子部品
KR20180057001A (ko) 내부전극용 도전성 분말 및 커패시터
KR20190121152A (ko) 적층 세라믹 전자부품 및 그 제조방법
KR20130005518A (ko) 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품
JP2013214698A (ja) 内部電極用導電性ペースト組成物及びそれを含む積層セラミック電子部品
KR102632380B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
US20160141116A1 (en) Metal powder, electronic component and method of producing the same
US8936737B2 (en) Conductive paste for internal electrodes, multilayer ceramic electronic component using the same, and method of manufacturing the same
KR102147408B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
US10262795B2 (en) Multilayer ceramic electronic component including ceramic-metal compound layers
JP2014038820A (ja) 内部電極用導電性ペースト組成物及びこれを含む積層セラミック電子部品
KR101141441B1 (ko) 적층 세라믹 전자부품용 세라믹 페이스트의 제조방법 및 이를 포함하는 적층 세라믹 전자부품의 제조방법
US9245689B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
JP2012114403A (ja) 積層セラミックスキャパシタ用セラミックス組成物、これを含む積層セラミックスキャパシタ及びその製造方法
KR102029616B1 (ko) 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품
KR102198539B1 (ko) 내부전극용 도전성 페이스트 및 적층 세라믹 전자부품의 제조방법
KR20200100576A (ko) 적층 세라믹 전자부품 및 그 제조방법
KR20130013440A (ko) 적층 세라믹 전자 부품의 내부 전극용 도전성 페이스트 및 이를 이용한 적층 세라믹 전자 부품

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid