WO2023286661A1 - 積層セラミックコンデンサ - Google Patents
積層セラミックコンデンサ Download PDFInfo
- Publication number
- WO2023286661A1 WO2023286661A1 PCT/JP2022/026743 JP2022026743W WO2023286661A1 WO 2023286661 A1 WO2023286661 A1 WO 2023286661A1 JP 2022026743 W JP2022026743 W JP 2022026743W WO 2023286661 A1 WO2023286661 A1 WO 2023286661A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- internal electrode
- holes
- ceramic capacitor
- layer
- multilayer ceramic
- Prior art date
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 97
- 229910010293 ceramic material Inorganic materials 0.000 claims abstract description 4
- 230000007423 decrease Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 268
- 230000005684 electric field Effects 0.000 description 15
- 238000007747 plating Methods 0.000 description 15
- 230000006866 deterioration Effects 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 238000012986 modification Methods 0.000 description 11
- 230000004048 modification Effects 0.000 description 11
- 238000010304 firing Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 239000011347 resin Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- 239000000919 ceramic Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 6
- 238000000605 extraction Methods 0.000 description 6
- 238000003475 lamination Methods 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 238000000550 scanning electron microscopy energy dispersive X-ray spectroscopy Methods 0.000 description 4
- 238000005204 segregation Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910001252 Pd alloy Inorganic materials 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 239000011230 binding agent Substances 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- -1 Ag—Pd alloys Chemical class 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 238000009658 destructive testing Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 238000000462 isostatic pressing Methods 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004627 transmission electron microscopy Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
- H01G4/0085—Fried electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
- H01G4/1245—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Definitions
- the present invention relates to a multilayer ceramic capacitor.
- the thickness of the dielectric layer 20 is not particularly limited, and may be, for example, from 0.2 ⁇ m to 1.0 ⁇ m, preferably from 0.3 ⁇ m to 0.5 ⁇ m.
- the number of dielectric layers 20 is not particularly limited, and may be, for example, 15 or more and 700 or less.
- the number of dielectric layers 20 is the total number of dielectric layers in the inner layer portion and the number of dielectric layers in the outer layer portion.
- FIG. 6 is an enlarged view of the internal electrode layers viewed from the stacking direction.
- each of the internal electrode layers 30, that is, the first internal electrode layers 31 and the second internal electrode layers 32 has a plurality of through holes 30H.
- These through holes 30H have a high degree of circularity.
- the laminated sheet is pressed in the lamination direction by means of isostatic pressing or the like to produce a laminated block.
- the laminated block is cut into a predetermined size to cut out laminated chips. At this time, the corners and ridges of the laminated chips are rounded by barrel polishing or the like.
- the laminated chip is fired to produce the laminated body 10 .
- the firing temperature is preferably 900° C. or more and 1400° C. or less, although it depends on the materials of the dielectric and internal electrodes.
- the Si concentration at the edge of the through hole 30H of the internal electrode layer 30 may be higher than the Si concentration at the center of the through hole 30H.
- the insulation resistance can be enhanced in the vicinity of the edge of the through-hole 30H where electric field concentration tends to occur.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Materials Engineering (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
信頼性の低下を抑制する積層セラミックコンデンサを提供する。積層セラミックコンデンサ１は、セラミック材料からなる複数の誘電体層２０と複数の内部電極層３０とが積層された積層セラミックコンデンサである。複数の内部電極層３０の各々は複数の貫通孔を有する。複数の貫通孔の平均円形度は０．６以上である。これにより、積層セラミックコンデンサ１の寿命、すなわち信頼性、の低下を抑制することができる。
Description
本発明は、積層セラミックコンデンサに関する。
セラミック材料からなる複数の誘電体層と複数の内部電極層とが積層された積層セラミックコンデンサが知られている。このような積層セラミックコンデンサにおいて、更なる小型化、高容量化、および信頼性の向上が求められている。このため、誘電体層の薄層化、内部電極層の薄層化、およびこれらの層の積層数の増加が試みられている。
特許文献１には、誘電体層が薄層化されると、内部電極層の間の短絡不良が生じる課題が開示されている。そして、特許文献１には、内部電極層の間に導電層を含むことにより、この課題を解決し、信頼性の低下を抑制する発明が開示されている。
ところで、内部電極層が薄層化されると、内部電極層に複数の貫通孔が形成される。内部電極層に貫通孔が形成されると、積層セラミックコンデンサの寿命、すなわち信頼性、が低下することがある。
本発明は、信頼性の低下を抑制する積層セラミックコンデンサを提供することを目的とする。
本願発明者らは、鋭意検討の結果、積層セラミックコンデンサの寿命は、内部電極層の貫通孔の円形度に依存するとの新たな知見を得た。具体的には、貫通孔の円形度が低いと、すなわち貫通孔の形状が急峻な凹凸を有する形状であると、その急峻な凹凸において電界の集中が生じてしまい、その結果、積層セラミックコンデンサの寿命、すなわち信頼性、が低下してしまう。一方、貫通孔の円形度が高いと、すなわち貫通孔の形状が急峻な凹凸を有さない形状であると、電界の集中が抑制され、その結果、積層セラミックコンデンサの寿命、すなわち信頼性、の低下が抑制される。
そこで、本発明に係る積層セラミックコンデンサは、セラミック材料からなる複数の誘電体層と複数の内部電極層とが積層された積層セラミックコンデンサであって、前記複数の内部電極層の各々は複数の貫通孔を有し、前記複数の貫通孔の平均円形度は０．６以上である。
本発明によれば、積層セラミックコンデンサの信頼性の低下を抑制することができる。
以下、添付の図面を参照して本発明の実施形態の一例について説明する。なお、各図面において同一または相当の部分に対しては同一の符号を附すこととする。
<積層セラミックコンデンサ>
図１は、本実施形態に係る積層セラミックコンデンサを示す斜視図であり、図２は、図１に示す積層セラミックコンデンサのII-II線断面図であり、図３は、図１に示す積層セラミックコンデンサのIII-III線断面図である。図４は、図２に示す積層セラミックコンデンサのIV-IV線断面図であり、図５は、図２に示す積層セラミックコンデンサのV-V線断面図である。図１～図５に示す積層セラミックコンデンサ１は、積層体１０と外部電極４０とを備える。
図１は、本実施形態に係る積層セラミックコンデンサを示す斜視図であり、図２は、図１に示す積層セラミックコンデンサのII-II線断面図であり、図３は、図１に示す積層セラミックコンデンサのIII-III線断面図である。図４は、図２に示す積層セラミックコンデンサのIV-IV線断面図であり、図５は、図２に示す積層セラミックコンデンサのV-V線断面図である。図１～図５に示す積層セラミックコンデンサ１は、積層体１０と外部電極４０とを備える。
図１～図５には、ＸＹＺ直交座標系が示されている。Ｘ方向は積層セラミックコンデンサ１および積層体１０の長さ方向Ｌであり、Ｙ方向は積層セラミックコンデンサ１および積層体１０の幅方向Ｗであり、Ｚ方向は積層セラミックコンデンサ１および積層体１０の積層方向Ｔである。これにより、図２に示す断面はＬＴ断面とも称され、図３に示す断面はＷＴ断面とも称される。また、図４および図５に示す断面はＬＷ断面とも称される。
なお、長さ方向Ｌ、幅方向Ｗおよび積層方向Ｔは、必ずしも互いに直交する関係になるとは限らず、互いに交差する関係であってもよい。
積層体１０は、略直方体形状であり、積層方向Ｔに相対する第１の主面ＴＳ１および第２の主面ＴＳ２と、幅方向Ｗに相対する第１の側面ＷＳ１および第２の側面ＷＳ２と、長さ方向Ｌに相対する第１の端面ＬＳ１および第２の端面ＬＳ２とを有する。
積層体１０の角部および稜線部には、丸みがつけられていると好ましい。角部は、積層体１０の３面が交る部分であり、稜線部は、積層体１０の２面が交る部分である。
図２および図３に示すように、積層体１０は、積層方向Ｔに積層された複数の誘電体層２０と複数の内部電極層３０とを有する。また、積層体１０は、内層部１００と、積層方向Ｔにおいて内層部１００を挟み込むように配置された第１の外層部１０１および第２の外層部１０２とを有する。
内層部１００は、複数の誘電体層２０の一部と複数の内部電極層３０とを含む。内層部１００では、複数の内部電極層３０が誘電体層２０を介して対向して配置されている。内層部１００は、静電容量を発生させ実質的にコンデンサとして機能する部分である。
第１の外層部１０１は、積層体１０の第１の主面ＴＳ１側に配置されており、第２の外層部１０２は、積層体１０の第２の主面ＴＳ２側に配置されている。より具体的には、第１の外層部１０１は、複数の内部電極層３０のうち第１の主面ＴＳ１に最も近い内部電極層３０と第１の主面ＴＳ１との間に配置されており、第２の外層部１０２は、複数の内部電極層３０のうち第２の主面ＴＳ２に最も近い内部電極層３０と第２の主面ＴＳ２との間に配置されている。第１の外層部１０１および第２の外層部１０２は、内部電極層３０を含まず、複数の誘電体層２０のうち内層部１００のための一部以外の部分をそれぞれ含む。第１の外層部１０１および第２の外層部１０２は、内層部１００の保護層として機能する部分である。
また、図３に示すように、積層体１０は、幅方向Ｗにおいて内部電極層３０を挟み込む第１の側面側外層部１１１および第２の側面側外層部１１２を有する。第１の側面側外層部１１１は、積層体１０の第１の側面ＷＳ１側に位置しており、第２の側面側外層部１１２は、積層体１０の第２の側面ＷＳ２側に位置している。より具体的には、第１の側面側外層部１１１は、内部電極層３０の第１の側面ＷＳ１側の端と第１の側面ＷＳ１との間に位置しており、第２の側面側外層部１１２は、内部電極層３０の第２の側面ＷＳ２側の端と第２の側面ＷＳ２との間に位置している。第１の側面側外層部１１１および第２の側面側外層部１１２は、内部電極層３０を含まず、複数の誘電体層２０のみを含む。第１の側面側外層部１１１および第２の側面側外層部１１２は、内部電極層３０の保護層として機能する部分である。なお、第１の側面側外層部１１１および第２の側面側外層部１１２は、Ｗギャップまたはサイドギャップともいう。
誘電体層２０の材料としては、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、またはＣａＺｒＯ３等を主成分として含む誘電体セラミックを用いることができる。また、誘電体層２０の材料としては、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、またはＮｉ化合物等を副成分として添加されてもよい。また、誘電体層２０の材料としては、Ｓｉを副成分として含有していてもよいし、Ｍｇを副成分として含有していてもよい。
誘電体層２０の厚さは、特に限定されず、例えば０．２μｍ以上１．０μｍ以下であってもよく、好ましくは０．３μｍ以上０．５μｍ以下である。誘電体層２０の枚数は、特に限定されず、例えば１５枚以上７００枚以下であってもよい。なお、この誘電体層２０の枚数は、内層部の誘電体層の枚数と外層部の誘電体層の枚数との総数である。
図２～図５に示すように、複数の内部電極層３０は、複数の第１の内部電極層３１および複数の第２の内部電極層３２を含む。複数の第１の内部電極層３１および複数の第２の内部電極層３２は、積層体１０の積層方向Ｔに交互に配置されている。
第１の内部電極層３１は、対向電極部３１１と引出電極部３１２とを含み、第２の内部電極層３２は、対向電極部３２１と引出電極部３２２とを含む。
対向電極部３１１と対向電極部３２１とは、積層体１０の積層方向Ｔにおいて誘電体層２０を介して互いに対向している。対向電極部３１１および対向電極部３２１の形状は、特に限定されず、例えば略矩形状であればよい。対向電極部３１１と対向電極部３２１とは、静電容量を発生させ実質的にコンデンサとして機能する部分である。
引出電極部３１２は、対向電極部３１１から積層体１０の第１の端面ＬＳ１に向けて延在し、第１の端面ＬＳ１において露出している。引出電極部３２２は、対向電極部３２１から積層体１０の第２の端面ＬＳ２に向けて延在し、第２の端面ＬＳ２において露出している。引出電極部３１２および引出電極部３２２の形状は、特に限定されず、例えば略矩形状であればよい。
第１の内部電極層３１および第２の内部電極層３２は、金属Ｎｉを主成分として含む。また、第１の内部電極層３１および第２の内部電極層３２は、例えば、Ｃｕ、Ａｇ、Ｐｄ、またはＡｕ等の金属、またはＡｇ－Ｐｄ合金等の、それらの金属の少なくとも一種を含む合金、から選ばれる少なくとも１つを主成分として含んでもよいし、主成分以外の成分として含んでもよい。また、第１の内部電極層３１の一部および第２の内部電極層３２の一部にはＳｎが固溶していてもよい。更に、第１の内部電極層３１および第２の内部電極層３２は、誘電体層２０に含まれるセラミックと同一組成系の誘電体の粒子を主成分以外の成分として含んでいてもよい。なお、本明細書において、主成分の金属とは、最も重量％が高い金属成分であると定める。
第１の内部電極層３１および第２の内部電極層３２の厚さは、特に限定されず、例えば０．２μｍ以上２．０μｍ以下であってもよい。第１の内部電極層３１および第２の内部電極層３２の枚数は、特に限定されず、例えば１５枚以上７００枚以下であってもよい。
上述した積層体１０の寸法は、特に限定されず、例えば長さ方向Ｌの長さＬ１が０．１ｍｍ以上３２ｍｍ以下であり、幅方向Ｗの幅Ｗ１が０．０５ｍｍ以上２５ｍｍ以下であり、積層方向Ｔの厚さＴ１が０．０５ｍｍ以上３２ｍｍ以下であってもよく、好ましくは、長さ方向Ｌの長さＬ１が０．１ｍｍ以上１．２ｍｍ以下であり、幅方向Ｗの幅Ｗ１が０．１ｍｍ以上０．７ｍｍ以下であり、積層方向Ｔの厚さＴ１が０．１ｍｍ以上０．７ｍｍ以下であり、更に好ましくは、長さ方向Ｌの長さＬ１が０．２ｍｍ以上０．５ｍｍ以下であり、幅方向Ｗの幅Ｗ１が０．１ｍｍ以上０．３ｍｍ以下であり、積層方向Ｔの厚さＴ１が０．１ｍｍ以上０．３ｍｍ以下である。また、積層体１０の第１の外層部１０１および第２の外層部１０２の厚さは、特に限定されず、０．２μｍ以上４０μｍ以下であってもよく、好ましくは０．５μｍ以上２０μｍ以下である。
外部電極４０は、第１の外部電極４１と第２の外部電極４２とを含む。
第１の外部電極４１は、積層体１０の第１の端面ＬＳ１に配置されており、第１の内部電極層３１に接続されている。第１の外部電極４１は、第１の端面ＬＳ１から、第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部に延びていてもよい。また、第１の外部電極４１は、第１の端面ＬＳ１から、第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部に延びていてもよい。
第２の外部電極４２は、積層体１０の第２の端面ＬＳ２に配置されており、第２の内部電極層３２に接続されている。第２の外部電極４２は、第２の端面ＬＳ２から、第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部に延びていてもよい。また、第２の外部電極４２は、第２の端面ＬＳ２から、第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部に延びていてもよい。
第１の外部電極４１は、第１の下地電極層４１５と第１のめっき層４１６とを有し、第２の外部電極４２は、第２の下地電極層４２５と第２のめっき層４２６とを有する。
第１の下地電極層４１５および第２の下地電極層４２５は、金属とガラスとを含む焼成層であってもよい。ガラスとしては、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、またはＬｉ等から選ばれる少なくとも１つを含むガラス成分が挙げられる。具体例として、ホウケイ酸ガラスを用いることができる。金属としては、Ｃｕを主成分として含む。また、金属としては、例えばＮｉ、Ａｇ、Ｐｄ、またはＡｕ等の金属、またはＡｇ－Ｐｄ合金等の合金、から選ばれる少なくとも１つを主成分として含んでもよいし、主成分以外の成分として含んでもよい。
焼成層は、金属およびガラスを含む導電性ペーストをディップ法によって積層体に塗布して焼成した層である。なお、内部電極層の焼成後に焼成されてもよく、内部電極層と同時に焼成されてもよい。また、焼成層は、複数層であってもよい。
或いは、第１の下地電極層４１５および第２の下地電極層４２５は、導電性粒子と熱硬化性樹脂とを含む樹脂層であってもよい。樹脂層は、上述した焼成層上に形成されてもよいし、焼成層を形成せずに積層体に直接形成されてもよい。
樹脂層は、導電性粒子と熱硬化性樹脂とを含む導電性ペーストを塗布法によって積層体に塗布して焼成した層である。なお、内部電極層の焼成後に焼成されてもよく、内部電極層と同時に焼成されてもよい。また、樹脂層は、複数層であってもよい。
焼成層または樹脂層としての第１の下地電極層４１５および第２の下地電極層４２５の各々の一層あたりの厚さとしては、特に限定されず、１μｍ以上１０μｍ以下であってもよい。
或いは、第１の下地電極層４１５および第２の下地電極層４２５は、スパッタ法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された１μｍ以下の薄膜層であってもよい。
第１のめっき層４１６は、第１の下地電極層４１５の少なくとも一部を覆い、第２のめっき層４２６は、第２の下地電極層４２５の少なくとも一部を覆う。第１のめっき層４１６および第２のめっき層４２６としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、またはＡｕ等の金属、またはＡｇ－Ｐｄ合金等の合金から選ばれる少なくとも１つを含む。
第１のめっき層４１６および第２のめっき層４２６の各々は複数層により形成されていてもよい。好ましくは、ＮｉめっきおよびＳｎめっきの２層構造である。Ｎｉめっき層は、下地電極層がセラミック電子部品を実装する際のはんだによって侵食されることを防止することができ、Ｓｎめっき層は、セラミック電子部品を実装する際のはんだの濡れ性を向上させ、容易に実装することができる。
第１のめっき層４１６および第２のめっき層４２６の各々の一層あたりの厚さとしては、特に限定されず、１μｍ以上１０μｍ以下であってもよい。
<<内部電極層>>
次に、内部電極層３０、すなわち第１の内部電極層３１および第２の内部電極層３２、について更に説明する。図６は、積層方向からみた内部電極層の拡大図である。図６に示すように、内部電極層３０、すなわち第１の内部電極層３１および第２の内部電極層３２、の各々は、複数の貫通孔３０Ｈを有する。これらの貫通孔３０Ｈの円形度は高い。円形度とは、公知の下記式で表される値である。
円形度＝｛４×π×（面積）｝／｛（周囲長）２｝
すなわち、「円形度が高い」とは、図形的に、急峻な凹凸、換言すれば鋭角な角度の凹凸、を有さない形状であることを意味する。
次に、内部電極層３０、すなわち第１の内部電極層３１および第２の内部電極層３２、について更に説明する。図６は、積層方向からみた内部電極層の拡大図である。図６に示すように、内部電極層３０、すなわち第１の内部電極層３１および第２の内部電極層３２、の各々は、複数の貫通孔３０Ｈを有する。これらの貫通孔３０Ｈの円形度は高い。円形度とは、公知の下記式で表される値である。
円形度＝｛４×π×（面積）｝／｛（周囲長）２｝
すなわち、「円形度が高い」とは、図形的に、急峻な凹凸、換言すれば鋭角な角度の凹凸、を有さない形状であることを意味する。
具体的には、複数の貫通孔３０Ｈの平均円形度は０．６以上である。これにより、貫通孔３０Ｈにおいて電界の集中を抑制することができ、積層セラミックコンデンサ１の寿命、すなわち信頼性、の低下を抑制することができる。
内部電極層３０の貫通孔３０Ｈの平均円形度の求め方としては、特に限定されないが、例えば以下の一例が挙げられる。
・積層体１０の積層方向Ｔの中央近傍において、所望の内部電極層３０から誘電体層２０を電解剥離する。なお、積層体１０の積層方向Ｔにおける剥離箇所はこれに限定されない。
・金属顕微鏡、例えば１００倍の対物レンズを用いて、所望の内部電極層３０の面内中央近傍において、例えば３０μｍ×３０μｍの大きさの３視野を撮像する。なお、内部電極層３０の面内における撮像箇所、視野の大きさはこれに限定されない。
・撮像された画像に対して、内部電極層３０が存在する領域と内部電極層３０が存在しない領域、すなわち内部電極層３０の領域と貫通孔３０Ｈの領域、の２値化画像処理を行う。
・２値化画像において、上記式より貫通孔３０Ｈ各々の円形度を算出し、視野ごとに貫通孔３０Ｈ全ての円形度を平均化し、更に３視野の円形度を平均化して、平均円形度を求める。換言すれば、所望の内部電極層３０の３視野の貫通孔３０Ｈの円形度の平均値を、積層セラミックコンデンサ１の複数の内部電極層３０の貫通孔３０Ｈの平均円形度とする。
・積層体１０の積層方向Ｔの中央近傍において、所望の内部電極層３０から誘電体層２０を電解剥離する。なお、積層体１０の積層方向Ｔにおける剥離箇所はこれに限定されない。
・金属顕微鏡、例えば１００倍の対物レンズを用いて、所望の内部電極層３０の面内中央近傍において、例えば３０μｍ×３０μｍの大きさの３視野を撮像する。なお、内部電極層３０の面内における撮像箇所、視野の大きさはこれに限定されない。
・撮像された画像に対して、内部電極層３０が存在する領域と内部電極層３０が存在しない領域、すなわち内部電極層３０の領域と貫通孔３０Ｈの領域、の２値化画像処理を行う。
・２値化画像において、上記式より貫通孔３０Ｈ各々の円形度を算出し、視野ごとに貫通孔３０Ｈ全ての円形度を平均化し、更に３視野の円形度を平均化して、平均円形度を求める。換言すれば、所望の内部電極層３０の３視野の貫通孔３０Ｈの円形度の平均値を、積層セラミックコンデンサ１の複数の内部電極層３０の貫通孔３０Ｈの平均円形度とする。
また、複数の貫通孔３０Ｈにおいて、円形度が０．６以上である貫通孔３０Ｈの比率、換言すれば個数比率または存在比率、更に還元すれば存在確立、は６０％以上であると好ましい。複数の貫通孔３０Ｈにおいて、円形度が０．６以上である貫通孔３０Ｈの比率は７０％以上であると更に好ましい。これにより、貫通孔３０Ｈにおいて電界の集中をより抑制することができ、積層セラミックコンデンサ１の寿命、すなわち信頼性、の低下をより抑制することができる。
内部電極層３０の貫通孔３０Ｈの比率の求め方としては、特に限定されないが、例えば以下の一例が挙げられる。
・上述したように、２値化画像において、上記式より貫通孔３０Ｈ各々の円形度を算出する。
・上述した３視野における全ての貫通孔３０Ｈの個数に対して、円形度が０．６以上である貫通孔３０Ｈの個数の比率を算出する。換言すれば、所望の内部電極層３０の３視野の貫通孔３０Ｈの比率を、積層セラミックコンデンサ１の複数の内部電極層３０の貫通孔３０Ｈの比率とする。
・上述したように、２値化画像において、上記式より貫通孔３０Ｈ各々の円形度を算出する。
・上述した３視野における全ての貫通孔３０Ｈの個数に対して、円形度が０．６以上である貫通孔３０Ｈの個数の比率を算出する。換言すれば、所望の内部電極層３０の３視野の貫通孔３０Ｈの比率を、積層セラミックコンデンサ１の複数の内部電極層３０の貫通孔３０Ｈの比率とする。
図７Ａは、ＳＥＭ－ＥＤＸを用いて撮像した内部電極層の撮像画像の一例であり、図７Ｂは、図７ＡにおけるＳｉ成分画像の一例であり、図７Ｃは、図７ＡにおけるＭｇ成分画像の一例である。
内部電極層３０の貫通孔３０Ｈの各々には、隣接する誘電体層２０の一部が充填されている。これにより、貫通孔３０Ｈ内には、誘電体層２０に由来するＳｉが偏析している。このように貫通孔３０Ｈに充填された誘電体に絶縁性のＳｉが偏析すると、貫通孔３０Ｈにおける絶縁抵抗性を高めることができる。これにより、貫通孔３０Ｈにおいて電界の集中を抑制することができ、積層セラミックコンデンサ１の寿命、すなわち信頼性、の低下を抑制することができる。
Ｓｉは、貫通孔３０Ｈの縁近傍に偏析していると好ましい。具体的には、貫通孔３０Ｈの縁におけるＳｉの濃度は、貫通孔３０Ｈの中央におけるＳｉの濃度よりも高いと好ましい。これにより、電界の集中が生じ易い貫通孔３０Ｈの縁近傍において、絶縁抵抗性を高めることができる。これにより、貫通孔３０Ｈにおいて電界の集中を抑制することができ、積層セラミックコンデンサ１の寿命、すなわち信頼性、の低下を抑制することができる。
更に、貫通孔３０Ｈ内には、誘電体層２０に由来するＭｇが偏析していてもよい。換言すれば、複数の貫通孔３０ＨのうちＳｉが偏析している貫通孔３０Ｈは、誘電体層２０に由来するＭｇが更に偏析している貫通孔を含んでいてもよい。Ｓｉが偏析している貫通孔３０Ｈにおいて、Ｍｇが更に偏析している貫通孔３０Ｈの比率は２０％以下であると好ましい。詳細は後述する。
Ｓｉ、Ｍｇが偏析している貫通孔３０Ｈの比率の求め方としては、特に限定されないが、例えば波長分散型Ｘ線分析（ＷＤＸ）またはエネルギー分散型Ｘ線分析（ＥＤＸ）と、走査型電子顕微鏡（ＳＥＭ）または透過型電子顕微鏡（ＴＥＭ）とを用いる以下の一例が挙げられる。
・上述したように、積層体１０の積層方向Ｔの中央近傍において、所望の内部電極層３０から誘電体層２０を電解剥離する。なお、積層体１０の積層方向Ｔにおける剥離箇所はこれに限定されない。
・上述したように、例えばＳＥＭ－ＥＤＸを用いて、所望の内部電極層３０の面内中央近傍において、例えば３０μｍ×３０μｍの大きさの３視野を撮像する。なお、内部電極層３０の面内における撮像箇所、視野の大きさはこれに限定されない。
・撮像された画像において、Ｓｉが偏析している貫通孔３０Ｈの個数を算出する。具体的には、図７Ａおよび図７Ｂにおいて、領域Ｒ１および領域Ｒ２のように、Ｓｉが偏析している貫通孔３０Ｈの個数を算出する。
・撮像された画像において、Ｓｉが偏析しており、更にＭｇが偏析している貫通孔３０Ｈの個数を算出する。具体的には、図７Ａ～図７Ｃにおいて、領域Ｒ１のように、Ｓｉが偏析しており、更にＭｇが偏析している貫通孔３０Ｈの個数を算出する。
・上述した３視野において、Ｓｉが偏析している貫通孔３０Ｈの個数に対して、Ｍｇが更に偏析している貫通孔３０Ｈの個数の比率を算出する。換言すれば、所望の内部電極層３０の３視野の貫通孔３０Ｈの比率を、積層セラミックコンデンサ１の複数の内部電極層３０の貫通孔３０Ｈの比率とする。
・上述したように、積層体１０の積層方向Ｔの中央近傍において、所望の内部電極層３０から誘電体層２０を電解剥離する。なお、積層体１０の積層方向Ｔにおける剥離箇所はこれに限定されない。
・上述したように、例えばＳＥＭ－ＥＤＸを用いて、所望の内部電極層３０の面内中央近傍において、例えば３０μｍ×３０μｍの大きさの３視野を撮像する。なお、内部電極層３０の面内における撮像箇所、視野の大きさはこれに限定されない。
・撮像された画像において、Ｓｉが偏析している貫通孔３０Ｈの個数を算出する。具体的には、図７Ａおよび図７Ｂにおいて、領域Ｒ１および領域Ｒ２のように、Ｓｉが偏析している貫通孔３０Ｈの個数を算出する。
・撮像された画像において、Ｓｉが偏析しており、更にＭｇが偏析している貫通孔３０Ｈの個数を算出する。具体的には、図７Ａ～図７Ｃにおいて、領域Ｒ１のように、Ｓｉが偏析しており、更にＭｇが偏析している貫通孔３０Ｈの個数を算出する。
・上述した３視野において、Ｓｉが偏析している貫通孔３０Ｈの個数に対して、Ｍｇが更に偏析している貫通孔３０Ｈの個数の比率を算出する。換言すれば、所望の内部電極層３０の３視野の貫通孔３０Ｈの比率を、積層セラミックコンデンサ１の複数の内部電極層３０の貫通孔３０Ｈの比率とする。
<製造方法>
次に、上述した積層セラミックコンデンサ１の製造方法の一例について説明する。まず、誘電体層２０用の誘電体シートおよび内部電極層３０用の導電性ペーストを準備する。誘電体シートおよび導電性ペーストには、バインダおよび溶剤が含まれる。バインダおよび溶剤としては公知の材料を用いることができる。
次に、上述した積層セラミックコンデンサ１の製造方法の一例について説明する。まず、誘電体層２０用の誘電体シートおよび内部電極層３０用の導電性ペーストを準備する。誘電体シートおよび導電性ペーストには、バインダおよび溶剤が含まれる。バインダおよび溶剤としては公知の材料を用いることができる。
次に、誘電体シート上に導電性ペーストを、例えば所定のパターンで印刷することにより、誘電体シート上に内部電極パターンを形成する。内部電極パターンの形成方法としては、スクリーン印刷またはグラビア印刷等を用いることができる。
次に、内部電極パターンが印刷されていない第２の外層部１０２用の誘電体シートを所定枚数積層する。その上に、内部電極パターンが印刷された内層部１００用の誘電体シートを順次積層する。その上に、内部電極パターンが印刷されていない第１の外層部１０１用の誘電体シートを所定枚数積層する。これにより、積層シートが作製される。
次に、静水圧プレス等の手段により、積層シートを積層方向にプレスし、積層ブロックを作製する。次に、積層ブロックを所定のサイズにカットし、積層チップを切り出す。このとき、バレル研磨等により積層チップの角部および稜線部に丸みをつける。次に、積層チップを焼成し、積層体１０を作製する。焼成温度は、誘電体や内部電極の材料にもよるが、９００℃以上１４００℃以下であることが好ましい。
このとき、内部電極と誘電体との各焼結を最適化することにより、内部電極を焼結した後に、誘電体を焼結してもよい。上述したように、内部電極層３０は複数の貫通孔３０Ｈを有し、貫通孔３０Ｈ内には、誘電体層２０の一部が充填され、誘電体層２０に由来するＳｉが偏析する。貫通孔３０Ｈに充填される誘電体にＳｉが偏析すると、この誘電体の軟化点を高くすることができる。これにより、内部電極に大きな貫通孔３０Ｈが形成されることを抑制することができる。また、貫通孔３０Ｈの円形度を高くすることができる。
また、上述したように、貫通孔３０Ｈ内には、誘電体層２０に由来するＭｇが偏析するが、Ｓｉが偏析する貫通孔において、Ｍｇが更に偏析する貫通孔の比率は２０％以下であると好ましい。ＳｉにＭｇが解けると、上述したＳｉによる誘電体の軟化点を高める効果が低減する。そのため、貫通孔３０ＨのＭｇの偏析は、所定量以下であると好ましい。
また、Ｍｇはセラミックの粒成長を促すために誘電体層２０に配合される元素であり、セラミックの粒径が大きいほど、大きな誘電率を確保することできる。そのため、貫通孔３０Ｈ内の誘電体にＭｇが偏析すると、内部電極層３０の貫通孔３０Ｈを広げてしまう。よって、貫通孔３０ＨのＭｇの偏析は、所定量以下であると好ましい。これにより、内部電極層３０の貫通孔３０Ｈが大きくなることを抑制することができる。
次に、ディップ法を用いて、積層体１０の第１の端面ＬＳ１を下地電極層用の電極材料である導電性ペーストに浸漬することによって、第１の端面ＬＳ１に第１の下地電極層４１５用の導電性ペーストを塗布する。同様に、ディップ法を用いて、積層体１０の第２の端面ＬＳ２を下地電極層用の電極材料である導電性ペーストに浸漬することによって、第２の端面ＬＳ２に第２の下地電極層４２５用の導電性ペーストを塗布する。その後、これらの導電性ペーストを焼成することにより、焼成層である第１の下地電極層４１５および第２の下地電極層４２５が形成される。焼成温度は、６００℃以上９００℃以下であることが好ましい。
なお、上述したように、導電性粒子と熱硬化性樹脂とを含む導電性ペーストを塗布法によって塗布して焼成することによって、樹脂層である第１の下地電極層４１５および第２の下地電極層４２５を形成してもよいし、スパッタ法または蒸着法等の薄膜形成法により、薄膜である第１の下地電極層４１５および第２の下地電極層４２５を形成してもよい。
その後、第１の下地電極層４１５の表面に第１のめっき層４１６を形成して第１の外部電極４１を形成し、第２の下地電極層４２５の表面に第２のめっき層４２６を形成して第２の外部電極４２を形成する。以上の工程により、上述した積層セラミックコンデンサ１が得られる。
以上説明したように、本願発明者らは、鋭意検討の結果、積層セラミックコンデンサ１の寿命は、内部電極層３０の貫通孔３０Ｈの円形度に依存するとの新たな知見を得た。具体的には、図８に示すように、貫通孔３０Ｈの円形度が低いと、すなわち貫通孔３０Ｈの形状が急峻な凹凸を有する形状であると、その急峻な凹凸において電界の集中が生じてしまい、その結果、積層セラミックコンデンサの寿命、すなわち信頼性、が低下してしまう。一方、図６に示すように、貫通孔３０Ｈの円形度が高いと、すなわち貫通孔３０Ｈの形状が急峻な凹凸を有さない形状であると、電界の集中が抑制され、その結果、積層セラミックコンデンサ１の寿命、すなわち信頼性、の低下が抑制される。
この点に関し、本実施形態の積層セラミックコンデンサ１によれば、内部電極層３０の貫通孔３０Ｈの平均円形度は０．６以上である。これにより、貫通孔３０Ｈにおいて電界の集中を抑制することができ、積層セラミックコンデンサ１の寿命、すなわち信頼性、の低下を抑制することができる。
更に、本実施形態の積層セラミックコンデンサ１によれば、内部電極層３０の複数の貫通孔３０Ｈにおいて、円形度が０．６以上である貫通孔３０Ｈの比率は６０％以上であってもよい。更に、内部電極層３０の複数の貫通孔３０Ｈにおいて、円形度が０．６以上である貫通孔３０Ｈの比率は７０％以上であってもよい。これにより、貫通孔３０Ｈにおいて電界の集中をより抑制することができ、積層セラミックコンデンサ１の寿命、すなわち信頼性、の低下をより抑制することができる。
また、本願発明者らは、鋭意検討の結果、積層セラミックコンデンサ１の寿命は、内部電極層３０の貫通孔３０Ｈに充填される誘電体の成分に依存するとの新たな知見を得た。具体的には、図７Ａおよび図７Ｂに示すように、貫通孔３０Ｈに充填される誘電体に、誘電体層２０に由来する絶縁性の物質が偏析すると、電界の集中が抑制され、その結果、積層セラミックコンデンサ１の寿命、すなわち信頼性、の低下が抑制される。
この点に関し、本実施形態の積層セラミックコンデンサ１によれば、内部電極層３０の貫通孔３０Ｈ内には、誘電体層２０の一部が充填されており、誘電体層２０に由来するＳｉが偏析している。このように貫通孔３０Ｈに充填された誘電体に絶縁性のＳｉが偏析すると、貫通孔３０Ｈにおける絶縁抵抗性を高めることができる。これにより、貫通孔３０Ｈにおいて電界の集中を抑制することができ、積層セラミックコンデンサ１の寿命、すなわち信頼性、の低下を抑制することができる。
更に、本実施形態の積層セラミックコンデンサ１によれば、内部電極層３０の貫通孔３０Ｈの縁におけるＳｉの濃度は、貫通孔３０Ｈの中央におけるＳｉの濃度よりも高くてもよい。これにより、電界の集中が生じ易い貫通孔３０Ｈの縁近傍において、絶縁抵抗性を高めることができる。これにより、貫通孔３０Ｈにおいて電界の集中を抑制することができ、積層セラミックコンデンサ１の寿命、すなわち信頼性、の低下を抑制することができる。
ところで、本実施形態の積層セラミックコンデンサ１の製造において、内部電極と誘電体との各焼結を最適化することにより、内部電極を焼結した後に、誘電体を焼結してもよい。上述したように、内部電極層３０の貫通孔３０Ｈに充填される誘電体にＳｉが偏析すると、この誘電体の軟化点を高くすることができる。これにより、内部電極に大きな貫通孔３０Ｈが形成されることを抑制することができる。また、貫通孔３０Ｈの円形度を高くすることができる。
ところで、内部電極層３０の貫通孔３０Ｈ内には、誘電体層２０に由来するＭｇが更に偏析する。この点に関し、本実施形態の積層セラミックコンデンサ１によれば、内部電極層３０の複数の貫通孔３０Ｈのうち、Ｓｉが偏析している貫通孔３０Ｈにおいて、Ｍｇが更に偏析している貫通孔３０Ｈの比率は２０％以下であってもよい。ＳｉにＭｇが解けると、上述したＳｉによる誘電体の軟化点を高める効果が低減する。そのため、貫通孔３０ＨのＭｇの偏析は、所定量以下であると好ましい。
また、Ｍｇはセラミックの粒成長を促すために誘電体層２０に配合される元素であり、セラミックの粒径が大きいほど、大きな誘電率を確保することできる。そのため、貫通孔３０Ｈ内の誘電体にＭｇが偏析すると、内部電極層３０の貫通孔３０Ｈを広げてしまう。よって、貫通孔３０ＨのＭｇの偏析は、所定量以下であると好ましい。これにより、内部電極層３０の貫通孔３０Ｈが大きくなることを抑制することができる。
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、種々の変更および変形が可能である。例えば、上述した実施形態では、積層体１０の端面ＬＳ１およびＬＳ２に外部電極４０が形成された積層セラミックコンデンサ１を例示した。しかし、本発明の特徴はこれに限定されず、例えば積層体１０の側面ＷＳ１およびＷＳ２に外部電極が形成された積層セラミックコンデンサにも適用可能である。
また、上述した実施形態では、２つの外部電極を備える２端子型の積層セラミックコンデンサ１を例示した。しかし、本発明の特徴はこれに限定されず、３つ以上の外部電極を備える多端子型の積層セラミックコンデンサにも適用可能である。このような多端子型の積層セラミックコンデンサとしては、例えば、等価直列インダクタンス（Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ：ＥＳＬ）を低減する積層セラミックコンデンサが挙げられる。このような多端子型の積層セラミックコンデンサとして、３端子型の積層セラミックコンデンサと８端子型の積層セラミックコンデンサとの２つの変形例を以下に例示する。
（変形例１）
図９は、本実施形態の変形例１に係る積層セラミックコンデンサを示す斜視図であり、図１０は、図９に示す積層セラミックコンデンサにおける積層体のＬＷ断面図であって、図４相当の第１の内部電極層を含むＬＷ断面図であり、図１１は、図９に示す積層セラミックコンデンサにおける積層体のＬＷ断面図であって、図５相当の第２の内部電極層を含むＬＷ断面図である。図９～図１１に示す変形例１の積層セラミックコンデンサ１は、ＥＳＬを低減する３端子型の積層セラミックコンデンサである。
図９は、本実施形態の変形例１に係る積層セラミックコンデンサを示す斜視図であり、図１０は、図９に示す積層セラミックコンデンサにおける積層体のＬＷ断面図であって、図４相当の第１の内部電極層を含むＬＷ断面図であり、図１１は、図９に示す積層セラミックコンデンサにおける積層体のＬＷ断面図であって、図５相当の第２の内部電極層を含むＬＷ断面図である。図９～図１１に示す変形例１の積層セラミックコンデンサ１は、ＥＳＬを低減する３端子型の積層セラミックコンデンサである。
変形例１の積層セラミックコンデンサ１は、図１～５に示す積層セラミックコンデンサ１において、外部電極４０として第１の外部電極４１、第２の外部電極４２、第３の外部電極４３および第４の外部電極４４を備える。
第１の外部電極４１は、積層体１０の第１の端面ＬＳ１に配置されており、第２の外部電極４２は、積層体１０の第２の端面ＬＳ２に配置されている。また、第３の外部電極４３は、積層体１０の第１の側面ＷＳ１に配置されており、第４の外部電極４４は、積層体１０の第２の側面ＷＳ２に配置されている。
第１の内部電極層３１は、積層体１０の第１の端面ＬＳ１および第２の端面ＬＳ２において露出しており、第１の外部電極４１および第２の外部電極４２に接続されている。また、第２の内部電極層３２は、積層体１０の第１の側面ＷＳ１および第２の側面ＷＳ２において露出しており、第３の外部電極４３および第４の外部電極４４に接続されている。
（変形例２）
図１２は、本実施形態の変形例２に係る積層セラミックコンデンサを示す斜視図であり、図１３は、図１２に示す積層セラミックコンデンサにおける積層体のＬＷ断面図であって、図４相当の第１の内部電極層を含むＬＷ断面図であり、図１４は、図１２に示す積層セラミックコンデンサにおける積層体のＬＷ断面図であって、図５相当の第２の内部電極層を含むＬＷ断面図である。図１２～図１４に示す変形例２の積層セラミックコンデンサ１は、ＥＳＬを低減する８端子型の積層セラミックコンデンサである。
図１２は、本実施形態の変形例２に係る積層セラミックコンデンサを示す斜視図であり、図１３は、図１２に示す積層セラミックコンデンサにおける積層体のＬＷ断面図であって、図４相当の第１の内部電極層を含むＬＷ断面図であり、図１４は、図１２に示す積層セラミックコンデンサにおける積層体のＬＷ断面図であって、図５相当の第２の内部電極層を含むＬＷ断面図である。図１２～図１４に示す変形例２の積層セラミックコンデンサ１は、ＥＳＬを低減する８端子型の積層セラミックコンデンサである。
変形例２の積層セラミックコンデンサ１は、図１～５に示す積層セラミックコンデンサ１において、外部電極４０として第１の外部電極４１、第２の外部電極４２、第３の外部電極４３、第４の外部電極４４、第５の外部電極４５、第６の外部電極４６、第７の外部電極４７および第８の外部電極４８を備える。
第１の外部電極４１、第７の外部電極４７、第３の外部電極４３および第８の外部電極４８は、積層体１０の第１の側面ＷＳ１に、第１の端面ＬＳ１から第２の端面ＬＳ２に向けてこの順で配置されている。また、第５の外部電極４５、第３の外部電極４３、第６の外部電極４６および第４の外部電極４４は、積層体１０の第２の側面ＷＳ２に、第１の端面ＬＳ１から第２の端面ＬＳ２に向けてこの順で配置されている。
第１の内部電極層３１は、積層体１０の第１の側面ＷＳ１および第２の側面ＷＳ２において露出しており、第１の外部電極４１、第２の外部電極４２、第３の外部電極４３および第４の外部電極４４に接続されている。また、第２の内部電極層３２は、積層体１０の第１の側面ＷＳ１および第２の側面ＷＳ２において露出しており、第５の外部電極４５、第６の外部電極４６、第７の外部電極４７および第８の外部電極４８に接続されている。
以下、実施例に基づいて本発明を具体的に説明するが、本発明は以下の実施例に限定されるものではない。
図１～図５に示す本実施形態の積層セラミックコンデンサを実施例１～１７として作製するとともに、比較例１～６の積層セラミックコンデンサを作製した。実施例１～１７および比較例１～６の積層セラミックコンデンサの主な構成、すなわち積層セラミックコンデンサのチップサイズＬＷ、誘電体層の材料、内部電極層の材料、積層セラミックコンデンサの素子（積層体）厚さＴ、および電極（内部電極層）厚さ、は表１の通りである。ここで、
ＢＴは、ＢａおよびＴｉであり、
ＢＣＴは、Ｂａ、ＴｉおよびＣａであり、
ＣＺは、ＣａおよびＺｒ、すなわちペロブスカイト型化合物である。
ＢＴは、ＢａおよびＴｉであり、
ＢＣＴは、Ｂａ、ＴｉおよびＣａであり、
ＣＺは、ＣａおよびＺｒ、すなわちペロブスカイト型化合物である。
また、実施例１～１７および比較例１～６の積層セラミックコンデンサの主な特徴、すなわち内部電極層の貫通孔の平均円形度、内部電極層の貫通孔の円形度０．４未満、０．４以上１．０未満、および１．０以上、更に３．０以上の存在比率、および、内部電極層の貫通孔のうちＳｉが偏析されている貫通孔においてＭｇが更に偏析している貫通孔の存在比率、は表２の通りである。
貫通孔の平均円形度の算出方法は、上述した一例の通りである。すなわち、
・積層体の積層方向の中央近傍において、所望の内部電極層から誘電体層を電解剥離し、
・金属顕微鏡、１００倍の対物レンズを用いて、所望の内部電極層の面内中央近傍において、３０μｍ×３０μｍの大きさの３視野を撮像し、
・撮像された画像に対して、内部電極層の領域と貫通孔の領域との２値化画像処理を行い、
・２値化画像において、上記式より貫通孔各々の円形度を算出し、視野ごとに貫通孔全ての円形度を平均化し、更に３視野の円形度を平均化して、平均円形度を求めた。
・積層体の積層方向の中央近傍において、所望の内部電極層から誘電体層を電解剥離し、
・金属顕微鏡、１００倍の対物レンズを用いて、所望の内部電極層の面内中央近傍において、３０μｍ×３０μｍの大きさの３視野を撮像し、
・撮像された画像に対して、内部電極層の領域と貫通孔の領域との２値化画像処理を行い、
・２値化画像において、上記式より貫通孔各々の円形度を算出し、視野ごとに貫通孔全ての円形度を平均化し、更に３視野の円形度を平均化して、平均円形度を求めた。
貫通孔の円形度ごとの存在比率の算出方法は、上述した一例の通りである。すなわち、
・上述したように、２値化画像において、上記式より貫通孔各々の円形度を算出し、
・上述した３視野における全ての貫通孔の個数に対して、円形度ごとに貫通孔の個数の比率を算出する。
・上述したように、２値化画像において、上記式より貫通孔各々の円形度を算出し、
・上述した３視野における全ての貫通孔の個数に対して、円形度ごとに貫通孔の個数の比率を算出する。
内部電極層の貫通孔のうちＳｉが偏析されている貫通孔においてＭｇが更に偏析している貫通孔の存在比率の算出方法は、上述した一例の通りである。すなわち、
・上述したように、積層体の積層方向の中央近傍において、所望の内部電極層から誘電体層を電解剥離し、
・上述したように、ＳＥＭ－ＥＤＸを用いて、所望の内部電極層の面内中央近傍において、３０μｍ×３０μｍの大きさの３視野を撮像し、
・撮像された画像において、Ｓｉが偏析している貫通孔を２０個算出し、
・撮像された画像において、Ｓｉが偏析している２０個の貫通孔において、Ｍｇが更に偏析している貫通孔の個数を算出し、
・上述した３視野において、Ｓｉが偏析している２０個の貫通孔に対して、Ｍｇが更に偏析している貫通孔の個数の比率を算出する。
・上述したように、積層体の積層方向の中央近傍において、所望の内部電極層から誘電体層を電解剥離し、
・上述したように、ＳＥＭ－ＥＤＸを用いて、所望の内部電極層の面内中央近傍において、３０μｍ×３０μｍの大きさの３視野を撮像し、
・撮像された画像において、Ｓｉが偏析している貫通孔を２０個算出し、
・撮像された画像において、Ｓｉが偏析している２０個の貫通孔において、Ｍｇが更に偏析している貫通孔の個数を算出し、
・上述した３視野において、Ｓｉが偏析している２０個の貫通孔に対して、Ｍｇが更に偏析している貫通孔の個数の比率を算出する。
（評価）
実施例および比較例の積層セラミックコンデンサの信頼性試験として、ＨＡＬＴ（Highly Accelerated Limit Test）を行った。
ＨＡＬＴとは、仕様を超える温度および振動等のストレスを試験対象物に加え、稼動限界および／または破壊限界、換言すれば仕様に対する稼動マージンおよび／または破壊マージンを明らかにする試験、いわゆる加速試験および／または破壊試験、である。ＨＡＬＴにより、仕様に対するマージン、すなわち信頼性を、短期間に試験することができる。
ＨＡＬＴの条件は、以下の通りである。
温度１５０℃、電圧３０Ｖ
実施例および比較例の積層セラミックコンデンサの信頼性試験として、ＨＡＬＴ（Highly Accelerated Limit Test）を行った。
ＨＡＬＴとは、仕様を超える温度および振動等のストレスを試験対象物に加え、稼動限界および／または破壊限界、換言すれば仕様に対する稼動マージンおよび／または破壊マージンを明らかにする試験、いわゆる加速試験および／または破壊試験、である。ＨＡＬＴにより、仕様に対するマージン、すなわち信頼性を、短期間に試験することができる。
ＨＡＬＴの条件は、以下の通りである。
温度１５０℃、電圧３０Ｖ
ＨＡＬＴの評価結果として、壊れた時間（Mean Time To Failure：ＭＴＴＦ）に基づく３段階判定を表２に示す。「壊れた」ことの判定値としては、端子間絶縁抵抗１００ｋΩ以下とした。３段階判定では、ＭＴＴＦが１０時間以上である場合に◎、ＭＴＴＦが５時間以上１０時間未満である場合に〇、ＭＴＴＦが５時間未満である場合に×とした。
表２によれば、
・内部電極層の貫通孔の平均円形度が０．６以上であると、積層セラミックコンデンサの寿命、すなわち信頼性、の低下を抑制できることがわかる。
・また、内部電極層の複数の貫通孔において、円形度が０．６以上である貫通孔の比率が６０％以上、好ましくは７０％以上であると、積層セラミックコンデンサの寿命、すなわち信頼性、の低下をより抑制できることがわかる。
・また、Ｓｉが偏析している貫通孔３０Ｈに対して、Ｍｇが更に偏析している貫通孔の比率が２０％以下であると、積層セラミックコンデンサの寿命、すなわち信頼性、の低下を抑制できることがわかる。
・内部電極層の貫通孔の平均円形度が０．６以上であると、積層セラミックコンデンサの寿命、すなわち信頼性、の低下を抑制できることがわかる。
・また、内部電極層の複数の貫通孔において、円形度が０．６以上である貫通孔の比率が６０％以上、好ましくは７０％以上であると、積層セラミックコンデンサの寿命、すなわち信頼性、の低下をより抑制できることがわかる。
・また、Ｓｉが偏析している貫通孔３０Ｈに対して、Ｍｇが更に偏析している貫通孔の比率が２０％以下であると、積層セラミックコンデンサの寿命、すなわち信頼性、の低下を抑制できることがわかる。
１ 積層セラミックコンデンサ
１０ 積層体
２０ 誘電体層
３０ 内部電極層
３１ 第１の内部電極層
３１１ 第１の対向電極部
３１２ 第１の引出電極部
３２ 第２の内部電極層
３２１ 第２の対向電極部
３２２ 第２の引出電極部
３０Ｈ 貫通孔
４０ 外部電極
４１ 第１の外部電極
４１５ 第１の下地電極層
４１６ 第１のめっき層
４２ 第２の外部電極
４２５ 第２の下地電極層
４２６ 第２のめっき層
４３ 第３の外部電極
４４ 第４の外部電極
４５ 第５の外部電極
４６ 第６の外部電極
４７ 第７の外部電極
４８ 第８の外部電極
１００ 内層部
１０１ 第１の外層部
１０２ 第２の外層部
１１１ 第１の側面側外層部
１１２ 第２の側面側外層部
Ｌ 長さ方向
Ｔ 積層方向
Ｗ 幅方向
ＬＳ１ 第１の端面
ＬＳ２ 第２の端面
ＴＳ１ 第１の主面
ＴＳ２ 第２の主面
ＷＳ１ 第１の側面
ＷＳ２ 第２の側面
１０ 積層体
２０ 誘電体層
３０ 内部電極層
３１ 第１の内部電極層
３１１ 第１の対向電極部
３１２ 第１の引出電極部
３２ 第２の内部電極層
３２１ 第２の対向電極部
３２２ 第２の引出電極部
３０Ｈ 貫通孔
４０ 外部電極
４１ 第１の外部電極
４１５ 第１の下地電極層
４１６ 第１のめっき層
４２ 第２の外部電極
４２５ 第２の下地電極層
４２６ 第２のめっき層
４３ 第３の外部電極
４４ 第４の外部電極
４５ 第５の外部電極
４６ 第６の外部電極
４７ 第７の外部電極
４８ 第８の外部電極
１００ 内層部
１０１ 第１の外層部
１０２ 第２の外層部
１１１ 第１の側面側外層部
１１２ 第２の側面側外層部
Ｌ 長さ方向
Ｔ 積層方向
Ｗ 幅方向
ＬＳ１ 第１の端面
ＬＳ２ 第２の端面
ＴＳ１ 第１の主面
ＴＳ２ 第２の主面
ＷＳ１ 第１の側面
ＷＳ２ 第２の側面
Claims (3)
- セラミック材料からなる複数の誘電体層と複数の内部電極層とが積層された積層セラミックコンデンサであって、
前記複数の内部電極層の各々は、複数の貫通孔を有し、
前記複数の貫通孔の平均円形度は０．６以上である、
積層セラミックコンデンサ。 - 前記複数の貫通孔において、円形度が０．６以上である貫通孔の比率は６０％以上である、請求項１に記載の積層セラミックコンデンサ。
- 前記複数の貫通孔において、円形度が０．６以上である貫通孔の比率は７０％以上である、請求項２に記載の積層セラミックコンデンサ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023535258A JPWO2023286661A1 (ja) | 2021-07-15 | 2022-07-05 | |
| US18/527,439 US20240096553A1 (en) | 2021-07-15 | 2023-12-04 | Multilayer ceramic capacitor |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021117046 | 2021-07-15 | ||
| JP2021-117046 | 2021-07-15 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| US18/527,439 Continuation US20240096553A1 (en) | 2021-07-15 | 2023-12-04 | Multilayer ceramic capacitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2023286661A1 true WO2023286661A1 (ja) | 2023-01-19 |
Family
ID=84926263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2022/026743 WO2023286661A1 (ja) | 2021-07-15 | 2022-07-05 | 積層セラミックコンデンサ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20240096553A1 (ja) |
| JP (1) | JPWO2023286661A1 (ja) |
| WO (1) | WO2023286661A1 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52136354A (en) * | 1976-05-10 | 1977-11-15 | Murata Manufacturing Co | Laminated ceramic capacitor |
| JP2001217137A (ja) * | 2000-02-04 | 2001-08-10 | Tdk Corp | 積層セラミック電子部品およびその製造方法 |
| JP2004273975A (ja) * | 2003-03-12 | 2004-09-30 | Murata Mfg Co Ltd | 積層セラミックコンデンサ |
| JP2016072484A (ja) * | 2014-09-30 | 2016-05-09 | 株式会社村田製作所 | セラミック電子部品及びその製造方法 |
-
2022
- 2022-07-05 WO PCT/JP2022/026743 patent/WO2023286661A1/ja active Application Filing
- 2022-07-05 JP JP2023535258A patent/JPWO2023286661A1/ja active Pending
-
2023
- 2023-12-04 US US18/527,439 patent/US20240096553A1/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52136354A (en) * | 1976-05-10 | 1977-11-15 | Murata Manufacturing Co | Laminated ceramic capacitor |
| JP2001217137A (ja) * | 2000-02-04 | 2001-08-10 | Tdk Corp | 積層セラミック電子部品およびその製造方法 |
| JP2004273975A (ja) * | 2003-03-12 | 2004-09-30 | Murata Mfg Co Ltd | 積層セラミックコンデンサ |
| JP2016072484A (ja) * | 2014-09-30 | 2016-05-09 | 株式会社村田製作所 | セラミック電子部品及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20240096553A1 (en) | 2024-03-21 |
| JPWO2023286661A1 (ja) | 2023-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10622152B2 (en) | Multi-layer ceramic capacitor and method of producing the same | |
| US10366838B2 (en) | Laminated ceramic electronic component and method for manufacturing same | |
| US10734159B2 (en) | Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor | |
| US11367574B2 (en) | Multilayer ceramic capacitor | |
| CN112201477B (zh) | 电容器组件 | |
| CN112201475B (zh) | 电容器组件 | |
| CN112242247B (zh) | 多层陶瓷电子组件 | |
| US20180075968A1 (en) | Multilayer ceramic capacitor | |
| US20240194411A1 (en) | Multilayer ceramic capacitor | |
| JP2024069636A (ja) | 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造 | |
| WO2023127643A1 (ja) | 積層セラミックコンデンサ | |
| WO2023286661A1 (ja) | 積層セラミックコンデンサ | |
| WO2023286662A1 (ja) | 積層セラミックコンデンサ | |
| US9947475B2 (en) | Ceramic capacitor and method for manufacturing same | |
| US11557438B2 (en) | Multilayer capacitor | |
| CN216015095U (zh) | 层叠陶瓷电容器 | |
| CN216773071U (zh) | 层叠陶瓷电容器 | |
| WO2024062684A1 (ja) | 積層セラミックコンデンサ | |
| JP2023050813A (ja) | 積層セラミックコンデンサ | |
| KR20240090991A (ko) | 적층 세라믹 콘덴서 | |
| JP2023073705A (ja) | 積層セラミックコンデンサ | |
| JP2019204902A (ja) | 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 22842005 Country of ref document: EP Kind code of ref document: A1 |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 2023535258 Country of ref document: JP |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |