CN103000371A

CN103000371A - 多层陶瓷电子元件及其制造方法

Info

Publication number: CN103000371A
Application number: CN2011104397007A
Authority: CN
Inventors: 金钟翰; 郑贤哲; 朴宰满
Original assignee: Samsung Electro Mechanics Co Ltd
Current assignee: Samsung Electro Mechanics Co Ltd
Priority date: 2011-09-08
Filing date: 2011-12-23
Publication date: 2013-03-27
Also published as: JP5930705B2; US8867190B2; JP2013058718A; KR101862396B1; US20130063862A1; KR20130027780A

Abstract

本发明提供一种多层陶瓷电子元件及其制造方法，该多层陶瓷电子元件包括：具有介电层的陶瓷主体；以及陶瓷主体内的被布置为彼此相对且介电层介于其间的内电极，其中，当介电层的平均厚度为td且内电极的平均厚度为te时，满足0.1μm≤te≤0.5μm和(td+te)/te≤2.5，并且，当内电极的虚拟表面粗糙度中线上的平均表面粗糙度为Ra且内电极的十点平均粗糙度为Rz时，满足5nm≤Ra≤30nm、150nm≤Rz≤td/2以及8≤Rz/Ra≤20。通过提高介电层和内电极之间的粘附强度和耐压特性，该多层陶瓷电子元件具有良好的可靠性。

Description

多层陶瓷电子元件及其制造方法

相关申请的交叉参考

本申请要求于2011年9月8日在韩国知识产权局提交的韩国专利申请第10-2011-0091229号的优先权，其全部内容结合于此作为参考。

技术领域

本发明涉及一种介电层和内电极之间具有极好粘附强度的多层陶瓷电子元件。

背景技术

顺应近来电子产品小型化的趋势，对小尺寸大电容多层陶瓷电子元件的需求也在增加。

因此，通过各种方式，介电层和内电极层已被薄化且增加为多层。近来，随着介电层变薄，已经生产出具有更多叠层数量的多层陶瓷电子元件。

而且，为了获得更薄的内电极，近来已经生产了包括微细金属粉末制成的内电极的陶瓷电子元件。

然而，在这种情况下，内电极表面粗糙度可能被逐渐减小，介电层和内电极之间的粘附可能被劣化。

这可能会导致在多层陶瓷电子元件的生产过程中介电层和内电极发生层离，使得可靠性降低。

发明内容

本发明的一个方面提供了一种介电层和内电极之间具有极好粘附强度的多层陶瓷电子元件。

根据本发明的一个方面，提供了一种多层陶瓷电子元件，包括：具有介电层的陶瓷主体；以及陶瓷主体内的被布置为彼此相对且介电层介于其间的第一和第二内电极，其中，当介电层的平均厚度为td且内电极的平均厚度为te时，满足0.1μm≤te≤0.5μm和(td+te)/te≤2.5，当内电极的虚拟表面粗糙度中线上的平均表面粗糙度为Ra且内电极的十点平均粗糙度为Rz时，满足5nm≤Ra≤30nm、150nm≤Rz≤td/2以及8≤Rz/Ra≤20。

介电层的平均厚度td可满足td≤1.5μm。

介电层的平均厚度td可从在宽度方向上切割陶瓷主体的中部而得的陶瓷主体在长度方向和厚度方向上的剖面来获得。

内电极的平均厚度可从在宽度方向上切割陶瓷主体的中部而得的陶瓷主体在长度方向和厚度方向上的剖面来获得。

内电极可由包括第一颗粒和粒径小于第一颗粒的第二颗粒的金属粉末形成。

第一颗粒的粒径可以是第二颗粒的粒径的1.5倍到2.5倍。

基于100重量份的金属粉末，第一颗粒的含量可以是9到20重量份。

根据本发明的另一方面，提供一种多层陶瓷电子元件，包括：具有介电层的陶瓷主体，以及被布置为彼此相对且介电层介于其间的第一和第二内电极，其中，当介电层的平均厚度为td且内电极的平均厚度为te时，满足td≤1.5μm和0.1μm≤te≤0.5μm，当内电极的虚拟表面粗糙度中线上的平均表面粗糙度为Ra且内电极的十点平均表面粗糙度为Rz时，满足8≤Rz/Ra≤20。

介电层的平均厚度td和内电极的平均厚度te可满足(td+te)/te≤2.5。

平均表面粗糙度Rz可满足150nm≤Rz≤td/2。

介电层的平均厚度可从在宽度方向上切割陶瓷主体的中部而得的陶瓷主体在长度方向和厚度方向上的剖面来获得。

内电极的平均厚度可从在宽度方向上切割陶瓷主体的中部而得的陶瓷主体在长度方向和厚度方向上的剖面的中部中布置的内电极的平均厚度来获得。

第一颗粒的粒径可以是第二颗粒的粒径的1.5倍到2.5倍。

根据本发明的另一方面，提供了一种多层陶瓷电子元件的制造方法，包括：形成由包括电介质的陶瓷生片(ceramic green sheet)制成的介电层；通过使用金属膏在陶瓷生片上形成内电极图案，该金属膏包括具有第一颗粒和粒径小于第一颗粒的第二颗粒的金属粉末，其中，基于100重量份的金属粉末，第一颗粒的含量为9到20重量份；以及层叠其上形成有内电极图案的生片并对其进行烧结，以形成陶瓷主体，其中，内电极的平均厚度te满足0.1μm≤te≤0.5μm，内电极的虚拟表面粗糙度中线上的平均表面粗糙度Ra满足5nm≤Ra≤30nm，且内电极的十点平均表面粗糙度Rz与平均表面粗糙度Ra的比Rz/Ra满足8≤Rz/Ra≤20。

第一颗粒的粒径可以是第二颗粒的粒径的1.5倍到2.5倍。

介电层的平均厚度td可以满足td≤1.5μm和(td+te)/te≤2.5。

附图说明

通过下文的详细说明并结合附图会更清楚地理解本发明的以上和其他方面、特征以及其他优势，其中：

图1是根据本发明实施方式的多层陶瓷电容器的示意透视图；

图2是沿图1中的B-B’线的剖视图；

图3是示出图2中内电极和介电层的厚度的放大图；

图4是示出图3中的内电极的虚拟表面粗糙度中线上的平均表面粗糙度Ra的示意图；

图5是示出图3中的内电极的十点平均表面粗糙度Rz的示意图；以及

图6是示出根据本发明另一实施方式的多层陶瓷电容器的制造工艺的示意图。

具体实施方式

本发明的实施方式可通过多种不同形式实现，且不应理解为限于此处所述的实施方式。当然，提供这些实施方式以使得本发明公开全面和完整，并向本领域的技术人员充分传达本发明的范围。附图中，为清楚起见，组件的形状和尺寸可被放大，且全文中相同的参考标号用于表示相同或相似的组件。

现在参考附图详细说明本发明的示意性实施方式。

图1是根据本发明实施方式的多层陶瓷电容器(MLCC)的示意透视图。

图2是沿图1中的B-B’线的剖视图。

图3是示出图2中内电极和介电层的厚度的放大图。

参照图1至图3，根据本发明实施方式的多层陶瓷电子元件包括：包括介电层1的陶瓷主体10；以及在该陶瓷主体10内被布置为彼此相对的第一和第二内电极21和22(介电层1介于其间)。当介电层1的平均厚度表示为td且内电极21和22的平均厚度表示为te时，可以满足0.1μm≤te≤0.5μm和(td+te)/te≤2.5。当内电极的虚拟表面粗糙度中线(virtualsurface roughness center line)上的平均表面粗糙度表示为Ra且内电极的十点平均表面粗糙度表示为Rz时，可满足5nm≤Ra≤30nm、150nm≤Rz≤td/2以及8＜Rz/Ra≤20。

下文中，将以多陶瓷电容器(MLCC)为例来说明根据本发明实施方式的多层陶瓷电子元件，但本发明不限于此。

根据本发明的实施方式，只要能获得足够的电容，用于形成介电层1的原材料没有特别的限制。例如，可以使用钛酸钡(BaTiO₃)。

对于介电层1的材料，根据发明的目的，各种材料(诸如陶瓷添加剂、有机溶剂、增塑剂、粘合剂、分散剂等)均可被添加到诸如钛酸钡(BaTiO₃)等的粉末中。

用于形成介电层1的陶瓷粉末颗粒的平均粒径没有特别限制。陶瓷粉末颗粒的平均粒径可被调节，以实现本发明的目的，例如，粒径可被调节到400nm以下。

第一和第二内电极21和22的材料没有特别限制。例如，第一和第二内电极21和22可由包括贵金属(诸如钯(Pd)、钯银(Pd-Ag)合金等)、镍(Ni)和铜(Cu)中的至少一种的导电膏形成。

为了形成电容，外电极3可以形成在陶瓷主体10的外侧，且可与内电极21和22电气连接。

外电极3可采用与内电极相同的导电材料形成，但不限于此。例如，外电极3可用铜(Cu)、银(Ag)、镍(Ni)等形成。

外电极3可通过涂布导电膏然后进行烧制而形成，导电膏通过添加玻璃粉到金属粉末而获得。

参照图2和图3，在根据本发明实施方式的MLCC中，内电极21和22的平均厚度te可以是0.1μm≤te≤0.5μm。

在本发明的实施方式中，内电极21和22的平均厚度可通过使用扫描电子显微镜(SEM)长度方向扫描陶瓷主体10的剖面的图像而进行测量，如图2所示。

例如，如图2所示，内电极的平均厚度可通过测量某个内电极的在长度方向上的30个等距点处的厚度来获得，其从切割陶瓷主体10的中部而得的在长度方向和厚度方向(L-T)上的剖面的图像提取而来，而该图像由SEM捕获。

30个等距点处的厚度可在电容形成部分中测量，该部分指的是第一和第二内电极21和22彼此重叠的区域。

此外，当广泛地在十个或更多内电极上执行此测量处理时，内电极的平均厚度会更具普遍性。

当介电层1的平均厚度定义为td时，可满足(td+te)/te≤2.5。

在本发明的实施方式中，介电层1的平均厚度可指代形成在相邻内电极21和22之间的介电层的平均厚度。

介电层1的平均厚度可通过使用SEM长度方向扫描陶瓷主体10的剖面的图像来进行测量，如图2所示。

例如，如图2所示，介电层的平均厚度可通过测量某个介电层在长度方向上的30个等距点处的厚度而获得，其从切割陶瓷主体10的中部而得的在长度方向和厚度方向(L-T)上的剖面的图像提取而来，而该图像由SEM捕获。

介电层1的平均厚度td可满足td≤1.5μm。

根据本发明的实施方式，通过调节介电层1的平均厚度td以及内电极21和22的平均厚度te满足(td+te)/te≤2.5，可增强耐压特征。

当介电层1的平均厚度td和内电极21、22的平均厚度te之间的关系表达式(td+te)/te超过2.5时，介电层1的厚度可能会大到耐压特征不会受到影响。

图4是示出图3中的内电极的虚拟表面粗糙度中线上的平均表面粗糙度Ra的示意图。

图5是示出图3中的内电极的十点平均表面粗糙度Rz的示意图。

参照图4和图5，在根据本发明实施方式的多层陶瓷电容器中，当内电极的虚拟表面粗糙度中线上的平均表面粗糙度为Ra且内电极的十点平均表面粗糙度为Rz时，可满足5nm≤Ra≤30nm、150nm≤Rz≤td/2以及8≤Rz/Ra≤20。

平均表面粗糙度Ra可通过基于内电极上形成的不平度(irregularitiy，不规则性)的虚拟中线来计算表面粗糙度的平均值而获得。

具体地，参照图4，为了计算平均表面粗糙度Ra，可关于内电极的一个表面上形成的不平度来划出虚拟中线。

接下来基于虚拟中线测量各垂直距离(如r1、r2、r3...r13)，并将其平均值取为平均表面粗糙度Ra。

Ra = \frac{r_{1} + r_{2} + r_{3} . . . r_{n}}{n}

而且，内电极的十点平均表面粗糙度Rz可表示通过基于不平度的虚拟中线来将虚拟中线上方五个最高点的各垂直距离与虚拟中线下方五个最低点的各垂直距离相加计算的各垂直距离的平均值而获得的值。

具体地，参照图5，为了计算平均表面粗糙度Rz，可关于内电极的一个表面上形成的不平度来划出虚拟中线。

接下来，基于不平度的虚拟中线，可以测量虚拟中线上方五个最高点(r1+r2+r3+r4+r5)的各垂直距离和虚拟中线下方五个最低点(r6+r7+r8+r9+r10)的各垂直距离，然后可以计算各垂直距离的平均值，如以下公式所示。

Rz = \frac{(r_{1} + r_{2} + r_{3} + r_{4} + r_{5}) + (r_{6} + r_{7} + r_{8} + r_{9} + r_{10})}{10}

通过将平均表面粗糙度Ra调整到5nm≤Ra≤30nm的范围内，可以实现具有良好的耐压特征和增强的介电层与内电极之间的粘附强度的高度可靠的多层陶瓷电容器。

当平均表面粗糙度Ra小于5nm时，介电层和内电极之间的粘附强度可能降低，从而导致层离。当平均表面粗糙度Ra超过30nm时，介电层1插入其间的内电极21和22之间的间隔可能关闭，从而耐压特征降低。

同时，通过将平均表面粗糙度Rz调节到150nm≤Rz≤td/2的范围内，可以进一步增强耐压特征以及介电层和内电极之间的粘附强度。

当平均表面粗糙度Rz小于150nm时，介电层和内电极之间的粘附强度可能降低，从而导致层离。当平均表面粗糙度Rz超过td/2时，内电极21和22之间可能出现短路，且耐压特征降低。

而且，通过将平均表面粗糙度Rz与平均表面粗糙度Ra的比(Rz/Ra)调整到8≤Rz/Ra≤20的范围内，可进一步增强耐压特征和介电层与内电极之间的粘附强度。

当使用具有小粒径的微细金属粉末形成内电极时，平均表面粗糙度Ra可被降低，且内电极可被薄化。

然而，如果仅使用具有小粒径的微细金属粉末，平均表面粗糙度Ra可能太低，从而降低介电层和内电极之间的粘附强度，且可能导致层离。

当具有小粒径的微细金属粉末与具有相对较大粒径的金属粉末混合以适当增加表面粗糙度Rz时，可以改善介电层和内电极之间的粘附强度。

换句话说，通过适当调整平均表面粗糙度Rz与平均表面粗糙度Ra的比(Rz/Ra)，内电极可被薄化，且可进一步增强耐压特征以及介电层与内电极之间的粘附强度。

也就是说，通过调整平均表面粗糙度Rz和平均表面粗糙度Ra的比(Rz/Ra)到8≤Rz/Ra≤20的范围内，内电极可被薄化，且可进一步增强耐压特征以及介电层与内电极之间的粘附强度。

当平均表面粗糙度Rz与平均表面粗糙度Ra的比(Rz/Ra)小于8时，介电层和内电极之间的粘附强度可能降低，从而导致层离，当平均表面粗糙度Rz与平均表面粗糙度Ra的比(Rz/Ra)超过20时，耐压特征可能会降低。

因此，根据本发明的实施方式，内电极的虚拟表面粗糙度中线上的平均表面粗糙度Ra和内电极的十点平均表面粗糙度Rz被调整为满足5nm≤Ra≤30nm、150nm≤Rz≤td/2以及8≤Rz/Ra≤20，由此可实现一种大容量多层陶瓷电子元件，其介电层和内电极之间的粘附强度增加，且耐压特征和可靠性得到增强。

为了调整平均表面粗糙度Ra、平均表面粗糙度Rz以及它们的比到上述范围内，根据本发明的实施方式，用于内电极21和22的金属粉末可包括第一颗粒和具有比第一颗粒的粒径小的粒径的第二颗粒。

此处，第一颗粒的粒径可以是第二颗粒的粒径的1.5倍至2.5倍。

也就是说，为了使内电极更薄且提高耐压特征，调整Ra、Rz和Rz/Ra到一定范围内；为此，可以混合具有不同粒径的金属粉末用于内电极21和22。

也就是说，具有不同粒径尺寸的粉末可包括第一颗粒和具有比第一颗粒的粒径小的粒径的第二颗粒，并且此处，第一颗粒的粒径可以是第二颗粒的粒径的1.5倍至2.5倍。

当第一颗粒的粒径小于第二颗粒的粒径的1.5倍时，粒径差异小，从而可能降低介电层和内电极之间的粘附强度，进而导致层离；当第一颗粒的粒径超过第二颗粒的粒径的2.5倍时，可能降低耐压特征。

金属粉末颗粒的粒径没有特别限制。例如，第一颗粒的粒径可以为300nm以下，而小于第一颗粒的粒径的第二颗粒的粒径可以是200nm以下。

而且，基于100重量份的金属粉末，第一颗粒的含量可以是9至20重量份。

当第一颗粒的含量少于9重量份时，因为具有大粒径的颗粒含量低，介电层和内电极之间的粘附强度可能降低，导致层离；当第一颗粒的含量超过20重量份时，可能降低耐压特征。

同时，根据本发明另一实施方式的多层陶瓷电子元件包括具有介电层1的陶瓷主体10以及第一和第二内电极21和22，第一和第二内电极21和22被布置为彼此相对，且介电层1介于其间。当介电层1的平均厚度被表示为td且内电极21和22的平均厚度被表示为te时，可以满足td≤1.5μm且0.1μm≤te≤0.5μm。当内电极的虚拟表面粗糙度中线上的平均表面粗糙度被表示为Ra且内电极的十点平均表面粗糙度被表示为Rz时，可满足8≤Rz/Ra≤20。

介电层1的平均厚度td和内电极21和22的平均厚度te可满足(td+te)/te≤2.5。

平均表面粗糙度Rz可满足150nm≤Rz≤td/2。

内电极的平均厚度可以是在宽度方向(W)上切割陶瓷主体的中部而得的长度方向和厚度方向(L-T)上的陶瓷主体剖面的中部中的内电极的平均厚度。

介电层的平均厚度可以是在宽度方向(W)上切割陶瓷主体的中部而得的长度方向和厚度方向(L-T)上的陶瓷主体剖面的中部中的介电层的平均厚度。

此外，当广泛地在十个或更多介电层上执行此测量处理时，介电层的平均厚度会更具普遍性。

在对根据本发明另一实施方式的多层陶瓷电子元件的描述中，将省略与对根据本发明先前实施方式的MLCC的描述相同的描述。

图6是示出根据本发明另一实施方式的多层陶瓷电容器的制造工艺。

参照图6，根据本发明另一实施方式的多层陶瓷电子元件的制造方法可包括：制备包括电介质的陶瓷生片；通过使用金属膏在陶瓷生片上形成内电极图案，该金属膏包括金属粉末，该金属粉末包括第一颗粒和具有比第一颗粒的粒径小的粒径的第二颗粒，其中，基于100重量份的金属粉末，第一颗粒的含量是9到20重量份；以及层叠其上形成有内电极图案的生片并烧结以形成陶瓷主体，其中，内电极的平均厚度te满足0.1μm≤te≤0.5μm，内电极的虚拟表面粗糙度中线上的平均表面粗糙度Ra满足5nm≤Ra≤30nm，且内电极的十点平均表面粗糙度Rz与平均表面粗糙度Ra的比Rz/Ra满足8≤Rz/Ra≤20。

按照根据本发明实施方式的多层陶瓷电子元件的制造方法，可制备包括电介质的陶瓷生片。

为制造陶瓷生片，通过混合陶瓷粉末、粘合剂以及溶剂来生产浆料(slurry)，然后通过刮片法(doctor blade method)形成为具有几μm厚度的片。

接下来，可通过使用金属膏来将内电极图案形成在陶瓷生片上，金属膏包括具有第一颗粒和粒径小于第一颗粒的第二颗粒的金属粉末，其中，基于100重量份的金属粉末，第一颗粒的含量是9到20重量份。

第一颗粒的粒径可以是第二颗粒的粒径的1.5倍到2.5倍。

接下来，层叠和烧结其上形成有内电极图案的生片，以形成陶瓷主体，其中，内电极的平均厚度te满足0.1μm≤te≤0.5μm，内电极的虚拟表面粗糙度中线上的平均表面粗糙度Ra满足5nm≤Ra≤30nm，且内电极的十点平均表面粗糙度Rz与平均表面粗糙度Ra的比Rz/Ra满足8≤Rz/Ra≤20。

介电层的平均厚度td可满足td≤1.5μm和(td+te)/te≤2.5。

与根据本发明先前实施方式的多层陶瓷电子元件中所述的特征相同的特征将省略描述。

下文，将参考实例更详细地描述本发明，但本发明不局限于这些实例。

对于采用平均厚度为0.1μm≤te≤0.5μm的内电极21和22的多层陶瓷电容器进行样品试验，以确定根据内电极21和22中使用的具有不同粒径的金属颗粒的混合比例、平均表面粗糙度Ra、平均表面粗糙度Rz、比(Rz/Ra)以及介电层的平均厚度td，电容器的可靠性是否得到了增强。

通过以下操作制造多层陶瓷电容器：

首先，将包括平均粒径为0.1μm的粉末(诸如钛酸钡(BaTiO₃)等)的浆料涂布到底膜(carrier film)上，然后进行干燥，制备多个陶瓷生片，从而形成介电层1。

然后制备用于内电极的导电膏，其中，平均大小为0.3μm的第一镍颗粒和平均大小为0.2μm的第二镍颗粒按4∶1到10∶1的重量比混合。

用于内电极的导电膏通过丝网印刷法涂布到生片上以形成内电极，然后以190到250层的数量来层叠所得的结构，以形成层叠体。

接下来，按压和切割该层叠体，生成具有0603标准尺寸的基片(chip)，然后在1050℃到1200℃的温度范围内、在H₂为0.1％以下的还原气氛中烧制该基片。

然后进行外电极工序、电镀工序等，以制造多层陶瓷电容器。

对多层陶瓷电容器样品的剖面的观测表明，内电极的平均厚度的范围是0.10到0.50μm，介电层的平均厚度的范围是0.10到0.80μm。

下文的表1根据内电极21和22的平均厚度、介电层1的平均厚度、介电层1的平均厚度和内电极21和22的平均厚度之和与内电极21和22的平均厚度的比示出了击穿电压(BDV)的比较。

[表1]

样品号	介电层厚度(td)(μm)	内电极厚度(te)(μm)	(td+te)/te	介质击穿
					^*1	0.2	0.1	3.0	×
2	0.15	0.1	2.5	○
					3	0.1	0.1	2.0	○
4	0.05	0.1	1.5	○
					5	0.2	0.2	2.0	○
6	0.25	0.2	2.3	○
					7	0.3	0.2	2.5	○
^*8	0.35	0.2	2.8	×
					9	0.2	0.3	1.7	○
10	0.3	0.3	2.0	○
					11	0.4	0.3	2.3	○
^*12	0.5	0.3	2.7	×
					13	0.2	0.4	1.5	○
14	0.3	0.4	1.8	○
					15	0.4	0.4	2.0	○
16	0.5	0.4	2.3	○
					17	0.2	0.5	1.4	○
18	0.3	0.5	1.6	○
					19	0.4	0.5	1.8	○
20	0.5	0.5	2.0	○
					21	0.6	0.5	2.2	○
22	0.7	0.5	2.4	○
					^*23	0.8	0.5	2.6	×

在表1中，通过以1.0Vsec的速率施加DC电压来评估击穿电压(BDV)，并且，基于60V的击穿电压，发生介质击穿的情况就用○标记，没有发生介电击穿的情况就用×标记。

参考表1，需要注意的是，当内电极21和22的平均厚度te和介电层1的平均厚度td之间的关系满足(td+te)/te≤2.5时，在可靠性试验中发生了介质击穿，出现了问题。

同时，在超过数值范围2.5的样品1、8、12和23中，得益于厚的介电层，没有发生介质击穿的情况，所以也没有影响耐压特征。

因此，需要注意的是，在根据本发明实施方式的多层陶瓷电子元件中，当内电极21和22的平均厚度te和介电层1的平均厚度td之间的关系满足(td+te)/te≤2.5时，耐压特征可以根据平均表面粗糙度Ra、平均表明粗糙度Rz以及它们的比Rz/Ra增强。

下文的表2根据平均表面厚度Ra、平均表面厚度Rz以及它们的比Rz/Ra示出了当内电极21和22的平均厚度不同时的层离比较。

[表2]

参考表2，样品1示出了内电极的平均厚度为0.5μm的情况。需要注意的是，在试验中，当平均表面粗糙度Ra、平均表面粗糙度Rz以及它们的比Rz/Ra处于本发明的数值范围之外时，发生了层离，可靠性降低。

同时，样品2和3示出了内电极的平均厚度超过0.5μm的情况。需要注意的是，即使当平均表面粗糙度Ra、平均表面粗糙度Rz以及它们的比Rz/Ra处于本发明的数值范围之外时，也未发生层离。

因此，需要注意的是，在根据本发明实施方式的多层陶瓷电子元件中，当内电极的平均厚度为0.5μm以下时，层离减少，可靠性增加。

根据用在内电极21和22中的具有不同粒径的金属颗粒的混合比、内电极21和22的平均厚度、介电层1的平均厚度、介电层1的平均厚度和内电极21和22的平均厚度之和与内电极21和22的平均厚度的比、平均表面粗糙度Ra、平均表面粗糙度Rz以及它们的比Rz/Ra，下文的表3示出了介质击穿以及层离的比较。

[表3]

如表3中所示，在比较例1到10中，其中，平均表面粗糙度Ra、平均表面粗糙度Rz以及它们的比Rz/Ra处于本发明的数值范围之外，在最高60V的击穿电压处发生了介质击穿，并且出现了层离，结果降低了可靠性。

同时，在满足本发明数值范围的实例1到13中，即使当内电极21和22的平均厚度te和介电层1的平均厚度td之间的关系满足(td+te)/te≤2.5，也没有发生介质击穿和层离。因此，需要注意的是，可以实现具有极好耐压特征和可靠性的多层陶瓷电容器。

如上所述，根据本发明的实施方式，增强了介电层和内电极之间的粘附强度，且提高了耐压特征，因此可以制造具有良好可靠性的大电容多层陶瓷电子元件。

尽管已经结合实施方式对本发明进行了解释和描述，但本领域技术人员应理解，可进行修改和变化，而不背离所附权利要求中所限定的本发明的精神和范围。

Claims

1.一种多层陶瓷电子元件，包括：

陶瓷主体，包括介电层；以及

第一和第二内电极，位于所述陶瓷主体内，被布置为彼此相对且所述介电层介于其间，

其中，当所述介电层的平均厚度为td且所述内电极的平均厚度为te时，满足0.1μm≤te≤0.5μm和(td+te)/te≤2.5，并且，当所述内电极的虚拟表面粗糙度中线上的平均表面粗糙度为Ra且所述内电极的十点平均粗糙度为Rz时，满足5nm≤Ra≤30nm、150nm≤Rz≤td/2以及8≤Rz/Ra≤20。

2.根据权利要求1所述的多层陶瓷电子元件，其中，所述介电层的平均厚度td满足td≤1.5μm。

3.根据权利要求1所述的多层陶瓷电子元件，其中，所述介电层的平均厚度td从在宽度方向上切割所述陶瓷主体的中部而得的所述陶瓷主体在长度方向和厚度方向上的剖面来获得。

4.根据权利要求1所述的多层陶瓷电子元件，其中，所述内电极的平均厚度从在宽度方向上切割所述陶瓷主体的中部而得的所述陶瓷主体在长度方向和厚度方向上的剖面来获得。

5.根据权利要求1所述的多层陶瓷电子元件，其中，所述内电极由包括第一颗粒和粒径小于所述第一颗粒的第二颗粒的金属粉末形成。

6.根据权利要求5所述的多层陶瓷电子元件，其中，所述第一颗粒的粒径是所述第二颗粒的粒径的1.5倍到2.5倍。

7.根据权利要求5所述的多层陶瓷电子元件，其中，基于100重量份的所述金属粉末，所述第一颗粒的含量为9到20重量份。

8.一种多层陶瓷电子元件，包括：

包括介电层的陶瓷主体，以及第一和第二内电极，所述第一和第二内电极被布置为彼此相对且所述介电层介于其间，

其中，当所述介电层的平均厚度为td且所述内电极的平均厚度为te时，满足td≤1.5μm和0.1μm≤te≤0.5μm，并且，当所述内电极的虚拟表面粗糙度中线上的平均表面粗糙度为Ra且所述内电极的十点平均表面粗糙度为Rz时，满足8≤Rz/Ra≤20。

9.根据权利要求8所述的多层陶瓷电子元件，其中，所述介电层的平均厚度td和所述内电极的平均厚度te满足(td+te)/te≤2.5。

10.根据权利要求8所述的多层陶瓷电子元件，其中，所述平均表面粗糙度Rz满足150nm≤Rz≤td/2。

11.根据权利要求8所述的多层陶瓷电子元件，其中，所述介电层的平均厚度从在宽度方向上切割所述陶瓷主体的中部而得的所述陶瓷主体在长度方向和厚度方向上的剖面来获得。

12.根据权利要求8所述的多层陶瓷电子元件，其中，所述内电极的平均厚度从在宽度方向上切割所述陶瓷主体的中部而得的所述陶瓷主体在长度方向和厚度方向上的剖面的中部中布置的内电极的平均厚度来获得。

13.根据权利要求8所述的多层陶瓷电子元件，其中，所述内电极由包括第一颗粒和粒径小于所述第一颗粒的第二颗粒的金属粉末形成。

14.根据权利要求13所述的多层陶瓷电子元件，其中，所述第一颗粒的粒径是所述第二颗粒的粒径的1.5倍到2.5倍。

15.根据权利要求13所述的多层陶瓷电子元件，其中，基于100重量份的所述金属粉末，所述第一颗粒的含量为9到20重量份。

16.一种多层陶瓷电子元件的制造方法，所述方法包括：

形成由包括电介质的陶瓷生片制成的介电层；

通过使用包括具有第一颗粒和粒径小于第一颗粒的第二颗粒的金属粉末的金属膏，在所述陶瓷生片上形成内电极图案，其中，基于100重量份的所述金属粉末，所述第一颗粒的含量是9到20重量份；以及

层叠其上形成有所述内电极图案的所述生片并进行烧结，以形成陶瓷主体，其中，所述内电极的平均厚度te满足0.1μm≤te≤0.5μm，所述内电极的虚拟表面粗糙度中线上的平均表面粗糙度Ra满足5nm≤Ra≤30nm，且所述内电极的十点平均表面粗糙度Rz与平均表面粗糙度Ra的比Rz/Ra满足8≤Rz/Ra≤20。

17.根据权利要求16所述的方法，其中，所述第一颗粒的粒径是所述第二颗粒的粒径的1.5倍到2.5倍。

18.根据权利要求16所述的方法，其中，所述介电层的平均厚度td满足td≤1.5μm和(td+te)/te≤2.5。