JPH1145823A - 積層セラミック複合部品 - Google Patents
積層セラミック複合部品Info
- Publication number
- JPH1145823A JPH1145823A JP9198716A JP19871697A JPH1145823A JP H1145823 A JPH1145823 A JP H1145823A JP 9198716 A JP9198716 A JP 9198716A JP 19871697 A JP19871697 A JP 19871697A JP H1145823 A JPH1145823 A JP H1145823A
- Authority
- JP
- Japan
- Prior art keywords
- ceramics
- ceramic composite
- ceramic
- dielectric constant
- laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 反りや割れがない積層セラミック複合部品を
提供する。 【解決手段】 積層セラミック複合部品１０は、コンデ
ンサ（図示せず）を内蔵した低誘電率誘電体セラミック
スからなる積層体１１と、コイル（図示せず）を内蔵し
た磁性体セラミックスからなる積層体１２とを４つの柱
状部１３ａ〜１３ｄを介して接合される成形体１４を備
える。そして、その成形体１４の一方主面から側面に架
けて、外部端子１５，１５とグランド端子１６とが設け
られる。
提供する。 【解決手段】 積層セラミック複合部品１０は、コンデ
ンサ（図示せず）を内蔵した低誘電率誘電体セラミック
スからなる積層体１１と、コイル（図示せず）を内蔵し
た磁性体セラミックスからなる積層体１２とを４つの柱
状部１３ａ〜１３ｄを介して接合される成形体１４を備
える。そして、その成形体１４の一方主面から側面に架
けて、外部端子１５，１５とグランド端子１６とが設け
られる。
Description
【０００１】
【発明の属する技術分野】本発明は、積層セラミック複
合部品に関し、特に、異なるセラミックスからなる積層
体を積み重ねて一体化してなる積層セラミック複合部品
に関する。
合部品に関し、特に、異なるセラミックスからなる積層
体を積み重ねて一体化してなる積層セラミック複合部品
に関する。
【０００２】
【従来の技術】近年、電子機器の小型化の要請などによ
り、電子部品の複合化が進みつつある。これら複合部品
として、例えば、インダクタとコンデンサを組み合わせ
た積層型のＬＣフィルタがある。このＬＣフィルタは、
一般に以下のようにして作製されている。すなわち、コ
イル電極パターンを形成した磁性体グリーンシートを積
層して得た成形体と、容量電極パターンを形成した低誘
電率誘電体グリーンシートを積層して得た成形体とを重
ね合わせた後、焼成して、磁性体と低誘電率誘電体とが
一体化した焼結体を得る。その後、この焼結体のコイル
電極及び容量電極が露出した部分に、外部電極を焼き付
けしてＬＣフィルタを得る。そして、磁性体グリーンシ
ート、低誘電率誘電体グリーンシートを得るためのセラ
ミックス材料としては、９５０℃以下で焼結可能なもの
が使用される。これは、磁性体中に形成されるコイルの
直流抵抗を下げる目的で、低比抵抗の銀系の電極を使用
するためであり、具体的には、磁性体材料としては湿式
合成法による共沈原料が、また低誘電率誘電体材料とし
ては出発原料粉末を仮焼して粉砕した原料にガラス成分
を添加したものが用いられる。
り、電子部品の複合化が進みつつある。これら複合部品
として、例えば、インダクタとコンデンサを組み合わせ
た積層型のＬＣフィルタがある。このＬＣフィルタは、
一般に以下のようにして作製されている。すなわち、コ
イル電極パターンを形成した磁性体グリーンシートを積
層して得た成形体と、容量電極パターンを形成した低誘
電率誘電体グリーンシートを積層して得た成形体とを重
ね合わせた後、焼成して、磁性体と低誘電率誘電体とが
一体化した焼結体を得る。その後、この焼結体のコイル
電極及び容量電極が露出した部分に、外部電極を焼き付
けしてＬＣフィルタを得る。そして、磁性体グリーンシ
ート、低誘電率誘電体グリーンシートを得るためのセラ
ミックス材料としては、９５０℃以下で焼結可能なもの
が使用される。これは、磁性体中に形成されるコイルの
直流抵抗を下げる目的で、低比抵抗の銀系の電極を使用
するためであり、具体的には、磁性体材料としては湿式
合成法による共沈原料が、また低誘電率誘電体材料とし
ては出発原料粉末を仮焼して粉砕した原料にガラス成分
を添加したものが用いられる。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た積層セラミック複合部品においては、湿式合成法によ
る共沈原料は粒子が細かく活性に富むため、出発原料粉
末を仮焼して粉砕した原料にガラス成分を添加したもの
と比較して焼成収縮率が著しく大きい。このため、イン
ダクタンスとなる成形体とコンデンサとなる成形体を互
いに重ね合わせて焼成した場合、この焼成収縮率の違い
により、積層セラミック複合部品に反りや剥がれが生じ
るという問題があった。
た積層セラミック複合部品においては、湿式合成法によ
る共沈原料は粒子が細かく活性に富むため、出発原料粉
末を仮焼して粉砕した原料にガラス成分を添加したもの
と比較して焼成収縮率が著しく大きい。このため、イン
ダクタンスとなる成形体とコンデンサとなる成形体を互
いに重ね合わせて焼成した場合、この焼成収縮率の違い
により、積層セラミック複合部品に反りや剥がれが生じ
るという問題があった。
【０００４】本発明は、このような問題点を解決するた
めになされたものであり、反りや割れがない積層セラミ
ック複合部品を提供することを目的とする。
めになされたものであり、反りや割れがない積層セラミ
ック複合部品を提供することを目的とする。
【０００５】
【課題を解決するための手段】上述の問題点を解決する
ため本発明の積層セラミック複合部品は、磁性体セラミ
ックス、高誘電率誘電体セラミックス及び低誘電率誘電
体セラミックスからなる少なくとも２つの積層体が柱状
部を介して接合されることを特徴とする。
ため本発明の積層セラミック複合部品は、磁性体セラミ
ックス、高誘電率誘電体セラミックス及び低誘電率誘電
体セラミックスからなる少なくとも２つの積層体が柱状
部を介して接合されることを特徴とする。
【０００６】また、前記柱状部に電気接続手段が設けら
れ、該電気接続手段によって前記少なくとも２つの積層
体が電気的に接続されることを特徴とする。
れ、該電気接続手段によって前記少なくとも２つの積層
体が電気的に接続されることを特徴とする。
【０００７】また、前記柱状部が、前記積層体を構成す
るセラミックスとは異なる収縮率を有する絶縁体セラミ
ックスで形成されることを特徴とする。
るセラミックスとは異なる収縮率を有する絶縁体セラミ
ックスで形成されることを特徴とする。
【０００８】本発明の積層セラミック複合部品によれ
ば、異なるセラミックスからなる少なくとも２つの積層
体が柱状部を介して接合されるため、異なるセラミック
スの収縮率の差を柱状部で吸収することができる。
ば、異なるセラミックスからなる少なくとも２つの積層
体が柱状部を介して接合されるため、異なるセラミック
スの収縮率の差を柱状部で吸収することができる。
【０００９】
【発明の実施の形態】以下、図面を参照して本発明の実
施例を説明する。図１に、本発明に係る積層セラミック
複合部品の第１の実施例の分解斜視図を示す。積層セラ
ミック複合部品１０は、コンデンサ（図示せず）を内蔵
した低誘電率誘電体セラミックスからなる積層体１１
と、コイル（図示せず）を内蔵した磁性体セラミックス
からなる積層体１２とを４つの柱状部１３ａ〜１３ｄを
介して接合される成形体１４を備える。そして、その成
形体１４の一方主面から側面に架けて、外部端子１５，
１５とグランド端子１６とが設けられる。
施例を説明する。図１に、本発明に係る積層セラミック
複合部品の第１の実施例の分解斜視図を示す。積層セラ
ミック複合部品１０は、コンデンサ（図示せず）を内蔵
した低誘電率誘電体セラミックスからなる積層体１１
と、コイル（図示せず）を内蔵した磁性体セラミックス
からなる積層体１２とを４つの柱状部１３ａ〜１３ｄを
介して接合される成形体１４を備える。そして、その成
形体１４の一方主面から側面に架けて、外部端子１５，
１５とグランド端子１６とが設けられる。
【００１０】図２及び図３を用いて、図１に示す積層セ
ラミック複合部品１０の製造方法を説明する。
ラミック複合部品１０の製造方法を説明する。
【００１１】まず、酸化バリウム、酸化アルミニウム、
シリカの粉末を主材料とし、ほう酸を添加して焼結温度
を９００℃前後にした低誘電率誘電体セラミックス材
料、及び酸化鉄、酸化ニオジウム、酸化亜鉛の粉末を主
材料とし、ガラスを添加して焼結温度を８５０〜９００
℃にした磁性体セラミックス材料に、バインダ、可塑剤
及び溶剤等を所定の割合で混練して、ドクターブレード
法などにより低誘電率誘電体セラミックスシート１１ａ
〜１１ｄ及び磁性体セラミックスシート１２ａ〜１２ｄ
を形成する。
シリカの粉末を主材料とし、ほう酸を添加して焼結温度
を９００℃前後にした低誘電率誘電体セラミックス材
料、及び酸化鉄、酸化ニオジウム、酸化亜鉛の粉末を主
材料とし、ガラスを添加して焼結温度を８５０〜９００
℃にした磁性体セラミックス材料に、バインダ、可塑剤
及び溶剤等を所定の割合で混練して、ドクターブレード
法などにより低誘電率誘電体セラミックスシート１１ａ
〜１１ｄ及び磁性体セラミックスシート１２ａ〜１２ｄ
を形成する。
【００１２】次いで、低誘電率誘電体セラミックスシー
ト１１ｂ〜１１ｄ及び磁性体セラミックスシート１２
ａ，１２ｂに、パンチング加工によりビアホールを形成
した後、そのビアホール内に銅、銀、銀／パラジウム、
タングステン、白金などからなるペースト状の導電材を
充填し、ビアホール電極１７を形成する。
ト１１ｂ〜１１ｄ及び磁性体セラミックスシート１２
ａ，１２ｂに、パンチング加工によりビアホールを形成
した後、そのビアホール内に銅、銀、銀／パラジウム、
タングステン、白金などからなるペースト状の導電材を
充填し、ビアホール電極１７を形成する。
【００１３】次いで、低誘電率誘電体セラミックスシー
ト１１ｂ，１１ｃ及び磁性体セラミックスシート１２
ｂ，１２ｃに、スクリーン印刷により銅、銀、銀／パラ
ジウム、タングステン、白金などからなるペースト状の
導電体を印刷して、コンデンサ電極１８、グランド電極
１９、コイル電極２０，２０及び引出電極２１，２１を
形成する。
ト１１ｂ，１１ｃ及び磁性体セラミックスシート１２
ｂ，１２ｃに、スクリーン印刷により銅、銀、銀／パラ
ジウム、タングステン、白金などからなるペースト状の
導電体を印刷して、コンデンサ電極１８、グランド電極
１９、コイル電極２０，２０及び引出電極２１，２１を
形成する。
【００１４】次いで、低誘電率誘電体セラミックスシー
ト１１ａ〜１１ｄを積層して低誘電率誘電体セラミック
スからなる積層体１１、及び磁性体セラミックスシート
１２ａ〜１２ｄを積層して磁性体セラミックスからなる
積層体１２を形成した後、図３に示すように、積層体１
１，１２は、それぞれの積層体１１，１２のビアホール
電極１７がつながるように積み重ねられ、セラミックス
焼結体などからなるブロック２２，２３で挟み込む。こ
の際、一方のブロック２３は、一方の面の４角に凸部２
３ａ〜２３ｄを備える。
ト１１ａ〜１１ｄを積層して低誘電率誘電体セラミック
スからなる積層体１１、及び磁性体セラミックスシート
１２ａ〜１２ｄを積層して磁性体セラミックスからなる
積層体１２を形成した後、図３に示すように、積層体１
１，１２は、それぞれの積層体１１，１２のビアホール
電極１７がつながるように積み重ねられ、セラミックス
焼結体などからなるブロック２２，２３で挟み込む。こ
の際、一方のブロック２３は、一方の面の４角に凸部２
３ａ〜２３ｄを備える。
【００１５】次いで、ブロック２２，２３により、積層
体１１，１２の上下から加圧し、９００℃程度の温度で
一体焼結することにより、ビアホール電極１７にて積層
体１１に内蔵されたコンデンサと積層体１２に内蔵され
たコイルとが電気的に接続された成形体１４を得る。こ
の際、積層体１１，１２の接合面で一方のブロック２３
の凸部２３ａ〜２３ｄが位置していない箇所は、凸部２
３ａ〜２３ｄの対応部分に比べて十分に加圧されないた
め、積層体１１，１２の界面は一体化しない。
体１１，１２の上下から加圧し、９００℃程度の温度で
一体焼結することにより、ビアホール電極１７にて積層
体１１に内蔵されたコンデンサと積層体１２に内蔵され
たコイルとが電気的に接続された成形体１４を得る。こ
の際、積層体１１，１２の接合面で一方のブロック２３
の凸部２３ａ〜２３ｄが位置していない箇所は、凸部２
３ａ〜２３ｄの対応部分に比べて十分に加圧されないた
め、積層体１１，１２の界面は一体化しない。
【００１６】したがって、一体焼結後、図４に示すよう
に、積層体１１，１２の界面において、一方のブロック
２３の凸部２３ａ〜２３ｄが位置していない箇所には空
隙２４が形成され、その結果、成形体１４は、積層体１
１，１２が、４つの柱状部１３ａ〜１３ｄを介して接合
された形状となる。なお、電気接続手段であるビアホー
ル電極１７は、積層体１１に内蔵されたコンデンサと積
層体１２に内蔵されたコイルとを電気的に接続する必要
があるため、４つの柱状部１３ａ〜１３ｄの内部に位置
するように設けられる。
に、積層体１１，１２の界面において、一方のブロック
２３の凸部２３ａ〜２３ｄが位置していない箇所には空
隙２４が形成され、その結果、成形体１４は、積層体１
１，１２が、４つの柱状部１３ａ〜１３ｄを介して接合
された形状となる。なお、電気接続手段であるビアホー
ル電極１７は、積層体１１に内蔵されたコンデンサと積
層体１２に内蔵されたコイルとを電気的に接続する必要
があるため、４つの柱状部１３ａ〜１３ｄの内部に位置
するように設けられる。
【００１７】次いで、図１に示したように、成形体１４
の一方主面及び側面に架けて、引出電極２１に接続され
る外部端子１５，１５、グランド電極１９に接続される
グランド端子１６を形成することにより、積層セラミッ
ク複合部品１０が完成する。
の一方主面及び側面に架けて、引出電極２１に接続され
る外部端子１５，１５、グランド電極１９に接続される
グランド端子１６を形成することにより、積層セラミッ
ク複合部品１０が完成する。
【００１８】上述の構成を備えた１ｃｍ角の積層セラミ
ック複合部品１０において、反りを測定した結果、２５
μｍ程度であった。また、−５５℃，＋８５℃，１００
０サイクルの熱衝撃試験では、１００個中すべてに割れ
は見られなかった。
ック複合部品１０において、反りを測定した結果、２５
μｍ程度であった。また、−５５℃，＋８５℃，１００
０サイクルの熱衝撃試験では、１００個中すべてに割れ
は見られなかった。
【００１９】一方、従来の構成の１ｃｍ角の積層セラミ
ック複合部品５０では、反りは約１００μｍであった。
また、−５５℃，＋８５℃，１０００サイクルの熱衝撃
試験では、１００個中３７個に、低誘電率誘電体セラミ
ックスからなる積層体と磁性体セラミックスからなる積
層体との界面で割れが生じた。
ック複合部品５０では、反りは約１００μｍであった。
また、−５５℃，＋８５℃，１０００サイクルの熱衝撃
試験では、１００個中３７個に、低誘電率誘電体セラミ
ックスからなる積層体と磁性体セラミックスからなる積
層体との界面で割れが生じた。
【００２０】上述の第１の実施例によれば、低誘電率誘
電体セラミックスからなる積層体と、磁性体セラミック
スからなる積層体とを柱状部を介して接合するため、低
誘電率誘電体セラミックスと磁性体セラミックスとの面
方向の収縮率の差を、柱状部に吸収させることができ
る。例えば、柱状部の接触面積を全体の１／３〜１／１
０程度にすると、収縮率の差も約１／３〜１／１０にな
り、柱状部に十分吸収させることができる。
電体セラミックスからなる積層体と、磁性体セラミック
スからなる積層体とを柱状部を介して接合するため、低
誘電率誘電体セラミックスと磁性体セラミックスとの面
方向の収縮率の差を、柱状部に吸収させることができ
る。例えば、柱状部の接触面積を全体の１／３〜１／１
０程度にすると、収縮率の差も約１／３〜１／１０にな
り、柱状部に十分吸収させることができる。
【００２１】したがって、低誘電率誘電体セラミックス
からなる積層体と、磁性体セラミックスからなる積層体
との収縮率の違いによる反りを抑えることができ、その
結果、低誘電率誘電体セラミックスからなる積層体と、
磁性体セラミックスからなる積層体との界面での割れを
防止することができる。
からなる積層体と、磁性体セラミックスからなる積層体
との収縮率の違いによる反りを抑えることができ、その
結果、低誘電率誘電体セラミックスからなる積層体と、
磁性体セラミックスからなる積層体との界面での割れを
防止することができる。
【００２２】また、低誘電率誘電体セラミックスからな
る積層体に内蔵されたコンデンサと、磁性体セラミック
スからなる積層体に内蔵されたコイルとを、柱状部の内
部に設けられた電気接続手段であるビアホール電極で電
気的に接続するため、成形体の少なくとも側面に電気接
続手段を設ける必要がない。したがって、製造工程が簡
略化し、低コスト化を実現することができる。
る積層体に内蔵されたコンデンサと、磁性体セラミック
スからなる積層体に内蔵されたコイルとを、柱状部の内
部に設けられた電気接続手段であるビアホール電極で電
気的に接続するため、成形体の少なくとも側面に電気接
続手段を設ける必要がない。したがって、製造工程が簡
略化し、低コスト化を実現することができる。
【００２３】図５に、本発明に係る積層セラミック複合
部品の第２の実施例の分解斜視図を示す。積層セラミッ
ク複合部品３０は、コンデンサ（図示せず）を内蔵した
低誘電率誘電体セラミックスからなる積層体１１と、コ
イル（図示せず）を内蔵した磁性体セラミックスからな
る積層体１２とを、４つの柱状部３１ａ〜３１ｄを介し
て接合される成形体３２を備える。この際、柱状部３１
ａ〜３１ｄは、積層体１１を構成する低誘電率誘電体セ
ラミックス及び積層体１２を構成する磁性体セラミック
スよりも小さい収縮率を有する絶縁体セラミックスから
なる。
部品の第２の実施例の分解斜視図を示す。積層セラミッ
ク複合部品３０は、コンデンサ（図示せず）を内蔵した
低誘電率誘電体セラミックスからなる積層体１１と、コ
イル（図示せず）を内蔵した磁性体セラミックスからな
る積層体１２とを、４つの柱状部３１ａ〜３１ｄを介し
て接合される成形体３２を備える。この際、柱状部３１
ａ〜３１ｄは、積層体１１を構成する低誘電率誘電体セ
ラミックス及び積層体１２を構成する磁性体セラミック
スよりも小さい収縮率を有する絶縁体セラミックスから
なる。
【００２４】そして、その成形体３２の一方主面から側
面に架けて、外部端子１５，１５とグランド端子１６と
が設けられる。
面に架けて、外部端子１５，１５とグランド端子１６と
が設けられる。
【００２５】図６を用いて、図５に示す積層セラミック
複合部品３０の製造方法を説明する。ここで、低誘電率
誘電体セラミックスからなる積層体１１及び磁性体セラ
ミックスからなる積層体１２については、図２に示す構
成を用いる。このように、構成された積層体１１と、積
層体１２と、絶縁体セラミックスからなる柱状部３３ａ
〜３３ｄとを、柱状部３３ａ〜３３ｄが積層体１１及び
積層体１２の４角に位置するとともに、積層体１１，１
２のビアホール電極１７と柱状部３３ａ〜３３ｄのビア
ホール電極３４とがつながるように積み重ねられ、セラ
ミックス焼結体などからなるブロック３５，３６で挟み
込む。この際、ブロック３５，３６の表面は平坦であ
る。
複合部品３０の製造方法を説明する。ここで、低誘電率
誘電体セラミックスからなる積層体１１及び磁性体セラ
ミックスからなる積層体１２については、図２に示す構
成を用いる。このように、構成された積層体１１と、積
層体１２と、絶縁体セラミックスからなる柱状部３３ａ
〜３３ｄとを、柱状部３３ａ〜３３ｄが積層体１１及び
積層体１２の４角に位置するとともに、積層体１１，１
２のビアホール電極１７と柱状部３３ａ〜３３ｄのビア
ホール電極３４とがつながるように積み重ねられ、セラ
ミックス焼結体などからなるブロック３５，３６で挟み
込む。この際、ブロック３５，３６の表面は平坦であ
る。
【００２６】次いで、ブロック３５，３６により、積層
体１１，１２の上下から加圧し、９００℃程度の温度で
一体焼結することにより、積層体１１と積層体１２とが
柱状部３３ａ〜３３ｄを介して結合されるとともに、ビ
アホール電極１７，３４にて積層体１１に内蔵されたコ
ンデンサと積層体１２に内蔵されたコイルとが電気的に
接続された成形体３２を得る。
体１１，１２の上下から加圧し、９００℃程度の温度で
一体焼結することにより、積層体１１と積層体１２とが
柱状部３３ａ〜３３ｄを介して結合されるとともに、ビ
アホール電極１７，３４にて積層体１１に内蔵されたコ
ンデンサと積層体１２に内蔵されたコイルとが電気的に
接続された成形体３２を得る。
【００２７】次いで、図５に示したように、成形体３２
の一方主面及び側面に架けて、引出電極２１に接続され
る外部端子１５，１５、グランド電極１９に接続される
グランド端子１６を形成することにより、積層セラミッ
ク複合部品３０が完成する。
の一方主面及び側面に架けて、引出電極２１に接続され
る外部端子１５，１５、グランド電極１９に接続される
グランド端子１６を形成することにより、積層セラミッ
ク複合部品３０が完成する。
【００２８】上述の第２の実施例によれば、低誘電率誘
電体セラミックスからなる積層体と、磁性体セラミック
スからなる積層体とを接合する柱状部が、低誘電率誘電
体セラミックス及び磁性体セラミックスよりも小さい収
縮率を有する絶縁体セラミックスからなるため、低誘電
率誘電体セラミックスと磁性体セラミックスとの面方向
の収縮率の差を、柱状部により吸収させることができ
る。
電体セラミックスからなる積層体と、磁性体セラミック
スからなる積層体とを接合する柱状部が、低誘電率誘電
体セラミックス及び磁性体セラミックスよりも小さい収
縮率を有する絶縁体セラミックスからなるため、低誘電
率誘電体セラミックスと磁性体セラミックスとの面方向
の収縮率の差を、柱状部により吸収させることができ
る。
【００２９】したがって、低誘電率誘電体セラミックス
からなる積層体と、磁性体セラミックスからなる積層体
との収縮率の違いによる反りをさらに抑えることがで
き、その結果、低誘電率誘電体セラミックスからなる積
層体と、磁性体セラミックスからなる積層体との界面で
の割れをさらに防止することができる。
からなる積層体と、磁性体セラミックスからなる積層体
との収縮率の違いによる反りをさらに抑えることがで
き、その結果、低誘電率誘電体セラミックスからなる積
層体と、磁性体セラミックスからなる積層体との界面で
の割れをさらに防止することができる。
【００３０】なお、上述の第１及び第２の実施例では、
積層セラミック複合部品が、磁性体セラミックスからな
る積層体と、低誘電率誘電体セラミックスからなる積層
体で構成される場合について説明したが、本発明はこれ
らのみに限定されるものではない。すなわち、磁性体セ
ラミックスからなる積層体と高誘電率誘電体セラミック
スからなる積層体、高誘電率誘電体セラミックスからな
る積層体と低誘電率誘電体セラミックスからなる積層
体、磁性体セラミックスからなる積層体と高誘電率誘電
体セラミックスからなる積層体と低誘電率誘電体セラミ
ックスからなる積層体とで構成される積層セラミック複
合部品についても同様の効果が得られる。
積層セラミック複合部品が、磁性体セラミックスからな
る積層体と、低誘電率誘電体セラミックスからなる積層
体で構成される場合について説明したが、本発明はこれ
らのみに限定されるものではない。すなわち、磁性体セ
ラミックスからなる積層体と高誘電率誘電体セラミック
スからなる積層体、高誘電率誘電体セラミックスからな
る積層体と低誘電率誘電体セラミックスからなる積層
体、磁性体セラミックスからなる積層体と高誘電率誘電
体セラミックスからなる積層体と低誘電率誘電体セラミ
ックスからなる積層体とで構成される積層セラミック複
合部品についても同様の効果が得られる。
【００３１】さらに、磁性体セラミックスからなる積層
体と低誘電率誘電体セラミックスからなる積層体とが４
つの柱状部を介して接合される場合について説明した
が、本発明は柱状部の数が４つに限定されるものではな
い。例えば、図７に示す成形体１４ａのように、積層体
１２ａが９つの柱状部１３ａ〜１３ｉを備える場合につ
いても同様の効果が得られる。
体と低誘電率誘電体セラミックスからなる積層体とが４
つの柱状部を介して接合される場合について説明した
が、本発明は柱状部の数が４つに限定されるものではな
い。例えば、図７に示す成形体１４ａのように、積層体
１２ａが９つの柱状部１３ａ〜１３ｉを備える場合につ
いても同様の効果が得られる。
【００３２】また、上述の第１の実施例では、柱状部１
３ａ〜１３ｄ及び空隙２４が積層体１２側に形成される
場合について説明したが、積層体１１側に形成される場
合（図８）、あるいは積層体１１，１２の両方に形成さ
れる場合（図９）がある。
３ａ〜１３ｄ及び空隙２４が積層体１２側に形成される
場合について説明したが、積層体１１側に形成される場
合（図８）、あるいは積層体１１，１２の両方に形成さ
れる場合（図９）がある。
【００３３】
【発明の効果】請求項１の積層セラミック複合部品によ
れば、異なるセラミックスからなる少なくとも２つの積
層体を柱状部を介して接合するため、異なるセラミック
スからなる少なくとも２つの積層体の面方向の収縮率の
差を、柱状部に吸収させることができる。
れば、異なるセラミックスからなる少なくとも２つの積
層体を柱状部を介して接合するため、異なるセラミック
スからなる少なくとも２つの積層体の面方向の収縮率の
差を、柱状部に吸収させることができる。
【００３４】したがって、異なるセラミックスからなる
少なくとも２つの積層体の収縮率の違いによって、積層
セラミック複合部品が反るのを抑えることができ、その
結果、異なるセラミックスからなる少なくとも２つの積
層体の界面で、積層セラミック複合部品が割れるのを防
止することができる。
少なくとも２つの積層体の収縮率の違いによって、積層
セラミック複合部品が反るのを抑えることができ、その
結果、異なるセラミックスからなる少なくとも２つの積
層体の界面で、積層セラミック複合部品が割れるのを防
止することができる。
【００３５】請求項２の積層セラミック複合部品によれ
ば、柱状部に電気接続手段を設けるため、別途、成形体
の側面などに電気接続手段を設ける必要がない。したが
って、製造工程が簡略化し、低コスト化を実現すること
ができる。
ば、柱状部に電気接続手段を設けるため、別途、成形体
の側面などに電気接続手段を設ける必要がない。したが
って、製造工程が簡略化し、低コスト化を実現すること
ができる。
【００３６】請求項３の積層セラミック複合部品によれ
ば、異なるセラミックスからなる少なくとも２つの積層
体を接合する柱状部が、積層体を構成する少なくとも２
つのセラミックスとは異なる収縮率を有する絶縁体セラ
ミックスからなるため、異なるセラミックスからなる少
なくとも２つの積層体の面方向の収縮率の差を、柱状部
により吸収させることができる。
ば、異なるセラミックスからなる少なくとも２つの積層
体を接合する柱状部が、積層体を構成する少なくとも２
つのセラミックスとは異なる収縮率を有する絶縁体セラ
ミックスからなるため、異なるセラミックスからなる少
なくとも２つの積層体の面方向の収縮率の差を、柱状部
により吸収させることができる。
【００３７】したがって、異なるセラミックスからなる
少なくとも２つの積層体の収縮率の違いによる反りをさ
らに抑えることができ、その結果、異なるセラミックス
からなる少なくとも２つの積層体の界面での割れをさら
に防止することができる。
少なくとも２つの積層体の収縮率の違いによる反りをさ
らに抑えることができ、その結果、異なるセラミックス
からなる少なくとも２つの積層体の界面での割れをさら
に防止することができる。
【図１】本発明の積層セラミック複合部品に係る第１の
実施例の分解斜視図である。
実施例の分解斜視図である。
【図２】図１の積層セラミック複合部品を構成する積層
体の分解斜視図である。
体の分解斜視図である。
【図３】図１の積層セラミック複合部品を構成する成形
体の製造方法を示す斜視図である。
体の製造方法を示す斜視図である。
【図４】図１の積層セラミック複合部品を構成する成形
体の分解斜視図である。
体の分解斜視図である。
【図５】本発明の積層セラミック複合部品に係る第２の
実施例の分解斜視図である。
実施例の分解斜視図である。
【図６】図５の積層セラミック複合部品を構成する成形
体の製造方法を示す斜視図である。
体の製造方法を示す斜視図である。
【図７】図１の積層セラミック複合部品を構成する成形
体の変形例の分解斜視図である。
体の変形例の分解斜視図である。
【図８】図１の積層セラミック複合部品を構成する成形
体の別の変形例の分解斜視図である。
体の別の変形例の分解斜視図である。
【図９】図１の積層セラミック複合部品を構成する成形
体のさらに別の変形例の分解斜視図である。
体のさらに別の変形例の分解斜視図である。
１０、３０ 積層セラミック複合部品 １１、１２ 積層体 １３ａ〜１３ｄ、３３ａ〜３３ｄ 柱状部 １７、３４ 電気接続手段（ビアホール電極）
Claims (3)
- 【請求項１】 磁性体セラミックス、高誘電率誘電体セ
ラミックス及び低誘電率誘電体セラミックスからなる少
なくとも２つの積層体が柱状部を介して接合されること
を特徴とする積層セラミック複合部品。 - 【請求項２】 前記柱状部に電気接続手段が設けられ、
該電気接続手段によって前記少なくとも２つの積層体が
電気的に接続されることを特徴とする請求項１に記載の
積層セラミック複合部品。 - 【請求項３】 前記柱状部が、前記積層体を構成するセ
ラミックスとは異なる収縮率を有する絶縁体セラミック
スで形成されることを特徴とする請求項１あるいは請求
項２に記載の積層セラミック複合部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9198716A JPH1145823A (ja) | 1997-07-24 | 1997-07-24 | 積層セラミック複合部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9198716A JPH1145823A (ja) | 1997-07-24 | 1997-07-24 | 積層セラミック複合部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1145823A true JPH1145823A (ja) | 1999-02-16 |
Family
ID=16395828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9198716A Pending JPH1145823A (ja) | 1997-07-24 | 1997-07-24 | 積層セラミック複合部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1145823A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004165631A (ja) * | 2002-10-08 | 2004-06-10 | Ngk Spark Plug Co Ltd | 積層コンデンサ及びその製造方法 |
| JP2005285907A (ja) * | 2004-03-29 | 2005-10-13 | Hitachi Metals Ltd | セラミックス積層体 |
-
1997
- 1997-07-24 JP JP9198716A patent/JPH1145823A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004165631A (ja) * | 2002-10-08 | 2004-06-10 | Ngk Spark Plug Co Ltd | 積層コンデンサ及びその製造方法 |
| JP2005285907A (ja) * | 2004-03-29 | 2005-10-13 | Hitachi Metals Ltd | セラミックス積層体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3322199B2 (ja) | 多層セラミック基板およびその製造方法 | |
| JP2001076953A (ja) | 積層型コイル部品及びその製造方法 | |
| JP3088021B2 (ja) | 電圧制御発振器 | |
| JPH11340089A (ja) | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 | |
| JP3593964B2 (ja) | 多層セラミック基板およびその製造方法 | |
| CN108428554A (zh) | 电容器组件以及制造电容器组件的方法 | |
| JPH0897070A (ja) | セラミックコンデンサ | |
| JP2003332741A (ja) | セラミック多層基板の製造方法 | |
| JP2002246503A (ja) | 電子部品及びその製造方法 | |
| JPH07111405A (ja) | 高周波用非可逆回路素子 | |
| JPS63300593A (ja) | セラミック複合基板 | |
| JPS6235257B2 (ja) | ||
| JP3498200B2 (ja) | 積層セラミック複合部品 | |
| JPH0737757A (ja) | コンデンサアレイ | |
| JP3669404B2 (ja) | 多層セラミック基板の製造方法 | |
| JPH1145823A (ja) | 積層セラミック複合部品 | |
| JP4501524B2 (ja) | セラミック多層基板およびその製造方法 | |
| JPH06196586A (ja) | 多層ハイブリッドの製法 | |
| JPH11354924A (ja) | 多層セラミック基板の製造方法 | |
| JP3521699B2 (ja) | 積層セラミック複合部品の製造方法 | |
| JPH0115159Y2 (ja) | ||
| JP2002057036A (ja) | 積層複合電子部品及びその製造方法 | |
| JP2004095767A (ja) | セラミック多層基板およびその製造方法 | |
| JP3540941B2 (ja) | 積層体およびその製造方法 | |
| JPH0155594B2 (ja) |