JP2004165631A - 積層コンデンサ及びその製造方法 - Google Patents

積層コンデンサ及びその製造方法 Download PDF

Info

Publication number
JP2004165631A
JP2004165631A JP2003287822A JP2003287822A JP2004165631A JP 2004165631 A JP2004165631 A JP 2004165631A JP 2003287822 A JP2003287822 A JP 2003287822A JP 2003287822 A JP2003287822 A JP 2003287822A JP 2004165631 A JP2004165631 A JP 2004165631A
Authority
JP
Japan
Prior art keywords
capacitor
electrode
internal electrode
multilayer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003287822A
Other languages
English (en)
Other versions
JP4548571B2 (ja
Inventor
Kenji Murakami
健二 村上
Motohiko Sato
元彦 佐藤
Atsushi Otsuka
淳 大塚
Manabu Sato
学 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2003287822A priority Critical patent/JP4548571B2/ja
Priority to US10/680,409 priority patent/US6795295B2/en
Publication of JP2004165631A publication Critical patent/JP2004165631A/ja
Priority to US10/916,546 priority patent/US6905936B2/en
Application granted granted Critical
Publication of JP4548571B2 publication Critical patent/JP4548571B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract


【課題】 積層コンデンサの等価直列インダクタンス(ESL)を低減する。
【解決手段】 第1および第2の内部電極層を、誘電体層を介して交互に積層し、焼成してなるコンデンサ本体を有する積層コンデンサであって、前記コンデンサ本体は、その一主面上に、第1および第2の電極端子が形成されており、その内部に、前記第1の電極端子と前記第1の内部電極層とを接続するように前記コンデンサ本体の積層方向に伸びる少なくとも1つの第1のビア電極と、前記第2の電極端子と前記第2の内部電極層とを接続するように前記コンデンサ本体の積層方向に伸びる少なくとも1つの第2のビア電極と、が形成されている積層コンデンサにおいて、前記ビア電極のアスペクト比を焼成後において4〜30とする。
【選択図】 図1

Description

本発明は、積層コンデンサに関する。
コンピュータや無線通信のデジタル回路に代表されるように、近年の情報通信分野におけるICの高速化には目覚しいものがある。ところが、このようなICの高速化、高密度化は、機器誤動作の原因となる高周波ノイズを増大させるため、そのことが深刻な問題となっている。この高周波ノイズは、論理素子の同時スイッチングによって生じる電源電圧の低下に起因する。したがって、高周波ノイズを低減するために、電源にエネルギを供給する役目のコンデンサ、いわゆるデカップリングコンデンサが用いられている。
このデカップリングコンデンサには、大エネルギを瞬時に供給できるよう、大容量、低インダクタンス(ESL)の特性が要求される。これらの特性は主に、コンデンサの内部構造により決定されるものであり、様々な提案がなされている。
さらに、高周波や高速パルスを取り扱う場合、配線基板に実装される電子部品の動作電源と電子部品とを接続する配線が余剰のインダクタンスとして寄与する。配線のインダクタンス成分の増加に伴い、動作電源電圧の安定供給が困難となり、さらには、配線などにノイズが重畳されることにより誤動作が発生し、電子部品の動作不良が生じる。また、それらの不具合は、上述したように、高周波化や配線の高密度化に伴ってさらに顕著となる。そのため、余剰のインダクタンス成分を低減する目的でコンデンサと動作電源との配線長を短縮するために、本体一主面上にのみ電極端子を形成したコンデンサが提案されている。
このような積層コンデンサとして、以下に説明するようなものが知られている(例えば、特許文献1参照)。この積層コンデンサは、交互に積層された誘電体層と内部電極層とを焼成してなるコンデンサ本体を有する積層コンデンサであって、内部電極層は、誘電体層を介して対向する第1および第2の内部電極層を含み、コンデンサ本体の一主面上には、第1および第2の電極端子が形成されており、コンデンサ本体内部に、第1の電極端子と第1の内部電極層とを接続するようにコンデンサ本体の積層方向に伸びる第1のビア電極と、第2の電極端子と第2の内部電極層とを接続するようにコンデンサ本体の積層方向に伸びる第2のビア電極とが形成されていることを特徴とする。対向する第1および第2の内部電極層は、静電容量を形成する最小単位であるコンデンサユニットとして機能し、それらのコンデンサユニットは、第1および第2のビア電極によって並列に接続されている。
また、上述の積層コンデンサにおいて、さらに、複数の第1および第2のビア電極と、それらのビア電極に対応する複数の第1および第2の電極端子とを備え、複数の第1および第2のビア電極が格子状に配置されている積層コンデンサも知られている。
特開平5−347227号公報
近年のICの高速化、高密度化に伴い、コンデンサの容量を損なうことなく、ESLをさらに低減することが要求されている。
本発明は、上述の課題を解決するためになされたものであり、積層コンデンサのESLを低減することを目的とする。
上記課題の少なくとも一部を解決するために、本発明による積層コンデンサは、第1および第2の内部電極層を、誘電体層を介して交互に積層し、焼成してなるコンデンサ本体を有する積層コンデンサであって、前記コンデンサ本体は、その一主面上に、第1および第2の電極端子が形成されており、その内部に、前記第1の電極端子と前記第1の内部電極層とを接続するように前記コンデンサ本体の積層方向に伸びる少なくとも1つの第1のビア電極と、前記第2の電極端子と前記第2の内部電極層とを接続するように前記コンデンサ本体の積層方向に伸びる少なくとも1つの第2のビア電極と、が形成されており、前記ビア電極のアスペクト比は4〜30であることを特徴とする。なお、ビア電極のアスペクト比とは、「ビア電極の長さ/ビア電極の直径」で表される比を示すこととする。
本発明の積層コンデンサによると、第1および第2のビア電極を流れる電流によって誘起される磁束を効果的に相殺することができるため、ESLを低減することができる。
上記積層コンデンサにおいて、前記ビア電極のアスペクト比は、4〜25であることがより好ましく、5〜20であることがさらに好ましい。
上記各積層コンデンサにおいて、前記ビア電極の直径は、50〜120μmであることが好ましく、60〜110μmであることがより好ましく、70〜100μmであることがさらに好ましい。
なお、本発明は、種々の形態で実現することが可能であり、例えば、積層コンデンサおよび積層コンデンサの製造方法などの形態で実現することができる。
次に、本発明の実施の形態を実施例に基づいて以下の順序で説明する。
A.第1の実施例:
B.第2の実施例:
C.第3の実施例:
D.変形例:
A.第1の実施例:
図1は、本発明の積層コンデンサ100の垂直断面図を示している。積層コンデンサ100は、BaTiO3等の高誘電率セラミックからなる複数の誘電体層120と、複数のコンデンサユニットを形成するように特定の誘電体層120を介して互いに対向する複数対の第1および第2の内部電極層130aおよび130bとを有するコンデンサ本体110を備えている。
コンデンサ本体110は、内部電極層130aおよび130bと平行に延びる第1および第2の主面160および170を有している。コンデンサ本体110の第2の主面170上には、複数の第1および第2の電極端子150aおよび150bが格子状に形成されている。
コンデンサ本体110の内部には、第1の内部電極層130aと第1の電極端子150aとを電気的に接続するように誘電体層120を貫通して延びる第1のビア電極140aが設けられている。また、第1のビア電極140aに隣り合いながら、第2の内部電極層130bと第2の電極端子150bとを電気的に接続するように誘電体層120を貫通して延びる第2のビア電極140bが設けられている。この実施形態では、アスペクト比10、直径100μmのビア電極が400μmの間隔で格子状に形成されている。
第1および第2のビア電極と内部電極層との接続について、図2を参照して詳しく説明する。図2の(a)および(b)は、本発明の積層コンデンサ100の水平断面図を示している。図からわかるように、図2の(a)は、第1の内部電極層130aを含む断面を示し、図2の(b)は、第2の内部電極層130bを含む断面を示している。
図2の(a)に示されているように、第1の内部電極層130aにおける第2のビア電極140bの貫通する部分の周囲にはギャップ180が形成されており、それによって、第2のビア電極140bは、第1の内部電極層130aに対して電気的に絶縁されている。また、図2の(b)に示されているように、第2の内部電極層130bにおける第1のビア電極140aの貫通する部分の周囲にはギャップ190が形成されており、それによって、第1のビア電極140aは、第2の内部電極層130bに対して電気的に絶縁されている。
この実施形態では、より大きな静電容量が得られるようにするため、それぞれ複数の第1および第2の内部電極層130aおよび130bを、誘電体層120の積層方向に交互に配置し、複数のコンデンサユニットを形成する構成としている。すなわち、これら複数のコンデンサユニットが、上述した第1および第2のビア電極140aおよび140bによって並列接続される構成となっている。この実施形態では、それぞれ5つずつの第1および第2の内部電極層130aおよび130bが形成されているが、さらに多数、例えば50以上の内部電極層が形成されることが好ましい。
次に、コンデンサ本体110の製造方法について図3を参照して説明する。
まず、BaTiO3粉末を主成分とする複数の高誘電体セラミックグリーンシート(以下、単にシートという)を準備する。次いで、半数のシート上に第1の内部電極層のパターンを形成し、残り半数のシート上に第2の内部電極層のパターンを形成した後に、図3の(a)に示すように、それら2種類のシートを交互に積層する。次いで、図3の(b)に示すように、レーザによって第1および第2のビアホール200aおよび200bを格子状に形成し、図3の(c)に示すように、第1および第2のビアホール200aおよび200b内にAg/Pdペーストを充填することにより第1および第2のビア電極140aおよび140bを形成する。その後、図3の(d)に示すように、ベースとなるシートを積層した上で圧着して、ビア電極に対応する電極端子を形成した後に焼成を行う。なお、第1実施例の積層コンデンサの製造方法は、ここで説明した工程に限られず、任意の適切な工程を用いて実施してよい。
第1実施例のような積層コンデンサでは、ビア電極の間隔が小さいほど、ビア電極140aおよび140bを流れる電流によって発生する磁束が効果的に相殺され、相互インダクタンスが低減されることが知られている。また、内部電極層130aおよび130bを流れる電流の経路は、隣り合う第1および第2のビア電極140aおよび140bの間に限られ、その電流長を短くすることにより自己インダクタンスの発生を低減することができる。すなわち、ビア電極間の間隔を短くするほどESLを小さくすることができる。
第1実施例の積層コンデンサによると、ビア電極のアスペクト比が比較的高いことからビア電極の直径は比較的小さくなるため、ビア電極間の間隔を短くすることが可能であり、ESLを低減することができる。また、ギャップ180および190の直径を小さくすることも可能であり、それによって、第1および第2の内部電極層130aおよび130bの重なり部分を大きくし、容量を増大することができる。一方、ビア電極のアスペクト比が比較的高いことからビア電極の長さは比較的大きくなるため、より多くの内部電極層を積層することが可能であり、容量を増大することができる。
しかしながら、ビア電極のアスペクト比が高ければよいというわけではなく、アスペクト比が高いほどビア電極を充填する工程が困難になる。具体的には、ビア電極の直径が小さくなるほど、また、ビア電極の長さが大きくなるほど、充填に要する圧力が増大する。一方、ビア電極のアスペクト比が低ければよいというわけではなく、アスペクト比が低いほどコンデンサの積層数が少なくなるので、静電容量を大きくすることが困難になる。
したがって、ビア電極のアスペクト比は、4〜30であることが好ましく、4〜25であることがより好ましく、5〜20であることがさらに好ましい。また、ビア電極の直径は、50〜120μmであることが好ましく、60〜110μmであることがより好ましく、70〜100μmであることがさらに好ましい。
B.第2の実施例:
本発明の第2実施例の積層コンデンサは、図1および図2を用いて説明した第1実施例の積層コンデンサと同様の構造を有し、コンデンサ本体110の製造方法における工程の一部が異なっている。そのため、第2実施例の積層コンデンサの構造については、特に説明せず、第1実施例と同様の符号を用いることとする。
第2実施例のコンデンサ本体110の製造方法を以下に説明する。まず、BaTiO3粉末を主成分とする複数の高誘電体セラミックグリーンシート(以下、単にシートという)を準備し、次いで、半数のシート上に第1の内部電極層のパターンを形成し、残り半数のシート上に第2の内部電極層のパターンを形成する。
次に、それら2種類のシートを交互に積層するのだが、この際に、第1実施例とは異なり、所望の積層数の半分ずつを2つに分けて積層する。次いで、それぞれの積層体に対してレーザによって第1および第2のビアホール200aおよび200bを格子状に形成する。ここで、第2実施例のビアホールのアスペクト比は、第1実施例のビアホールのアスペクト比の1/2となっている。次いで、それぞれの積層体の第1および第2のビアホール200aおよび200b内にAg/Pdペーストを充填することにより第1および第2のビア電極140aおよび140bを形成する。その後、2つの積層体を合わせて、ベースとなるシートを積層した上で圧着し、ビア電極に対応する電極端子を形成した後に焼成を行う。
前述のように、ビア電極のアスペクト比が高くなるとビアホールにAg/Pdペーストを充填する工程が困難になるが、第2実施例の積層コンデンサの製造方法によると、Ag/Pdペースト充填の段階では、所望のアスペクト比の1/2のアスペクト比を有するビア電極を形成すればよいため、アスペクト比が高い場合でも充填を容易に行うことができる。
第2実施例においても、ビア電極のアスペクト比は、4〜30であることが好ましく、4〜25であることがより好ましく、5〜20であることがさらに好ましい。また、ビア電極の直径は、50〜120μmであることが好ましく、60〜110μmであることがより好ましく、70〜100μmであることがさらに好ましい。
C.第3の実施例:
C(1)−1 積層セラミックコンデンサ1010の全体構成:
図4は本発明の第3実施例における積層セラミックコンデンサ1010の縦断面を示す説明図である。この積層セラミックコンデンサ1010は、図1に示した積層コンデンサ110とほぼ同じものであるが、図4ではやや詳細に描かれている。この積層セラミックコンデンサ1010は、後述するようにセラミックグリーンシートの積層を経て製造されるが、焼成を経ると各シートは焼結一体化する。図4はこの焼結後の様子を示している。積層セラミックコンデンサ1010は、導電材料からなる内部電極層1024をセラミック層1022を介して複数積層させている。内部電極層1024は、交互に配置された第1の内部電極層1024aと第2の内部電極層1024bとを備えている。内部電極層1024の間のセラミック層1022は、該内部電極層1024間の誘導体(絶縁層)として機能する。セラミック層1022は、例えば、チタン酸バリウム(BaTiO3)等の高誘電率セラミックにより形成される。
第1および第2の内部電極層1024a,1024bは、一層おきに、外部から電圧を供給するビア電極1028に導通されている。ビア電極1028は、積層方向に沿って延びる複数の第1のビア電極1028aおよび複数の第2のビア電極1028bから構成されている。図5はビア電極1028と内部電極層1024との接続について示す説明図であり、図5(A)は積層セラミックコンデンサ1010の第1の内部電極層1024aを含む断面を示し、図5(B)は第2の内部電極層1024bを含む断面を示している。
図5(A)に示すように、第1の内部電極層1024aは、第1のビア電極1028aが貫通することにより第1のビア電極1028aに接続されるとともに、第2のビア電極1028bの貫通する部分の周囲の窓部1025aにより、第2のビア電極1028bに対して電気的に絶縁されている。また、図5(B)に示すように、第2の内部電極層1024bは、第2のビア電極1028bが貫通することにより第2のビア電極1028bに接続されるとともに、第1のビア電極1028aの貫通する周囲の窓部1025bにより、第1のビア電極1028aに対して電気的に絶縁されている。また、図4に示すセラミック層1022と第1および第2の内部電極層1024a,1024bとが積層される方向(積層方向)に垂直な最外面のうち少なくとも一方の最外面上には、複数の第1および第2の実装端子1030a,1030bが設けられている。
したがって、第1および第2の実装端子1030a,1030bから、ビア電極1028を通じて各内部電極層1024に電圧を加えると、誘電体であるセラミック層1022を介在して対向する内部電極層1024では、一方に正の電荷の蓄積が、他方に負の電荷の蓄積が起こる。こうした現象が対向する各電極層で起き、積層セラミックコンデンサ1010はコンデンサとして機能する。この積層セラミックコンデンサ1010ではより大きな静電容量を得るために、複数の第1の内部電極層1024aおよび複数の第1の内部電極層1024aを、セラミック層1022を挟むように積層方向に交互に配置し、複数のコンデンサユニットを形成する構成としているから、それぞれのコンデンサユニットの静電容量の総和が、複数対の第1および第2の実装端子1030a,1030bとの間の静電容量として外部に取り出される。
また、この積層セラミックコンデンサ1010では、従来例の積層セラミックコンデンサと同様に、複数の第1のビア電極1028aおよび第2のビア電極1028bが、それぞれ交互に隣接するように第1の内部電極層1024aおよび第1の内部電極層1024aの全面にわたって格子状に配置され、そして、第1および第2のビア電極1028a,1028bを流れる電流の向きを逆方向にしているので、インダクタンス成分の低減化が図られている。
C(2) 積層セラミックコンデンサ1010の製造工程:
図6は積層セラミックコンデンサ1010の製造工程を示す工程図、図7は図6の工程の様子を説明する説明図である。積層セラミックコンデンサ1010は、図6のステップS100〜S180の各工程を経て製造される。各工程の内容につき、以下、工程順に説明する。
C(2)−1 キャリアフィルム上へのシート形成(ステップS100):
まず、PET(ポリエチレンテレフタレート)フィルム等の長尺状のキャリアフィルムにチタン酸バリウム(BaTiO3)などから成るセラミックスラリを均一に薄く塗布して乾燥させる。これにより、キャリアフィルム上にセラミックグリーンシート1022Aが形成される。このセラミックグリーンシート1022Aは、焼成後にセラミック層1022となる。
C(2)−2 シート上への電極層の形成(ステップS110):
次に、乾燥後のセラミックグリーンシート1022Aに、スクリーン印刷手法などによってAg−Pd製の電極パターンを印刷する。これにより、セラミックグリーンシート1022Aの表面には、電極パターンが印刷された部分に内部電極層1024が形成される(図7(A),(B))。また、セラミックグリーンシート1022Aの表面には、電極パターンが印刷されていない窓部1025(1025a,1025b)がある。本実施例では、内部電極層24の厚みが2〜3μm、セラミックグリーンシート1022Aが5μmとなるようにされている。
C(2)−3 積層用セラミックシートの切り出しおよびキャリアフィルムの剥離(ステップS120、S130):
次に、上記のセラミックグリーンシート1022Aが形成された長尺状のキャリアフィルムを搬送させながら、セラミックグリーンシート1022Aをその表面の内部電極層1024と共に一定形状で切り出す。切り出したセラミックグリーンシート1022Aは、キャリアフィルムの巻き取り等によりこのキャリアフィルムから剥離される。こうしたセラミックグリーンシート1022Aの切り出しに際しては、図7(A),(B)に示すように、内部電極層1024および窓部1025のレイアウトが異なる2種類のセラミックグリーンシート1022Aの切り出しが行なわれる。図7(A)が図5(A)の断面に、図7(B)が図5(B)の断面に対応する。
C(2)−4 セラミックシートの積層(ステップS140):
図8はシートの積層が完了したときの状況と後述するステップにおけるレーザー照射の様子を模式的に表す説明図である。次に、上記のように形成された複数枚のセラミックグリーンシート1022Aを所定枚数だけ積層する。この積層に際しては、まず、カバーシート1034を予め敷設しておく。このカバーシート1034は、図8に示すように、PET(ポリエチレンテレフタレート)製の剥離シート1033上にセラミックスラリを厚めに塗布して乾燥させて形成したカバー層1032(カバー層)を有する。
続いて、敷設されたカバーシート1034のカバー層1032上に、図7(A),(B)に示した2種類のセラミックグリーンシート1022Aを図8に示すように交互に積層する。この積層に際しては、図示するように、最下段のセラミックグリーンシート1022Aをその内部電極層1024がカバー層1032に接するようにし、その後は、次のセラミックグリーンシート1022Aをその内部電極層1024が積層済みのセラミックグリーンシート1022Aに重なるようにする。こうしたシート積層により、セラミックのシート積層体1100ができあがる。
カバーシート1034を含むシート積層体1100全体の厚みdaは、完成品の積層セラミックコンデンサ1010の厚みを規定する。この厚みdaを定めるセラミックグリーンシート1022Aの厚みd0(図7参照)やその総積層数、カバー層1032の厚みは、所望される積層セラミックコンデンサ1010のスペック、サイズで定まる。本実施例では、セラミックシート積層体全体の厚みdaを1mmとした。
こうして積層が終わった状況では、グリーンシートである都合上、窓部1025(1025a,1025b)においてその上部のグリーンシートが撓んで当該窓部にある程度入り込んでいる。また、シート体端部では、セラミックグリーンシート1022Aの各層が撓んだ状態となる。
図示するように、窓部1025が上下に並んだ領域(窓部上下領域1025A)では、内部電極層1024が一層おきに存在しないことになる。一方、窓部1025を取り囲む領域(窓部周辺領域1025B)では、内部電極層1024がグリーンシートごとに対向して上下に並ぶので、グリーンシートの撓みが起きない。このため、窓部周辺領域1025Bは、窓部上下領域1025Aより若干凸状となる。
C(2)−5 レーザー照射による貫通孔の形成(ステップS150):
次に、レーザー加工機を用いて、上記のシート積層体1100に導電材料充填用の貫通孔1026を次のようにして形成する。本実施例では、この貫通孔1026に充填された導電材料は、製品完成後に図4に示すビア電極1028となる。
図8に示すように、上記のシート積層体1100では、セラミックグリーンシート1022Aに設けられたそれぞれの窓部1025が、一層おきにシート積層方向に上下に並ぶ。レーザー加工機は、この上下に並んだ窓部1025の中心を結ぶ軸線(図8における一点鎖線)に沿ってレーザービーム1050を照射する。これにより、上記軸線上に位置するセラミックグリーンシート1022A、内部電極層1024およびカバーシート1034がレーザー照射による熱で溶融され、上記軸線の周囲に、積層体を上下に貫通する貫通孔1026が形成される。図9は貫通形成された貫通孔1026をその形状をストレート状であるとして模式的に示す説明図である。この図9に示すように、貫通孔1026は、窓部1025を取り囲む内部電極層1024と貫通孔1026に充填形成されたビア電極1028とを非導通の状態に維持するために、窓部1025よりも小さな孔径で形成される。本実施例では、焼成後の貫通孔径が100μmとなるよう貫通孔1026の孔径を120μmとし、窓部1025の径を350μmとした。なお、これら径はこうした数値のものに限られるわけではなく、貫通孔1026にあっては60〜150μmとすることもできる。この場合、貫通孔孔径の決定に際しては、貫通孔1026に充填する後述の導電材料(充填材)の粘度等を考慮すればよい。また、窓部1025の径にあっては、窓部1025の形成ピッチ等を考慮すればよい。
シート積層体1100にレーザーを照射することにより該複数枚のセラミックグリーンシート1022Aを積層方向に貫通する貫通孔1026が形成される。このとき、図10に示すように、内部電極層1024は、セラミックグリーンシート1022Aに比して低融点であるので、レーザービーム照射に伴う熱により、その端面1024cから先に溶融し、端面1024cは貫通孔1026の形成箇所から後退し、内部電極層1024の端面1024cと貫通孔1026周壁との隔たりは、最大でも20μmが生じている状態を示している。
図8に示すシート積層体1100は、上面視すれば方形形状であるため、窓部1025をマトリックス状に有する。従って、上記のレーザービーム1050の照射は、図9に示した4箇所のみならず、方形形状のシート積層体の上面から、マトリックス状の個々の窓部1025について、同様に行なわれる。このため、シート積層体1100には多数の貫通孔1026がマトリックス状に形成されることになる。
このようにシート積層体1100の異なる複数の位置に貫通孔1026を形成する手法として、本実施例では、いわゆるサイクル加工法を採用している。サイクル加工法は、図8に示すように、各貫通孔形成位置に順次にレーザービーム1050を照射する工程CYを何回か繰り返し、各貫通孔形成位置における穴の深さを徐々に深めながら、最終的に全ての貫通孔形成位置に貫通孔を形成する手法である。
図示するように、本実施例では、レーザービーム1050の照射の照射側にカバーシート1034が位置するようにした。よって、レーザービーム1050の照射による溶融物(例えば、電極やグリーンシート中の有機成分の溶融物)がセラミックグリーンシート1022Aの表面に付着することがないので、好ましい。
上記したステップS150までの工程において、工程の前後を変更することもできる。例えば、ステップS130のキャリアフィルム剥離とステップS140のシート積層を逆に行なったり、ステップS120のシート切り出しをステップS110の電極層の形成に先だって行なうこともできる。なお、ステップS120とステップS110の順に工程を行なって、更にステップS140、ステップS130の順に工程を行なうようにすることもできる。
C(2)−6 貫通孔への導電材料の充填(ステップS160):
次に、シート積層体1100の各貫通孔1026に導電材料を充填する。図11は充填容器1110による導電材料の充填工程を説明する説明図である。充填容器1110は、導電材料を収納する容器筐体1112および底板1114と、底板1114を油圧シリンダなどで押し上げて導電材料をシート積層体1100に供給するためのアクチュエータ1116とを備えている。図示するように、シート積層体1100を充填容器1110に載置する。そして、シート積層体1100は、図示しない位置決めピン等にて充填容器1110に対して位置決めされる。さらに、充填容器1110に載置したシート積層体1100の上面に、押圧板1118を押し当てる。この押圧板1118は、シート積層体1100を支え、充填容器1110が底板1114の押し上げを経て導電材料を加圧注入する圧力に抗する。
充填容器1110により導電材料を充填するには、導電材料を容器筐体1112の内部に満たした状態にて、底板1114をアクチュエータ1116で押し上げることにより行なう。底板1114の押し上げにより、シート積層体1100の貫通孔1026に、導電材料が加圧注入される。導電材料の充填に際し、貫通孔1026内のエアは適宜な方法で貫通孔1026の外部に排出される。例えば、図11に示す押圧板1118の下面に、通気性を有するシートを配置したり、この押圧板1118自体を多孔質で通気性を有する板材とすればよい。
図12は本実施例による導電材料充填の様子を説明する説明図である。加圧注入された導電材料は、貫通孔1026に充填されると共に、この貫通孔1026内から内部電極層1024の端面1024cにまで達して固化する。このように固化した導電材料が、既述したビア電極1028として機能する(図4参照)。
本充填工程は、導電材料を貫通孔1026から内部電極層1024の端面1024cまで充填するために、導電材料の性質、貫通孔1026の孔径、加圧注入圧力などのパラメータを定めている。すなわち、導電材料として、平均粒径が2μm以下の金属粉末を含有して有機溶剤で調製した導電ペーストを用いている。金属粉末として、例えば、Ag−Pd(AgとPdの割合は例えば7:3とすることができる)を用いることができる。金属粉末の平均粒径が2μmを越えると、金属粉末が内部電極層1024の端面1024cから貫通孔1026側に形成される積層方向のスペース(約2μm)より大きくなって、内部電極層1024の端面1024cにまで入り込みにくくなるからである。なお、平均粒径が3.6μmと0.6μmの金属粉末を含有する導電ペーストを用いたところ、3.6μmでは電気接続性が低下したことが分かった。
また、有機溶剤としては、ブチルカルビトール、テルピネオールなどを用いることができる。また、導電ペーストは、必要に応じて、無機化合物粉末を含有してもよい。無機化合物粉末は、セラミックグリーンシート1022Aと内部電極層1024との焼結収縮挙動の違いに起因する応力によるクラックの発生などの不具合を抑制する働きをする。このように調製した導電ペーストは、粘度を100〜2万Pa・s(好ましくは200〜2000Pa・s)とする。
さらに、充填容器1110からの加圧注入圧力は、貫通孔1026の孔径や導電ペーストの粘度などの条件にもよるが、貫通孔1026の孔径が120μm(焼成後で100μm)とした場合には、2〜7.5MPaの範囲から選択すればよい。加圧注入圧力が下限値2MPa以上であれば、貫通孔1026への導電材料の加圧注入を確実に図ることができる。また、加圧注入圧力が上限値7.5MPa以下であれば、導電材料の粘性が高い場合であっても上記導電材料を貫通孔1026に確実に充填できる。
第3実施例においても、ビア電極のアスペクト比は、4〜30であることが好ましく、4〜25であることがより好ましく、5〜20であることがさらに好ましい。また、ビア電極の直径は、50〜120μmであることが好ましく、60〜110μmであることがより好ましく、70〜100μmであることがさらに好ましい。
前述のように、ビア電極の直径がより細く、かつアスペクト比がより高くなるとビアホールにAg/Pdペーストを充填する工程が困難になるが、第3実施例の積層コンデンサの製造方法によると、導電ペーストをビアホール中に加圧注入していくため、ビア電極の直径が細く、かつアスペクト比が高い場合でも重点を容易に行うことが出来る。直径が60〜110μm(より好ましくは60〜100μm)、かつア スペクト比が5〜20(より好ましくは8〜20、さらに好ましくは10〜20)というような高アスペクト比のビア電極を有する積層コンデンサを製造するのに適した方法である。
第3実施例は、印刷により導電ペーストを充填する方法に対して、より高い粘度の導電ペーストを用いることができるため、注入後の乾燥工程時にビア電極の露出面が肉やせして凹むことがない。また、ビアホール中に加圧注入するため、より高い粘度の導電ペーストを用いても、高いアスペクト比のビアホール中に容易に注入できる利点がある。
C(2)−7 本圧着工程(ステップS170):
次に、こうして得られた充填容器1110を高温・高圧プレスによって圧着する。こうした圧着後のシート積層体1100の圧着により、上下のセラミック層1022は互いに密接された状態となる。
C(2)−8 表面電極の形成・溝入れ・脱脂・焼成・ブレーク(ステップS180):
次に、シート積層体1100の外面に、スクリーン印刷などにより表面電極を設ける。続いて、シート積層体1100に、使用される積層セラミックコンデンサ1010の大きさに合わせて溝を入れ、溝入れ後の積層体を脱脂した後に焼成する。こうした焼成の後に、図4に示したような積層セラミックコンデンサ1010が形成される。なお、焼成後のシート積層体1100を、溝入れ工程において入れられた溝(図示せず)に沿ってブレークすれば、より小型の積層セラミックコンデンサ1010を形成することができる。
C(3) 実施例の作用・効果:
以上説明した製造工程をとることで得られる作用・効果について説明する。
C(3)−1: 図10に示すように、貫通孔1026の形成過程では、既述したようにレーザービーム1050が孔形成箇所に繰り返し照射され、その都度、孔深さは増していく。こうした孔形成の過程で、Ag−Pdの電極パターンである内部電極層1024は、セラミックグリーンシート1022Aに比して低融点であるので、レーザービーム照射に伴う熱により、その端面1024cから先に溶融し、端面1024cは貫通孔1026の形成箇所から後退し、内部電極層1024の端面1024cと貫通孔1026周壁との隔たりは、最大でも20μm生じる。しかし、本実施例では、導電材料の充填工程において、上述した導電材料の粘度、金属粉末の平均粒径、圧力をとることにより、導電材料が内部電極層1024の端面1024cの後退を起こした箇所にも入り込み、ビア電極1028と内部電極層1024との確実な導通を図ることができる。
C(3)−2: 上述のステップS160の導電材料の充填工程において、粘度の異なる4種類の導電材料、つまり1,000Pa・s(試料1)、10,000Pa・s(試料2)、50,000Pa・s(試料3)、150,000Pa・s(試料4)の導電材料を用いて積層セラミックコンデンサ1010を製造し、ビア電極1028と内部電極層1024との接続状態を顕微鏡により調べたところ、試料1の1,000Pa・sの低い粘度では十分に接続が確認され、また、試料2から試料4へと10,000Pa・s、50,000Pa・s、150,000Pa・sへと粘度が高くなるにつれて、接続の低下が確認された。また、抵抗値を調べたところ、試料4の150,000Pa・sでも試料1と比べて抵抗値の増加はさほど大きくなかったが、インダクタンスが100〜500%増加したことが分かった。これは、ビア電極1028と内部電極層1024との接続が不十分となった場合に、抵抗値よりもインダクタンスへの影響が大きいと考えられるからである。
D.変形例:
なお、本発明は上記の実施例に限られるものではなく、その要旨を逸脱しない範囲において種々の形態において実施することが可能であり、例えば、次のような変形も可能である。
D1.変形例1:
上記実施例では、BaTiO3を主成分とする高誘電体セラミックを誘電体層として用いたが、他の材料を誘電体層として用いてもよい。例えば、PbTiO3、PbZrO3、TiO2、SrTiO3、CaTiO3、MgTiO3、KNbO3、NaTiO3、KTaO3、RbTaO3、(Na1/2Bi1/2)TiO3、Pb(Mg1/21/2)O3、(K1/2Bi1/2)TiO3などを、要求されるコンデンサの静電容量その他に応じて適宜選択することができる。
D2.変形例2:
上記実施例では、内部電極層やビア電極の材料としてAg/Pdを用いたが、任意の適切な材料を用いてよい。例えば、Pt、Ag、Ag−Pt、Pd、Cu、Au、Niなどが挙げられる。
D3.変形例3:
内部電極層やビア電極の数は、上記実施例の構成に限られず、任意の適切な数に変更してよい。
D4.変形例4:
第2実施例のコンデンサ本体の製造方法では、コンデンサ本体を2つに分けて積層し、ビア電極を形成したが、コンデンサ本体を3つ以上に分けてもよい。
本発明の積層コンデンサを示す垂直断面図。 本発明の積層コンデンサを示す水平断面図。 本発明の積層コンデンサの製造方法を示す説明図。 本発明の一実施例である積層セラミックコンデンサ1010の縦断面を示す説明図である。 ビア電極1028と内部電極層1024との接続について示す説明図である。 積層セラミックコンデンサ1010の製造工程を示す工程図である。 図6の工程の様子を説明する説明図である。 シートの積層が完了したときの状況とレーザー照射の様子を模式的に表す説明図である。 貫通孔1026を形成したシート積層体1100を模式的に示す説明図である。 レーザー照射の様子を説明する説明図である。 充填容器1110による導電材料の充填工程を説明する説明図である。 導電材料の充填の様子を説明する説明図である。
符号の説明
100…積層コンデンサ
110…コンデンサ本体
120…誘電体層
130a…第1の内部電極層
130b…第2の内部電極層
140a…第1のビア電極
140b…第2のビア電極
150a…第1の電極端子
150b…第2の電極端子
160…第1の主面
170…第2の主面
180…ギャップ
190…ギャップ
200a…第1のビアホール
200b…第2のビアホール
1010...積層セラミックコンデンサ
1022...セラミック層
1022A...セラミックグリーンシート
1024...内部電極層
1024a...第1の内部電極層
1024b...第2の内部電極層
1024c...端面
1025(1025a,1025b)...窓部
1025A...窓部上下領域
1025B...窓部周辺領域
1026...貫通孔
1028...ビア電極
1028a...第1のビア電極
1028b...第2のビア電極
1030a...第1の実装端子
1030b...第2の実装端子
1032...カバー層
1033...剥離シート
1034...カバーシート
1050...レーザービーム
1100...シート積層体
1110...充填容器
1112...容器筐体
1114...底板
1116...アクチュエータ
1118...押圧板

Claims (5)

  1. 第1および第2の内部電極層を、誘電体層を介して交互に積層し、焼成してなるコンデンサ本体を有する積層コンデンサであって、
    前記コンデンサ本体は、その一主面上に、第1および第2の電極端子が形成されており、その内部に、前記第1の電極端子と前記第1の内部電極層とを接続するように前記コンデンサ本体の積層方向に伸びる少なくとも1つの第1のビア電極と、前記第2の電極端子と前記第2の内部電極層とを接続するように前記コンデンサ本体の積層方向に伸びる少なくとも1つの第2のビア電極と、が形成されており、
    前記ビア電極のアスペクト比は4〜30である、
    積層コンデンサ。
  2. 請求項1に記載の積層コンデンサであって、
    前記ビア電極の直径は50〜120μmである、
    積層コンデンサ。
  3. 積層コンデンサの製造方法であって、
    (a)第1および第2の内部電極層を、誘電体層を介して交互に積層して、コンデンサ本体を得る工程と、
    (b)前記コンデンサ本体の一主面上から内部に伸び、前記第1の内部電極層に接続する第1のビア電極と、前記コンデンサ本体の一主面上から内部に伸び、前記第2の内部電極に接続する第2のビア電極と、を形成する工程と、
    (c)前記ビア電極の形成された前記コンデンサ本体を焼成する工程と、
    を備え、
    前記工程(b)では、焼成後の前記ビア電極のアスペクト比が4〜30となるように、前記ビア電極を形成する、
    積層コンデンサの製造方法。
  4. 請求項3に記載の積層コンデンサの製造方法であって、
    前記工程(b)では、焼成後の前記ビア電極の直径が50〜120μmとなるように、前記ビア電極を形成する、
    積層コンデンサの製造方法。
  5. 請求項3または4に記載の積層コンデンサの製造方法であって、
    (d)前記ビア電極の形成された前記コンデンサ本体を2つ以上、前記第1のビア電極同士および前記第2のビア電極同士がそれぞれ接続するように、積層して結合する工程をさらに備え、
    前記工程(c)では、結合された前記コンデンサ本体を焼成する、
    積層コンデンサの製造方法。
JP2003287822A 2002-10-08 2003-08-06 積層コンデンサの製造方法 Expired - Fee Related JP4548571B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003287822A JP4548571B2 (ja) 2002-10-08 2003-08-06 積層コンデンサの製造方法
US10/680,409 US6795295B2 (en) 2002-10-08 2003-10-08 Multi-layer capacitor and method for producing the same
US10/916,546 US6905936B2 (en) 2002-10-08 2004-08-12 Multi-layer capacitor and method for producing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002294351 2002-10-08
JP2003287822A JP4548571B2 (ja) 2002-10-08 2003-08-06 積層コンデンサの製造方法

Publications (2)

Publication Number Publication Date
JP2004165631A true JP2004165631A (ja) 2004-06-10
JP4548571B2 JP4548571B2 (ja) 2010-09-22

Family

ID=32658550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003287822A Expired - Fee Related JP4548571B2 (ja) 2002-10-08 2003-08-06 積層コンデンサの製造方法

Country Status (2)

Country Link
US (2) US6795295B2 (ja)
JP (1) JP4548571B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006135333A (ja) * 2004-11-04 2006-05-25 Samsung Electro Mech Co Ltd 積層型キャパシターアレイ及びその配線接続構造
US8174815B2 (en) 2008-07-22 2012-05-08 Murata Manufacturing Co., Ltd. Monolithic ceramic electronic component and method for manufacturing the same
WO2014112336A1 (ja) * 2013-01-15 2014-07-24 日本精工株式会社 プリント回路基板及びノイズ抑制構造

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756628B2 (en) * 2001-05-30 2004-06-29 Matsushita Electric Industrial Co., Ltd. Capacitor sheet with built in capacitors
US6977806B1 (en) * 2003-02-26 2005-12-20 Tdk Corporation Multi-layered unit including electrode and dielectric layer
WO2004077565A1 (ja) * 2003-02-27 2004-09-10 Tdk Corporation 薄膜容量素子ならびにそれを含んだ電子回路および電子機器
JP2004336014A (ja) * 2003-04-16 2004-11-25 Taiyo Yuden Co Ltd 積層セラミックコンデンサ,積層セラミックコンデンサの実装構造及びコンデンサモジュール
JP4246543B2 (ja) * 2003-05-13 2009-04-02 日本特殊陶業株式会社 積層電子部品の製造方法
US6885541B2 (en) * 2003-06-20 2005-04-26 Ngk Spark Plug Co., Ltd. Capacitor, and capacitor manufacturing process
EP1538640B1 (en) * 2003-12-05 2016-11-16 NGK Spark Plug Co., Ltd. Capacitor and method for manufacturing the same
DE602004004983T2 (de) * 2003-12-05 2007-10-31 NGK Spark Plug Co., Ltd., Nagoya Kondensator und Verfahren zu seiner Herstellung
DE102004010001A1 (de) * 2004-03-01 2005-09-22 Epcos Ag Elektrisches Bauelement und schaltungsanordnung mit dem Bauelement
US7218504B2 (en) * 2004-03-02 2007-05-15 Intel Corporation Capacitor device and method
JP4597585B2 (ja) * 2004-06-04 2010-12-15 日本特殊陶業株式会社 積層電子部品及びその製造方法
CN100536046C (zh) * 2005-02-25 2009-09-02 京瓷株式会社 复合生片的加工方法
US7932471B2 (en) * 2005-08-05 2011-04-26 Ngk Spark Plug Co., Ltd. Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
US7580240B2 (en) * 2005-11-24 2009-08-25 Ngk Spark Plug Co., Ltd. Via array capacitor, wiring board incorporating a via array capacitor, and method of manufacturing the same
JP4854345B2 (ja) * 2006-03-16 2012-01-18 富士通株式会社 コンデンサシート及び電子回路基板
JP4396709B2 (ja) * 2007-01-30 2010-01-13 Tdk株式会社 積層コンデンサ
JP4382841B2 (ja) * 2007-08-20 2009-12-16 太陽誘電株式会社 コンデンサ及びその製造方法
US7626802B2 (en) * 2007-10-19 2009-12-01 Oh Young Joo Metal capacitor and manufacturing method thereof
CN101896985B (zh) * 2007-12-14 2012-05-23 株式会社村田制作所 薄膜叠层电容器的制造方法
JP2009194096A (ja) * 2008-02-13 2009-08-27 Murata Mfg Co Ltd 部品内蔵基板、及びそれを用いた部品パッケージ
US8161609B2 (en) * 2008-05-21 2012-04-24 Intel Corporation Methods of fabricating an array capacitor
US20090296310A1 (en) * 2008-06-03 2009-12-03 Azuma Chikara Chip capacitor precursors, packaged semiconductors, and assembly method for converting the precursors to capacitors
US20100038120A1 (en) * 2008-08-13 2010-02-18 Tdk Corporation Layered ceramic electronic component and manufacturing method therefor
JP5535765B2 (ja) * 2009-06-01 2014-07-02 日本特殊陶業株式会社 セラミックコンデンサの製造方法
KR20130018644A (ko) 2009-12-16 2013-02-25 애프리콧 머티어리얼즈 테크놀로지스, 엘엘씨 3-차원의 높은 표면 영역 전극을 갖는 캐패시터 및 제조 방법
US8885322B2 (en) 2010-10-12 2014-11-11 Apricot Materials Technologies, LLC Ceramic capacitor and methods of manufacture
KR20120066944A (ko) * 2010-12-15 2012-06-25 삼성전기주식회사 내부전극용 도전성 페이스트 조성물, 이를 이용한 적층 세라믹 전자부품 및 그 제조방법
KR101141402B1 (ko) 2011-03-09 2012-05-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP5665617B2 (ja) * 2011-03-17 2015-02-04 太陽誘電株式会社 コンデンサ構成用ユニット及びコンデンサ
JP2014011419A (ja) * 2012-07-03 2014-01-20 Taiyo Yuden Co Ltd コンデンサ
US9059305B2 (en) * 2013-03-04 2015-06-16 International Business Machines Corporation Planar qubits having increased coherence times
JP6819603B2 (ja) 2015-10-19 2021-01-27 日立金属株式会社 多層セラミック基板およびその製造方法
KR101867982B1 (ko) 2016-07-20 2018-06-18 삼성전기주식회사 커패시터 및 그 실장 기판
KR102494324B1 (ko) * 2016-07-27 2023-02-01 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR102584976B1 (ko) * 2016-07-28 2023-10-05 삼성전기주식회사 박막 커패시터
JP6805702B2 (ja) 2016-10-11 2020-12-23 Tdk株式会社 薄膜コンデンサ
JP6737118B2 (ja) 2016-10-11 2020-08-05 Tdk株式会社 薄膜コンデンサ
JP2018063989A (ja) 2016-10-11 2018-04-19 Tdk株式会社 薄膜キャパシタ
US10892105B2 (en) 2017-01-31 2021-01-12 International Business Machines Corporation Multi-layer capacitor package
US11489038B2 (en) * 2017-08-29 2022-11-01 Micron Technology, Inc. Capacitors having vertical contacts extending through conductive tiers
CN113424280B (zh) * 2019-02-13 2023-01-03 京瓷Avx元器件公司 包括导电通路的多层陶瓷电容器
JP2021048261A (ja) * 2019-09-18 2021-03-25 株式会社村田製作所 積層コンデンサおよび積層コンデンサ群

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58148420A (ja) * 1982-03-01 1983-09-03 株式会社村田製作所 貫通孔を有する積層コンデンサの製造方法
JPS61237411A (ja) * 1985-04-12 1986-10-22 株式会社村田製作所 チツプコンデンサおよびその製造方法
JPH07326536A (ja) * 1994-05-31 1995-12-12 Kyocera Corp セラミックコンデンサ
JPH0917829A (ja) * 1995-06-30 1997-01-17 Nitto Denko Corp フィルムキャリアおよびそれを用いてなる半導体装置
JPH09282941A (ja) * 1996-04-16 1997-10-31 Ube Ind Ltd 導電性ペースト並びにそれを用いた積層セラミック電子部品およびその製造方法
JPH1116746A (ja) * 1997-06-20 1999-01-22 Taiyo Yuden Co Ltd 電子部品及び電子部品の外部電極形成方法
JPH1119943A (ja) * 1997-06-27 1999-01-26 Jiibetsuku Internatl Corp:Kk 構造体の製造方法及び構造体
JPH1145823A (ja) * 1997-07-24 1999-02-16 Murata Mfg Co Ltd 積層セラミック複合部品
JP2000244129A (ja) * 1998-12-25 2000-09-08 Ngk Spark Plug Co Ltd 配線基板、コア基板及びその製造方法
JP2000260657A (ja) * 1999-03-05 2000-09-22 Matsushita Electric Ind Co Ltd 積層セラミック部品の製造方法
JP2001135779A (ja) * 1999-11-08 2001-05-18 Seiko Epson Corp 半導体装置の製造方法
JP2001189234A (ja) * 1999-12-28 2001-07-10 Tdk Corp 積層コンデンサ
JP2002110452A (ja) * 2000-10-02 2002-04-12 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法および導電性ペースト

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US109958A (en) * 1870-12-06 Improvement in cork-screws
JPH05347227A (ja) 1992-06-12 1993-12-27 Nippon Cement Co Ltd 積層薄膜コンデンサ
JP2766173B2 (ja) 1993-12-27 1998-06-18 太陽誘電株式会社 フィルム付きセラミックグリーンシートの加工方法
JPH11204372A (ja) 1997-11-14 1999-07-30 Murata Mfg Co Ltd 積層コンデンサ
US6549395B1 (en) * 1997-11-14 2003-04-15 Murata Manufacturing Co., Ltd Multilayer capacitor
DE69837516T2 (de) * 1997-11-14 2007-12-27 Murata Mfg. Co., Ltd., Nagaokakyo Vielschichtkondensator
JP3233090B2 (ja) * 1998-02-06 2001-11-26 株式会社村田製作所 高圧用積層コンデンサ
US6254715B1 (en) * 1999-03-22 2001-07-03 Tdk Corporation Process for production of electronic component having terminal electrode
JP2001185437A (ja) * 1999-12-24 2001-07-06 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
US6724611B1 (en) * 2000-03-29 2004-04-20 Intel Corporation Multi-layer chip capacitor
JP3934352B2 (ja) * 2000-03-31 2007-06-20 Tdk株式会社 積層型セラミックチップコンデンサとその製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58148420A (ja) * 1982-03-01 1983-09-03 株式会社村田製作所 貫通孔を有する積層コンデンサの製造方法
JPS61237411A (ja) * 1985-04-12 1986-10-22 株式会社村田製作所 チツプコンデンサおよびその製造方法
JPH07326536A (ja) * 1994-05-31 1995-12-12 Kyocera Corp セラミックコンデンサ
JPH0917829A (ja) * 1995-06-30 1997-01-17 Nitto Denko Corp フィルムキャリアおよびそれを用いてなる半導体装置
JPH09282941A (ja) * 1996-04-16 1997-10-31 Ube Ind Ltd 導電性ペースト並びにそれを用いた積層セラミック電子部品およびその製造方法
JPH1116746A (ja) * 1997-06-20 1999-01-22 Taiyo Yuden Co Ltd 電子部品及び電子部品の外部電極形成方法
JPH1119943A (ja) * 1997-06-27 1999-01-26 Jiibetsuku Internatl Corp:Kk 構造体の製造方法及び構造体
JPH1145823A (ja) * 1997-07-24 1999-02-16 Murata Mfg Co Ltd 積層セラミック複合部品
JP2000244129A (ja) * 1998-12-25 2000-09-08 Ngk Spark Plug Co Ltd 配線基板、コア基板及びその製造方法
JP2000260657A (ja) * 1999-03-05 2000-09-22 Matsushita Electric Ind Co Ltd 積層セラミック部品の製造方法
JP2001135779A (ja) * 1999-11-08 2001-05-18 Seiko Epson Corp 半導体装置の製造方法
JP2001189234A (ja) * 1999-12-28 2001-07-10 Tdk Corp 積層コンデンサ
JP2002110452A (ja) * 2000-10-02 2002-04-12 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法および導電性ペースト

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006135333A (ja) * 2004-11-04 2006-05-25 Samsung Electro Mech Co Ltd 積層型キャパシターアレイ及びその配線接続構造
US8174815B2 (en) 2008-07-22 2012-05-08 Murata Manufacturing Co., Ltd. Monolithic ceramic electronic component and method for manufacturing the same
WO2014112336A1 (ja) * 2013-01-15 2014-07-24 日本精工株式会社 プリント回路基板及びノイズ抑制構造
US9402304B2 (en) 2013-01-15 2016-07-26 Nsk Ltd. Controlling apparatus for electric power steering apparatus

Also Published As

Publication number Publication date
US20040125539A1 (en) 2004-07-01
US6795295B2 (en) 2004-09-21
US6905936B2 (en) 2005-06-14
JP4548571B2 (ja) 2010-09-22
US20050007724A1 (en) 2005-01-13

Similar Documents

Publication Publication Date Title
JP4548571B2 (ja) 積層コンデンサの製造方法
USRE49747E1 (en) Multilayer ceramic electronic component to be embedded in board, manufacturing method thereof, and printed circuit board having multilayer ceramic electronic component embedded therein
JP4597585B2 (ja) 積層電子部品及びその製造方法
JP4518885B2 (ja) セラミック電子部品及びその製造方法
US11955290B2 (en) Multilayer ceramic capacitor
US20150223340A1 (en) Multilayer ceramic electronic component to be embedded in board, manufacturing method thereof, and printed circuit board having multilayer ceramic electronic component
US11227722B2 (en) Multilayer ceramic capacitor
US11735371B2 (en) Multilayer ceramic capacitor
JP2005117004A (ja) 積層セラミックコンデンサ、積層コンデンサ、および積層コンデンサの製造方法
JP4246543B2 (ja) 積層電子部品の製造方法
CN104900406A (zh) 可键合多层陶瓷电容器及其制备方法
JP2009111394A (ja) 多層セラミック基板の製造方法
US9324500B2 (en) Multilayer ceramic electronic component to be embedded in board and printed circuit board having multilayer ceramic electronic component embedded therein
JP2004363428A (ja) 積層電子部品の製造方法および積層電子部品の製造装置
CN107578921B (zh) 层叠陶瓷电容器及层叠陶瓷电容器的制造方法
KR102076151B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP5893371B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP2006229015A (ja) 積層型電子部品の製造方法
JP4001544B2 (ja) 積層電子部品の製造方法
JP2006032747A (ja) 積層電子部品及びその製造方法
JP2004342671A (ja) 積層電子部品の製造方法
JP4511110B2 (ja) 積層電子部品の製造方法
JP2004153042A (ja) 積層コンデンサ及びその製造方法
JP2007266280A (ja) 積層セラミック電子部品及びその製造方法
JP2006024722A (ja) 積層コンデンサ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070621

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071121

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071212

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100629

R150 Certificate of patent or registration of utility model

Ref document number: 4548571

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees