JP2002084067A - 多層セラミック基板およびその製造方法 - Google Patents
多層セラミック基板およびその製造方法Info
- Publication number
- JP2002084067A JP2002084067A JP2000271323A JP2000271323A JP2002084067A JP 2002084067 A JP2002084067 A JP 2002084067A JP 2000271323 A JP2000271323 A JP 2000271323A JP 2000271323 A JP2000271323 A JP 2000271323A JP 2002084067 A JP2002084067 A JP 2002084067A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer ceramic
- ceramic substrate
- manufacturing
- composite laminate
- sintered body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 111
- 239000000758 substrate Substances 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000004020 conductor Substances 0.000 claims abstract description 52
- 239000002131 composite material Substances 0.000 claims abstract description 45
- 239000000463 material Substances 0.000 claims abstract description 41
- 239000003990 capacitor Substances 0.000 claims abstract description 36
- 238000010304 firing Methods 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 16
- 238000005245 sintering Methods 0.000 claims description 16
- 239000011174 green composite Substances 0.000 claims description 12
- 238000010030 laminating Methods 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 230000009471 action Effects 0.000 abstract description 2
- 239000012671 ceramic insulating material Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 239000000843 powder Substances 0.000 description 5
- 230000000452 restraining effect Effects 0.000 description 4
- 238000002156 mixing Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 229910001252 Pd alloy Inorganic materials 0.000 description 1
- 229910001260 Pt alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B18/00—Layered products essentially comprising ceramics, e.g. refractory products
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
- H01L21/481—Insulating layers on insulating parts, with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
- C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
- C04B2235/656—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes characterised by specific heating conditions during heat treatment
- C04B2235/6562—Heating rate
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
- C04B2237/32—Ceramic
- C04B2237/34—Oxidic
- C04B2237/341—Silica or silicates
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
- C04B2237/32—Ceramic
- C04B2237/34—Oxidic
- C04B2237/343—Alumina or aluminates
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
- C04B2237/32—Ceramic
- C04B2237/34—Oxidic
- C04B2237/345—Refractory metal oxides
- C04B2237/348—Zirconia, hafnia, zirconates or hafnates
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
- C04B2237/56—Using constraining layers before or during sintering
- C04B2237/562—Using constraining layers before or during sintering made of alumina or aluminates
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
- C04B2237/68—Forming laminates or joining articles wherein at least one substrate contains at least two different parts of macro-size, e.g. one ceramic substrate layer containing an embedded conductor or electrode
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 機能素子を３次元的に内蔵した多層セラミッ
ク基板を提供する。 【解決手段】 セラミック機能材料を予め焼成して得ら
れたプレート状の焼結体プレートをもって、コンデンサ
素子７、インダクタ素子８および抵抗素子９のような機
能素子を作製しておく。これら機能素子７〜９を、未焼
結複合積層体２０内に内蔵する。未焼結複合積層体２０
は、基体用グリーン層２１〜２４と、難焼結性材料を含
む拘束層２５，２６と、配線導体１０〜１７とを備えて
おり、これを焼成したとき、拘束層２５，２６の作用に
より、基体用グリーン層２１〜２４は主面方向での収縮
が抑制される。そのため、機能素子７〜９を内蔵した状
態で未焼結複合積層体２０を問題なく焼成することがで
きるとともに、機能素子７〜９と基体用グリーン層２１
〜２４との間で成分の相互拡散が生じず、機能素子７〜
９の特性が焼成後も維持される。
ク基板を提供する。 【解決手段】 セラミック機能材料を予め焼成して得ら
れたプレート状の焼結体プレートをもって、コンデンサ
素子７、インダクタ素子８および抵抗素子９のような機
能素子を作製しておく。これら機能素子７〜９を、未焼
結複合積層体２０内に内蔵する。未焼結複合積層体２０
は、基体用グリーン層２１〜２４と、難焼結性材料を含
む拘束層２５，２６と、配線導体１０〜１７とを備えて
おり、これを焼成したとき、拘束層２５，２６の作用に
より、基体用グリーン層２１〜２４は主面方向での収縮
が抑制される。そのため、機能素子７〜９を内蔵した状
態で未焼結複合積層体２０を問題なく焼成することがで
きるとともに、機能素子７〜９と基体用グリーン層２１
〜２４との間で成分の相互拡散が生じず、機能素子７〜
９の特性が焼成後も維持される。
Description
【０００１】
【発明の属する技術分野】この発明は、焼成工程におい
て平面方向の収縮を実質的に生じさせないようにするこ
とができる、いわゆる無収縮プロセスを適用して製造さ
れる、多層セラミック基板およびその製造方法に関する
もので、特に、内部にコンデンサ素子やインダクタ素子
のような機能素子を内蔵した構造を有する多層セラミッ
ク基板およびその製造方法に関するものである。
て平面方向の収縮を実質的に生じさせないようにするこ
とができる、いわゆる無収縮プロセスを適用して製造さ
れる、多層セラミック基板およびその製造方法に関する
もので、特に、内部にコンデンサ素子やインダクタ素子
のような機能素子を内蔵した構造を有する多層セラミッ
ク基板およびその製造方法に関するものである。
【０００２】
【従来の技術】多層セラミック基板をより多機能化、高
密度化、高性能化するためには、このような多層セラミ
ック基板において、高精度のたとえばコンデンサ素子や
インダクタ素子のような機能素子を内蔵しながら、高密
度に配線を施すことが有効である。このように、機能素
子を内蔵した多層セラミック基板は、種々の方法によっ
て製造されている。
密度化、高性能化するためには、このような多層セラミ
ック基板において、高精度のたとえばコンデンサ素子や
インダクタ素子のような機能素子を内蔵しながら、高密
度に配線を施すことが有効である。このように、機能素
子を内蔵した多層セラミック基板は、種々の方法によっ
て製造されている。
【０００３】たとえば特開昭６１−２８８４９８号公報
に記載されるように、予め焼結されたチップ状電子部品
を、積層された複数の基体用グリーン層をもって構成さ
れる積層体の内部に組み込むことによって、未焼結複合
積層体を作製し、次いで、この未焼結複合積層体を焼成
することによって、多層セラミック基板を製造する方法
がある。
に記載されるように、予め焼結されたチップ状電子部品
を、積層された複数の基体用グリーン層をもって構成さ
れる積層体の内部に組み込むことによって、未焼結複合
積層体を作製し、次いで、この未焼結複合積層体を焼成
することによって、多層セラミック基板を製造する方法
がある。
【０００４】この方法によれば、チップ状電子部品の特
性のばらつきや信号のクロストークなどの問題を改善す
ることができるとともに、多層セラミック基板の設計の
自由度を高めることができる、という利点を有してい
る。
性のばらつきや信号のクロストークなどの問題を改善す
ることができるとともに、多層セラミック基板の設計の
自由度を高めることができる、という利点を有してい
る。
【０００５】しかしながら、未焼結複合積層体の内部に
は焼結済みのチップ状電子部品が内蔵されているので、
これを焼成するにあたっては、基体用グリーン層のＸ、
ＹおよびＺ方向、すなわち主面方向および厚み方向での
収縮挙動を厳しく抑制する必要があり、そのため、基体
用グリーン層において使用できるセラミック材料がかな
り限定される、という欠点があるとともに、得られた多
層セラミック基板の平坦度が悪化したり、寸法精度を高
くすることが困難であるなどの問題に遭遇する。
は焼結済みのチップ状電子部品が内蔵されているので、
これを焼成するにあたっては、基体用グリーン層のＸ、
ＹおよびＺ方向、すなわち主面方向および厚み方向での
収縮挙動を厳しく抑制する必要があり、そのため、基体
用グリーン層において使用できるセラミック材料がかな
り限定される、という欠点があるとともに、得られた多
層セラミック基板の平坦度が悪化したり、寸法精度を高
くすることが困難であるなどの問題に遭遇する。
【０００６】他方、たとえば特開平１１−８７９１８号
公報に記載されるように、積層された複数の基体用グリ
ーン層をもって構成される積層体内に、機能素子となる
べき生のセラミック機能材料を含む成形体ブロックを埋
め込んだ状態の未焼結複合積層体を作製し、この未焼結
複合積層体を焼成することによって、基体用グリーン層
を焼結させると同時に成形体ブロックを一体焼結させ、
それによって、多層セラミック基板を製造する方法があ
る。
公報に記載されるように、積層された複数の基体用グリ
ーン層をもって構成される積層体内に、機能素子となる
べき生のセラミック機能材料を含む成形体ブロックを埋
め込んだ状態の未焼結複合積層体を作製し、この未焼結
複合積層体を焼成することによって、基体用グリーン層
を焼結させると同時に成形体ブロックを一体焼結させ、
それによって、多層セラミック基板を製造する方法があ
る。
【０００７】この方法によれば、基体用グリーン層にお
いて使用できるセラミック材料の選択の幅を広げること
ができるとともに、寸法精度が向上するなどの利点が奏
される。
いて使用できるセラミック材料の選択の幅を広げること
ができるとともに、寸法精度が向上するなどの利点が奏
される。
【０００８】しかしながら、上述した未焼結複合積層体
を一体的に焼成する際、基体用グリーン層と成形体ブロ
ックとの間で各成分の相互拡散が起こり、そのため、得
られた多層セラミック基板において、特性がばらついた
り、特性が劣化したりする、といった問題に遭遇する。
を一体的に焼成する際、基体用グリーン層と成形体ブロ
ックとの間で各成分の相互拡散が起こり、そのため、得
られた多層セラミック基板において、特性がばらついた
り、特性が劣化したりする、といった問題に遭遇する。
【０００９】
【発明が解決しようとする課題】そこで、この発明の目
的は、上述した問題を解決し得る、多層セラミック基板
の製造方法およびこの製造方法によって得られた多層セ
ラミック基板を提供しようとすることである。
的は、上述した問題を解決し得る、多層セラミック基板
の製造方法およびこの製造方法によって得られた多層セ
ラミック基板を提供しようとすることである。
【００１０】
【課題を解決するための手段】この発明の係る多層セラ
ミック基板の製造方法は、上述した技術的課題を解決す
るため、簡単に言えば、前述した前者の従来技術におい
て用いられた焼結済みのチップ状電子部品に代えて、プ
レート状の焼結体プレートを用いるとともに、焼成工程
において基体用グリーン層の主面方向での収縮を実質的
に生じさせないようにすることができる、いわゆる無収
縮プロセスを適用しようとするものである。
ミック基板の製造方法は、上述した技術的課題を解決す
るため、簡単に言えば、前述した前者の従来技術におい
て用いられた焼結済みのチップ状電子部品に代えて、プ
レート状の焼結体プレートを用いるとともに、焼成工程
において基体用グリーン層の主面方向での収縮を実質的
に生じさせないようにすることができる、いわゆる無収
縮プロセスを適用しようとするものである。
【００１１】すなわち、この発明に係る多層セラミック
基板の製造方法は、第１のセラミック機能材料を焼成し
て得られるプレート状の焼結体プレートを用意する工程
を備える。
基板の製造方法は、第１のセラミック機能材料を焼成し
て得られるプレート状の焼結体プレートを用意する工程
を備える。
【００１２】次いで、第１のセラミック機能材料とは異
なる第２のセラミック機能材料を含み、かつ積層され
た、複数の基体用グリーン層と、基体用グリーン層の特
定のものの主面に接するように配置され、かつ第２のセ
ラミック機能材料の焼結温度では焼結しない難焼結性材
料を含む、拘束層と、基体用グリーン層に関連して設け
られる、配線導体と、基体用グリーン層の主面に沿って
延びるように配置される前述した焼結体プレートとを備
える、未焼結複合積層体が作製される。
なる第２のセラミック機能材料を含み、かつ積層され
た、複数の基体用グリーン層と、基体用グリーン層の特
定のものの主面に接するように配置され、かつ第２のセ
ラミック機能材料の焼結温度では焼結しない難焼結性材
料を含む、拘束層と、基体用グリーン層に関連して設け
られる、配線導体と、基体用グリーン層の主面に沿って
延びるように配置される前述した焼結体プレートとを備
える、未焼結複合積層体が作製される。
【００１３】次いで、この未焼結積層体は、第２のセラ
ミック機能材料が焼結する温度条件下で焼成され、それ
によって多層セラミック基板が得られる。
ミック機能材料が焼結する温度条件下で焼成され、それ
によって多層セラミック基板が得られる。
【００１４】この発明において、焼結体プレートは、通
常、基体用グリーン層の主面の面積より小さい面積を有
している。
常、基体用グリーン層の主面の面積より小さい面積を有
している。
【００１５】また、基体用グリーン層の特定のものに
は、焼結体プレートを収容するためのキャビティが予め
設けられていてもよい。この場合には、未焼結複合積層
体を作製するにあたって、焼結体プレートをキャビティ
内に収容することが行なわれる。
は、焼結体プレートを収容するためのキャビティが予め
設けられていてもよい。この場合には、未焼結複合積層
体を作製するにあたって、焼結体プレートをキャビティ
内に収容することが行なわれる。
【００１６】焼結体プレートは、それ自身、コンデンサ
素子またはインダクタ素子のような機能素子を構成する
場合と、多層セラミック基板に備える配線導体等の他の
電気的要素と協働することによって機能素子を構成する
場合とがある。
素子またはインダクタ素子のような機能素子を構成する
場合と、多層セラミック基板に備える配線導体等の他の
電気的要素と協働することによって機能素子を構成する
場合とがある。
【００１７】焼結体プレートが、それ自身、機能素子を
構成する場合には、焼結体プレートは、その外表面上に
端子電極を形成しており、多層セラミック基板に備える
配線導体は、この端子電極に電気的に接続される。
構成する場合には、焼結体プレートは、その外表面上に
端子電極を形成しており、多層セラミック基板に備える
配線導体は、この端子電極に電気的に接続される。
【００１８】この場合、焼結体プレートは、内部導体を
介在させた状態で第１のセラミック機能材料からなる複
数の層を積層した構造を有していてもよい。
介在させた状態で第１のセラミック機能材料からなる複
数の層を積層した構造を有していてもよい。
【００１９】焼結体プレートは、厚みが１００μｍ以下
とされることが好ましい。
とされることが好ましい。
【００２０】また、未焼結複合積層体を焼成するにあた
っては、１０００℃以下の温度での焼成が適用されるこ
とが好ましい。
っては、１０００℃以下の温度での焼成が適用されるこ
とが好ましい。
【００２１】また、焼結体プレートを構成する第１のセ
ラミック機能材料は、未焼結複合積層体を焼成する工程
での焼成温度より高い焼結温度を有していることが好ま
しい。
ラミック機能材料は、未焼結複合積層体を焼成する工程
での焼成温度より高い焼結温度を有していることが好ま
しい。
【００２２】また、未焼結複合積層体に備える拘束層
は、未焼結複合積層体の積層方向における両端に位置す
るように配置されるのが好ましい。この場合、通常、未
焼結複合積層体を焼成した後、拘束層が除去される。
は、未焼結複合積層体の積層方向における両端に位置す
るように配置されるのが好ましい。この場合、通常、未
焼結複合積層体を焼成した後、拘束層が除去される。
【００２３】この発明は、また、上述したような製造方
法によって得られる多層セラミック基板にも向けられ
る。
法によって得られる多層セラミック基板にも向けられ
る。
【００２４】
【発明の実施の形態】図１は、この発明の一実施形態に
よる多層セラミック基板１を図解的に示す断面図であ
る。図２は、図１に示した多層セラミック基板１が与え
る等価回路図である。
よる多層セラミック基板１を図解的に示す断面図であ
る。図２は、図１に示した多層セラミック基板１が与え
る等価回路図である。
【００２５】図１に示すように、多層セラミック基板１
は、積層された複数のセラミック層２、３、４および５
を有する積層体６を備えている。積層体６の内部には、
機能素子としてのコンデンサ素子７、インダクタ素子８
および抵抗素子９のような受動部品が内蔵されている。
は、積層された複数のセラミック層２、３、４および５
を有する積層体６を備えている。積層体６の内部には、
機能素子としてのコンデンサ素子７、インダクタ素子８
および抵抗素子９のような受動部品が内蔵されている。
【００２６】また、積層体６は、配線導体として、内部
導体膜１０、１１および１２ならびにビアホール導体１
３、１４および１５をそれぞれ内部に形成し、かつ、外
部導体膜１６および１７を外表面上に形成している。
導体膜１０、１１および１２ならびにビアホール導体１
３、１４および１５をそれぞれ内部に形成し、かつ、外
部導体膜１６および１７を外表面上に形成している。
【００２７】このようにして、多層セラミック基板１
は、図２に示すような回路を構成する。図２において、
図１に示した要素に相当する要素には同様の参照符号を
付し、図１との対応が明らかにされている。
は、図２に示すような回路を構成する。図２において、
図１に示した要素に相当する要素には同様の参照符号を
付し、図１との対応が明らかにされている。
【００２８】このような構成の多層セラミック基板１
は、次のように製造される。図３は、図１に示した多層
セラミック基板１の製造方法を説明するためのものであ
る。
は、次のように製造される。図３は、図１に示した多層
セラミック基板１の製造方法を説明するためのものであ
る。
【００２９】まず、コンデンサ素子７、インダクタ素子
８および抵抗素子９が用意される。これらコンデンサ素
子７、インダクタ素子８および抵抗素子９は、各々、所
定のセラミック機能材料を焼結して得られるプレート状
の焼結体プレートをもって構成される。たとえば、コン
デンサ素子７を構成する焼結体プレートは、セラミック
誘電体材料を焼結して得られたものであり、インダクタ
素子８を構成する焼結体プレートは、セラミック磁性体
材料を焼成して得られたものであり、抵抗素子９を構成
する焼結体プレートは、セラミック抵抗体材料を焼成し
て得られたものである。
８および抵抗素子９が用意される。これらコンデンサ素
子７、インダクタ素子８および抵抗素子９は、各々、所
定のセラミック機能材料を焼結して得られるプレート状
の焼結体プレートをもって構成される。たとえば、コン
デンサ素子７を構成する焼結体プレートは、セラミック
誘電体材料を焼結して得られたものであり、インダクタ
素子８を構成する焼結体プレートは、セラミック磁性体
材料を焼成して得られたものであり、抵抗素子９を構成
する焼結体プレートは、セラミック抵抗体材料を焼成し
て得られたものである。
【００３０】これらコンデンサ素子７、インダクタ素子
８および抵抗素子９の各々を構成する焼結体プレートを
与えるセラミック機能材料は、後述する焼成工程での焼
成温度より高い焼結温度を有していることが好ましい。
８および抵抗素子９の各々を構成する焼結体プレートを
与えるセラミック機能材料は、後述する焼成工程での焼
成温度より高い焼結温度を有していることが好ましい。
【００３１】また、コンデンサ素子７、インダクタ素子
８および抵抗素子９は、内部導体膜１０〜１２およびビ
アホール導体１３〜１５のような配線導体に電気的に接
続されるべき端子電極をその外表面上に形成している。
図４には、コンデンサ素子７が拡大されて示されてい
る。コンデンサ素子７は、互いの間に静電容量を形成す
るように、互いに対向する各主面上にそれぞれ形成され
た端子電極１８および１９を備えている。一方の端子電
極１８は、ビアホール導体１４に電気的に接続され、他
方の端子電極１９は、内部導体膜１０に電気的に接続さ
れている。
８および抵抗素子９は、内部導体膜１０〜１２およびビ
アホール導体１３〜１５のような配線導体に電気的に接
続されるべき端子電極をその外表面上に形成している。
図４には、コンデンサ素子７が拡大されて示されてい
る。コンデンサ素子７は、互いの間に静電容量を形成す
るように、互いに対向する各主面上にそれぞれ形成され
た端子電極１８および１９を備えている。一方の端子電
極１８は、ビアホール導体１４に電気的に接続され、他
方の端子電極１９は、内部導体膜１０に電気的に接続さ
れている。
【００３２】また、コンデンサ素子７、インダクタ素子
８および抵抗素子９の各々を構成する焼結体プレート
は、その厚みが１００μｍ以下とされることが好まし
い。
８および抵抗素子９の各々を構成する焼結体プレート
は、その厚みが１００μｍ以下とされることが好まし
い。
【００３３】次に、上述したような焼結済みのコンデン
サ素子７、インダクタ素子８および抵抗素子９を用い
て、図３に示すような未焼結複合積層体２０が作製され
る。
サ素子７、インダクタ素子８および抵抗素子９を用い
て、図３に示すような未焼結複合積層体２０が作製され
る。
【００３４】未焼結複合積層体２０は、前述したコンデ
ンサ素子７、インダクタ素子８および抵抗素子９の各々
を構成する焼結体プレートを与えるセラミック機能材料
とは異なるセラミック機能材料、たとえばセラミック絶
縁材料を含み、かつ積層された、複数の基体用グリーン
層２１、２２、２３および２４を備えている。
ンサ素子７、インダクタ素子８および抵抗素子９の各々
を構成する焼結体プレートを与えるセラミック機能材料
とは異なるセラミック機能材料、たとえばセラミック絶
縁材料を含み、かつ積層された、複数の基体用グリーン
層２１、２２、２３および２４を備えている。
【００３５】また、基体用グリーン層２１〜２４の特定
のものの主面に接するように、拘束層２５および２６が
配置される。拘束層２５および２６は、基体用グリーン
層２１〜２４に含まれるセラミック機能材料の焼結温度
では焼結しない難焼結性材料を含んでいる。また、この
実施形態では、拘束層２５および２６は、未焼結複合積
層体２０の積層方向における両端に位置するように配置
される。
のものの主面に接するように、拘束層２５および２６が
配置される。拘束層２５および２６は、基体用グリーン
層２１〜２４に含まれるセラミック機能材料の焼結温度
では焼結しない難焼結性材料を含んでいる。また、この
実施形態では、拘束層２５および２６は、未焼結複合積
層体２０の積層方向における両端に位置するように配置
される。
【００３６】また、未焼結複合積層体２０は、基体用グ
リーン層２１〜２４に関連して設けれる、前述したよう
な内部導体膜１０〜１２、ビアホール導体１３〜１５な
らびに外部導体膜１６および１７のような配線導体を備
えている。
リーン層２１〜２４に関連して設けれる、前述したよう
な内部導体膜１０〜１２、ビアホール導体１３〜１５な
らびに外部導体膜１６および１７のような配線導体を備
えている。
【００３７】さらに、未焼結複合積層体２０は、プレー
ト状のコンデンサ素子７、インダクタ素子８および抵抗
素子９を、基体用グリーン層２１〜２４の主面に沿って
延びるように配置された状態で内蔵している。
ト状のコンデンサ素子７、インダクタ素子８および抵抗
素子９を、基体用グリーン層２１〜２４の主面に沿って
延びるように配置された状態で内蔵している。
【００３８】このような未焼結複合積層体２０を作製す
るため、たとえば、次のような各工程が実施される。
るため、たとえば、次のような各工程が実施される。
【００３９】まず、基体用グリーン層２１〜２４となる
べきセラミックグリーンシートが用意される。これらセ
ラミックグリーンシートは、たとえばセラミック絶縁材
料を含んでおり、このセラミック絶縁材料としては、好
ましくは、１０００℃以下の温度で焼成可能なものが用
いられ、たとえば、ガラス、またはガラスとセラミック
との混合物が用いられる。この場合、ガラス／セラミッ
クの重量比は、１００／０ないし５／９５の範囲内に選
ばれる。ガラス／セラミックの重量比が５／９５より小
さいと、焼成可能な温度が１０００℃より高くなるため
である。焼成可能な温度が高くなると、内部導体膜１０
〜１２、ビアホール導体１３〜１５ならびに外部導体膜
１６および１７のような配線導体において導電成分とし
て用いられる材料の選択の幅が狭くなる。
べきセラミックグリーンシートが用意される。これらセ
ラミックグリーンシートは、たとえばセラミック絶縁材
料を含んでおり、このセラミック絶縁材料としては、好
ましくは、１０００℃以下の温度で焼成可能なものが用
いられ、たとえば、ガラス、またはガラスとセラミック
との混合物が用いられる。この場合、ガラス／セラミッ
クの重量比は、１００／０ないし５／９５の範囲内に選
ばれる。ガラス／セラミックの重量比が５／９５より小
さいと、焼成可能な温度が１０００℃より高くなるため
である。焼成可能な温度が高くなると、内部導体膜１０
〜１２、ビアホール導体１３〜１５ならびに外部導体膜
１６および１７のような配線導体において導電成分とし
て用いられる材料の選択の幅が狭くなる。
【００４０】より具体的には、セラミックグリーンシー
トとしては、ホウケイ酸系のガラス粉末とアルミナ粉末
と有機ビヒクルとを混合して得られたセラミックスラリ
ーをドクターブレード法等によってシート状に成形した
ものを用いることができる。このような材料系のセラミ
ックグリーンシートは、８００〜１０００℃程度の比較
的低温で焼成することができる。
トとしては、ホウケイ酸系のガラス粉末とアルミナ粉末
と有機ビヒクルとを混合して得られたセラミックスラリ
ーをドクターブレード法等によってシート状に成形した
ものを用いることができる。このような材料系のセラミ
ックグリーンシートは、８００〜１０００℃程度の比較
的低温で焼成することができる。
【００４１】セラミックグリーンシートには、必要に応
じて、ビアホール導体１３〜１５を形成するための貫通
孔が設けられ、この貫通孔に導電性ペーストを充填する
ことによって、ビアホール導体１３〜１５が形成され
る。また、セラミックグリーンシート上には、必要に応
じて、スクリーン印刷等により導電性ペーストを付与す
ることによって、内部導体膜１０〜１２ならびに外部導
体膜１６および１７が形成される。
じて、ビアホール導体１３〜１５を形成するための貫通
孔が設けられ、この貫通孔に導電性ペーストを充填する
ことによって、ビアホール導体１３〜１５が形成され
る。また、セラミックグリーンシート上には、必要に応
じて、スクリーン印刷等により導電性ペーストを付与す
ることによって、内部導体膜１０〜１２ならびに外部導
体膜１６および１７が形成される。
【００４２】前述したように、基体用グリーン層２１〜
２４に含まれるセラミック絶縁材料が１０００℃以下の
温度で焼成可能である場合には、内部導体膜１０〜１
２、ビアホール導体１３〜１５ならびに外部導体膜１６
および１７を与えるための導電性ペーストに含まれる導
電成分として、たとえば、Ａｇ、Ａｇ−Ｐｔ合金、Ａｇ
−Ｐｄ合金、Ａｕ、ＮｉおよびＣｕから選ばれた少なく
とも１種を主成分とするものが有利に用いられる。
２４に含まれるセラミック絶縁材料が１０００℃以下の
温度で焼成可能である場合には、内部導体膜１０〜１
２、ビアホール導体１３〜１５ならびに外部導体膜１６
および１７を与えるための導電性ペーストに含まれる導
電成分として、たとえば、Ａｇ、Ａｇ−Ｐｔ合金、Ａｇ
−Ｐｄ合金、Ａｕ、ＮｉおよびＣｕから選ばれた少なく
とも１種を主成分とするものが有利に用いられる。
【００４３】次に、基体用グリーン層２１〜２４を与え
るように、セラミックグリーンシートが所定の順序をも
って積層される。このとき、基体用グリーン層２４とな
るべきセラミックグリーンシート上の所定の位置に、コ
ンデンサ素子７およびインダクタ素子８が配置され、基
体用グリーン層２２となるべきセラミックグリーンシー
ト上の所定の位置に、抵抗素子９が配置される。
るように、セラミックグリーンシートが所定の順序をも
って積層される。このとき、基体用グリーン層２４とな
るべきセラミックグリーンシート上の所定の位置に、コ
ンデンサ素子７およびインダクタ素子８が配置され、基
体用グリーン層２２となるべきセラミックグリーンシー
ト上の所定の位置に、抵抗素子９が配置される。
【００４４】他方、拘束層２５および２６となるべき拘
束用グリーンシートが用意される。拘束用グリーンシー
トは、基体用グリーン層２１〜２４のためのセラミック
グリーンシートに含まれるセラミック絶縁材料の焼結温
度では焼結しない難焼結性材料を含んでいる。前述した
ように、基体用グリーン層２１〜２４に含まれるセラミ
ック絶縁材料が１０００℃以下の温度で焼成可能であれ
ば、この拘束用グリーンシートに含まれる難焼結性材料
は、１０００℃では焼結しないものであればよい。難焼
結性材料としては、たとえば、アルミナまたはジルコニ
アのようなセラミック粉末が有利に用いられ、拘束用グ
リーンシートは、このようなセラミック粉末と有機ビヒ
クルとを混合して得られたセラミックスラリーをドクタ
ーブレード法などによってシート状に成形することによ
って得ることができる。
束用グリーンシートが用意される。拘束用グリーンシー
トは、基体用グリーン層２１〜２４のためのセラミック
グリーンシートに含まれるセラミック絶縁材料の焼結温
度では焼結しない難焼結性材料を含んでいる。前述した
ように、基体用グリーン層２１〜２４に含まれるセラミ
ック絶縁材料が１０００℃以下の温度で焼成可能であれ
ば、この拘束用グリーンシートに含まれる難焼結性材料
は、１０００℃では焼結しないものであればよい。難焼
結性材料としては、たとえば、アルミナまたはジルコニ
アのようなセラミック粉末が有利に用いられ、拘束用グ
リーンシートは、このようなセラミック粉末と有機ビヒ
クルとを混合して得られたセラミックスラリーをドクタ
ーブレード法などによってシート状に成形することによ
って得ることができる。
【００４５】次に、前述したように基体用グリーン層２
１〜２４を与えるように積層されたセラミックグリーン
シートを備える積層体の上下に、拘束層２５および２６
を形成するように、拘束用グリーンシートが積層され
る。これによって、図３に示すような未焼結複合積層体
２０が得られる。
１〜２４を与えるように積層されたセラミックグリーン
シートを備える積層体の上下に、拘束層２５および２６
を形成するように、拘束用グリーンシートが積層され
る。これによって、図３に示すような未焼結複合積層体
２０が得られる。
【００４６】この未焼結複合積層体２０は、次いで、積
層方向にプレスされる。このプレスには、たとえば、１
０００Ｋｇ／ｃｍ2 の圧力の水圧プレスが適用される。
なお、前述したように、焼結済みのコンデンサ素子７、
インダクタ素子８および抵抗素子９の各厚みが１００μ
ｍ以下に選ばれると、このようなプレス工程において、
内部導体膜１０〜１２のような配線導体の不所望な変形
や断線を生じにくくすることができる。
層方向にプレスされる。このプレスには、たとえば、１
０００Ｋｇ／ｃｍ2 の圧力の水圧プレスが適用される。
なお、前述したように、焼結済みのコンデンサ素子７、
インダクタ素子８および抵抗素子９の各厚みが１００μ
ｍ以下に選ばれると、このようなプレス工程において、
内部導体膜１０〜１２のような配線導体の不所望な変形
や断線を生じにくくすることができる。
【００４７】次に、未焼結複合積層体２０は、たとえ
ば、空気中において、９００℃の温度で焼成される。こ
の焼成によって、基体用グリーン層２１〜２４が焼成さ
れ、それぞれ、図１に示した焼結状態のセラミック層２
〜５となる。
ば、空気中において、９００℃の温度で焼成される。こ
の焼成によって、基体用グリーン層２１〜２４が焼成さ
れ、それぞれ、図１に示した焼結状態のセラミック層２
〜５となる。
【００４８】他方、この焼成工程において、拘束層２５
および２６は、焼結しない難焼結性材料を含んでいるの
で、それ自身、実質的に収縮しない。したがって、拘束
層２５および２６は、基体用グリーン層２１〜２４に対
して、その主面方向での収縮を抑制する拘束力を及ぼ
す。そのため、基体用グリーン層２１〜２４が焼結状態
のセラミック層２〜５となるとき、その主面方向での収
縮が抑制されながら、実質的に厚み方向にのみ収縮する
ことになる。
および２６は、焼結しない難焼結性材料を含んでいるの
で、それ自身、実質的に収縮しない。したがって、拘束
層２５および２６は、基体用グリーン層２１〜２４に対
して、その主面方向での収縮を抑制する拘束力を及ぼ
す。そのため、基体用グリーン層２１〜２４が焼結状態
のセラミック層２〜５となるとき、その主面方向での収
縮が抑制されながら、実質的に厚み方向にのみ収縮する
ことになる。
【００４９】このことから、セラミック層２〜５の各々
の寸法精度を高くすることができ、したがって、内部導
体膜１０〜１２、ビアホール導体１３〜１５ならびに外
部導体膜１６および１７のような配線導体をもって微細
で高密度な配線を施しても、不所望な変形や断線などの
問題を生じにくくすることができる。
の寸法精度を高くすることができ、したがって、内部導
体膜１０〜１２、ビアホール導体１３〜１５ならびに外
部導体膜１６および１７のような配線導体をもって微細
で高密度な配線を施しても、不所望な変形や断線などの
問題を生じにくくすることができる。
【００５０】また、上述のように、基体用グリーン層２
１〜２４は、主面方向での収縮が抑制されるので、焼結
済みのコンデンサ素子７、インダクタ素子８および抵抗
素子９を内蔵した状態の未焼結複合積層体２０を焼成す
る際には、基体用グリーン層２１〜２４の厚み方向での
収縮挙動のみを考慮すればよい。そして、焼結済みのコ
ンデンサ素子７、インダクタ素子８および抵抗素子９
は、たとえば１００μｍ以下の厚みを有するプレート状
をなしているので、この厚み方向での収縮挙動について
も、それほど厳しく管理する必要がない。
１〜２４は、主面方向での収縮が抑制されるので、焼結
済みのコンデンサ素子７、インダクタ素子８および抵抗
素子９を内蔵した状態の未焼結複合積層体２０を焼成す
る際には、基体用グリーン層２１〜２４の厚み方向での
収縮挙動のみを考慮すればよい。そして、焼結済みのコ
ンデンサ素子７、インダクタ素子８および抵抗素子９
は、たとえば１００μｍ以下の厚みを有するプレート状
をなしているので、この厚み方向での収縮挙動について
も、それほど厳しく管理する必要がない。
【００５１】また、焼結状態で未焼結複合積層体２０に
内蔵されたコンデンサ素子７、インダクタ素子８および
抵抗素子９は、焼成工程において、相互拡散の問題に遭
遇しないため、これら素子７〜９の各々の特性は、それ
ぞれ、未焼結複合積層体２０の焼成後においても維持さ
れ得ることが確認されている。
内蔵されたコンデンサ素子７、インダクタ素子８および
抵抗素子９は、焼成工程において、相互拡散の問題に遭
遇しないため、これら素子７〜９の各々の特性は、それ
ぞれ、未焼結複合積層体２０の焼成後においても維持さ
れ得ることが確認されている。
【００５２】上述のような焼成工程を終えた後、拘束層
２５および２６が除去される。拘束層２５および２６の
除去は、これら拘束層２５および２６が焼結されないた
め、容易に行なうことができる。
２５および２６が除去される。拘束層２５および２６の
除去は、これら拘束層２５および２６が焼結されないた
め、容易に行なうことができる。
【００５３】このようにして、図１に示すように、コン
デンサ素子７、インダクタ素子８および抵抗素子９を内
蔵した焼結後の積層体６を備える多層セラミック基板１
が完成される。
デンサ素子７、インダクタ素子８および抵抗素子９を内
蔵した焼結後の積層体６を備える多層セラミック基板１
が完成される。
【００５４】図５は、この発明の他の実施形態を説明す
るためのもので、未焼結複合積層体に内蔵されるべき機
能素子としてのコンデンサ素子２７を図解的に示す断面
図である。
るためのもので、未焼結複合積層体に内蔵されるべき機
能素子としてのコンデンサ素子２７を図解的に示す断面
図である。
【００５５】コンデンサ素子２７は、前述したコンデン
サ素子７と同様、プレート状の焼結体プレートをもって
構成されるが、このコンデンサ素子２７は、内部導体と
しての内部電極２８および２９を介在させた状態でセラ
ミック誘電体材料からなる複数の層３０を積層した構造
を有している。また、コンデンサ素子２７は、その外表
面上に端子電極３１および３２を形成している。
サ素子７と同様、プレート状の焼結体プレートをもって
構成されるが、このコンデンサ素子２７は、内部導体と
しての内部電極２８および２９を介在させた状態でセラ
ミック誘電体材料からなる複数の層３０を積層した構造
を有している。また、コンデンサ素子２７は、その外表
面上に端子電極３１および３２を形成している。
【００５６】このコンデンサ素子２７は、大容量を得る
ため、積層セラミックコンデンサを構成している。すな
わち、内部電極２８および端子電極３１の各々は、層３
０を介して、内部電極２９および端子電極３２の各々に
対向し、これら対向する各部分において静電容量を形成
し、内部電極２８と端子電極３１とがビアホール導体３
３によって接続され、かつ内部電極２９と端子電極３２
とが端面導体３４によって接続されることによって、上
述した静電容量が並列に接続される。
ため、積層セラミックコンデンサを構成している。すな
わち、内部電極２８および端子電極３１の各々は、層３
０を介して、内部電極２９および端子電極３２の各々に
対向し、これら対向する各部分において静電容量を形成
し、内部電極２８と端子電極３１とがビアホール導体３
３によって接続され、かつ内部電極２９と端子電極３２
とが端面導体３４によって接続されることによって、上
述した静電容量が並列に接続される。
【００５７】このコンデンサ素子２７は、前述したコン
デンサ素子７に置き換えて、多層セラミック基板１を製
造するために用いることができる。
デンサ素子７に置き換えて、多層セラミック基板１を製
造するために用いることができる。
【００５８】なお、図示しないが、インダクタ素子につ
いても、同様の積層構造を採用し、それによって、イン
ダクタ素子に備えるコイル導体のターン数の増加を図る
ことができる。
いても、同様の積層構造を採用し、それによって、イン
ダクタ素子に備えるコイル導体のターン数の増加を図る
ことができる。
【００５９】図６は、この発明のさらに他の実施形態を
説明するための未焼結複合積層体３５の一部を拡大して
示す断面図である。
説明するための未焼結複合積層体３５の一部を拡大して
示す断面図である。
【００６０】図６には、未焼結複合積層体３５に備える
基体用グリーン層３６および３７が図示されているが、
基体用グリーン層３６には、キャビティ３８が予め設け
られている。そして、未焼結複合積層体３５を作製する
工程において、機能素子を構成する焼結体プレート３９
が矢印４０で示すように、キャビティ３８内に収容され
る。
基体用グリーン層３６および３７が図示されているが、
基体用グリーン層３６には、キャビティ３８が予め設け
られている。そして、未焼結複合積層体３５を作製する
工程において、機能素子を構成する焼結体プレート３９
が矢印４０で示すように、キャビティ３８内に収容され
る。
【００６１】この実施形態においても、焼結体プレート
３９は薄い方が好ましく、キャビティ３８が設けられる
基体用グリーン層３６の厚みにも左右されるが、典型的
には、基体用グリーン層３６の厚み以下に選ばれる。な
お、基体用グリーン層３６の焼成による厚み方向での収
縮を考慮して、この焼成後の厚みにほぼ一致するよう
に、焼結体プレート３９の厚みを設定するようにしても
よい。
３９は薄い方が好ましく、キャビティ３８が設けられる
基体用グリーン層３６の厚みにも左右されるが、典型的
には、基体用グリーン層３６の厚み以下に選ばれる。な
お、基体用グリーン層３６の焼成による厚み方向での収
縮を考慮して、この焼成後の厚みにほぼ一致するよう
に、焼結体プレート３９の厚みを設定するようにしても
よい。
【００６２】以上、この発明を図示した実施形態に関連
して説明したが、この発明の範囲内において、その他、
種々の変形例が可能である。
して説明したが、この発明の範囲内において、その他、
種々の変形例が可能である。
【００６３】たとえば、図１に示した多層セラミック基
板１において採用された回路設計は、図２に示すような
等価回路を与えるものであったが、このような回路設計
は、この発明のより容易な理解を可能とするための一典
型例にすぎず、この発明は、その他、種々の回路設計を
有する多層セラミック基板においても等しく適用するこ
とができる。
板１において採用された回路設計は、図２に示すような
等価回路を与えるものであったが、このような回路設計
は、この発明のより容易な理解を可能とするための一典
型例にすぎず、この発明は、その他、種々の回路設計を
有する多層セラミック基板においても等しく適用するこ
とができる。
【００６４】また、図３に示すように、拘束層２５およ
び２６は、未焼結複合積層体２０の積層方向における両
端に位置するように配置されたが、このような拘束層２
５および２６に代えて、あるいは拘束層２５および２６
に加えて、基体用グリーン層２１〜２４の間に位置する
ように、拘束層が配置されてもよい。このように、基体
用グリーン層２１〜２４の間に配置される拘束層には、
焼成工程において、基体用グリーン層２１〜２４に含ま
れていたガラス成分等の一部が浸透し、それによって、
拘束層が固化されるように、そこに含まれる難焼結性材
料からなる粉末が固着される。このような拘束層は、焼
成工程の後、除去されず、製品となる多層セラミック基
板に備える積層体中に存在することになる。
び２６は、未焼結複合積層体２０の積層方向における両
端に位置するように配置されたが、このような拘束層２
５および２６に代えて、あるいは拘束層２５および２６
に加えて、基体用グリーン層２１〜２４の間に位置する
ように、拘束層が配置されてもよい。このように、基体
用グリーン層２１〜２４の間に配置される拘束層には、
焼成工程において、基体用グリーン層２１〜２４に含ま
れていたガラス成分等の一部が浸透し、それによって、
拘束層が固化されるように、そこに含まれる難焼結性材
料からなる粉末が固着される。このような拘束層は、焼
成工程の後、除去されず、製品となる多層セラミック基
板に備える積層体中に存在することになる。
【００６５】また、図示した実施形態において、焼結体
プレートは、コンデンサ素子７もしくは２７、インダク
タ素子８または抵抗素子９のような機能素子を構成する
ものであったが、このような焼結体プレートは、多層セ
ラミック基板に備える他の電気的要素と協働して特定の
電気的機能を与える機能素子を構成するものであっても
よい。
プレートは、コンデンサ素子７もしくは２７、インダク
タ素子８または抵抗素子９のような機能素子を構成する
ものであったが、このような焼結体プレートは、多層セ
ラミック基板に備える他の電気的要素と協働して特定の
電気的機能を与える機能素子を構成するものであっても
よい。
【００６６】また、このような焼結体プレートは、これ
が内蔵される未焼結複合積層体に備える基体用グリーン
層の主面の面積と実質的に同じ面積を有していてもよ
い。
が内蔵される未焼結複合積層体に備える基体用グリーン
層の主面の面積と実質的に同じ面積を有していてもよ
い。
【００６７】
【発明の効果】以上のように、この発明によれば、多層
セラミック基板を製造するために焼成される未焼結複合
積層体が、積層された複数の基体用グリーン層と、基体
用グリーン層の特定のものの主面に接するように配置さ
れ、かつ基体用グリーン層に含まれるセラミック機能材
料の焼結温度では焼結しない難焼結性材料を含む、拘束
層と、基体用グリーン層に関連して設けれる、配線導体
とを備えるとともに、基体用グリーン層に含まれるセラ
ミック機能材料とは異なるセラミック機能材料を焼成し
て得られるプレート状の焼結体プレートを備え、この焼
結体プレートが基体用グリーン層の主面に沿って延びる
ように配置されているので、次のような効果を奏するこ
とができる。
セラミック基板を製造するために焼成される未焼結複合
積層体が、積層された複数の基体用グリーン層と、基体
用グリーン層の特定のものの主面に接するように配置さ
れ、かつ基体用グリーン層に含まれるセラミック機能材
料の焼結温度では焼結しない難焼結性材料を含む、拘束
層と、基体用グリーン層に関連して設けれる、配線導体
とを備えるとともに、基体用グリーン層に含まれるセラ
ミック機能材料とは異なるセラミック機能材料を焼成し
て得られるプレート状の焼結体プレートを備え、この焼
結体プレートが基体用グリーン層の主面に沿って延びる
ように配置されているので、次のような効果を奏するこ
とができる。
【００６８】まず、未焼結複合積層体を焼成する工程に
おいて、拘束層は、それ自身、実質的に収縮しないの
で、基体用グリーン層に対して、その主面方向での収縮
を抑制する拘束力を及ぼす。そのため、基体用グリーン
層は、その主面方向での収縮が抑制されながら焼成され
る。したがって、得られた多層セラミック基板の寸法精
度が高められ、配線導体の不所望な変形や断線が生じに
くくなり、多層セラミック基板における配線の高密度
化、多機能化および高性能化を図ることが可能になる。
おいて、拘束層は、それ自身、実質的に収縮しないの
で、基体用グリーン層に対して、その主面方向での収縮
を抑制する拘束力を及ぼす。そのため、基体用グリーン
層は、その主面方向での収縮が抑制されながら焼成され
る。したがって、得られた多層セラミック基板の寸法精
度が高められ、配線導体の不所望な変形や断線が生じに
くくなり、多層セラミック基板における配線の高密度
化、多機能化および高性能化を図ることが可能になる。
【００６９】また、上述したような拘束層による収縮抑
制作用のため、基体用グリーン層は、実質的に厚み方向
にのみ収縮するに過ぎないので、未焼結複合積層体に焼
結体プレートを内蔵するにあたって、この厚み方向での
収縮挙動のみを考慮すればよく、しかも、焼結体プレー
トは、厚みの薄いプレート状をなしているので、焼結体
プレートを内蔵した状態での未焼結複合積層体の焼成を
問題なく実施することができる。
制作用のため、基体用グリーン層は、実質的に厚み方向
にのみ収縮するに過ぎないので、未焼結複合積層体に焼
結体プレートを内蔵するにあたって、この厚み方向での
収縮挙動のみを考慮すればよく、しかも、焼結体プレー
トは、厚みの薄いプレート状をなしているので、焼結体
プレートを内蔵した状態での未焼結複合積層体の焼成を
問題なく実施することができる。
【００７０】また、焼結体プレートは、既に焼成された
後の状態にあるので、未焼結複合積層体の焼成工程にお
いて、基体用グリーン層に含まれる成分と焼結体プレー
トに含まれる成分との間で相互拡散が生じることがな
い。
後の状態にあるので、未焼結複合積層体の焼成工程にお
いて、基体用グリーン層に含まれる成分と焼結体プレー
トに含まれる成分との間で相互拡散が生じることがな
い。
【００７１】このようなことから、焼結体プレートは、
多層セラミック基板に内蔵される受動部品のような機能
素子を与えるために有利に用いることができる。
多層セラミック基板に内蔵される受動部品のような機能
素子を与えるために有利に用いることができる。
【００７２】たとえば、焼結体プレートが、その外表面
上に端子電極を形成しており、この端子電極に配線導体
が電気的に接続されるとき、未焼結複合積層体に内蔵す
る前の焼結体プレートが構成するコンデンサ素子、イン
ダクタ素子または抵抗素子のような機能素子の特性を、
未焼結複合積層体の焼成後においても維持することがで
き、設計どおりの特性を与える多層セラミック基板を容
易に得ることができる。
上に端子電極を形成しており、この端子電極に配線導体
が電気的に接続されるとき、未焼結複合積層体に内蔵す
る前の焼結体プレートが構成するコンデンサ素子、イン
ダクタ素子または抵抗素子のような機能素子の特性を、
未焼結複合積層体の焼成後においても維持することがで
き、設計どおりの特性を与える多層セラミック基板を容
易に得ることができる。
【００７３】特に、焼結体プレートを構成するセラミッ
ク機能材料が、未焼結複合積層体を焼成する工程での焼
成温度より高い焼結温度を有している場合には、焼結体
プレートによって与えられる機能素子の特性をより高い
信頼性をもって維持することが可能となる。
ク機能材料が、未焼結複合積層体を焼成する工程での焼
成温度より高い焼結温度を有している場合には、焼結体
プレートによって与えられる機能素子の特性をより高い
信頼性をもって維持することが可能となる。
【００７４】また、焼結体プレートが機能素子を構成す
る場合、このような機能素子を多層セラミック基板の内
部に完全に埋め込んだ状態とすることができるので、耐
湿性などの耐環境性に優れた多層セラミック基板を得る
ことができる。
る場合、このような機能素子を多層セラミック基板の内
部に完全に埋め込んだ状態とすることができるので、耐
湿性などの耐環境性に優れた多層セラミック基板を得る
ことができる。
【００７５】また、焼結体プレートが機能素子を構成す
る場合、このような機能素子を、多層セラミック基板の
内部において３次元的に配置することができるので、回
路設計の自由度が高められるとともに、信号のクロスト
ークなどの問題を有利に回避することができる。
る場合、このような機能素子を、多層セラミック基板の
内部において３次元的に配置することができるので、回
路設計の自由度が高められるとともに、信号のクロスト
ークなどの問題を有利に回避することができる。
【００７６】また、焼結体プレートが、内部導体を介在
させた状態でセラミック機能材料からなる複数の層を積
層した構造を有している場合には、この焼結体プレート
によって構成される機能素子の性能を高めることができ
る。
させた状態でセラミック機能材料からなる複数の層を積
層した構造を有している場合には、この焼結体プレート
によって構成される機能素子の性能を高めることができ
る。
【００７７】また、焼結体プレートの厚みが１００μｍ
以下とされると、未焼結複合積層体を作製した段階、あ
るいはこれを焼成した段階での配線導体の不所望な変形
や断線をより確実に防止することができる。
以下とされると、未焼結複合積層体を作製した段階、あ
るいはこれを焼成した段階での配線導体の不所望な変形
や断線をより確実に防止することができる。
【００７８】また、基体用グリーン層の特定のものに
は、キャビティが設けられ、焼結体プレートがこのキャ
ビティ内に収容されると、未焼結複合積層体における焼
結体プレートの厚みの影響を低減することができる。
は、キャビティが設けられ、焼結体プレートがこのキャ
ビティ内に収容されると、未焼結複合積層体における焼
結体プレートの厚みの影響を低減することができる。
【００７９】また、未焼結複合積層体を焼成する工程に
おいて、１０００℃以下の温度が適用されると、たとえ
ば配線導体において用いられる導電成分の選択の幅を広
げることができる。
おいて、１０００℃以下の温度が適用されると、たとえ
ば配線導体において用いられる導電成分の選択の幅を広
げることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態による多層セラミック基
板１を図解的に示す断面図である。
板１を図解的に示す断面図である。
【図２】図１に示した多層セラミック基板１が与える等
価回路を示す図である。
価回路を示す図である。
【図３】図１に示した多層セラミック基板１を得るため
に作製される未焼結複合積層体２０を図解的に示す断面
図である。
に作製される未焼結複合積層体２０を図解的に示す断面
図である。
【図４】図３に示した未焼結複合積層体２０におけるコ
ンデンサ素子７が配置された部分を拡大して示す断面図
である。
ンデンサ素子７が配置された部分を拡大して示す断面図
である。
【図５】この発明の他の実施形態を説明するためのもの
で、コンデンサ素子２７を図解的に示す断面図である。
で、コンデンサ素子２７を図解的に示す断面図である。
【図６】この発明のさらに他の実施形態を説明するため
のもので、未焼結複合積層体３５の一部を拡大して示す
断面図である。
のもので、未焼結複合積層体３５の一部を拡大して示す
断面図である。
１ 多層セラミック基板 ２〜５ セラミック層 ７，２７ コンデンサ素子（焼結体プレート） ８ インダクタ素子（焼結体プレート） ９ 抵抗素子（焼結体プレート） １０，１２ 内部導体膜（配線導体） １３〜１５ ビアホール導体（配線導体） １６，１７ 外部導体膜（配線導体） １８，１９，３１，３２ 端子電極 ２０，３５ 未焼結複合積層体 ２１〜２４，３６，３７ 基体用グリーン層 ２５，２６ 拘束層 ２８，２９ 内部電極（内部導体） ３０ セラミック機能材料からなる層 ３８ キャビティ ３９ 焼結体プレート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鷹木 洋 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 坂部 行雄 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 Ｆターム(参考） 5E346 AA02 AA04 AA12 AA13 AA14 AA15 AA23 AA28 AA29 AA32 AA33 AA34 AA35 AA43 BB20 CC17 CC18 CC21 CC37 CC38 CC39 DD13 EE27 EE29 EE30 FF01 FF09 FF10 FF18 FF23 FF27 GG04 GG06 GG15 GG28 HH11 HH26
Claims (12)
- 【請求項１】 第１のセラミック機能材料を焼成して得
られるプレート状の焼結体プレートを用意する工程と、 前記第１のセラミック機能材料とは異なる第２のセラミ
ック機能材料を含み、かつ積層された、複数の基体用グ
リーン層と、前記基体用グリーン層の特定のものの主面
に接するように配置され、かつ前記第２のセラミック機
能材料の焼結温度では焼結しない難焼結性材料を含む、
拘束層と、前記基体用グリーン層に関連して設けられ
る、配線導体と、前記基体用グリーン層の主面に沿って
延びるように配置される前記焼結体プレートとを備え
る、未焼結複合積層体を作製する工程と、 前記未焼結複合積層体を、前記第２のセラミック機能材
料が焼結する温度条件下で焼成する工程とを備える、多
層セラミック基板の製造方法。 - 【請求項２】 前記焼結体プレートは、前記基体用グリ
ーン層の主面の面積より小さい面積を有する、請求項１
に記載の多層セラミック基板の製造方法。 - 【請求項３】 前記基体用グリーン層の特定のものに
は、キャビティが設けられ、前記未焼結複合積層体を作
製する工程は、前記焼結体プレートを前記キャビティ内
に収容する工程を含む、請求項２に記載の多層セラミッ
ク基板の製造方法。 - 【請求項４】 前記焼結体プレートは、その外表面上に
端子電極を形成しており、前記配線導体は、前記端子電
極に電気的に接続される、請求項１ないし３のいずれか
に記載の多層セラミック基板の製造方法。 - 【請求項５】 前記焼結体プレートは、コンデンサ素
子、インダクタ素子または抵抗素子を構成する、請求項
４に記載の多層セラミック基板の製造方法。 - 【請求項６】 前記焼結体プレートは、内部導体を介在
させた状態で前記第１のセラミック機能材料からなる複
数の層を積層した構造を有する、請求項４または５に記
載の多層セラミック基板の製造方法。 - 【請求項７】 前記焼結体プレートは、厚みが１００μ
ｍ以下とされる、請求項１ないし６のいずれかに記載の
多層セラミック基板の製造方法。 - 【請求項８】 前記未焼結複合積層体を焼成する工程に
おいて、前記未焼結複合積層体は１０００℃以下の温度
で焼成される、請求項１ないし７のいずれかに記載の多
層セラミック基板の製造方法。 - 【請求項９】 前記第１のセラミック機能材料は、前記
未焼結複合積層体を焼成する工程での焼成温度より高い
焼結温度を有する、請求項１ないし８のいずれかに記載
の多層セラミック基板の製造方法。 - 【請求項１０】 前記未焼結複合積層体に備える前記拘
束層は、前記未焼結複合積層体の積層方向における両端
に位置するように配置される、請求項１ないし９のいず
れかに記載の多層セラミック基板の製造方法。 - 【請求項１１】 前記未焼結複合積層体を焼成する工程
の後、前記拘束層を除去する工程をさらに備える、請求
項１０に記載の多層セラミック基板の製造方法。 - 【請求項１２】 請求項１ないし１１のいずれかに記載
の製造方法によって得られた、多層セラミック基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000271323A JP3593964B2 (ja) | 2000-09-07 | 2000-09-07 | 多層セラミック基板およびその製造方法 |
| US09/941,180 US20020026978A1 (en) | 2000-09-07 | 2001-08-27 | Multilayer ceramic substrate and manufacturing method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000271323A JP3593964B2 (ja) | 2000-09-07 | 2000-09-07 | 多層セラミック基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002084067A true JP2002084067A (ja) | 2002-03-22 |
| JP3593964B2 JP3593964B2 (ja) | 2004-11-24 |
Family
ID=18757630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000271323A Expired - Lifetime JP3593964B2 (ja) | 2000-09-07 | 2000-09-07 | 多層セラミック基板およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20020026978A1 (ja) |
| JP (1) | JP3593964B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006135110A (ja) * | 2004-11-05 | 2006-05-25 | Murata Mfg Co Ltd | セラミック多層基板及びその製造方法 |
| US7417196B2 (en) | 2004-09-13 | 2008-08-26 | Murata Manufacturing Co., Ltd. | Multilayer board with built-in chip-type electronic component and manufacturing method thereof |
| US7655103B2 (en) | 2004-10-29 | 2010-02-02 | Murata Manufacturing Co., Ltd. | Ceramic multilayer substrate and method for manufacturing the same |
| US7703198B2 (en) | 2006-06-30 | 2010-04-27 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing capacitor-embedded low temperature co-fired ceramic substrate |
| DE112008001956T5 (de) | 2007-07-26 | 2010-06-17 | Murata Mfg. Co., Ltd., Nagaokakyo-shi | Mehrschichtkeramiksubstrat und Verfahren zum Herstellen desselben |
| US7750247B2 (en) | 2004-10-29 | 2010-07-06 | Murata Manufacturing Co., Ltd. | Multilayer substrate with built-in-chip-type electronic component and method for manufacturing the same |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7467928B2 (en) * | 2002-12-12 | 2008-12-23 | Board Of Trustees Of The University Of Arkansas | Microfluidic device utilizing magnetohydrodynamics and method for fabrication thereof |
| KR100853144B1 (ko) * | 2004-09-03 | 2008-08-20 | 가부시키가이샤 무라타 세이사쿠쇼 | 칩형 전자부품을 탑재한 세라믹 기판 및 그 제조방법 |
| US20060162844A1 (en) * | 2005-01-26 | 2006-07-27 | Needes Christopher R | Multi-component LTCC substrate with a core of high dielectric constant ceramic material and processes for the development thereof |
| TWI382724B (zh) * | 2008-11-11 | 2013-01-11 | Chunghwa Telecom Co Ltd | 用戶端設備自動供裝系統與方法 |
| US20150132585A1 (en) * | 2012-04-18 | 2015-05-14 | Nitto Denko Corporation | Phosphor Ceramics and Methods of Making the Same |
| WO2013158930A1 (en) * | 2012-04-18 | 2013-10-24 | Nitto Denko Corporation | Phosphor ceramics and methods of making the same |
| CN112979284A (zh) * | 2019-12-17 | 2021-06-18 | 深圳市大富科技股份有限公司 | 陶瓷器件及其制备方法 |
| DE102020205043B4 (de) * | 2020-04-21 | 2024-07-04 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein | Verfahren zur Herstellung einer Leistungshalbleiterbauelementanordnung oder Leistungshalbleiterbauelementeinhausung |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5254191A (en) * | 1990-10-04 | 1993-10-19 | E. I. Du Pont De Nemours And Company | Method for reducing shrinkage during firing of ceramic bodies |
| DE19509554A1 (de) * | 1995-03-16 | 1996-09-19 | Bosch Gmbh Robert | Verfahren zur Herstellung einer Multilayerschaltung |
| US5708570A (en) * | 1995-10-11 | 1998-01-13 | Hughes Aircraft Company | Shrinkage-matched circuit package utilizing low temperature co-fired ceramic structures |
| DE19609221C1 (de) * | 1996-03-09 | 1997-08-07 | Bosch Gmbh Robert | Verfahren zur Herstellung von keramischen Mehrschichtsubstraten |
| US6008535A (en) * | 1998-09-17 | 1999-12-28 | Advanced Ceramic X Corp. | Method of making a semiconductor diode from laminated ceramic tape |
| US6252761B1 (en) * | 1999-09-15 | 2001-06-26 | National Semiconductor Corporation | Embedded multi-layer ceramic capacitor in a low-temperature con-fired ceramic (LTCC) substrate |
-
2000
- 2000-09-07 JP JP2000271323A patent/JP3593964B2/ja not_active Expired - Lifetime
-
2001
- 2001-08-27 US US09/941,180 patent/US20020026978A1/en not_active Abandoned
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7417196B2 (en) | 2004-09-13 | 2008-08-26 | Murata Manufacturing Co., Ltd. | Multilayer board with built-in chip-type electronic component and manufacturing method thereof |
| US7655103B2 (en) | 2004-10-29 | 2010-02-02 | Murata Manufacturing Co., Ltd. | Ceramic multilayer substrate and method for manufacturing the same |
| US7750247B2 (en) | 2004-10-29 | 2010-07-06 | Murata Manufacturing Co., Ltd. | Multilayer substrate with built-in-chip-type electronic component and method for manufacturing the same |
| JP2006135110A (ja) * | 2004-11-05 | 2006-05-25 | Murata Mfg Co Ltd | セラミック多層基板及びその製造方法 |
| JP4569265B2 (ja) * | 2004-11-05 | 2010-10-27 | 株式会社村田製作所 | セラミック多層基板及びその製造方法 |
| US7703198B2 (en) | 2006-06-30 | 2010-04-27 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing capacitor-embedded low temperature co-fired ceramic substrate |
| DE112008001956T5 (de) | 2007-07-26 | 2010-06-17 | Murata Mfg. Co., Ltd., Nagaokakyo-shi | Mehrschichtkeramiksubstrat und Verfahren zum Herstellen desselben |
| US7911801B2 (en) | 2007-07-26 | 2011-03-22 | Murata Manufacturing Co., Ltd. | Multilayer ceramic substrate and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020026978A1 (en) | 2002-03-07 |
| JP3593964B2 (ja) | 2004-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3322199B2 (ja) | 多層セラミック基板およびその製造方法 | |
| US6778058B1 (en) | Embedded 3D coil inductors in a low temperature, co-fired ceramic substrate | |
| JP2002084067A (ja) | 多層セラミック基板およびその製造方法 | |
| US6891109B2 (en) | Monolithic ceramic substrate and method for making the same | |
| US20080218932A1 (en) | Embedded capacitor | |
| JP2003332741A (ja) | セラミック多層基板の製造方法 | |
| JP2001127431A (ja) | 多層セラミック基板およびその製造方法 | |
| JP3669404B2 (ja) | 多層セラミック基板の製造方法 | |
| JPH11354924A (ja) | 多層セラミック基板の製造方法 | |
| JP2003304064A (ja) | 空気層を内蔵したセラミック多層回路基板及びその製造方法 | |
| JP2001156454A (ja) | 多層セラミック基板およびその製造方法 | |
| JP3327214B2 (ja) | 多層セラミック基板の製造方法 | |
| JP3129261B2 (ja) | 多層セラミック基板の製造方法 | |
| JP3540941B2 (ja) | 積層体およびその製造方法 | |
| JP4501524B2 (ja) | セラミック多層基板およびその製造方法 | |
| JP2000068149A (ja) | 積層電子部品及びその製造方法 | |
| JP2004095767A (ja) | セラミック多層基板およびその製造方法 | |
| JP3898653B2 (ja) | ガラスセラミック多層配線基板の製造方法 | |
| JP2004165343A (ja) | 積層型セラミック電子部品およびその製造方法 | |
| JP2001257473A (ja) | 多層セラミック基板およびその製造方法 | |
| JPH1155058A (ja) | 積層セラミック複合部品 | |
| JP2004207495A (ja) | セラミック構造体、セラミック構造体の製造方法および非可逆回路素子 | |
| JPH022318B2 (ja) | ||
| JPH1065342A (ja) | 多層回路基板およびその製造方法 | |
| JPH1145823A (ja) | 積層セラミック複合部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040708 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040810 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040823 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3593964 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |